JP2007514316A - Ｓｏｉボディコンタクトトランジスタを製造する方法及び装置 - Google Patents
Ｓｏｉボディコンタクトトランジスタを製造する方法及び装置 Download PDFInfo
- Publication number
- JP2007514316A JP2007514316A JP2006543827A JP2006543827A JP2007514316A JP 2007514316 A JP2007514316 A JP 2007514316A JP 2006543827 A JP2006543827 A JP 2006543827A JP 2006543827 A JP2006543827 A JP 2006543827A JP 2007514316 A JP2007514316 A JP 2007514316A
- Authority
- JP
- Japan
- Prior art keywords
- region
- coupled
- gate electrode
- forming
- access region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 230000008878 coupling Effects 0.000 claims abstract description 81
- 238000010168 coupling process Methods 0.000 claims abstract description 81
- 238000005859 coupling reaction Methods 0.000 claims abstract description 81
- 210000000746 body region Anatomy 0.000 claims abstract description 54
- 238000009792 diffusion process Methods 0.000 claims abstract description 53
- 239000012212 insulator Substances 0.000 claims abstract description 33
- 230000003071 parasitic effect Effects 0.000 claims abstract description 9
- 125000006850 spacer group Chemical group 0.000 claims description 28
- 150000003377 silicon compounds Chemical class 0.000 claims description 23
- 239000007772 electrode material Substances 0.000 claims description 16
- 239000007943 implant Substances 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 125000001475 halogen functional group Chemical group 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 17
- 238000002955 isolation Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000013329 compounding Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
Abstract
シリコンオンインシュレータトランジスタ（８０）の製造方法は、絶縁層（１２２）上に設けられるアクティブ領域（８２）を形成するステップを含み、アクティブ領域の一部が内部ボディ領域（１２６）を提供する。また、そのアクティブ領域内には、ボディ結合アクセス領域（１２８）も形成され、それは、絶縁層上に設けられ、内部ボディ領域に横方向に隣接して配置されて、内部ボディ領域との電気的コンタクトを形成する。内部ボディ領域を電気的に制御するため、内部ボディ領域上にはゲート電極（１３４）が形成され、そのゲート電極は、ボディ結合アクセス領域の一部（１３７）を覆うように延在する。ゲート電極は、寄生容量及びゲート電極漏出を低減するため、ほぼ一定である全幅方向のゲート長（８８）が内部ボディ領域及びボディ結合アクセス領域を覆うように形成されている。第１及び第２の電流電極（９８，１００）は、内部ボディ領域の対向する両側に隣接して形成されている。更に、アクティブ領域内にはボディ結合拡散部（１３０）が形成され、それは、ボディ結合アクセス領域から横方向にオフセットされ、ボディ結合アクセス領域に電気的に接続されている。
Description
本発明は、半導体デバイスに係り、詳しくは、ＳＯＩボディコンタクトトランジスタを製造するための方法及び装置に関する。
一般に、ボディコンタクトＳＯＩトランジスタは、ボディコンタクト領域からソース／ドレイン領域を分離するポリシリコンゲートを備えている。こうしたボディ結合ゲートによる追加の回路への負荷静電容量は、特に、主トランジスタゲート長を小さくする補完的位相シフトマスク等のレチクル強化法を用いる高性能技術にとっては、かなり大きくなる。そのような技術によれば、ボディ結合領域の寸法や静電容量を小さくすることはできない。
先行技術では、ボディコンタクト領域からソース／ドレイン領域を分離するためにポリシリコンゲートが使用されている。そうした設計では、例えば、ゲート遅延を係数２だけ増大させるのに十分な追加ゲート静電容量をもたらす。また、ボディ結合ゲートでは、デュアルゲート酸化物プロセスの使用により単位面積当たりの静電容量を幾らか小さくするが、ボディ結合ゲートの物理的寸法は小さくならない。更に、デュアルゲート酸化物プロセスを使用しても、例えば、レチクル強化法を使用する場合のように、ボディ結合領域の物理的寸法を縮小するための構成は何ら提供されることはない。
図１は、一般的なＳＯＩボディコンタクトトランジスタ１０の配置図である。ＳＯＩボディコンタクトトランジスタはアクティブトランジスタ領域１２を含み、アクティブトランジスタ領域１２は、部材番号１４で示されるボディ結合コンタクト領域として使用される部分を含む。アクティブトランジスタ領域１２の中心に近接する内部ボディ領域は、「Ｗ１」と称される幅１６と、「Ｌ１」と称される長さ１８とを含む。ボディ結合領域１４の中心に近接する外部ボディ領域は、「Ｗ２」と称される幅２０と、「Ｌ２」と称される長さ２２とを含む。
更に、ＳＯＩボディコンタクトトランジスタ１０は、アクティブトランジスタ領域１２を覆うゲートポリシリコン２４を含む。更に、ゲートポリシリコン２４は、外部ボディ領域に対応するボディ結合コンタクト領域１４の一部を覆う部分２６を含む。更に、ＳＯＩボディコンタクトトランジスタ１０は、ソースケイ素化合物２８、ドレインケイ素化合物３０及びボディ結合コンタクト領域ケイ素化合物３２を含む。更に、トランジスタ１０の構造体は、部材番号３４，３６で示される注入領域を含む。一実施形態では、注入領域３４，３６は、それぞれＮ＋＋及びＰ＋＋注入領域に対応する。コンタクト３８、４０、４２，４４は、それぞれゲート、ソース、ドレイン及びボディ結合領域との電気的コンタクトを提供する。
図２は、一般的なＳＯＩボディコンタクトトランジスタ１０を示す図１の２−２線に沿った断面図５０である。トランジスタ１０は、絶縁体５２、溝分離部５４、アクティブ領域５６の内部ボディ、外部ボディ結合アクセス領域５８及びボディ結合拡散部６０を含む。図示されるように、アクティブ領域５６の内部ボディはＰ型領域を含み、外部ボディ結合アクセス領域５８はＰ−型領域を含み、ボディ結合拡散部６０はＰ＋＋領域を含む。デバイス動作時に、部材番号６２で示される外部ボディ結合アクセス領域の空乏部分は、外部ボディ結合アクセス領域５８の内部に形成される。外部ボディ結合アクセス領域の空乏部分によって、ボディ結合抵抗が相対的に高い状態にされ、ボディ結合の効率低下が引き起こされる。
薄層ゲート酸化物６４は、ゲートポリシリコン６６の下層領域においてアクティブトランジスタ領域１２を覆うように設けられている。ゲートポリシリコン６６は、側壁スペーサーの形成後に各領域３４，３６をそれぞれＮ＋＋，Ｐ＋＋注入して得られたＮ＋＋部分６８とＰ＋＋部分７０とを含む。側壁スペーサー７２は、ゲートポリシリコン６６の末端領域に形成されている。ケイ素化合物化によって、ケイ素化合物２４，３２が形成される。次に、部材番号７４により示される中間誘電体ＩＬＤ０がトランジスタ構造体上に形成され、続いて、コンタクト３８，４４が形成される。
従って、上記の技術的な問題を克服するための改良された方法及び装置が望まれている。
本開示の一実施形態によれば、シリコンオンインシュレータトランジスタの製造方法は、絶縁層上にアクティブ領域を形成するステップを含み、アクティブ領域の一部が内部ボディ領域を提供する。また、アクティブ領域内には、ボディ結合アクセス領域も形成されており、それは、絶縁層上に設けられると共に、内部ボディ領域に横方向に隣接して配置され、内部ボディ領域との電気的コンタクトを形成する。内部ボディ領域の電気的な制御を提供するため、内部ボディ領域上にはゲート電極が形成され、そのゲート電極は、ボディ結合アクセス領域の一部を覆うように延在している。一実施形態において、ゲート電極は、アクティブ領域を覆うように、同ゲート電極の全幅方向について略一定のゲート長を有し、寄生容量及びゲート電極漏出を小さくするため、ボディ結合アクセス領域を覆う部分がＬ２よりもかなり小さいゲート長を有している。第１及び第２の電流電極は、内部ボディ領域の対向面に隣接して形成されている。更に、アクティブ領域内には、ボディ結合拡散部が形成され、それは、ボディ結合アクセス領域から横方向にオフセットされ、ボディ結合アクセス領域に電気的に接続されている。
本発明は、例示的に説明され、添付の図面に限定されない。図中、類似の部材番号は、同様の構成要素を示す。
図中の要素が簡便さや明瞭さを期して示され、必ずしも実寸に従い図示されていないことは、当業者にとって明らかである。例えば、図中の構成要素の寸法は、本発明の実施形態の理解を一層深めるため、他の構成要素と比較して誇張されていることがある。
図中の要素が簡便さや明瞭さを期して示され、必ずしも実寸に従い図示されていないことは、当業者にとって明らかである。例えば、図中の構成要素の寸法は、本発明の実施形態の理解を一層深めるため、他の構成要素と比較して誇張されていることがある。
図３は、本開示の一実施形態による新規なＳＯＩボディコンタクトトランジスタ８０の配置図である。ＳＯＩボディコンタクトトランジスタ８０は、アクティブトランジスタ領域を含み、アクティブトランジスタ領域８２は、部材番号８４で示されるようなボディ結合コンタクト領域として用いられる部分を含む。アクティブトランジスタ領域８２の中心に近接する内部ボディ領域は、「Ｗ１」と称される幅寸法８６、及び「Ｌ１」と称される長さ寸法８８を含む。ボディ結合領域８４の中心に近接するアクティブ領域の部分は、「Ｗ２」と称される幅寸法９０、及び「Ｌ２」と称される長さ寸法９２を含む。この領域は、ボディ結合アクセス領域に相当し、図３及び図４中の部材番号１２８によって図示されている。
ＳＯＩボディコンタクトトランジスタ８０は、更に、アクティブトランジスタ領域８２を覆うゲートポリシリコン９４を含む。ゲートポリシリコン９４は、更に、外部ボディ結合アクセス領域に対応するボディ結合コンタクト領域８４の一部を覆う部分９６を含む（図４参照）。留意すべき点として、ボディ結合コンタクト領域の部分８４、詳しくは、ボディ結合コンタクト領域のボディ結合アクセス領域上に設けられたゲートポリシリコンの部分９６は、ボディ結合コンタクト領域８４の全長と比べてかなり小さい（一実施形態では、Ｌ１＜＜Ｌ２）。従って、ボディ結合アクセス領域を覆うゲート電極の部分９６は、ボディ結合構造体での寄生容量及びゲート電極漏出をかなり小さくする。ＳＯＩボディコンタクトトランジスタ８０は、更に、ソースケイ素化合物９８、ドレインケイ素化合物１００及びボディ結合コンタクト領域ケイ素化合物１０２を含む。更に、トランジスタ８０の構造体は、部材番号１０４，１０６によって示される注入領域を含む。一実施形態において、注入領域１０４，１０６は、それぞれＮ＋＋注入領域及びＰ＋＋注入領域に対応する。コンタクト１０８、１１０、１１２１，１１４は、それぞれゲート、ソース、ドレイン及びボディ結合領域との電気的コンタクトを提供する。
図４は、ＳＯＩボディコンタクトトランジスタ８０を示す図３の４−４線に沿った断面図１２０である。トランジスタ８０は、絶縁体１２２、溝分離部１２４、アクティブ領域８２の内部ボディ１２６、アクティブ領域８２のボディ結合アクセス領域１２８及びアクティブ領域８２のボディ結合拡散部１３０を含む。図示されるように、一実施形態において、アクティブ領域８２の内部ボディ１２６はＰ型領域を含み、ボディ結合アクセス領域１２８はＰ＋型領域を含み、ボディ結合拡散部１３０はＰ＋＋領域を含む。デバイス動作中、ボディ結合アクセス領域１２８内には、部材番号１３１によって示される外部ボディ結合アクセス領域の空乏部分が形成される。ボディ結合アクセス領域１２８の空乏部分が小さくなると、ボディ結合アクセス抵抗が大幅に低下し、結果として、ボディ結合の性能が大幅に向上する。
薄層ゲート酸化物１３２は、ゲートポリシリコン１３４の下層領域においてアクティブトランジスタ領域８２を覆うように設けられている。ゲートポリシリコン１３４は、側壁スペーサー形成後に領域１０４にＮ＋＋注入して得られるＮ＋＋ケイ素化合物化部分１３６と、ケイ素化合物化されていない部分１３７とを含む。側壁スペーサー（１３８、１４０）は、ゲートポリシリコンの末端領域に形成されている。一実施形態において、側壁スペーサー（１３８、１４０）は誘電体を含む。例えば、その誘電体として、酸化ケイ素、窒化物、その他の適切な誘電体等が挙げられる。その後のケイ素化合物化によって、ケイ素化合物９４，１０２が形成される。留意すべき点として、側壁スペーサー１４０は、スペーサー１４０の一部の下層に存在するゲートポリシリコン１３４の部分的なケイ素化合物化を防止する。更に、トランジスタ構造体上には、部材番号１４２によって示される中間誘電体ＩＬＤ０が形成され、続いて、コンタクト１０８，１１４が形成される。
図４に示すように、側壁スペーサー１４０は、アクティブ領域８２、特にボディ結合アクセス領域１２８を横切って延び、図３の部材番号９０によって示される幅Ｗ２に対応している。更に、側壁スペーサー１４０はハードマスクを形成し、その寸法は、部材番号１４４が付された点線によって示され（図３参照）、その場合、第１の寸法は、部材番号９０によって示されるＷ２と概ね同じであり、第２の寸法は、部材番号９２によって示されるＬ２と比べて大きい。第２の寸法において、ハードマスクは、溝分離部１２４及びボディ結合アクセス領域１２８を被覆している。
図５は、ＳＯＩボディコンタクトトランジスタ８０を示す図３の５−５線に沿った断面図１５０である。前述したように、トランジスタ８０は、絶縁体１２２、溝分離部１２４及びアクティブ領域８２を含む。トランジスタは、更に、アクティブ領域８２のドレイン領域１５２、アクティブ領域８２のボディ結合アクセス領域１２８、及びアクティブ領域８２のボディ結合拡散部１３０を含む。図示されるように、一実施形態において、ドレイン領域１５２はＮ＋＋型領域を含み、ボディ結合アクセス領域はＰ＋型領域を含み、ボディ結合拡散部１３０はＰ＋＋領域を含む。図示されるように、側壁スペーサー１４０の一部は、図３の５−５線に沿ってボディ結合アクセス領域１２８上に設けられている。更に、ケイ素化合物化によって、ケイ素化合物１００も形成されている。留意すべき点として、側壁スペーサー１４０によって、スペーサー１４０の下層にあるアクティブ領域８２のケイ素化合物化が防止されている。
図６は、ＳＯＩボディコンタクトトランジスタ８０を示す図３の６−６線に沿った断面図１６０である。前述したように、トランジスタ８０は、絶縁体１２２、溝分離部１２４及びアクティブ領域８２を含む。トランジスタは、更に、内部ボディ領域１２６、アクティブ領域８２のドレイン領域１５２、及びアクティブ領域８２のソース領域１５４を含む。図示されるように、一実施形態において、ドレイン領域及びソース領域１５２，１５４は、それぞれＮ＋＋型領域を含む。更に、図示されるように、ゲートポリシリコン１３６は、Ｎ＋＋型ゲートポリシリコンと、ゲート酸化物１３２を覆う側壁スペーサーとを含む。ケイ素化合物１００に加え、ケイ素化合物化によって、ケイ素化合物９４，９８も形成される。
図７は、ＳＯＩボディコンタクトトランジスタ８０を示す図３の７−７線に沿った断面図１７０である。前述したように、トランジスタ８０は、絶縁体１２２、溝分離部１２４、アクティブ領域８２、及びアクティブ領域８２のボディ結合アクセス領域１２８を含む。図示されるように、一実施形態において、ボディ結合アクセス領域はＰ＋型領域を含む。更に、図示されるように、ゲート酸化物１３２上には、ゲートポリシリコン１３７のケイ素化合物化されていない部分と側壁スペーサー１４０とが設けられ、また、側壁スペーサー１４０は、溝分離部１２４の一部を覆うように設けられている。留意すべき点として、側壁スペーサー１４０によって、スペーサー１４０の下層にあるアクティブ領域８２のケイ素化合物化が防止されている。
図８は、ＳＯＩボディコンタクトトランジスタ８０を示す図３の８−８線に沿った断面図１８０である。前述したように、トランジスタ８０は、絶縁体１２２、溝分離部１２４、アクティブ領域８２、及びアクティブ領域８２のボディ結合アクセス領域１２８を含む。図示されるように、一実施形態において、ボディ結合アクセス領域はＰ＋型領域を含む。更に、図示されるように、側壁スペーサー１４０は、ゲート酸化物１３２及び溝分離部１２４の一部を覆うように設けられている。留意すべき点として、側壁スペーサー１４０によって、スペーサー１４０の下層にあるアクティブ領域８２のケイ素化合物化が防止されている。
図９は、ＳＯＩボディコンタクトトランジスタ８０を示す図３の８−８線に沿った断面図１９０である。前述したように、トランジスタは、絶縁体１２２、溝分離部１２４、アクティブ領域８２、及びアクティブ領域８２のボディ結合拡散部１３０を含む。図示されるように、一実施形態において、ボディ結合拡散部１３０はＰ＋＋領域を含む。ケイ素化合物化によって、ボディ結合拡散部１３０上にケイ素化合物１０２が形成されている。
図１０は、本開示の一実施形態によるＳＯＩボディコンタクトトランジスタの製造方法を示すフローチャート２００である。ステップ２０２において、ＳＯＩ基板の提供によって本方法を開始する。ステップ２０４において、一又は複数のアクティブ領域を画定する。ステップ２０６において、一又は複数の内部ボディ注入を行う。ステップ２０８において、マスクブールを介して内部ボディ結合領域を覆うように開口マスクを形成し、ボディアクセス領域注入を追加して行う。ステップ２１０において、ゲート酸化物を形成し、ゲート電極の成膜及びパターニングを行う。ステップ２１１において、ボディ結合アクセス領域をマスクし、ハロー／拡大注入を行う（ポケット注入とも称される）。ステップ２１２において、側壁スペーサー材料を成膜する。ステップ２１３において、ボディ結合アクセス領域をマスクし、側壁スペーサーのエッチングを行う。ステップ２１４において、ソース／ドレイン注入を行う。ステップ２１６において、ケイ素化合物領域を成膜して形成する。それに続いて、ステップ２１８では、中間誘電体ＩＬＤ０の成膜に加え、更に半導体ＩＣフローによるプロセス処理を行う。
本開示は、下記に本明細書で説明する各種の別の実施形態を含む。一実施形態によれば、シリコンオンインシュレータトランジスタ８０は、絶縁層１２２と、その絶縁層を覆うアクティブ領域とを含む。アクティブ領域８２は、内部ボディ領域１２６及びボディ結合アクセス領域１２８を含み、また、ボディ結合アクセス領域は、絶縁層１２２上に設けられ、内部ボディ領域１２６に横方向に隣接している。ボディ結合アクセス領域１２８は、内部ボディ領域１２６との電気的コンタクトを提供する。ＳＯＩトランジスタ８０は、更に、ボディ結合拡散部１３０を含み、それは、ボディ結合アクセス領域１２８から横方向にオフセットされ、ボディ結合アクセス領域１２８に電気的に接続されている。
トランジスタ８０は、更に、ゲート電極１３４を含む。ゲート電極１３４は、シリコンオンインシュレータトランジスタ８０の内部ボディ領域１２６を電気的に制御するため内部ボディ領域１２６を覆うように設けられ、かつボディ結合アクセス領域１２８の部分１３７を覆うように延在している。ゲート電極１３４は、その全幅に沿ってほぼ一定なゲート長８８を有し、ゲート電極の異なる部分がボディ結合アクセス領域１２８及び内部ボディ領域１２６を覆うように設けられている。更に、第１及び第２の電流電極（９８、１００）は、内部ボディ領域１２６の対向する両側に隣接して設けられている。一実施形態において、ゲート電極１３４は、寄生ゲート静電容量及び電流漏出を最小にするため、ボディ結合アクセス領域１２８の一部のみを覆うように延在している。
シリコンオンインシュレータトランジスタは、更に、誘電体層１４０を含む。誘電体層１４０は、ボディ結合アクセス領域１２８上に設けられたゲート電極１３４の部分１３７を含むボディ結合アクセス領域１２８のほぼ全てを覆うように設けられている。一実施形態において、誘電体層１４０は、ゲート電極１３４の側壁スペーサー（１３８、１４０）として機能する。
別の実施形態において、誘電体層１４０の下層に設けられたボディ結合アクセス領域１２８の一部は、被ドーピング材料を含む。その被ドーピング材料では、ボディ結合アクセス領域１２８での空乏領域１３１の形成を大幅に減らすように、ボディ結合アクセス領域１２８のドーピング濃度が高められている。ボディ結合アクセス領域への部分的なドーピングは、第１のマスクにおいてパターン形状１４４を用いると共に、そのパターン形状を第２のマスクに再利用して誘電体層１４０を提供することによって行うことができる。
別の実施形態によれば、シリコンオンインシュレータトランジスタ８０の製造方法は、絶縁層１２２を提供するステップ、並びに、アクティブ領域８２、ボディ結合アクセス領域１２８、ゲート電極１３４、第１及び第２の電流電極（９８、１００）及び絶縁層１２２を覆うボディ結合拡散部１３０などを形成するステップを含む。アクティブ領域８２を形成するステップは、絶縁層１２２を覆うようにアクティブ領域を形成するステップを含み、その場合、アクティブ領域８２の一部が内部ボディ領域１２６を提供する。ボディ結合アクセス領域１２８を形成するステップは、アクティブ領域８２内にボディ結合アクセス領域１２８を形成するステップを含み、また、絶縁層１２２を覆うステップも含む。ボディ結合アクセス領域１２８は、更に、内部ボディ領域１２６に横方向に隣接すると共に、内部ボディ領域１２６との電気的コンタクトを提供する。
ゲート電極１３４を形成するステップは、シリコンオンインシュレータトランジスタ８０の内部ボディ領域１２６を電気的に制御するため内部ボディ領域１２６上にゲート電極を形成するステップを含む。ゲート電極１３４は、図４中の部材番号１３７によって示すように、ボディ結合アクセス領域１２８の一部を覆うように延在している。更に、ゲート電極１３４は、内部ボディ領域１２６及びボディ結合アクセス領域１２８を覆う全幅に沿って、部材番号８８によって示すように、ほぼ一定なゲート長を有して形成されている。その結果、ゲート電極１３４は、トランジスタ駆動電流能力を最大とし、寄生容量及びゲート電極漏出を最小とする。更に、その方法は、ゲート電極１３４をボディ結合アクセス領域１２８上の全てに延在させないようにして寄生ゲート静電容量及び電流漏出を小さくするステップを含む。
更に、第１及び第２の電流電極（９８、１００）は、内部ボディ領域１２６の対向する側面に隣接して形成されている。その後、アクティブ領域８２内にはボディ結合拡散部１３０が形成され、それは、ボディ結合アクセス領域１２８から横方向にオフセットされている。更に、ボディ結合拡散部１３０は、ボディ結合アクセス領域１２８に電気的に接続されている。
その方法は、ボディ結合アクセス領域１２８上に設けられたゲート電極の部分１３７を含み、ボディ結合アクセス領域１２８のほぼ全てを覆う誘電体層１４０を形成するステップを含む。更に、誘電体層１４０の下層にあるボディ結合アクセス領域１２８の一部をドーピングして、ボディ結合アクセス領域１２８のドーピング濃度を高めることによって、ボディ結合アクセス領域での空乏領域１３１の形成が大幅に低減される。一実施形態において、そのドーピングは、第１のマスクのパターン形状１４４をドーピングするための第１の選択的ブロックとして用い、第２のマスクのパターン形状１４４を第２の選択的ブロックとして用いるステップからなり、そのパターン形状は、部材番号１４０によって示される誘電体層の部分を画定するために使用される。
本開示の別の実施形態において、シリコンオンインシュレータトランジスタの製造方法は、絶縁体基板を形成するステップ（２０２）と、シリコンオンインシュレータトランジスタ８０の位置を決めるアクティブ領域８２を画定するステップとを含む。所望のドーピング濃度の内部ボディ領域１２６を形成するため、アクティブ領域８２に所定の拡散材料が注入される（２０６）。その方法は、更に、アクティブ領域８２を覆うマスクに開口を形成してボディ結合アクセス領域１２８を画定するステップと、アクティブ領域を注入してボディ結合アクセス領域１２８を形成するステップとを含み、ボディ結合アクセス領域は、それ自体の抵抗を小さくするために所定のドーピング濃度を有している。
次に、ゲート酸化物（１３２，１３３）は、内部ボディ領域１２６及びボディ結合アクセス領域１２８を共に覆うように形成される。続いて、内部ボディ領域１２６及びボディ結合アクセス領域１２８の一部を覆うゲート電極材料１３４の成膜及びパターニングを行う。次に、アクティブ領域８２を覆うマスクに開口を形成し、内部ボディ領域１２６へのドーパントのハロー／拡大注入を行う一方で、ボディ結合アクセス領域１２８からドーパントをほぼ遮断することによって、一つの領域が画定される。次に、側壁スペーサー誘電体材料（１３８，１４０）は、ほぼ一定長さを有するゲート電極材料及びボディ結合アクセス領域１２８を覆うように形成される。次に、ボディ結合アクセス領域をほぼ覆う領域は、例えば、点線及び部材番号１４４によって（図３に）示される外形線を有する好適なマスクを用いてマスクされる。次に、ボディ結合アクセス領域１２８を覆うと共に、ほぼ一定長さのゲート電極材料に隣接する部分を除くあらゆる場所において、側壁スペーサー誘電体材料が除去される。次に、ソース拡散領域９８、ドレイン拡散領域１００及びボディ結合拡散領域１３０が形成される。
一実施形態において、前記方法は、更に、ソース拡散領域（１１０）、ドレイン拡散領域（１１２）、ボディ結合拡散部（１１４）との電気的コンタクト、並びにほぼ一定長さを有するゲート電極材料（１０８）との電気的コンタクトを形成するステップを含む。一実施形態において、電気的コンタクトを形成するステップは、ソース拡散領域（９８）、ドレイン拡散領域（１００）、ボディ結合拡散部（１０２）を覆うと共に、ほぼ一定長さを有するゲート電極材料（９４）上に設けられるケイ素化合物層を形成するステップを含む。
別の実施形態において、その方法は、更に、ソース拡散領域及びドレイン拡散領域に注入されるドーパントがボディ結合拡散部に注入されないようにし、また、その逆についても防止するために必要な最小距離を有するように、（ボディ結合アクセス領域をマスクするのに使用される）マスクの寸法（１４４）を規定するステップを含む。
更に、別の実施形態において、その方法は、ソース拡散領域、ドレイン拡散領域、ほぼ一定長さのゲート電極材料及びボディ結合拡散領域をそれぞれ選択的に覆う導電材料を成膜及び形成して、それらとの電気的コンタクトを形成するステップを含む。更に、その方法は、マスクの寸法を、ソース拡散領域、ドレイン拡散領域、ボディ結合拡散領域及びほぼ一定長さのゲート電極材料にそれぞれ接触するケイ素化合物によって、電気的短絡を防止するのに十分な大きさに規定するステップを含む。
一実施形態において、ボディ結合アクセス領域１２８を覆うゲート酸化物は、マスクによって内部ボディ領域１２６を覆うゲート酸化物の第２の厚さ（１３２）よりも大きい第１の厚さ（１３２，１３３）を有するようにして形成される。別の実施形態において、その方法は、更に、例えば、１／２未満程度でボディ結合アクセス領域の一部のみを覆うようにほぼ一定長さのゲート電極材料１３４を延在させるステップを含む。
従って、ケイ素化合物ブロック層を効果的に備えることによって、誘電体層１４０は、ソース及びドレイン領域をボディコンタクト領域１３０から分離し、それにより、ボディコンタクトアクセス領域１２８並びにボディコンタクト領域１３０内での外部ゲート静電容量及びゲート漏出電流を最小限に抑える。更に、誘電体層１４０の形状は、高閾値電圧（Ｖｔ）ＰＭＯＳチャンネル注入マスクとなるように（例えば、マスクブール演算によって）組み合わされて、その結果、外部ボディ抵抗が最小限に抑えられる。
本開示の実施形態は、既存の高性能ＭＯＳ ＳＯＩプロセスに有利に展開することができる。また、本開示の実施形態は、ボディ末端の正確な制御を要する重要な回路内におけるボディ結合トランジスタの用途で、更なる利点を提供する。本開示の実施形態を用いれば、マスキングするステップを追加して行う必要はない。従って、本開示の方法は、設計変更と同じくらい容易であることを示唆する。
本発明の実施形態は、更に、１）ゲート領域内で低下して駆動されるトランジスタのゲート静電容量及び電流を低下させること、２）ゲート／ボディオーバーラップ静電容量及び漏出電流を低下させること、３）本開示の方法の実施形態をボディ−コンタクト領域でデュアルゲート酸化物（ＤＧＯ）マスクと組み合わせて静電容量及び漏出電流を更に低下させる能力、並びに、４）ボディ結合領域でのゲート長を小さくして、複数のアクティブ不整合の必要条件を緩和し、及び又は同じ配置構成を有する２つのトランジスタのソース及びドレイン間での不一致を改良する能力、５）ブロックされたゲート下の外部ボディ抵抗を低下させ、ケイ素化合物ブロックプロセスがｎ／ｐ拡大注入及びハロー注入を遮断すること、といった５つの項目のうち一つ以上を含み得る種々の効果を提供する。
上記の明細書において、本発明は、具体的な実施形態を参照して説明されてきた。しかしながら、添付の特許請求の範囲に記載の本発明の範囲を逸脱せずに、種々の修正及び変更が行えることは、当業者にとって明らかである。従って、本明細書及び図面は、限定的なものではなく例示的なものとみなすべきであり、そのような全ての変更は、本発明の範囲に含まれる。本明細書に開示される種々の実施形態は、技術的に公知であり、ここでは詳細に説明しない半導体加工技術を利用している。
以上、利益、他の利点及び問題解決法について具体的な実施形態を参照して説明してきた。しかしながら、それらの利益、利点及び問題解決法、並びに、利益、利点や解決法をもたらす要因となり、また、それらをより顕著にする要素は、全ての特許請求の範囲に必須な、必要な、又は本質的な特徴であるか、或いは要素であると解釈すべきではない。本明細書に使用される場合、「含む」、「包含」等の用語や、それらとは別の変形表現は、非排他的包含を網羅するため、列挙された構成要素を含む工程、方法、物品又は装置は、それらの構成要素のみを含むものではなく、明瞭に挙げられておらず、そのような工程、方法、物品又は装置に固有でない他の構成要素を含むことができる。
Claims (18)
- シリコンオンインシュレータトランジスタであって、
絶縁層と、
前記絶縁層上に設けられるアクティブ領域と、
そのアクティブ領域は、内部ボディ領域と、前記絶縁層上に設けられ、内部ボディ領域に横方向に隣接し、前記内部ボディ領域との電気的コンタクトを形成するボディ結合アクセス領域と、前記ボディ結合アクセス領域から横方向にオフセットされ、前記ボディ結合アクセス領域に電気的に接続されるボディ結合拡散部とを有し、
前記シリコンオンインシュレータトランジスタの前記内部ボディ領域を電気的に制御するため、前記内部ボディ領域を覆い、前記ボディ結合アクセス領域の一部を覆うように延在しているゲート電極と、
前記内部ボディ領域の対向する両側面に隣接する第１及び第２の電流電極と
を備えるシリコンオンインシュレータトランジスタ。 - 請求項１記載のシリコンオンインシュレータトランジスタにおいて、
前記ボディ結合アクセス領域を覆うゲート電極の一部を含むボディ結合アクセス領のほぼ全てを覆う誘電体層を更に備えているシリコンオンインシュレータトランジスタ。 - 請求項２記載のシリコンオンインシュレータトランジスタにおいて、
前記誘電体層は、前記ゲート電極の側壁スペーサーとして機能するシリコンオンインシュレータトランジスタ。 - 請求項２記載のシリコンオンインシュレータトランジスタにおいて、
前記誘電体層の下層にあるボディ結合アクセス領域の一部は、ボディ結合アクセス領域のドーピング濃度を高くして前記ボディ結合アクセス領域での空乏領域の形成を大幅に低減する被ドーピング材料からなるシリコンオンインシュレータトランジスタ。 - 請求項４記載のシリコンオンインシュレータトランジスタにおいて、
前記ボディ結合アクセス領域の部分的なドーピングは、前記誘電体層を形成するため、第１のマスクのパターン形状を使用し、かつ第２のマスクの前記パターンを再度使用して行われるシリコンオンインシュレータトランジスタ。 - 請求項１記載のシリコンオンインシュレータトランジスタにおいて、
前記ゲート電極は、寄生ゲート静電容量及び電流漏出を低減するため、前記ボディ結合アクセス領域の１／２を超えて延在していないシリコンオンインシュレータトランジスタ。 - シリコンオンインシュレータトランジスタの製造方法であって、
絶縁層を提供するステップ、
前記絶縁層上にアクティブ領域を形成するステップであって、前記アクティブ領域の一部が内部ボディ領域を提供するステップ、
前記アクティブ領域内において、前記絶縁層上に設けられ、前記内部ボディ領域に横方向に隣接するボディ結合アクセス領域を形成するステップであって、前記ボディ結合アクセス領域が前記内部ボディ領域との電気的コンタクトを形成するステップ、
前記シリコンオンインシュレータトランジスタの内部ボディ領域を電気的に制御するため前記内部ボディ領域上に設けられ、寄生容量及びゲート電極漏出を低減するため前記ボディ結合アクセス領域の一部を覆うように延在するゲート電極を形成するステップ、
前記内部ボディ領域の対向する両側に隣接して第１及び第２の電流電極を形成するステップ、及び
前記アクティブ領域内において、前記ボディ結合アクセス領域から横方向にずれして位置し、前記ボディ結合アクセス領域に電気的に接続されるボディ結合拡散部を形成するステップ
を備える方法。 - 請求項７記載の方法は、更に、
前記ボディ結合アクセス領域上に設けられた前記ゲート電極の部分を含む前記ボディ結合アクセス領域のほぼ全てを覆う誘電体層を形成するステップを備える方法。 - 請求項８記載の方法は、更に、
前記ボディ結合アクセス領域での空乏領域の形成を大幅に低減させるため、前記ボディ結合アクセス領域のドーピング濃度を増大させて、前記誘電体層の下層にある前記ボディ結合アクセス領域の一部をドーピングするステップを備える方法。 - 請求項９記載の方法において、
前記ドーピングするステップは、更に、前記ドーピング用の第１の選択的ブロックとして第１のマスクのパターン形状を使用し、かつ第２の選択的ブロックとして第２のマスクに同パターン形状を再度使用して前記誘電体層を提供するステップを備える方法。 - 請求項７記載の方法は、更に、
前記ボディ結合アクセス領域の１／２を超えて前記ゲート電極を延在させないことによって、寄生ゲート静電容量及び電流漏出を低減させるステップを備える方法。 - シリコンオンインシュレータトランジスタの製造方法であって、
絶縁基板を形成するステップ、
前記シリコンオンインシュレータトランジスタの位置を決めるアクティブ領域を画定するステップ、
所望のドーピング濃度の内部ボディ領域を形成するため、前記アクティブ領域に所定の拡散材料を注入するステップ、
前記アクティブ領域を覆うマスクに開口を形成してボディ結合アクセス領域を画定するステップ、
前記ボディ結合アクセス領域を形成するため前記アクティブ領域を注入するステップであって、ボディ結合アクセス抵抗を低減させるため、前記ボディ結合アクセス領域が所定のドーピング濃度を有しているステップ、
前記内部ボディ領域及び前記ボディ結合アクセス領域の両方を覆うゲート酸化物を形成するステップ、
前記内部ボディ領域及び前記ボディ結合アクセス領域の一部を覆うほぼ一定長さのゲート電極材料を成膜及びパターニングするステップ、
前記ボディ結合アクセス領域からのドーパントのハロー／拡大注入をほぼ遮断しながら、前記内部ボディ領域内へのドーパントのハロー／拡大注入を形成するステップ、
ほぼ一定長さのゲート電極材料及びボディ結合アクセス領域を覆う側壁スペーサー誘電体材料を形成するステップ、
マスクを用いて前記ボディ結合アクセス領域をほぼ覆う領域をマスキングするステップ、
前記ボディ結合アクセス領域を覆うと共に、ほぼ一定長さのゲート電極材料に隣接する部分を除くあらゆる場所で、前記側壁スペーサー誘電体材料を除去するステップ、
ソース拡散領域及びドレイン拡散領域を形成するステップ、及び
ボディ結合拡散領域を形成するステップ
を備える方法。 - 請求項１２記載の方法は、更に、
前記ソース拡散領域、前記ドレイン拡散領域、前記ボディ結合拡散部及びほぼ一定長さのゲート電極材料を覆うケイ素化合物層を形成することによって、前記ソース拡散領域、前記ドレイン拡散領域、前記ボディ結合拡散部及びほぼ一定長さのゲート電極材料との電気的コンタクトを形成するステップを備える方法。 - 請求項１２記載の方法は、更に、
前記ソース拡散領域及び前記ドレイン拡散領域に注入されるドーパントの前記ボディ結合拡散部内への注入を防止し、その逆も防止するのに必要な最小限の距離を有するように、前記ボディ結合アクセス領域のマスキングに使用されるマスクの寸法を規定するステップを備える方法。 - 請求項１２記載の方法は、更に、
前記ソース拡散領域、前記ドレイン拡散領域、ほぼ一定長さのゲート電極材料及び前記ボディ結合拡散領域をそれぞれ選択的に覆う導電材料を成膜及び形成して、それらとの電気的コンタクトを形成するステップを備える方法。 - 請求項１５記載の方法は、更に、
前記ソース拡散領域、前記ドレイン拡散領域、前記ボディ結合拡散領域及びほぼ一定長さのゲート電極材料とそれぞれ接触するケイ素化合物による電気的短絡を防止するのに十分な大きさ有するように、前記マスクの寸法を規定するステップを備える方法。 - 請求項１２記載の方法は、更に、
前記マスクの使用によって、前記内部ボディ領域を覆うゲート酸化物の第２の厚さよりも大きい第１の厚さを有するように、前記ボディ結合アクセス領域上に前記ゲート酸化物を形成するステップを備える方法。 - 請求項１２記載の方法は、更に、
前記ボディ結合アクセス領域の１／２未満を覆うように、ほぼ一定長さのゲート電極材料を延在させるステップを備える方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/734,435 US6953738B2 (en) | 2003-12-12 | 2003-12-12 | Method and apparatus for forming an SOI body-contacted transistor |
| PCT/US2004/037760 WO2005060464A2 (en) | 2003-12-12 | 2004-11-12 | Method and apparatus for forming an soi body-contacted transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007514316A true JP2007514316A (ja) | 2007-05-31 |
| JP2007514316A5 JP2007514316A5 (ja) | 2007-12-27 |
Family
ID=34653364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006543827A Pending JP2007514316A (ja) | 2003-12-12 | 2004-11-12 | Ｓｏｉボディコンタクトトランジスタを製造する方法及び装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6953738B2 (ja) |
| EP (1) | EP1694615A4 (ja) |
| JP (1) | JP2007514316A (ja) |
| KR (1) | KR101113009B1 (ja) |
| CN (1) | CN1890799A (ja) |
| TW (1) | TWI358080B (ja) |
| WO (1) | WO2005060464A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010004006A (ja) * | 2008-06-18 | 2010-01-07 | Internatl Business Mach Corp <Ibm> | 寄生容量が低減されたｓｏｉボディ・コンタクト型ｆｅｔのための方法及び構造体 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| EP3570374B1 (en) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integrated rf front end |
| US7244640B2 (en) * | 2004-10-19 | 2007-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a body contact in a Finfet structure and a device including the same |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US7446001B2 (en) * | 2006-02-08 | 2008-11-04 | Freescale Semiconductors, Inc. | Method for forming a semiconductor-on-insulator (SOI) body-contacted device with a portion of drain region removed |
| US7855414B2 (en) * | 2006-07-28 | 2010-12-21 | Broadcom Corporation | Semiconductor device with increased breakdown voltage |
| US8587062B2 (en) * | 2007-03-26 | 2013-11-19 | International Business Machines Corporation | Silicon on insulator (SOI) field effect transistors (FETs) with adjacent body contacts |
| US7679139B2 (en) * | 2007-09-11 | 2010-03-16 | Honeywell International Inc. | Non-planar silicon-on-insulator device that includes an “area-efficient” body tie |
| EP2255443B1 (en) | 2008-02-28 | 2012-11-28 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US20090236632A1 (en) * | 2008-03-19 | 2009-09-24 | Anderson Brent A | Fet having high-k, vt modifying channel and gate extension devoid of high-k and/or vt modifying material, and design structure |
| US8410554B2 (en) * | 2008-03-26 | 2013-04-02 | International Business Machines Corporation | Method, structure and design structure for customizing history effects of SOI circuits |
| US8420460B2 (en) | 2008-03-26 | 2013-04-16 | International Business Machines Corporation | Method, structure and design structure for customizing history effects of SOI circuits |
| US7964467B2 (en) * | 2008-03-26 | 2011-06-21 | International Business Machines Corporation | Method, structure and design structure for customizing history effects of soi circuits |
| US7820530B2 (en) | 2008-10-01 | 2010-10-26 | Freescale Semiconductor, Inc. | Efficient body contact field effect transistor with reduced body resistance |
| US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
| US8680617B2 (en) * | 2009-10-06 | 2014-03-25 | International Business Machines Corporation | Split level shallow trench isolation for area efficient body contacts in SOI MOSFETS |
| US8441071B2 (en) * | 2010-01-05 | 2013-05-14 | International Business Machines Corporation | Body contacted transistor with reduced parasitic capacitance |
| US8426917B2 (en) * | 2010-01-07 | 2013-04-23 | International Business Machines Corporation | Body-tied asymmetric P-type field effect transistor |
| US8643107B2 (en) * | 2010-01-07 | 2014-02-04 | International Business Machines Corporation | Body-tied asymmetric N-type field effect transistor |
| US8299519B2 (en) * | 2010-01-11 | 2012-10-30 | International Business Machines Corporation | Read transistor for single poly non-volatile memory using body contacted SOI device |
| US8283722B2 (en) | 2010-06-14 | 2012-10-09 | Broadcom Corporation | Semiconductor device having an enhanced well region |
| DE112011103554T5 (de) * | 2010-10-20 | 2013-09-05 | Peregrine Semiconductor Corp. | Verfahren und Vorrichtung zur Verwendung bei der Verbesserung einer Linearität von Mosfets unter Verwendung einer Ladungsakkumulationssenke - Reduktion harmonischer Falten |
| JP5521993B2 (ja) * | 2010-11-17 | 2014-06-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
| US9123807B2 (en) * | 2010-12-28 | 2015-09-01 | Broadcom Corporation | Reduction of parasitic capacitance in a semiconductor device |
| US8217456B1 (en) | 2011-03-11 | 2012-07-10 | International Business Machines Corporation | Low capacitance hi-K dual work function metal gate body-contacted field effect transistor |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
| US9111801B2 (en) | 2013-04-04 | 2015-08-18 | Stmicroelectronics, Inc. | Integrated circuit devices and fabrication techniques |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10587263B2 (en) * | 2016-12-14 | 2020-03-10 | Hitachi Automotive Systems, Ltd. | Load drive apparatus |
| EP3654385A4 (en) * | 2017-08-07 | 2020-11-18 | TowerJazz Panasonic Semiconductor Co., Ltd. | SEMICONDUCTOR COMPONENT |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231956A (ja) * | 2001-02-01 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2002261292A (ja) * | 2000-12-26 | 2002-09-13 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6353245B1 (en) * | 1998-04-09 | 2002-03-05 | Texas Instruments Incorporated | Body-tied-to-source partially depleted SOI MOSFET |
| JP4614522B2 (ja) | 2000-10-25 | 2011-01-19 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US6620656B2 (en) * | 2001-12-19 | 2003-09-16 | Motorola, Inc. | Method of forming body-tied silicon on insulator semiconductor device |
-
2003
- 2003-12-12 US US10/734,435 patent/US6953738B2/en not_active Expired - Lifetime
-
2004
- 2004-11-12 JP JP2006543827A patent/JP2007514316A/ja active Pending
- 2004-11-12 EP EP04810814A patent/EP1694615A4/en not_active Withdrawn
- 2004-11-12 CN CNA200480036861XA patent/CN1890799A/zh active Pending
- 2004-11-12 KR KR1020067011511A patent/KR101113009B1/ko not_active IP Right Cessation
- 2004-11-12 WO PCT/US2004/037760 patent/WO2005060464A2/en active Application Filing
- 2004-12-10 TW TW093138451A patent/TWI358080B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261292A (ja) * | 2000-12-26 | 2002-09-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002231956A (ja) * | 2001-02-01 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010004006A (ja) * | 2008-06-18 | 2010-01-07 | Internatl Business Mach Corp <Ibm> | 寄生容量が低減されたｓｏｉボディ・コンタクト型ｆｅｔのための方法及び構造体 |
| JP2010258471A (ja) * | 2008-06-18 | 2010-11-11 | Internatl Business Mach Corp <Ibm> | 寄生容量が低減されたｓｏｉボディ・コンタクト型ｆｅｔのための方法 |
| US7893494B2 (en) | 2008-06-18 | 2011-02-22 | International Business Machines Corporation | Method and structure for SOI body contact FET with reduced parasitic capacitance |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101113009B1 (ko) | 2012-02-24 |
| WO2005060464A3 (en) | 2005-11-17 |
| WO2005060464A2 (en) | 2005-07-07 |
| CN1890799A (zh) | 2007-01-03 |
| TWI358080B (en) | 2012-02-11 |
| EP1694615A4 (en) | 2009-09-23 |
| US20050127442A1 (en) | 2005-06-16 |
| US6953738B2 (en) | 2005-10-11 |
| KR20070003787A (ko) | 2007-01-05 |
| TW200534340A (en) | 2005-10-16 |
| EP1694615A2 (en) | 2006-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007514316A (ja) | Ｓｏｉボディコンタクトトランジスタを製造する方法及び装置 | |
| KR100189966B1 (ko) | 소이 구조의 모스 트랜지스터 및 그 제조방법 | |
| US6392271B1 (en) | Structure and process flow for fabrication of dual gate floating body integrated MOS transistors | |
| TWI287867B (en) | Independently accessed double-gate and tri-gate transistors in same process flow | |
| KR20040065297A (ko) | 본체결합식 실리콘-온-인슐레이터 반도체 디바이스 및 그제조방법 | |
| JP3455452B2 (ja) | 半導体デバイス及びその製造方法 | |
| KR20000022709A (ko) | 전계 효과 트랜지스터와 반도체 구조물 및 그의 제조 방법 | |
| EP1335425A1 (en) | Semiconductor device and its production method | |
| JP2010536169A (ja) | 金属ゲート及び高ｋ誘電体を有する回路構造体 | |
| US6555446B1 (en) | Body contact silicon-on-insulator transistor and method | |
| KR20070083207A (ko) | 반도체 장치 | |
| US9425189B1 (en) | Compact FDSOI device with Bulex contact extending through buried insulating layer adjacent gate structure for back-bias | |
| US20020175380A1 (en) | Cmos with a fixed charge in the gate dielectric | |
| US7307320B2 (en) | Differential mechanical stress-producing regions for integrated circuit field effect transistors | |
| US7399670B2 (en) | Methods of forming different gate structures in NMOS and PMOS regions and gate structures so formed | |
| KR100457222B1 (ko) | 고전압 소자의 제조방법 | |
| JP2004072063A (ja) | 半導体装置及びその製造方法 | |
| JPH10335484A (ja) | 半導体装置の製造方法 | |
| KR100424414B1 (ko) | 고전압 트랜지스터 형성방법 | |
| JPH10163338A (ja) | 半導体装置とその製造方法 | |
| KR20000066568A (ko) | 반도체 소자의 제조방법 | |
| JP4265890B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPH04115538A (ja) | 半導体装置 | |
| JPH08250726A (ja) | 絶縁ゲート型電界効果トランジスタおよびその製造方法 | |
| JP2004103637A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110825 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111124 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120810 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120817 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120914 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121012 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130409 |