JP2007504528A - 回路電圧調整 - Google Patents

Abstract

調整された出力電圧を供給するための電圧調整回路（１３０）。電圧調整回路は、遠隔電圧の表示を比較して、制御信号（２９５）を供給するための電圧検出回路（２０５）を含む。電圧調整回路は、更に、制御信号に応答して出力電圧Ｖ_ＤＤを修正する調整器（２７０）を含む。

Description

本発明は、回路動作制御手法及び装置に関し、特に、回路の電圧の調整（例えば、集積回路電圧調整）のためのそのような手法及び装置に関する。

通常、集積回路には、異なる時間に異なる機能を実施して、集積回路の異なる領域において異なる程度の電力消費を発生させる複数の機能回路ブロックが含まれる。１つの機能ブロックが、特にアクティブな状態である場合、局部的な電圧降下が、集積回路のその位置で生じ得る。通常、そのような機能ブロックは、最小動作電圧を有する。局部的な電圧がその最小動作電圧未満に低下すると、処理が失敗する可能性がある。

従って、システムに対して、対象の集積回路全体の様々な位置における電圧の使用を検出させ、かつ／あるいは集積回路内における局部的な電圧変動を補正させ得る新しい工夫が必要である。

例えば、一実施形態において、集積回路には、電圧調整器、電源レール、及び多数の検出ラインが含まれる。電圧調整器は、調整電圧を供給する出力を有する。電源レール（例えば、電圧レール）は、電圧調整器の出力に接続され、集積回路の回路に調整電圧を供給する。各検出ラインは、動作時、電源レール上の複数の位置のうちの１つの位置における電圧の表示を供給するように接続されている。電圧調整器には、複数の検出ラインのそれぞれに接続された電圧調整器制御回路が含まれる。電圧調整器制御回路は、調整電圧を制御する制御信号を供給する出力を有する。電圧調整器制御回路は、複数の検出ラインの表示によって示された電圧のうちの最小電圧が電圧基準要求を満たすように、制御信号を調節し得る。

他の実施形態において、上記集積回路には、更に、電圧レールを介して調整器の出力に接続された多数の演算回路が含まれる。複数の検出ライン又は一部の検出ラインのそれぞれは、演算回路に関連付けられた電源レール上の位置における電圧の表示を供給するように接続されている。更に他の実施形態において、機能回路には、メモリ、プロセッサ・コア、送受信機及び受信機のうちの１つ又は複数が含まれる。更に他の実施形態において、演算回路に関連付けられた電源レール上の位置には、演算回路内の、あるいはそれに隣接する位置が含まれる。

更に他の実施形態において、電圧調整器制御回路は、電圧基準要求を示す基準電圧信号を受信するように接続されている。更に他の実施形態において、基準電圧信号は、集積回路の外部の回路によって生成される。更に他の実施形態において、電圧調整器制御回路には、複数の増幅器が含まれ、この場合、各増幅器は、電圧基準信号に接続された第１入力と、前記複数の検出ラインのうちの１つの検出ラインに接続された第２入力と、出力とを有し、電圧調整器制御回路は、複数の増幅器の出力に基づき、制御信号を調節する。電圧制御調整器回路には、また、多数のトランジスタを含み得る。多数のトランジスタの各々の制御電極は、前記複数の増幅器のうちの１つの増幅器の出力に接続され、多数のトランジスタの各々の電流電極は、電圧調整器制御回路の出力に接続されている。制御信号の電圧は、１つの増幅器の出力によって決定され得る。その１つの増幅器は、その入力に接続された検出ラインによって受信された表示が、複数の増幅器の出力によって示されるように検出ラインの表示によって示された電圧のうちの最低電圧を示すことを示す。

更に他の実施形態において、電圧調整器制御回路は、第１数の検出ラインの表示によって示された電圧のうちの低減電圧に応答し、第１状態にある低減信号に応答して電圧基準要求を満たす。電圧調整器制御回路は、また、複数の検出ラインのうちの第２数の検出ラインの表示によって示された電圧のうちの最小電圧が、第２状態にある低減信号に応答して電圧基準要求を満たすように、制御信号を調整し得る。本実施形態には、第１数の検出ラインを含み得るが、第２数（例えば、１つの）は、第１数より小さくてよい。更に他の実施形態において、電圧調整器制御回路には、複数の増幅器が含まれ、各増幅器は、電圧基準信号に接続された第１入力と、複数の検出ラインのうちの１つの検出ラインに接続された第２入力と、出力とを有し、また、電圧調整器制御回路は、複数の増幅器の出力に基づき、制御信号を調節する。一組の増幅器（例えば、第１数マイナス第２数の増幅器）は、第２状態にある低減信号に応答してディスエーブル状態にされ得る。

更に他の実施形態において、電圧調整器制御回路には、最小電圧の表示を供給する出力を有する最小電圧検出回路が含まれる。最小電圧検出回路には、複数のトランジスタが含まれ、各トランジスタでは、制御電極が、複数の検出ラインのうちの１つによって示された電圧の表示を受信するように接続され、また、複数のトランジスタのそれぞれの電流電極が、最小電圧検出回路の出力に接続されている。電圧調整器制御回路には、更に、最小電圧検出回路の出力に接続された第１入力と、電圧基準要求を示す基準電圧信号を受信するように接続された第２入力と、電圧調整器制御回路の出力に接続された出力とを有する増幅器を含み得る。最小電圧検出回路の出力は、電圧調整器制御回路の出力に接続され得る。制御信号は、最小電圧検出回路の出力に依存し得る。

更に他の実施形態において、集積回路には、更に、電圧調整器の出力に接続された第１電流電極と、電圧調整器制御回路の出力に接続された制御電極と、電源に接続された第２電流電極とを有する中継機構が含まれる。

他の実施形態において、電気システムには、本明細書で述べた集積回路実施形態のうちの１つ又は複数が含まれる。電気システムには、更に、第１電源電圧を供給するための出力を有する電源が含まれ、電圧調整器は、その電源に電源電圧を受けるように接続されている。

他の実施形態において、集積回路の電圧調整器の調整電圧を制御するための方法を提供する。集積回路には、電圧調整器の出力に接続された電源レールが含まれる。本方法には、電源レール上の複数の位置における電源レール上の１つ又は複数の電圧を検出するステップと、検出するステップにおいて検出された電圧のうちの最小電圧を決定するステップが含まれる。調整電圧を、最小電圧が電圧基準要求を満たすように調節する。検出するステップと、決定するステップと、調節するステップは、集積回路の回路によって実施される。

電圧調整器の調整電圧を制御するための方法の一実施形態は、電圧を基準電圧と比較し、複数位置の各位置の電圧差を取得するステップを含み得る。そのような実施形態において、最小電圧を決定するステップには、各位置から取得された電圧差に基づき、最小電圧を決定することが含まれる。

本方法の他の実施形態には、低減信号を受信するステップが含まれ、また、他の様々な特性が含まれる。例えば、決定するステップには、更に、第１状態にある低減信号に応答して、第１数の複数の位置において検出された電圧のうちの最小電圧を決定すること、第２状態にある低減信号に応答して、第２数の複数の位置において検出された電圧のうちの最小電圧を決定することが含まれる。この場合、複数の位置は、第１数のものであり、第２数は、第１数より小さい。

本方法の他の実施形態において、決定するステップには、更に、最小電圧の表示を供給することが含まれ、調節するステップには、更に、調整電圧を制御するための最小電圧の表示に依存して、制御信号を供給することが含まれる。

他の実施形態において、集積回路には、電圧調整器、電源レール、及び多数の検出ラインが含まれる。電圧調整器は、調整電圧を供給する出力を有する。電源レールは、集積回路の回路に調整電圧を供給するように電圧調整器の出力に接続されている。各検出ラインは、電源レール上の位置における電圧の表示を供給する。電圧調整器には、複数の検出ラインの表示によって示された電圧のうちの最小電圧が電圧基準要求を満たすように、調整電圧を制御するための手段が含まれ、この場合、この手段は、複数の検出ラインに応答する。他の実施形態において、集積回路には、更に、電圧レールを介して調整器の出力に接続された複数の演算回路が含まれ、また、複数の検出ラインの少なくとも一部である複数の検出ラインのそれぞれは、複数の演算回路のうちの１つの演算回路に関連付けられた電源レール上の位置における電圧の表示を供給する。

他の実施形態において、集積回路には、電圧調整器、電源レール、及び複数の検出ラインが含まれる。電圧調整器は、調整電圧を供給する出力を有する。電源レールは、集積回路の回路に調整電圧を供給するように電圧調整器の出力に接続されている。複数の検出ラインのそれぞれは、電源レール上の複数の位置のうちの１つの位置における電圧の表示を供給するように構成されている。電圧調整器には、複数の検出ラインのそれぞれに接続された電圧調整器制御回路が含まれる。電圧調整器制御回路は、調整電圧を制御する制御信号を供給する出力を有する。電圧調整器制御回路には、最小電圧検出回路が含まれる。最小電圧検出回路は、第１状態にある低減信号に応答して、第１グループの電圧の表示に応答し、第１グループの表示によって示された最小電圧の表示を供給し、この場合、第１グループの各表示は、複数の位置のうちの１つの位置における電圧を示す。最小電圧検出回路は、第２状態にある低減信号に応答して、第２グループの少なくとも１つの電圧の表示に応答し、第２グループによって示された最小電圧の表示を供給し、この場合、第２グループの各表示は、複数の位置のうちの１つの位置における電圧を示し、第２グループは、第１グループより数が小さい。電圧調整器制御回路は、最小電圧検出回路によって示された最小電圧が電圧基準要求を満たすように、制御信号を調節する。他の実施形態において、第２グループには、１つの表示だけが含まれる。

本発明は、添付図面を参照することによって、より良く理解でき、また、その数多くの目的、特徴及び利点を当業者に明示し得る。異なる図面において同一の参照符号を用いて、同一又は類似の項目を示す。

以下の説明は、本発明の少なくとも１つの例の詳細な説明を提供することを意図するものであり、本発明自体を制限するものであると解釈すべきではない。むしろ、どのような数の変形例であっても、本説明に続く請求項において正式に定義される本発明の範囲内に入り得るものである。

図１は、代表的な電気的システム及び／又は情報処理システム１００を示す。システム１００には、様々なシステム要素の中でも特に、電源１１０、電源監視コントローラ１９５及び集積回路（ＩＣ）１２０が含まれる。システム１００は、任意の情報処理システムを表す。例えば、一実施形態において、システム１００は、（例えば、ＩＣ１２０を含む）ベースバンド・プロセッサ、ＲＦフロントエンド、及び（例えば、電源監視コントローラ１９５を含む）電力管理チップを含む携帯電話である。

電源１１０は、電源入力パッド１１５を介して、ＩＣ１２０に入力電源電圧Ｖ_ＩＮを供給する。電源電圧Ｖ_ＩＮは、所定の電圧であり、この電圧から、電源レール電圧（例えば、Ｖ_ＤＤ１９０）が、ＩＣ１２０内における演算回路用に引き出される。電源１１０は、また、基準電圧入力パッド１８６を介して、基準電圧Ｖ_ＲＥＦを供給する。基準電圧Ｖ_ＲＥＦは、最小動作電源電圧に対応し、これ未満では、システム１００の演算回路は、動作し得ない。例えば、Ｖ_ＲＥＦは、最小動作電源電圧に等しくてもよいし、Ｖ_ＲＥＦは、最小動作電源電圧に関連するか、あるいはそれに比例する値を有していてもよい。Ｖ_ＲＥＦは、電源１１０から受けられるように示すが、他の選択肢として、Ｖ_ＲＥＦは、Ｖ_ＩＮ及びＶ_ＤＤの一方又は両方から引き出され得る。例えば、一実施形態において、Ｖ_ＲＥＦは、常にＶ_ＩＮから引き出される。他の実施形態において、Ｖ_ＲＥＦは、始動時には、Ｖ_ＩＮから、始動後又は通常動作時には、Ｖ_ＤＤから引き出される。通常、Ｖ_ＩＮ＞Ｖ_ＲＥＦである。一実施形態において、Ｖ_ＩＮ＝１．８７５Ｖ及びＶ_ＲＥＦ＝１．５７５Ｖである。

基準電圧Ｖ_ＲＥＦは、Ｖ_ＩＮから引き出される電源レール電圧Ｖ_ＤＤを調整するための基準信号として用いられる。電源レール電圧Ｖ_ＤＤには、ＩＣ１２０の複数部位の変化する動作状態に依存して、ＩＣ１２０の異なる部分において異なる方法で負荷がかかる。実際の局部化されたＶ_ＤＤ値とＶ_ＲＥＦとの比較を用いて、（例えば、閉ループ内における）局部化されたＶ_ＤＤ値を調整するために、Ｖ_ＤＤがＶ_ＩＮに拘束される程度を調整し得る。

電源監視コントローラ１９５は、システム１００の電力節約動作を制御する。例えば、電源監視コントローラは、システム１００の消費電力及び動作状態を監視し、例えば、電力を節約するためにシステム１００を強制的に待機モードにし得る。電源監視コントローラは、待機パッド１９６を介して、ＩＣ１２０に待機（ＳＢ）信号を供給する。

集積回路１２０には、電圧調整回路１３０、メモリ１４０（例えば、ＤＲＡＭ、ＳＲＡＭ又は他の適切なメモリ・タイプ）、処理コア１５０、デジタル信号プロセッサ（ＤＳＰ：Digital Signal Processor）１６０及び送受信機（Ｔｘ／Ｒｘ）１７０等の多数の演算回路が含まれる。各演算回路１４０，１５０，１６０，１７０は、電源レール１９０を介して電圧調整回路１３０に接続されている。また、各演算回路１４０，１５０，１６０，１７０は、検出ライン１４５，１５５，１６５，１７５を介して電圧調整回路１３０に接続されている。

電力は、電源入力パッド１１５を介して受電され、電源レール１９０を介してＩＣ１２０全体に転送される。電源レール１９０は、従来の集積回路電源レールを表す。本実施形態において、電源レール１９０には、電源電圧Ｖ_ＤＤをＩＣ１２０の様々な演算回路に搬送する多数の送電線網及びコネクタが含まれる。

上述したように、ＩＣ１２０には、複数の検出ライン１４５，１５５，１６５，１７５及び１８５が含まれる。各検出ラインは、電源レール１９０の様々な点における電圧レベルの測定値の表示を搬送する。例えば、検出ライン１４５は、メモリ１４０における電源電圧レベルの表示を搬送し、検出ライン１５５は、コア１５０における電源電圧レベルの表示を搬送し、検出ライン１６５は、ＤＳＰ１６０における電源電圧レベルの表示を搬送し、検出ライン１７５は、送受信機１７０における電源電圧レベルの表示を搬送し、検出ライン１８５は、Ｖ_ＤＤパッド１８０における電源電圧レベルの表示を搬送する。従って、電圧調整回路１３０は、ＩＣ１２０全体の様々な位置における実質的に同時の電源電圧測定値／レベルの表示を平行に受信する。

通常、各演算回路１４０，１５０，１６０，１７０が、効果的に動作するために、それらには最小電源電圧を供給する必要がある。動作時、各演算回路１４０，１５０，１６０及び１７０は、異なる電力量を引き出す。例えば、特にメモリ集約的な演算時、メモリ１４０は、演算回路の残りの部分よりも大きな電力を必要とすることがある。そのような場合、メモリ１４０における実際の電源電圧Ｖ_ＤＤは、他の演算回路における実際の電源電圧Ｖ_ＤＤより低い状態で引き出される傾向がある。そのような局部的なＶ_ＤＤの降下は、検出ライン１４５を介して電圧調整回路１３０に示される。電圧調整回路１３０は、多数の検出ライン１４５，１５５，１６５，１７５及び１８５を介して受信された電圧表示を用いて、いずれか特定の演算回路において降下するＶ_ＤＤを補正し、こうして、メモリ１４０における例示の電圧降下傾向を補正し得る。例えば、調整器１３０は、Ｖ_ＤＤを全体的に変化させることによって、そのような局部的なＶ_ＤＤの降下を補正する。調整器１３０により電源レール１９０へのＶ_ＤＤ出力を大きくすることによって、局部的なＶ_ＤＤが大きくなり、その結果、メモリ１４０における局部的なＶ_ＤＤが大きくなり、それによって、メモリ１４０における局部的なＶ_ＤＤは、Ｖ_ＲＥＦ未満に降下しないことが保証される。

図２は、代表的な電圧調整回路１３０を示す。電圧調整回路１３０には、電圧調整器制御回路２０５及び調整器２７０が含まれる。最小電圧検出回路２０５は、ＩＣ１２０における遠隔検出位置での電圧変動（例えば、Ｖ_ＤＤの低下）を検出し、検出電圧の最も有意な変動（例えば、最小変動）を示す信号を供給する。調整器２７０は、変動を示す信号の値に依存して、Ｖ_ＤＤを修正する。

最小電圧検出回路２０５には、遠隔電圧の表示を比較するための検出回路部と、比較値（１つ又は複数）に応答して調整器２７０に制御信号２９５を供給するための最小電圧検出部と、が含まれる。図示するように、電圧調整器制御回路２０５の検出回路部には、演算増幅器（オペアンプ）２１０，２２０，２３０，２４０，２５０及び２６０が含まれ、電圧調整器制御回路２０５の最小電圧検出部には、最小電圧コントローラ（例えば、トランジスタ）２１２，２２２，２３２，２４２，２５２及び２６２が含まれる。

各オペアンプ２１０，２２０，２３０，２４０，２５０及び２６０は、反転入力においてノード１８６上で基準電圧Ｖ_ＲＥＦを受信する。各オペアンプは、非反転入力において検出ライン１８５，１５５，１７５，１４５，及び１６５のうちの１つを介して、遠隔電圧検出表示を受信する。（他の実施形態は、入力を入れ替えた構成を含み得る。）各受信された遠隔電圧検出表示は、電圧調整回路１３０から離れているが複数の各検出位置に限定される電圧の表示である。検出位置は、通常、演算回路、パッド位置又は他の回路位置にある。図示したように、オペアンプ２１０は、Ｖ_ＤＤパッド１８０からの遠隔電圧表示を示す検出ライン１８５を受け、オペアンプ２２０は、コア１５０からの遠隔電圧表示を示す検出ライン１５５を受け、オペアンプ２３０は、Ｔｘ／Ｒｘ１７０からの遠隔電圧表示を示す検出ライン１７５を受け、オペアンプ２４０は、ＲＡＭ１４０からの遠隔電圧表示を示す検出ライン１４５を受け、オペアンプ２５０は、ＤＳＰ１６０からの遠隔電圧表示を示す検出ライン１６５を受ける。また、図示したように、オペアンプ２６０は、調整器局部Ｖ_ＤＤ（即ち、電圧調整回路１３０からの出力に実質的に近く、従って、電圧調整回路１３０に限定されたＶ_ＤＤ値）に対応する検出ラインを受ける。

また、電圧調整器制御回路２０５には、各検出セルが検出部（例えば、オペアンプ）及び優先部（例えば、プルダウンＰＭＯＳトランジスタ）を含む多数の検出セルが含まれると考え得るが、ここで、優先部は、検出電圧の相対値に依存して、制御信号２９５の優先権制御を競う。各優先ＰＭＯＳトランジスタは、優先回路に対応する検出電圧が引き下げられる場合、制御ライン２９５を引き下げるように制御可能である。このように、最も減少する検出電圧に対応する優先セルは、最も大きな引き下げ効果を制御ライン２９５に与えることによって、調整器２７０のＰＭＯＳトランジスタをオンし、より直接的にＶ_ＤＤをＶ_ＩＮに結び付け、これによってＶ_ＤＤの全ての局部的な値を引き上げる。

図示したように、調整器２７０は、Ｖ_ＤＤをＶ_ＩＮに制御可能に結び付けるＰＭＯＳトランジスタである。調整器２７０には、Ｖ_ＩＮに接続される電流処理端子（ソース）と、Ｖ_ＤＤに接続される電流処理端子（ドレイン）と、電圧制御ノード２９５に接続される制御端子と、が含まれる。調整器２７０が導通する範囲は、電圧制御ノード２９５上の電圧によって制御される。調整器２７０がＶ_ＤＤをＶ_ＩＮに完全に結び付ける（完全に導通している）場合、Ｖ_ＤＤ＝Ｖ_ＩＮである。通常、Ｖ_ＤＤは、Ｖ_ＩＮの値より小さい値である。Ｖ_ＤＤは、Ｖ_ＤＤの局部的な変動が存在する場合、Ｖ_ＩＮに近い高い値に引き上げるだけでよい。例えば、Ｖ_ＤＤの局部化された値が、特定の演算回路によって、増大した局部的電力消費のために引き下げられた場合、Ｖ_ＤＤの調整器出力を引き上げ、Ｖ_ＤＤのより小さい遠隔値が、対象の演算回路用の最小動作値を超えた状態のままにし得る。この場合、調整器２７０は、電圧調整器制御回路２０５によって制御され、導通範囲が大きくなり、調整器トランジスタ２７０の電圧降下が小さくなり、また、Ｖ_ＤＤが引き上げられ、これによって、未調整のままであれば低下していた遠隔であるが局部化されたＶ_ＤＤの値が引き上げられる。

図３は、代表的な遠隔Ｖ_ＤＤ検出表示１８５，１５５及び１４５を示すタイミング図である。図示した各遠隔Ｖ_ＤＤ検出表示は、図２に示した検出ラインのうちの１つに対応する。図２に示し上述したように、検出１８５は、Ｖ_ＤＤパッド１８０（パッドＶ_ＤＤ）における局部化されたＶ_ＤＤを検出する検出ラインに対応し、検出１５５は、コア１５０（コアＶ_ＤＤ）における局部化されたＶ_ＤＤを検出する検出ラインに対応し、検出１４５は、ＲＡＭ１４０（ＲＡＭ Ｖ_ＤＤ）における局部化されたＶ_ＤＤを検出する検出ラインに対応する。

時間３１０の間、全ての検出される位置は、通常の（動作）Ｖ_ＤＤ値を有する。時間３１５において、検出１４５によって検出される遠隔位置におけるＶ_ＤＤの引き下げ変動が検出される。例えば、メモリ集約的な動作が起こり、ＲＡＭ１４０によって、局部的に大きい電力消費を発生させ得る。ＲＡＭ Ｖ_ＤＤが、ＲＡＭ１４０の動作を防止する値より小さい状態で引き出し得る前に、オペアンプ２４０は、（ライン１８６上のＶ_ＲＥＦと比較して（図２参照））検出ライン１４５上の（時間３１５に示す）変動を検出し、そして、トランジスタ２４２を更に強くオンさせ、これによって、ノード２９５からより大きな電流を引き出し、調整器トランジスタ２７０をオンさせて、電圧調整回路１３０によって出力されるＶ_ＤＤの値を引き上げる。電圧調整回路１３０の出力におけるＶ_ＤＤは、時間３１５において引き上げられることから、コアＶ_ＤＤ（検出ライン１５５）及びパッドＶ_ＤＤ（検出ライン１８５）が引き上げられ、また、ＲＡＭ Ｖ_ＤＤ（検出ライン１４５）の値は、期間３２０全体において動作値に留まる。

時間３２５において、メモリ集約的な動作が終了し、これによって、ＲＡＭ１４０による電力の追加的な引き出しが終了する。これによって、時間３２５に示すように、ＲＡＭ Ｖ_ＤＤが増加する傾向があるが、ＲＡＭ Ｖ_ＤＤの初期的増加は、オペアンプ２４０によって検出ライン１４５上で検出され、トランジスタ２４２を更に強くオフし、これによって、ノード２９５からの引き出し電流が小さくなり、（他の局部化されたＶ_ＤＤ変動によってオンされない限り）調整器トランジスタ２７０がオフし、電圧調整回路１３０によって出力されるＶ_ＤＤの値が（調整器Ｖ_ＤＤが、他の局部化されたＶ_ＤＤ変動によって引き上げられない限り）低下し得る。電圧調整回路１３０の出力におけるＶ_ＤＤは、時間３２５において引き下げられることから、コアＶ_ＤＤ（検出ライン１５５）及びパッドＶ_ＤＤ（検出ライン１８５）は、時間３２５において引き下げられ、期間３３０全体において継続的に通常動作値であり、ＲＡＭ Ｖ_ＤＤの値（検出ライン１４５）は、期間３３０全体において動作値に留まる。

時間３２０の間、ＲＡＭ１４０は、Ｖ_ＤＤ電源レールから追加の電力を引き出し、これによって、図３に示すように、Ｖ_ＤＤ電源レールの電圧が高くなる。これによって、他の局部化されたＶ_ＤＤ値も増加する。例えば、検出１５５及び検出１８５は、それらの対応する局部化された電源レール（コアＶ_ＤＤ及びパッドＶ_ＤＤ）上において、パッド１８０もしくはコア１５０のいずれかにおける追加の処理又は電力消費による相応の電圧降下がないことから、Ｖ_ＤＤと共に増加した。ＲＡＭ１４０は、ＲＡＭ Ｖ_ＤＤの値を引き下げる傾向があることから、かつ、電圧調整回路１３０は、Ｖ_ＤＤ全体を大きくすることによってＲＡＭ Ｖ_ＤＤの値を引き上げることから、残りのＲＡＭ Ｖ_ＤＤの値は、図３の理想的なシミュレーション図に示すものと依然として実質的に同じであった。

時間３３０の間、全ての検出される位置は、通常の（動作）Ｖ_ＤＤ値を有する。時間３３５において、検出１８５によって検出される遠隔位置におけるＶ_ＤＤの引き下げ変動が、検出される。例えば、外部電力集約的な動作が起こり、Ｖ_ＤＤパッド１８０における局部的に大きな電力消費が起こり得る。動作問題を引き起こす値より小さい状態でパッドＶ_ＤＤを引き出し得る前に、オペアンプ２１０は、（ライン１８６上のＶ_ＲＥＦと比較して（図２参照））検出ライン１８５上の（時間３３５に示す）変動を検出し、そして、トランジスタ２１２を更に強くオンし、これによってノード２９５からの引き出し電流が大きくなり、調整器トランジスタ２７０がオンし、電圧調整回路１３０によって出力されるＶ_ＤＤの値を引き上げる。電圧調整回路１３０の出力におけるＶ_ＤＤは、時間３３５において引き上げられることから、コアＶ_ＤＤ（検出ライン１５５）及びＲＡＭ Ｖ_ＤＤ（検出ライン１４５）が引き上げられ、また、パッドＶ_ＤＤ（検出ライン１８５）の値は、依然として期間３４０全体において動作値に保たれる。

再度、図２において、電圧調整器制御回路２０５は、電力制御イネーブル状態である。例えば、電圧調整器制御回路２０５は、電圧調整器制御回路２０５の１つ又は幾つか又は全てのオペアンプを遮断し得るノード１９６上のシステム待機信号（ＳＢ）を受信するように接続されている。図示したように、待機信号ＳＢは、ＩＣ１２０の演算回路から発する検出ラインをディスエーブル状態にするが、電圧調整回路１３０が限定された検出ラインを受けることを可能にする。様々な異なる実施形態は、オペアンプが選択的にディスエーブル状態にされる構成（例えば、電力節約のためにＩＣ１２０の一部が選択的にディスエーブル状態にされる場合）又は全てのオペアンプがディスエーブル状態にされる構成（例えば、電力節約状態時）などの異なる構成を含み得る。

図４は、電圧調整回路の他の実施形態を示すが、ここでは、最小電圧検出回路４０５は、より少ないオペアンプを用いて、検出及び優先機能を実施する。具体的には、最小電圧検出回路４０５には、出力がＰＭＯＳ調整器２７０のゲートに接続された単一のオペアンプ４１０と、Ｖ_ＲＥＦを示す信号を受信するように接続された反転入力と、最大の電圧降下を受けるＩＣ１２０の一部（例えば、Ｖ_ＤＤの増加を要求する優先権を有するＩＣ１２０の一部）における電圧降下を示す信号を受信するように接続された非反転入力と、が含まれる。検出ライン１８５，１５５，１７５，１４５及び１８５上の各電圧降下表示は、対応するＰＭＯＳトランジスタ４１２，４２２，４３２，４４２及び４５２のそれぞれの制御端子において受信される。各ＰＭＯＳトランジスタ４１２，４２２，４３２，４４２及び４５２は、オペアンプ４１０の入力から電流を引き出し、ここで、Ｖ_ＲＥＦとの比較を行い、Ｖ_ＤＤ全体を調節する。

上述した説明は、本発明の少なくとも一実施形態を説明することを意図する。上述した説明は、本発明の範囲を定義しようとするものではない。むしろ、本発明の範囲は、以下の請求項において定義する。従って、本発明の他の実施形態には、上述した説明に対する他の変更、修正、追加、及び／又は改善が含まれる。

回路図における回路要素及び論理ブロック間の境界は、単に説明のためであり、ある程度、人為的である可能性があること、また、そのような論理的境界設定は、何らかの物理的な境界設定を示すというより説明のために提示されることが多いことを当業者は認識されるであろう。他の実施形態は、論理ブロック又は回路要素をまとめたり、様々な論理ブロック又は回路要素に対して機能の交互分解を行ったりする。更に、他の実施形態は、特定の構成要素の多数の例を組み合わせ得る。

上記構成要素及びデバイスは、概念の明確化のために、本明細書では例として用いる。（非排他的）例の場合、ＭＯＳＦＥＴトランジスタの記述は、同じ又は同様なスイッチング機能を実現するために適切に用い得る任意の種類のスイッチング・デバイス又は回路を表す。その結果、本明細書で用いるように、本明細書中のあらゆる具体例も、その類を表すことを意図し、本明細書中のあらゆる例示のリストにおけるいずれか具体的デバイスの非包含は、制限したいことを示すものと解釈すべきではない。

（バイポーラ、電界効果等に関わらず）本明細書で述べたトランジスタは、第１電流処理端子と第２電流処理端子との間における電流の流れを制御する制御端子を有するものとして概念化し得る。制御端子上の適切な条件によって、第１電流処理端子から第２電流処理端子へ又は第２電流処理端子から第１電流処理端子へ電流が流れる。

例えば、バイポーラＮＰＮトランジスタでは、第１電流処理端子はコレクタであり、制御端子はベースであり、第２電流処理端子はエミッタである。ベースに充分な電流が流れると、コレクタ・エミッタ間電流が流れる。バイポーラＰＮＰトランジスタでは、第１電流処理端子はエミッタであり、制御端子はベースであり、第２電流処理端子はコレクタである。ベースとエミッタとの間で流れる電流によって、エミッタ・コレクタ間電流が流れる。

また、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor ）は、ドレイン、ゲート、及びソースを有するものとして説明されることが多いが、そのようなほとんどのデバイスにおいて、ドレインは、ソースと交換可能である。このことは、トランジスタのレイアウト及び半導体処理が対称であることが多いためである。ｎチャネルＦＥＴの場合、通常高い方の電圧にある電流処理端子は、慣例的にドレインと呼ばれる。通常低い方の電圧にある電流処理端子は、慣例的にソースと呼ばれる。（ソース電圧を基準にして）ゲート上の電圧が充分であると、その結果、電流が、ドレインからソースに流れる。ｎチャネルＦＥＴデバイスの式において言及されるソース電圧は、任意の所定の時点において、ドレイン又はソース端子のいずれが低い方の電圧を有するかということを単に意味する。例えば、双方向ＣＭＯＳ転送ゲートのｎチャネルデバイスの“ソース”は、転送ゲートのどちら側が低い方の電圧であるかに左右される。ほとんどのｎチャネルＦＥＴデバイスのこの対称性を反映する場合、制御端子をゲートと見なし、第１電流処理端子を“ドレイン／ソース”と呼び、第２電流処理端子を“ソース／ドレイン”と呼んでもよい。そのような記述は、ｐチャネルＦＥＴデバイスに対しても等しく有効であるが、これは、ドレインとソース電圧との間の極性、及びドレインとソースとの間の電流の流れ方向が、そのような用語によって暗示されないためである。他の選択肢として、両者は、異なるものではなく交換可能であるという暗黙の了解の下で、一方の電流処理端子は、任意に“ドレイン”と見なし、他方を“ソース”と見なし得る。

絶縁型ゲートＦＥＴ（ＩＧＦＥＴ：Insulated Gate FET）は、一般的に、（文字通り“金属酸化物半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field Effect Transistor ）”の頭字語である）ＭＯＳＦＥＴデバイスと称されるが、ゲート材料は、ポリシリコン又は金属以外のどのような材料であってよく、誘電体は、酸窒化物、窒化物、又は酸化物以外のどのような材料であってよい。ＭＯＳＦＥＴのような歴史的に受け継がれた用語の使用は、そのような制約が意図されていることを文脈が示さない限り、酸化物誘電体を有する金属ゲートＦＥＴを指定するものと文字通り解釈すべきではない。

上記の詳細な記述は代表例であることから、“一実施形態”が記載される場合、それは、代表的な実施形態である。従って、この文脈での語“１つの”の使用は、１つの且つただ１つの実施形態が、記載された特徴を有し得ることを示そうとするものではない。むしろ、他の多くの実施形態が、この代表的な“一実施形態”の記載された特徴を有することができるか、あるいは、有することが多い。従って、上記において用いられるように、本発明が一実施形態という文脈で記載される場合、この一実施形態は、本発明の多くの可能な実施形態の１つである。

本発明の特定の実施形態について示し説明したが、本明細書の教示内容に基づき、本明細書において主張する本発明から逸脱することなく、様々な変形例、他の構成及び均等物使用を用い得ることが当業者には明らかであろう。その結果、添付の請求項は、それらの範囲内において、本発明の真の技術思想及び範囲内にある全てのそのような変更、変形例等を包含する。更に、本発明は、添付の請求項のみによって定義されることを理解されたい。上述した説明は、本発明の実施形態の網羅的なリストを提示することを意図しない。特に明示的に述べない限り、本明細書に提示した各例は、非制限的、非排他的用語又は同様な用語が、各例で同時に表現されているか否かに関わらず、非制限的又は非排他的例である。いずれか代表的な実施形態及びそれに対する代表的な変更内容の概略を述べようとしたが、他の実施形態及び／又は変更内容は、以下の請求項において定義された本発明の範囲内にある。

本発明の実施形態による回路電圧調整を含むシステムの代表的な構成を示すブロック図。 図１の調整器の代表的な実施形態を示す概略回路図。 図１のシステム内における様々な信号の代表的なタイミングを示すタイミング図。 図１の調整器の他の代表的な実施形態を示す概略回路図。

Claims (12)

1. 集積回路であって、
   調整電圧を供給する出力を有する電圧調整器と、
   前記電圧調整器の前記出力に接続され、前記調整電圧を前記集積回路の回路に供給する電源レールと、
   複数の検出ラインであって、前記複数の検出ラインのそれぞれは、前記電源レール上の複数の位置の１つの位置における電圧の表示を供給する、複数の検出ラインと、
   を備え、前記電圧調整器には、前記複数の検出ラインのそれぞれに接続された電圧調整器制御回路が含まれ、前記電圧調整器制御回路は、前記調整電圧を制御する制御信号を供給する出力を有し、前記電圧調整器制御回路は、前記複数の検出ラインの前記表示によって示された電圧のうちの最小電圧が電圧基準要求を満たすように、前記制御信号を調節する、集積回路。
2. 請求項１に記載の集積回路であって、更に、
   前記電圧レールを介して前記調整器の前記出力に接続された複数の演算回路を備え、前記複数の検出ラインのうちの少なくとも一部である複数の検出ラインのそれぞれが、前記複数の演算回路のうちの１つの演算回路に関連付けられた前記電源レール上の位置における電圧の表示を供給する、集積回路。
3. 請求項２に記載の集積回路において、前記複数の機能回路には、メモリ、プロセッサ・コア、送受信機又は受信機のうちの少なくとも１つが含まれる、集積回路。
4. 請求項１に記載の集積回路において、
   前記電圧調整器制御回路は、前記電圧基準要求を示す基準電圧信号を受信し、
   前記電圧調整器制御回路には、複数の増幅器が含まれ、前記複数の増幅器のそれぞれは、前記基準電圧信号に接続された第１入力と、前記複数の検出ラインのうちの１つに接続された第２入力と、出力とを有し、
   前記電圧調整器制御回路は、前記複数の増幅器の前記出力に基づき、前記制御信号を調節する、集積回路。
5. 請求項４に記載の集積回路において、前記電圧制御調整器回路には、更に、
   複数のトランジスタであって、前記複数のトランジスタのそれぞれには、制御電極及び電流電極が含まれ、前記複数のトランジスタのそれぞれに対して、前記制御電極は、前記複数の増幅器のうちの１つの増幅器の出力に接続され、前記複数のトランジスタのそれぞれの前記電流電極は、前記電圧調整器制御回路の前記出力に接続されている、複数のトランジスタが含まれる、集積回路。
6. 請求項４に記載の集積回路において、前記制御信号の前記電圧は、前記複数の増幅器のうちの１つの増幅器の前記出力によって決定され、前記１つの増幅器の前記出力は、その入力に接続された前記検出ラインによって受信された表示が前記複数の増幅器の前記出力によって示されるように前記複数の検出ラインの前記表示によって示される前記電圧のうちの最低電圧を示す、集積回路。
7. 請求項１に記載の集積回路において、
   前記電圧調整器制御回路は、低減信号に応答し、
   前記複数の検出ラインは、第１数のものであり、
   前記電圧調整器制御回路は、前記複数の検出ラインのうちの第１数の検出ラインの表示によって示された電圧のうちの最小電圧が、第１状態にある前記低減信号に応答して前記電圧基準要求を満たすように、前記制御信号を調節し、
   前記電圧調整器制御回路は、前記複数の検出ラインのうちの第２数の検出ラインの表示によって示された電圧のうちの最小電圧が、第２状態にある前記低減信号に応答して前記電圧基準要求を満たすように、前記制御信号を調節し、
   前記第２数は、前記第１数より小さい、集積回路。
8. 請求項７に記載の集積回路において、前記低減信号は、低電力モードを示す第２状態を示す待機信号である集積回路。
9. 請求項７に記載の集積回路において、
   前記電圧調整器制御回路には、複数の増幅器が含まれ、各増幅器は、前記電圧基準信号に接続された第１入力と、前記複数の検出ラインのうちの１つに接続された第２入力と、出力とを有し、
   前記電圧調整器制御回路は、前記複数の増幅器の前記出力に基づき前記制御信号を調節し、
   前記第１数マイナス前記第２数の前記複数の増幅器は、前記第２状態にある前記低減信号に応答してディスエーブル状態にされる、集積回路。
10. 請求項１に記載の集積回路において、前記電圧調整器制御回路には、更に、
    最小電圧検出回路であって、前記最小電圧検出回路は、前記最小電圧の表示を供給する出力を有し、前記最小電圧検出回路には、複数のトランジスタが含まれ、前記複数のトランジスタのそれぞれには、制御電極及び電流電極が含まれ、前記複数のトランジスタのそれぞれに対して、前記制御電極は、前記複数の検出ラインのうちの１つによって示された電圧の表示を受信するように接続され、前記複数のトランジスタのそれぞれの前記電流電極は、前記最小電圧検出回路の前記出力に接続される、最小電圧検出回路と、
    増幅器であって、前記最小電圧検出回路の前記出力に接続された第１入力と、前記電圧基準要求を示す基準電圧信号を受信するように接続された第２入力と、前記電圧調整器制御回路の前記出力に接続された出力とを有する増幅器と、
    が含まれる、集積回路。
11. 集積回路の電圧調整器の調整電圧を制御するための方法であって、前記集積回路は、前記電圧調整器の出力に接続された電源レールを含み、前記方法は、
    前記電源レール上の複数の位置における前記電源レール上の電圧を検出すること、
    前記検出することにおいて検出された前記電圧のうちの最小電圧を決定すること、
    前記最小電圧が電圧基準要求を満たすように、前記調整電圧を調節すること、
    を備え、前記検出すること、前記決定すること、及び前記調節することは、前記集積回路の回路によって実施される、方法。
12. 請求項１１に記載の方法であって、更に、
    前記複数の位置の各位置に対して、前記電圧と基準電圧を比較して、電圧差を取得すること、
    を備え、前記最小電圧を決定することには、各位置から取得された前記電圧差に基づき、前記最小電圧を決定することが含まれる、方法。

Images