JP2001145336A - Ｄｃ／ｄｃコンバータ - Google Patents
Ｄｃ／ｄｃコンバータInfo
- Publication number
- JP2001145336A JP2001145336A JP32481699A JP32481699A JP2001145336A JP 2001145336 A JP2001145336 A JP 2001145336A JP 32481699 A JP32481699 A JP 32481699A JP 32481699 A JP32481699 A JP 32481699A JP 2001145336 A JP2001145336 A JP 2001145336A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- output
- load
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 複数の負荷が離散して位置する場合でも、電
圧調整規格を満す。 【解決手段】 ＤＣ／ＤＣコンバータ出力部電圧７は、
プリント配線パターンにより負荷８，９および１０に供
給される。平均電圧生成回路６は、負荷８，負荷９およ
び負荷１０近傍のＤＣ電圧値の中でＤＣ／ＤＣコンバー
タ出力部電圧７からの電圧降下が一番大きい最低電圧
と、ＤＣ／ＤＣコンバータ出力部電圧７との平均電圧を
生成する。エラーアンプ４は、この平均電圧生成回路６
の出力とリファレンス電圧５を比較し、そのその差電圧
を出力する。スイッチングＦＥＴ制御回路３はエラーア
ンプ４の出力によりスイッチングＦＥＴ２のＯＮ／ＯＦ
Ｆ制御を行うためのスイッチング信号を発生する。スイ
ッチングＦＥＴ２は、左方から入力するパルスの幅をス
イッチング信号にしたがって制御しリップルのあるＤＣ
に変換出力する。
圧調整規格を満す。 【解決手段】 ＤＣ／ＤＣコンバータ出力部電圧７は、
プリント配線パターンにより負荷８，９および１０に供
給される。平均電圧生成回路６は、負荷８，負荷９およ
び負荷１０近傍のＤＣ電圧値の中でＤＣ／ＤＣコンバー
タ出力部電圧７からの電圧降下が一番大きい最低電圧
と、ＤＣ／ＤＣコンバータ出力部電圧７との平均電圧を
生成する。エラーアンプ４は、この平均電圧生成回路６
の出力とリファレンス電圧５を比較し、そのその差電圧
を出力する。スイッチングＦＥＴ制御回路３はエラーア
ンプ４の出力によりスイッチングＦＥＴ２のＯＮ／ＯＦ
Ｆ制御を行うためのスイッチング信号を発生する。スイ
ッチングＦＥＴ２は、左方から入力するパルスの幅をス
イッチング信号にしたがって制御しリップルのあるＤＣ
に変換出力する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＤＣ／ＤＣコンバ
ータ、特に、相互に離散して位置する複数の負荷にＤＣ
電圧を供給するのに好適なＤＣ／ＤＣコンバータに関す
る。
ータ、特に、相互に離散して位置する複数の負荷にＤＣ
電圧を供給するのに好適なＤＣ／ＤＣコンバータに関す
る。
【０００２】
【従来の技術】ＤＣ／ＤＣコンバータは負荷に所定の値
のＤＣ電圧を安定供給するものであるが、ＤＣコンバー
タの出力部から離散した複数の負荷にＤＣ電圧を供給す
る場合、各負荷近傍における電圧の値は異なってくるこ
とがある。例えば、ＤＣコンバータから負荷へのＤＣ電
圧供給をプリント配線によって行う場合、プリント配線
基板上の様々な制限から、ＤＣ／ＤＣコンバータと負荷
との間のインピーダンスは、ＤＣ／ＤＣコンバータと負
荷との間の距離や、プリント配線パターンの長さおよび
太さによりそれぞれ異なってしまう。この結果、各負荷
近傍においてはＤＣコンバータ出力部からの電圧降下に
より電圧のバラツキが発生する。さらに、プリントパタ
ーンによるインピーダンスが大きい場合には、図３左方
に示すように、電圧レギュレーション値の規格を下回る
場合も考えられる。
のＤＣ電圧を安定供給するものであるが、ＤＣコンバー
タの出力部から離散した複数の負荷にＤＣ電圧を供給す
る場合、各負荷近傍における電圧の値は異なってくるこ
とがある。例えば、ＤＣコンバータから負荷へのＤＣ電
圧供給をプリント配線によって行う場合、プリント配線
基板上の様々な制限から、ＤＣ／ＤＣコンバータと負荷
との間のインピーダンスは、ＤＣ／ＤＣコンバータと負
荷との間の距離や、プリント配線パターンの長さおよび
太さによりそれぞれ異なってしまう。この結果、各負荷
近傍においてはＤＣコンバータ出力部からの電圧降下に
より電圧のバラツキが発生する。さらに、プリントパタ
ーンによるインピーダンスが大きい場合には、図３左方
に示すように、電圧レギュレーション値の規格を下回る
場合も考えられる。
【０００３】そこで、従来のこの種のＤＣ／ＤＣコンバ
ータは、上述のようなプリント配線パターンによる電圧
降下の影響を考慮し、ＤＣ／ＤＣコンバータの出力電圧
（設定電圧）を目標の出力電圧よりも予め高く設定して
おく手法を採っている。すなわち、目標の出力電圧より
も高い出力電圧を出力するように、ＤＣ／ＤＣコンバー
タへの入力電圧をスイッチング制御するのである。詳し
くは、ＤＣ／ＤＣコンバータの出力電圧をエラーアンプ
におけるリファレンス電圧の値を高めに設定する。それ
には、通常、ＤＣ／ＤＣコンバータ出力電圧の分圧値を
エラーアンプに入力する。エラーアンプは、ＤＣ／ＤＣ
コンバータの出力電圧を定電圧のリファレンス電圧と比
較して、その比較結果によりスイッチング制御するため
の信号をスイッチング制御回路へ出力するものである。
このような設定の結果、エラーアンプにおいて、ＤＣ／
ＤＣコンバータの出力電圧がリファレンス電圧に達しな
い時間がより長くなり、ＤＣ／ＤＣコンバータの入力電
圧をＯＮにスイッチング出力する時間もより長く、した
がってＤＣ／ＤＣコンバータの出力電圧をより高くに設
定できるのである。
ータは、上述のようなプリント配線パターンによる電圧
降下の影響を考慮し、ＤＣ／ＤＣコンバータの出力電圧
（設定電圧）を目標の出力電圧よりも予め高く設定して
おく手法を採っている。すなわち、目標の出力電圧より
も高い出力電圧を出力するように、ＤＣ／ＤＣコンバー
タへの入力電圧をスイッチング制御するのである。詳し
くは、ＤＣ／ＤＣコンバータの出力電圧をエラーアンプ
におけるリファレンス電圧の値を高めに設定する。それ
には、通常、ＤＣ／ＤＣコンバータ出力電圧の分圧値を
エラーアンプに入力する。エラーアンプは、ＤＣ／ＤＣ
コンバータの出力電圧を定電圧のリファレンス電圧と比
較して、その比較結果によりスイッチング制御するため
の信号をスイッチング制御回路へ出力するものである。
このような設定の結果、エラーアンプにおいて、ＤＣ／
ＤＣコンバータの出力電圧がリファレンス電圧に達しな
い時間がより長くなり、ＤＣ／ＤＣコンバータの入力電
圧をＯＮにスイッチング出力する時間もより長く、した
がってＤＣ／ＤＣコンバータの出力電圧をより高くに設
定できるのである。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来のＤＣ／ＤＣコンバータでは、ＤＣ／ＤＣコンバ
ータの出力電圧を制御するのに、ＤＣ／ＤＣコンバータ
の出力電圧のみをリファレンス電圧と比較しているた
め、複数の負荷がある場合は各負荷の電圧降下が異なる
ので適正な補正を施すことが難しいという第１の問題点
がある。
た従来のＤＣ／ＤＣコンバータでは、ＤＣ／ＤＣコンバ
ータの出力電圧を制御するのに、ＤＣ／ＤＣコンバータ
の出力電圧のみをリファレンス電圧と比較しているた
め、複数の負荷がある場合は各負荷の電圧降下が異なる
ので適正な補正を施すことが難しいという第１の問題点
がある。
【０００５】また、予めＤＣ／ＤＣコンバータの出力電
圧（設定電圧）を目標電圧よりも高く設定するため、負
荷電流が軽い時にはＤＣ電圧が高く出力されるので、Ｄ
Ｃ／ＤＣコンバータの消費電力が大きくなるという第２
の問題点もある。
圧（設定電圧）を目標電圧よりも高く設定するため、負
荷電流が軽い時にはＤＣ電圧が高く出力されるので、Ｄ
Ｃ／ＤＣコンバータの消費電力が大きくなるという第２
の問題点もある。
【０００６】本発明は、以上の問題を解消するためにな
されたものであって、その第１の目的は、複数の負荷が
相互に離散して位置する場合であっても、出力電圧値
が、各負荷近傍での電圧降下およびバラツキを考慮した
最適な値に自動的に設定されるＤＣ／ＤＣコンバータを
提供することにある。
されたものであって、その第１の目的は、複数の負荷が
相互に離散して位置する場合であっても、出力電圧値
が、各負荷近傍での電圧降下およびバラツキを考慮した
最適な値に自動的に設定されるＤＣ／ＤＣコンバータを
提供することにある。
【０００７】また、第２の目的は、軽負荷時の消費電力
を抑制できるＤＣ／ＤＣコンバータを提供することにあ
る。
を抑制できるＤＣ／ＤＣコンバータを提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明の第１のＤＣ／Ｄ
Ｃコンバータは、相互に離散して位置する負荷の近傍の
ＤＣ電圧を検出し、該ＤＣ電圧の値に基づき出力部電圧
を自動的に制御して、前記負荷近傍のＤＣ電圧が電圧レ
ギュレーシヨン内に収まるようにしたことを特徴とす
る。
Ｃコンバータは、相互に離散して位置する負荷の近傍の
ＤＣ電圧を検出し、該ＤＣ電圧の値に基づき出力部電圧
を自動的に制御して、前記負荷近傍のＤＣ電圧が電圧レ
ギュレーシヨン内に収まるようにしたことを特徴とす
る。
【０００９】本発明の第２のＤＣ／ＤＣコンバータは、
相互に離散して位置する負荷の近傍のＤＣ電圧を検出
し、該ＤＣ電圧の内で出力部電圧からの電圧降下が最も
大きいＤＣ電圧と前記出力部電圧との平均電圧を前記出
力部電圧を自動制御するための目標電圧値とすることに
より、前記負荷近傍のＤＣ電圧が電圧レギュレーシヨン
内に収まるようにしたことを特徴とする。
相互に離散して位置する負荷の近傍のＤＣ電圧を検出
し、該ＤＣ電圧の内で出力部電圧からの電圧降下が最も
大きいＤＣ電圧と前記出力部電圧との平均電圧を前記出
力部電圧を自動制御するための目標電圧値とすることに
より、前記負荷近傍のＤＣ電圧が電圧レギュレーシヨン
内に収まるようにしたことを特徴とする。
【００１０】本発明の第３のＤＣ／ＤＣコンバータは、
相互に離散して位置する負荷にＤＣ電圧を供給するＤＣ
／ＤＣコンバータにおいて、スイッチング信号に応答し
てＯＮ／ＯＦＦし、入力パルスをリップルＤＣに変換す
るスイッチング回路と、該リップルＤＣを平滑化して該
ＤＣ／ＤＣコンバータの出力部電圧とする平滑回路と、
該出力部電圧と該出力部電圧から電圧降下が最も大きい
負荷近傍のＤＣ電圧との平均電圧を求める平均電圧生成
回路と、該平均電圧と所定のリファレンス電圧とを比較
し、その差電圧を出力するエラーアンプと、該エラーア
ンプの出力により前記スイッチング信号を発生するスイ
ッチング制御回路とを備えたことを特徴とする。
相互に離散して位置する負荷にＤＣ電圧を供給するＤＣ
／ＤＣコンバータにおいて、スイッチング信号に応答し
てＯＮ／ＯＦＦし、入力パルスをリップルＤＣに変換す
るスイッチング回路と、該リップルＤＣを平滑化して該
ＤＣ／ＤＣコンバータの出力部電圧とする平滑回路と、
該出力部電圧と該出力部電圧から電圧降下が最も大きい
負荷近傍のＤＣ電圧との平均電圧を求める平均電圧生成
回路と、該平均電圧と所定のリファレンス電圧とを比較
し、その差電圧を出力するエラーアンプと、該エラーア
ンプの出力により前記スイッチング信号を発生するスイ
ッチング制御回路とを備えたことを特徴とする。
【００１１】詳しくは、前記平均電圧生成回路は、前記
出力部電圧と前記負荷近傍のＤＣ電圧とを比較し、前記
出力部電圧からの電圧降下を出力する前記負荷と１対１
対応のエラーアンプから成るエラーアンプ群と、該エラ
ーアンプ群の出力の中で最大の電圧降下値を出力する最
大値検出回路と、該最大の電圧降下値の１／２の値を出
力する分圧回路と、前記出力部電圧から前記最大の電圧
降下値の１／２の値を減算することにより、前記出力部
電圧と負荷近傍のＤＣ電圧の最低電圧との平均電圧を出
力する減算回路とで構成してもよい。
出力部電圧と前記負荷近傍のＤＣ電圧とを比較し、前記
出力部電圧からの電圧降下を出力する前記負荷と１対１
対応のエラーアンプから成るエラーアンプ群と、該エラ
ーアンプ群の出力の中で最大の電圧降下値を出力する最
大値検出回路と、該最大の電圧降下値の１／２の値を出
力する分圧回路と、前記出力部電圧から前記最大の電圧
降下値の１／２の値を減算することにより、前記出力部
電圧と負荷近傍のＤＣ電圧の最低電圧との平均電圧を出
力する減算回路とで構成してもよい。
【００１２】また、前記最大値検出回路からの最大の電
圧降下値を所定のリファレンス電圧と比較し、これを超
えると前記スイッチング制御回路が内蔵する過電流保護
回路動作をトリガするエラーアンプを設けてもよい。
圧降下値を所定のリファレンス電圧と比較し、これを超
えると前記スイッチング制御回路が内蔵する過電流保護
回路動作をトリガするエラーアンプを設けてもよい。
【００１３】本発明によるＤＣ／ＤＣコンバータは、複
数の負荷が離散して位置している場合に、各負荷近傍の
出力電圧を検出することにより、ＤＣ／ＤＣコンバータ
の設定電圧値をパターンの電圧降下による影響を考慮し
た最適な電圧値に自動的に補正するものである。
数の負荷が離散して位置している場合に、各負荷近傍の
出力電圧を検出することにより、ＤＣ／ＤＣコンバータ
の設定電圧値をパターンの電圧降下による影響を考慮し
た最適な電圧値に自動的に補正するものである。
【００１４】具体的には、図１において、負荷８，負荷
９および負荷１０の近傍における電圧を検出し、その中
で電圧降下が一番大きい最低電圧とＤＣ／ＤＣコンバー
タ出力部電圧７との平均電圧をリファレンス電圧５と比
較して、スイッチングＦＥＴ２を制御する。これによ
り、各負荷におけるＤＣ電圧は、常に目標の出力電圧値
を中心に、電圧降下最大値の１／２内に収まり、目標と
する出力電圧値からのズレを最小にすることが可能とな
る。
９および負荷１０の近傍における電圧を検出し、その中
で電圧降下が一番大きい最低電圧とＤＣ／ＤＣコンバー
タ出力部電圧７との平均電圧をリファレンス電圧５と比
較して、スイッチングＦＥＴ２を制御する。これによ
り、各負荷におけるＤＣ電圧は、常に目標の出力電圧値
を中心に、電圧降下最大値の１／２内に収まり、目標と
する出力電圧値からのズレを最小にすることが可能とな
る。
【００１５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１６】本発明の一実施の形態を示す図１を参照す
ると、本ＤＣ／ＤＣコンバータ１は、離散して位置する
３つの負荷８，９および１０にＤＣ電圧を安定供給する
ものであり、スイッチングＦＥＴ２，スイッチングＦＥ
Ｔ制御回路３，エラーアンプ４および平均電圧生成回路
６から成る。
ると、本ＤＣ／ＤＣコンバータ１は、離散して位置する
３つの負荷８，９および１０にＤＣ電圧を安定供給する
ものであり、スイッチングＦＥＴ２，スイッチングＦＥ
Ｔ制御回路３，エラーアンプ４および平均電圧生成回路
６から成る。
【００１７】スイッチングＦＥＴ２は、左方から入力す
るパルスの幅をスイッチングＦＥＴ制御回路３からのス
イッチング信号にしたがって制御しリップルのあるＤＣ
に変換出力する。スイッチングＦＥＴ２の右方のインダ
クタンスおよびキャパシタンスから成る平滑回路は、ス
イッチングＦＥＴ２からのリップルのあるＤＣを平滑化
し、ＤＣ／ＤＣコンバータ出力部電圧７とする。このＤ
Ｃ／ＤＣコンバータ出力部電圧７は、プリント配線パタ
ーンにより負荷８，９および１０に供給される。
るパルスの幅をスイッチングＦＥＴ制御回路３からのス
イッチング信号にしたがって制御しリップルのあるＤＣ
に変換出力する。スイッチングＦＥＴ２の右方のインダ
クタンスおよびキャパシタンスから成る平滑回路は、ス
イッチングＦＥＴ２からのリップルのあるＤＣを平滑化
し、ＤＣ／ＤＣコンバータ出力部電圧７とする。このＤ
Ｃ／ＤＣコンバータ出力部電圧７は、プリント配線パタ
ーンにより負荷８，９および１０に供給される。
【００１８】平均電圧生成回路６は、負荷８，負荷９お
よび負荷１０近傍のＤＣ電圧値の中でＤＣ／ＤＣコンバ
ータ出力部電圧７からの電圧降下が一番大きい最低電圧
と、ＤＣ／ＤＣコンバータ出力部電圧７との平均電圧を
生成する。エラーアンプ４は、この平均電圧生成回路６
の出力とリファレンス電圧５を比較し、そのその差電圧
を出力する。スイッチングＦＥＴ制御回路３はエラーア
ンプ４の出力によりスイッチングＦＥＴ２のＯＮ／ＯＦ
Ｆ制御を行うためのスイッチング信号を発生する。
よび負荷１０近傍のＤＣ電圧値の中でＤＣ／ＤＣコンバ
ータ出力部電圧７からの電圧降下が一番大きい最低電圧
と、ＤＣ／ＤＣコンバータ出力部電圧７との平均電圧を
生成する。エラーアンプ４は、この平均電圧生成回路６
の出力とリファレンス電圧５を比較し、そのその差電圧
を出力する。スイッチングＦＥＴ制御回路３はエラーア
ンプ４の出力によりスイッチングＦＥＴ２のＯＮ／ＯＦ
Ｆ制御を行うためのスイッチング信号を発生する。
【００１９】図２は、図１に示した平均電圧生成回路６
の構成例を示す詳細ブロック図である。図２を参照する
と、平均電圧生成回路６は、エラーアンプ群１，最大値
検出回路１２，分圧回路１３および減算回路１４から構
成されている。エラーアンプ群１１は、３つの負荷８，
９および１０と１対１対応の３つのエラーアンプから成
り、ＤＣ／ＤＣコンバータ出力部電圧７と各負荷近傍の
ＤＣ電圧値とを比較し、各負荷におけるＤＣ／ＤＣコン
バータ出力部電圧７からの電圧降下を出力する。最大値
検出回路１２は、エラーアンプ群１１の出力の中で最大
の電圧降下値を出力する。分圧回路１３は、その最大の
電圧降下値の１／２の値を出力する。減算回路１３は、
ＤＣ／ＤＣコンバータ出力部電圧７から最大の電圧降下
値の１／２の値を引き算したもの、つまり、ＤＣ／ＤＣ
コンバータ出力部電圧７と負荷近傍の電圧の最低電圧と
の平均電圧を出力する。
の構成例を示す詳細ブロック図である。図２を参照する
と、平均電圧生成回路６は、エラーアンプ群１，最大値
検出回路１２，分圧回路１３および減算回路１４から構
成されている。エラーアンプ群１１は、３つの負荷８，
９および１０と１対１対応の３つのエラーアンプから成
り、ＤＣ／ＤＣコンバータ出力部電圧７と各負荷近傍の
ＤＣ電圧値とを比較し、各負荷におけるＤＣ／ＤＣコン
バータ出力部電圧７からの電圧降下を出力する。最大値
検出回路１２は、エラーアンプ群１１の出力の中で最大
の電圧降下値を出力する。分圧回路１３は、その最大の
電圧降下値の１／２の値を出力する。減算回路１３は、
ＤＣ／ＤＣコンバータ出力部電圧７から最大の電圧降下
値の１／２の値を引き算したもの、つまり、ＤＣ／ＤＣ
コンバータ出力部電圧７と負荷近傍の電圧の最低電圧と
の平均電圧を出力する。
【００２０】次に、本実施の形態の動作について説明す
る。
る。
【００２１】図１において、スイッチングＦＥＴ２は、
左方から入力するパルスの幅をスイッチングＦＥＴ制御
回路３からのスイッチング信号したがって変化させる。
スイッチングＦＥＴ２の出力は平滑回路でＤＣ化され、
負荷８，９および１０に供給される。負荷８，９および
１０は、ＤＣ／ＤＣコンバータ出力部電圧７からは相互
に離散して位置するので、それぞれ長さおよび太さの異
なるプリント配線パターンによりＤＣ／ＤＣコンバータ
１に接続されている。このため、ＤＣ／ＤＣコンバータ
1から実際に負荷に供給されるＤＣ電圧は、プリント基
板上に配線されたパターンの電圧降下により、各負荷近
傍において異なった電圧値となる。
左方から入力するパルスの幅をスイッチングＦＥＴ制御
回路３からのスイッチング信号したがって変化させる。
スイッチングＦＥＴ２の出力は平滑回路でＤＣ化され、
負荷８，９および１０に供給される。負荷８，９および
１０は、ＤＣ／ＤＣコンバータ出力部電圧７からは相互
に離散して位置するので、それぞれ長さおよび太さの異
なるプリント配線パターンによりＤＣ／ＤＣコンバータ
１に接続されている。このため、ＤＣ／ＤＣコンバータ
1から実際に負荷に供給されるＤＣ電圧は、プリント基
板上に配線されたパターンの電圧降下により、各負荷近
傍において異なった電圧値となる。
【００２２】この負荷８，負荷９および負荷１０近傍の
ＤＣ電圧とＤＣ／ＤＣコンバータ出力部電圧７は平均電
圧生成回路６に導かれる。平均電圧生成回路６では、負
荷近傍のＤＣ電圧とＤＣ／ＤＣコンバータ出力部電圧７
とをそれぞれ比較して、各々の電圧降下を検出し、その
電圧降下の中の最大値の１／２の値をＤＣ／ＤＣコンバ
ータ出力部電圧７から減算した値を出力する。これがＤ
Ｃ／ＤＣコンバータ出力部電圧７と負荷近傍の中の最低
電圧との平均電圧となる。
ＤＣ電圧とＤＣ／ＤＣコンバータ出力部電圧７は平均電
圧生成回路６に導かれる。平均電圧生成回路６では、負
荷近傍のＤＣ電圧とＤＣ／ＤＣコンバータ出力部電圧７
とをそれぞれ比較して、各々の電圧降下を検出し、その
電圧降下の中の最大値の１／２の値をＤＣ／ＤＣコンバ
ータ出力部電圧７から減算した値を出力する。これがＤ
Ｃ／ＤＣコンバータ出力部電圧７と負荷近傍の中の最低
電圧との平均電圧となる。
【００２３】そして、この平均電圧とリファレンス電圧
５をエラーアンプ４で比較し、そのエラー信号にて、Ｆ
ＥＴ制御回路３がスイッチングＦＥＴ２のＯＮ／ＯＦＦ
を制御する。すなわち、平均電圧とリファレンス電圧と
の相対的な大小関係によって、エラーアンプ４はその出
力を変化させるのである。それにより、平均電圧がリフ
ァレンス電圧未満なら、スイッチングＦＥＴ制御回路３
はスイッチングＦＥＴ２が出力するパルスの幅を広げる
ようなスイッチング信号を出力する。また、平均電圧が
リファレンス電圧を超えると、スイッチングＦＥＴ制御
回路３はスイッチングＦＥＴ２が出力するパルスの幅を
狭めるようなスイッチング信号を出力する。
５をエラーアンプ４で比較し、そのエラー信号にて、Ｆ
ＥＴ制御回路３がスイッチングＦＥＴ２のＯＮ／ＯＦＦ
を制御する。すなわち、平均電圧とリファレンス電圧と
の相対的な大小関係によって、エラーアンプ４はその出
力を変化させるのである。それにより、平均電圧がリフ
ァレンス電圧未満なら、スイッチングＦＥＴ制御回路３
はスイッチングＦＥＴ２が出力するパルスの幅を広げる
ようなスイッチング信号を出力する。また、平均電圧が
リファレンス電圧を超えると、スイッチングＦＥＴ制御
回路３はスイッチングＦＥＴ２が出力するパルスの幅を
狭めるようなスイッチング信号を出力する。
【００２４】このようにして、ＤＣ／ＤＣコンバータ出
力部電圧７と負荷近傍の最低電圧との平均電圧が目標の
ＤＣ電圧値になるように制御することにより、各負荷近
傍のＤＣ電圧値は、常に目標の出力電圧値を中心に、電
圧降下最大値の１／２内に収まり、目標とする出力電圧
値からのズレを最小にすることが可能となる。図３右方
を参照すると、各負荷近傍でのＤＣ電圧値が目標の出力
電圧値を中心に、ばらつくようにＤＣ／ＤＣコンバータ
出力部電圧７を制御するため、目標の出力電圧からのズ
レが最小となる様子が示されている。
力部電圧７と負荷近傍の最低電圧との平均電圧が目標の
ＤＣ電圧値になるように制御することにより、各負荷近
傍のＤＣ電圧値は、常に目標の出力電圧値を中心に、電
圧降下最大値の１／２内に収まり、目標とする出力電圧
値からのズレを最小にすることが可能となる。図３右方
を参照すると、各負荷近傍でのＤＣ電圧値が目標の出力
電圧値を中心に、ばらつくようにＤＣ／ＤＣコンバータ
出力部電圧７を制御するため、目標の出力電圧からのズ
レが最小となる様子が示されている。
【００２５】なお、上の実施の形態では負荷が３つの場
合を説明したが、本発明は負荷の数に制限はないことは
明らかである。
合を説明したが、本発明は負荷の数に制限はないことは
明らかである。
【００２６】次に、本発明の他の実施の形態について説
明する。
明する。
【００２７】図４を参照すると、この実施の形態では、
電圧降下最大値と可変可能なリファレンス電圧１５を比
較するエラーアンプ１６が追加されている。この追加部
は、負荷近傍の電圧降下の最大値があるＤＣ電圧値以上
になった場合には、過電流が流れていると判定し、ショ
ート保護回路（スイッチングＦＥＴ制御回路３０に含ま
れている。）を動作させるものである。
電圧降下最大値と可変可能なリファレンス電圧１５を比
較するエラーアンプ１６が追加されている。この追加部
は、負荷近傍の電圧降下の最大値があるＤＣ電圧値以上
になった場合には、過電流が流れていると判定し、ショ
ート保護回路（スイッチングＦＥＴ制御回路３０に含ま
れている。）を動作させるものである。
【００２８】この実施の形態は、負荷がＤＣ／ＤＣコン
バータから大きく離れている場合、つまり負荷とＤＣ／
ＤＣコンバータ間のインピーダンスが大きい場合のショ
ート保護に有効である。負荷がＤＣ／ＤＣコンバータの
近くに位置する場合であれば、プリント配線板の層間短
絡等により負荷がショートした場合、負荷電圧の大きい
降下によって、ショートを検出することは容易である。
しかし、負荷がＤＣ／ＤＣコンバータから大きく離れて
いる場合、つまり負荷とＤＣ／ＤＣコンバータ間のイン
ピーダンスが大きい場合には困難になる。ＤＣ／ＤＣコ
ンバータ出力部電圧７の低下によりショート保護回路を
動作させる方式では、負荷がショートした場合、パター
ンのインピーダンスによりＤＣ／ＤＣコンバータ出力部
電圧７があまり低下せず、ショート保護が機能しない場
合が考えられるからである。
バータから大きく離れている場合、つまり負荷とＤＣ／
ＤＣコンバータ間のインピーダンスが大きい場合のショ
ート保護に有効である。負荷がＤＣ／ＤＣコンバータの
近くに位置する場合であれば、プリント配線板の層間短
絡等により負荷がショートした場合、負荷電圧の大きい
降下によって、ショートを検出することは容易である。
しかし、負荷がＤＣ／ＤＣコンバータから大きく離れて
いる場合、つまり負荷とＤＣ／ＤＣコンバータ間のイン
ピーダンスが大きい場合には困難になる。ＤＣ／ＤＣコ
ンバータ出力部電圧７の低下によりショート保護回路を
動作させる方式では、負荷がショートした場合、パター
ンのインピーダンスによりＤＣ／ＤＣコンバータ出力部
電圧７があまり低下せず、ショート保護が機能しない場
合が考えられるからである。
【００２９】本実施の形態では、リファレンス電圧１５
は、負荷のショート時における過電流による電圧降下を
検出できるように設定される。エラーアンプ１６は、平
均電圧生成回路６０から入力する電圧降下最大値信号が
リファレンス電圧１５を超えると負荷のショートを検出
し、ショート保護回路を動作させる。
は、負荷のショート時における過電流による電圧降下を
検出できるように設定される。エラーアンプ１６は、平
均電圧生成回路６０から入力する電圧降下最大値信号が
リファレンス電圧１５を超えると負荷のショートを検出
し、ショート保護回路を動作させる。
【００３０】図５は、本実施の形態における平均電圧生
成回路６０の詳細ブロック図を示す。図２と比較する
と、最大値検出回路１２からエラーアンプ１６へ電圧降
下最大値信号を出力していることが分かる。
成回路６０の詳細ブロック図を示す。図２と比較する
と、最大値検出回路１２からエラーアンプ１６へ電圧降
下最大値信号を出力していることが分かる。
【００３１】
【発明の効果】本発明の第１の効果は、ＤＣ／ＤＣコン
バータの設定電圧値が、各負荷近傍での電圧降下および
バラツキを考慮した最適な値に自動的に設定されるとい
うことである。この結果、ＤＣ／ＤＣコンバータの出力
電圧が、負荷近傍において電圧レギュレーション規格を
満足できない従来技術の問題を改善することができる。
バータの設定電圧値が、各負荷近傍での電圧降下および
バラツキを考慮した最適な値に自動的に設定されるとい
うことである。この結果、ＤＣ／ＤＣコンバータの出力
電圧が、負荷近傍において電圧レギュレーション規格を
満足できない従来技術の問題を改善することができる。
【００３２】その理由は、図３右方に示したように、各
負荷近傍での電圧値が目標の出力電圧値を中心に、ばら
つくようにＤＣ／ＤＣコンバータの出力電圧を制御する
ため、目標の出力電圧からのズレが最小となるためであ
る。
負荷近傍での電圧値が目標の出力電圧値を中心に、ばら
つくようにＤＣ／ＤＣコンバータの出力電圧を制御する
ため、目標の出力電圧からのズレが最小となるためであ
る。
【００３３】また、第２の効果は、軽負荷時の消費電力
を抑えることができるということである。
を抑えることができるということである。
【００３４】その理由は、負荷近傍の電圧を検出し、負
荷の軽重によってＤＣ／ＤＣコンバータの出力電圧を自
動的に制御する構成としたためである。
荷の軽重によってＤＣ／ＤＣコンバータの出力電圧を自
動的に制御する構成としたためである。
【図１】本発明の第１の実施の形態のブロック図
【図２】図１における平均電圧生成回路の詳細ブロック
図
図
【図３】ＤＣ／ＤＣ出力部電圧と目標の出力電圧との関
係を従来技術と本発明について比較した図
係を従来技術と本発明について比較した図
【図４】本発明の第２の実施の形態のブロック図
【図５】図２における平均電圧生成回路の詳細ブロック
図
図
【符号の説明】 １ ＤＣ／ＤＣコンバータ ２ スイッチングＦＥＴ ３ スイッチングＦＥＴ制御回路 ４ エラーアンプ ５ リファレンス電圧 ６ 平均電圧生成回路 ７ ＤＣ／ＤＣコンバータ出力部電圧 ８ 負荷 ９ 負荷 １０ 負荷 １１ エラーアンプ群 １２ 最大値検出回路 １３ 分圧回路 １４ 減算回路 １５ リファレンス電圧 １６ エラーアンプ ３０ スイッチングＦＥＴ制御回路 ６０ 平均電圧生成回路
Claims (6)
- 【請求項１】 相互に離散して位置する負荷の近傍のＤ
Ｃ電圧を検出し、該ＤＣ電圧の値に基づき出力部電圧を
自動的に制御して、前記負荷近傍のＤＣ電圧が電圧レギ
ュレーシヨン内に収まるようにしたことを特徴とするＤ
Ｃ／ＤＣコンバータ。 - 【請求項２】 相互に離散して位置する負荷の近傍のＤ
Ｃ電圧を検出し、該ＤＣ電圧の内で出力部電圧からの電
圧降下が最も大きいＤＣ電圧と前記出力部電圧との平均
電圧を前記出力部電圧を自動制御するための目標電圧値
とすることにより、前記負荷近傍のＤＣ電圧が電圧レギ
ュレーシヨン内に収まるようにしたことを特徴とするＤ
Ｃ／ＤＣコンバータ。 - 【請求項３】 相互に離散して位置する負荷にＤＣ電圧
を供給するＤＣ／ＤＣコンバータにおいて、 スイッチング信号に応答してＯＮ／ＯＦＦし、入力パル
スをリップルＤＣに変換するスイッチング回路と、 該リップルＤＣを平滑化して該ＤＣ／ＤＣコンバータの
出力部電圧とする平滑回路と、 該出力部電圧と該出力部電圧から電圧降下が最も大きい
負荷近傍のＤＣ電圧との平均電圧を求める平均電圧生成
回路と、 該平均電圧と所定のリファレンス電圧とを比較し、その
差電圧を出力するエラーアンプと、 該エラーアンプの出力により前記スイッチング信号を発
生するスイッチング制御回路とを備えたことを特徴とす
るＤＣ／ＤＣコンバータ。 - 【請求項４】 前記平均電圧生成回路は、 前記出力部電圧と前記負荷近傍のＤＣ電圧とを比較し、
前記出力部電圧からの電圧降下を出力する前記負荷と１
対１対応のエラーアンプから成るエラーアンプ群と、 該エラーアンプ群の出力の中で最大の電圧降下値を出力
する最大値検出回路と、 該最大の電圧降下値の１／２の値を出力する分圧回路
と、 前記出力部電圧から前記最大の電圧降下値の１／２の値
を減算することにより、前記出力部電圧と負荷近傍のＤ
Ｃ電圧の最低電圧との平均電圧を出力する減算回路とで
構成されることを特徴とする請求項３に記載のＤＣ／Ｄ
Ｃコンバータ。 - 【請求項５】 前記負荷近傍のＤＣ電圧の出力部電圧か
らの電圧降下が所定の値を超えると過電流保護回路動作
をトリガすることを特徴とする請求項１ないし請求項４
のいずれかに記載のＤＣ／ＤＣコンバータ。 - 【請求項６】 前記最大値検出回路からの最大の電圧降
下値を所定のリファレンス電圧と比較し、これを超える
と前記スイッチング制御回路が内蔵する前記過電流保護
回路動作をトリガするエラーアンプを設けたことを特徴
とする請求項５に記載のＤＣ／ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32481699A JP3428536B2 (ja) | 1999-11-16 | 1999-11-16 | Ｄｃ／ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32481699A JP3428536B2 (ja) | 1999-11-16 | 1999-11-16 | Ｄｃ／ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001145336A true JP2001145336A (ja) | 2001-05-25 |
| JP3428536B2 JP3428536B2 (ja) | 2003-07-22 |
Family
ID=18170001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32481699A Expired - Fee Related JP3428536B2 (ja) | 1999-11-16 | 1999-11-16 | Ｄｃ／ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3428536B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007504528A (ja) * | 2003-08-29 | 2007-03-01 | フリースケール セミコンダクター インコーポレイテッド | 回路電圧調整 |
| JP2009159652A (ja) * | 2007-12-25 | 2009-07-16 | Panasonic Electric Works Co Ltd | 直流電源装置および直流電源システム |
| JP2009159690A (ja) * | 2007-12-25 | 2009-07-16 | Panasonic Electric Works Co Ltd | 電力供給システムおよびアウトレット |
| JP2016053917A (ja) * | 2014-09-04 | 2016-04-14 | 富士通株式会社 | 電源装置、電源システム及びその制御方法 |
-
1999
- 1999-11-16 JP JP32481699A patent/JP3428536B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007504528A (ja) * | 2003-08-29 | 2007-03-01 | フリースケール セミコンダクター インコーポレイテッド | 回路電圧調整 |
| JP2009159652A (ja) * | 2007-12-25 | 2009-07-16 | Panasonic Electric Works Co Ltd | 直流電源装置および直流電源システム |
| JP2009159690A (ja) * | 2007-12-25 | 2009-07-16 | Panasonic Electric Works Co Ltd | 電力供給システムおよびアウトレット |
| JP2016053917A (ja) * | 2014-09-04 | 2016-04-14 | 富士通株式会社 | 電源装置、電源システム及びその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3428536B2 (ja) | 2003-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147477A (en) | DC to DC converter producing output voltage exhibiting rise and fall characteristics independent of load thereon | |
| JP4440869B2 (ja) | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法 | |
| US8350548B2 (en) | Frequency control circuit and method for a non-constant frequency voltage regulator | |
| KR100596555B1 (ko) | 제어 출력 임피던스를 갖는 전류 모드 직류/직류 컨버터 | |
| EP2043242B1 (en) | Fast transient step load response in a power converter | |
| US7294994B2 (en) | Power supply | |
| JP4637694B2 (ja) | 力率補正回路及びその出力電圧制御方法 | |
| JP2004535148A (ja) | 高速過渡負荷のための絶縁されたスイッチング・レギュレータ | |
| US7078884B2 (en) | Power supply apparatus and control circuit therefor | |
| JP2006311689A (ja) | Ｄｃ／ｄｃコンバータ | |
| US9445464B2 (en) | Method and circuit arrangement for operating light-emitting means with a sudden load variation | |
| JP4049333B1 (ja) | 充電制御装置 | |
| US6977830B2 (en) | Power supply apparatus | |
| JPH11289764A (ja) | パワ―コンバ―タの二次側ポストレギュレ―タ | |
| KR102158074B1 (ko) | 개방-루프 전하 펌프 | |
| JPH11178329A (ja) | 電流モードスイッチング変換器 | |
| JP2001145336A (ja) | Ｄｃ／ｄｃコンバータ | |
| US20130114310A1 (en) | Power Supply Control Circuit and method for sensing voltage in the power supply control circuit | |
| JP2002051542A (ja) | 電源装置 | |
| US20080079315A1 (en) | Semiconductor integrated circuit and multi-output power supply apparatus using the same | |
| JP2006042576A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP6926762B2 (ja) | 電源装置 | |
| JP2001145347A (ja) | スイッチング電源装置 | |
| KR101989936B1 (ko) | 단일 인덕터 다중 출력 dc/dc 컨버터 | |
| KR101989935B1 (ko) | 단일 인덕터 다중 출력 dc/dc 컨버터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |