JP2007502592A - 低干渉ラインドライバ - Google Patents

Abstract

バス通信システムは、通信導電体及びドライバの対を含む。このドライバは、複数の対の被制御型電流源回路を含み、各対は、互いに逆極性の第１及び第２の電流源回路と、各対における電流源により引き寄せられる電流を整合させるための制御回路とを有する。第１の極性の電流源回路は、通信導電体の一方に結合された出力を有し、第２の極性の電流源回路は、通信導電体の他方に結合された出力を有する。遅延線には、各対が、遅延線によって決まるように、連続する対の間の相互遅延をもって連続的にオンに切り換えられるよう、第１及び第２の極性の電流源の制御入力に結合されたタップが設けられる。

Description

本発明は、対称な対の導電体を介したデータ通信、かかる対の導電体を介して通信を行う通信バスシステム、及び通信バスシステムにおいて用いられる伝送装置に関する。

国際特許出願の第ＷＯ ０２／３７７８０号は、データを送受信するための「配線」（“wire”）の対を用いたバスシステムのためのラインドライバを記述している。このラインドライバは、当該対の「配線」を差動で駆動する。差動駆動は、当該配線上の信号が、時定数コモンモード信号を伝送するときに、あまり電磁干渉を起こさないという利点がある。

国際特許出願の第ＷＯ ０２／３７７８０号は、当該配線は、平均的に対称的に駆動されたとしても、一時的な不整合のために、当該ドライバが互いに反対の方向に異なる配線を駆動する速度の差が干渉の原因になりうることを述べている。国際特許出願の第ＷＯ ０２／３７７８０号は、インバータのチェーンによって構成される遅延線を提供する。抵抗器は、インバータのタップを当該配線に結合する。連続するインバータの出力は、交互に当該配線の交互のものと結合される。したがって、当該配線の信号遷移は、サイズ的に整合した小ステップのシリーズから構成される。結果として、当該配線上の遷移の良好なマッチングが得られる。

国際特許出願の第ＷＯ ０２／３７７８０号のラインドライバには、当該配線のコモンモードにおける変動は、遅延線を用いることによって減るものの、インバータの出力インピーダンスが抵抗器のインピーダンスに比較して無視できないときにドライバの駆動強度の間の差のために依然として変化するので、依然として干渉を生じる、という問題がある。しかしながら、インバータを、それらの出力インピーダンスが抵抗器のインピーダンスと比較して無視できないほどに強力に形成することは、当該インバータを非現実的に大きなものとすることになる。しかも、遅延チェーンの遅延に影響を及ぼす。

同様に米国特許第６，１５４，０６１号は、通信バスにおける一対の配線のためのドライバに関する。ここでは当該配線上の信号間の差の問題に対処しており、そのためにそれぞれの配線に逆極性の同等電流を供給する２つの電流源を設けるようにしている。電流源は、カレントミラー技術によって制御され、すなわち、それぞれの電流源の制御入力も基準電流源の制御入力に結合され、基準電流源の出力が制御入力に戻って結合される。伝送されるべきデータは、両方の基準電流源からの電流がフィードバック回路により調整される目標とされる設定電流を制御するために用いられる。

結果として、両配線に供給された電流は、同じ設定電流をダイナミックに追従するので概して等しいものとなる。しかしながら、このフィードバックメカニズムは、干渉にとって最も重要な最高周波数において電流がマッチすることを保障しない。

特に、本発明の目的は、一対の通信導電体からの電磁干渉を減少させることである。

本発明は、請求項１に記載のシステムを規定する。当該配線対への電流は、マッチング電流を供給するように制御される連続する対の被制御電流源を用いて、段階的にオンに切り換えられる。当該対の電流源は、電流通信導電体のそれぞれのものに対して逆極性の電流を供給する。したがって、この電流は、国際特許出願の第ＷＯ ０２／３７７８０号における場合のように、当該配線に電流を伝導する抵抗器における電圧降下に依存しない。

基本的に、電流を制御する方法を用いてもよい。一実施例においては、電流マッチングを確実にするためにカレントミラー回路が用いられ、同じ基準電流が異なる極性のそれぞれのカレントミラー入力回路に供給され、当該カレントミラー入力回路が当該異なる被制御型電流源における電流源トランジスタを通じる電流を制御するようにしている。

この実施例において、電流をオン及びオフする切り換えのメカニズムは、米国特許第６，１５４，０６１号における場合と同様に、カレントミラーのフィードバックループの一部となりうるが、他の実施例では、切換可能なドライバ回路がカレントミラー入力回路（これは切換によりその後に影響を受けないフィードバックループを含みうるものである）の出力と電流源トランジスタとの間に結合される。したがって、カレントミラー入力回路のフィードバックメカニズムは、切換によって影響を受け難く、ダイナミックな電流マッチングはこれらステップにより確実なものとされる。

他の実施例において、共通カスコードトランジスタは、複数の電流源トランジスタの各出力とバス通信導電体との間に含まれる。これにより、寄生効果が減る。

もう１つの実施例においては、それぞれのカスコードトランジスタが当該電流源トランジスタの個々のものとバス通信導電体との間に用いられ、カスコードトランジスタの制御電極が連続ステップを実現するために制御される。

以下、本発明の上述した点並びに他の目的及び他の有利な態様を添付図面を用いて説明する。

図１は、バス通信システムを示しており、このシステムは、データソース１０、ドライバ１２、通信導電体１４ａ，１４ｂ及び受信回路１６を含む。データソース１０は、ドライバ１２の入力に結合されている。ドライバ１２の出力は、通信導電体を介して受信回路１６の入力と結合されている。データソース１０及び受信回路１６は、それ自体は既知の例えばＣＡＮバスシステムにおける動作をなすために構成されるようにしてもよい。

ドライバ１２は、一連のインバータ１２０ａ〜１２０ｆにより構成される遅延回路と、第１及び第２のドライバライン１２７ａ，１２７ｂと、第１のドライバライン１２７ａに結合された複数の第１の電流源ステージ１２４ａ〜１２４ｃと、第２のドライバライン１２７ｂに結合された複数の第２の電流源ステージ１２６ａ〜１２６ｃとを含む。遅延回路の連続するタップは、連続するインバータ１２０ａ〜１２０ｆの対の度に電流源ステージ１２４ａ〜１２４ｃ，１２６ａ〜１２６ｃのスイッチ入力に結合される。ドライバ１２７ａ，１２７ｂは、それぞれ、カスコードトランジスタ１２８ａ，１２８ｂ及びダイオード１２９ａ，１２９ｂを介して通信導電体１４ａ，１４ｂに結合される。

全ての電流源ステージ１２４ａ〜１２４ｃ，１２６ａ〜１２６ｃは同様の構成を有する。したがって、第１の複数のもののうちの１つの電流源ステージ１２４ａ及び第２の複数のもののうちの１つの電流源ステージ１２６ｂだけが詳細に示され、１つの電流源ステージ１２４ａについてのみ参照されている。この電流源ステージは、電流源トランジスタ１３６と、インバータ１３０を有するスイッチング段と、プルアップトランジスタ１３２と、プルダウントランジスタ１３４とを有する。プルアップトランジスタ１３２及びプルダウントランジスタ１３４の主電流チャネルは、電源導電体Ｖｄｄと基準導電体１２３ａとの間に直列に結合される。プルアップトランジスタ１３２及びプルダウントランジスタ１３４の制御電極は、インバータ１３０を介して及び直接にそれぞれ遅延回路のタップから駆動される。電流源トランジスタ１３６は、電源導電体Ｖｄｄと第２ドライバライン１２７ａとの間に結合された主電流チャネルを有する。電流源トランジスタ１３６は、プルアップトランジスタ１３２とプルダウントランジスタ１３４との主電流チャネル間のノードに結合された制御電極を有する。

基準回路は、基準電流源１２１とミラー入力トランジスタ１２２ａ，１２２ｂとを有する。ミラー入力トランジスタ１２２ａ，１２２ｂの主電流チャネルは、基準電流源１２１と直列に結合される。基準導電体１２３ａ，１２３ｂは、ミラー入力トランジスタと基準電流源１２１との主電流チャネル間のそれぞれのノードに結合される。ミラートランジスタ１２２ａ，１２２ｂの制御電極は、基準導電体１２３ａ，１２３ｂに結合される。

動作において、データソース１０は、インバータ１２０ａ〜１２０ｆに対して２つの論理レベル間で切り換わる信号を供給する。これら信号は、当該信号の遷移が増大する遅延とともに連続するステージに到達するように電流源ステージ１２４ａ〜１２４ｃ，１２６ａ〜１２６ｃのスイッチング入力に転送される。電流源ステージへ供給される信号が論理低レベルである場合、電流源トランジスタ１３６の制御電極は基準導電体１２３ａに結合される。この結果、電流源トランジスタ１３６は、基準導電体１２３ａの電圧によって制御される電流を引き寄せる。この電流は、ドライバライン１２７ａから引き寄せられる。

基準導電体１３６ａの電圧は、電流源回路１２４ａにより引き寄せられる電流が基準電流源１２１により供給される電流に対して所定の比となるように基準電流源１２１及びミラー入力トランジスタ１２２ａによって制御される。当該信号が論理高レベルである場合は、電流源回路１２４ａは電流を引き寄せない。

電流源回路の各対（１２４ａ，１２６ａ），（１２４ｂ，１２６ｂ），（１２４ｃ，１２６ｃ）は、遅延線の同じタップからのスイッチング信号を受信し、各対において両方の電流源回路がドライバライン１２７ａ，１２７ｂから略等しい電流を引き寄せるように構成される。結果として、異なるドライバライン１２７ａ，１２７ｂから引き寄せられる電流は、連続するステップにおいて対称的にオン又はオフにスイッチングされる。これにより、ドライバライン１２７ａ，１２７ｂに対するコモンモード電流の変化が回避される。

図１は電流源回路１２４ａ〜１２４ｃ，１２６ａ〜１２６ｃの３つの対を示すものであるが、実際には２つの対を用いてもよく、或いは４つ又は２０個若しくはそれを上回るといった、３つを超える数の場合でもよく、当該遅延回路において相応に多数のインバータ１０ａ〜１０ｆを伴うので、各対は異なる遅延をもってオンに切り換わるようにしてもよい。電流源ステージが多いほど、ダイナミックな電流間の不整合（ミスマッチ）が小さくなる。２０個のステージ及び最小遅延の場合、２０ナノ秒の全体のスイッチング時間が、例えば通信導電体１４ａ，１４ｂにおいて実現されうる。

カスコードトランジスタ１２８ａは、ドライバライン１２７ａ，１２７ｂ（１２７？）と通信導電体１４ａ，１４ｂとの間に電流を通ぜしめる。カスコードトランジスタ１２８ａ，１２８ｂは、ドライバライン１３７ａ，１３７ｂに低インピーダンスを呈して、ドライバ回路１２における寄生効果による非対称性を軽減し、通信導電体１４ａ，１４ｂに対して高インピーダンスを呈する。ダイオード１２９ａ，１２９ｂは、バスのクランピングを避けるために、通信導電体１４ａ，１４ｂに結合されたカスコードトランジスタ１２８ａ，１２８ｂの主電流チャネルと直列に設けられる。

図２は、ドライバ回路１２の代替実施例を示している。この実施例において、カスコードトランジスタ２９は、電流源ステージ２０ａ〜２０ｃ，２２ａ〜２２ｃに含まれるとともに、それらの主電流チャネルが電流源トランジスタ２８の主電流チャネルと直列となっている。電流源ステージ２０ａ〜２０ｃ，２２ａ〜２２ｃにおける反転回路２４，２６は、制御電極トランジスタ２９を駆動する。このインバータ回路は、カスコードトランジスタ２９と電流源トランジスタ２８との主電流チャネル間のノードと電源接続部Ｖｓｓとの間に結合された相補型トランジスタの主電流チャネルの直列接続部を有する。当該インバータにおけるトランジスタの制御電極は、遅延回路のタップに結合され、交互のタップは、通信導電体１４ａ，１４ｂの交互のものを駆動する電流源ステージに結合される。この実施例において、当該回路の駆動強度は相対的に切り換わり、電流源２０ａ，２２ａは、ほぼ同時にオンに切り換わり、電流源２０ｂ，２２ｂなども同様となる。

動作において、連続ステージ２０ａ〜２０ｃ，２２ａ〜２２ｃのカスコードトランジスタ２９は、インバータ１２０ａ〜１２０ｆの制御の下で連続的にオン又はオフに切り換えられる。個別のカスコードトランジスタを用いることによって、特にカスコードトランジスタ２９が大なる電圧降下を吸収するために大きく形成しなければならないときには面積を節減することができる。

電流源ステージの特に有利なタイプの２つについて本発明を説明したが、これらステージに代えて、他のタイプのスイッチング可能な被制御型電流源を用いてもよいことを理解されたい。同様に、遅延回路を実現するためにインバータのチェーンを用いたが、これに代えて異なるタイプの遅延回路を用いてもよいことに留意されたい。

図３は、異なる２つの極性のうちのいずれか一方をもって各通信導電体１４ａ，１４ｂを駆動することを規定するドライバ回路を示している。このドライバ回路は、遅延回路１２０、共通電流源１２１、正及び負の電流制御回路３８ａ，３８ｂ、第１の極性の複数の第１の電流源ステージ３０、第１の極性の複数の第２の電流源ステージ３２、第２の極性の複数の第３の電流源ステージ３４、及び第２の極性の複数の第４の電流源ステージ３６を含む。共通電流源１２１は、正及び負の電流制御回路３８ａ，３８ｂの双方と結合され、かかる回路は、第１及び第２の電流源ステージ並びに第３及び第４の電流源ステージにそれぞれ結合された出力を有する。

第１電流源ステージ３０及び第３電流源ステージ３４は、第１通信導電体１４ａに結合された出力を有する。第２電流源ステージ３２及び第４電流源ステージ３６は、第２通信導電体１４ｂに結合された出力を有する。第１電流源ステージ３０の連続するものは、遅延回路１２０から連続してオン及びオフに切り換えられる。同じことが、第２、第３及び第４電流源ステージにも当てはまる。この回路は、第１及び第３電流源ステージ３０，３４がほぼ相補的な態様でオン及びオフにスイッチングするように構成される。これは、例えば適切な信号極性をもって遅延チェーン１２０の出力を用いることによって実現可能である。同じことが第２及び第４電流源ステージ３２，３６に当てはまる。図３の電流源ステージ３０，３２，３４，３６は、電流制御回路３８ａ，３８ｂとして共通カレントミラー入力回路を用いて、図１及び図２に示されるように実現されうる。或いは、制御回路の個別の対は、第１及び第３電流源ステージ３０，３４のため、及び第２及び第４電流源ステージ３２，３６のため、それぞれに用いることができる。一実施例においては、相補型電流源の間に少し相対的な遅延を設けてもよく、これは当該遅延線の同じタップの制御の下でオンに切り換わる電流源の対から同じ通信導電体に対し逆極性の電流供給の時間的重複を避けるのに十分なものとされる。

本発明を特定の実施例に関して説明したが、本発明がこうした実施例に限定されないことが分かる。例えば、全ての電流源トランジスタの制御電極を制御するための共通カレントミラー入力回路の対に代えて、略同時にスイッチオンとされる電流源の個別の対のため又は電流源の対のグループのために、カレントミラー入力回路の個別の対、又は整合（マッチ）された電流を確実にする全く別のタイプの回路を用いてもよいことは勿論である。

もう１つの例として、カレントミラー入力回路と電流源トランジスタとの間のスイッチ、又は電流源トランジスタと通信導電体（各図に示されるようなもの）との間のスイッチに代えて、そのような個別のカレントミラー入力回路におけるスイッチをデータ依存性を実現するために用いてもよい。

バス通信システムを示す図。 配線対のラインドライバの実施例を示す図。 配線対のラインドライバの他の実施例を示す図。

Claims (8)

1. バス通信システムであって、
   ・通信導電体の対と、
   ・遅延線と、各対が第１及び第２の互いに逆極性の電流源回路を有する複数の対の被制御型電流源回路と、各対において電流源回路により引き寄せられる電流をマッチングする制御回路を有するドライバとを有し、
   前記遅延線は、前記複数の対において前記第１及び第２の極性の電流源回路の制御入力に結合されたタップを有し、前記電流源回路は、前記遅延線により定められる連続の対の間における相互の遅延をもってオンに切り換えられ、前記第１の極性の電流源回路は、前記通信導電体の一方に結合された出力を有し、前記第２の極性の電流源回路は、前記通信導電体の他方に結合された出力を有する、
   システム。
2. 請求項１に記載のバス通信システムであって、前記制御回路は、入力が同じ電流を受信するように結合され、出力が前記第１及び第２の極性の電流源回路の電流制御入力にそれぞれ結合される第１及び第２のカレントミラー入力回路を有し、前記電流源回路は、主電流チャネルが前記通信導電体に結合され、制御電極がカレントミラー入力回路の出力の前記第１び第２のものにそれぞれ結合される電流源トランジスタを有する、システム。
3. 請求項２に記載のバス通信システムであって、前記第１極性の各電流源回路は、前記第１カレントミラー入力回路の出力と前記電流源トランジスタの制御電極との間に結合された駆動回路を有し、前記駆動回路は、前記遅延線に結合されたイネーブル入力を有する、システム。
4. 請求項２に記載のバス通信システムであって、前記第１の極性の前記電流源回路の電流源トランジスタの主電流チャネル間の共通接続部と前記通信導電体の前記一方との間に結合された主電流チャネルを具備するカスコードトランジスタを有する、システム。
5. 請求項２に記載のバス通信システムであって、前記第１の極性の各電流源回路は、前記電流源トランジスタの主電流チャネルと前記通信導電体の前記一方との間に結合された主電流チャネルと、前記遅延回路に結合された制御電極とを具備するそれぞれのカスコードトランジスタを有する、システム。
6. 請求項５に記載のバス通信システムであって、前記第１の極性の電流源回路は、各々が前記遅延回路と前記カスコードトランジスタの制御電極との間の駆動段を有し、各駆動段は、電源接続部と、前記電流源トランジスタと前記カスコードトランジスタとの主電流チャネル間のノードとの間に結合された電源入力を有する、システム。
7. 請求項１に記載のバス通信システムであって、前記ドライバは、前記第１及び第２の極性の被制御型電流源回路のさらなる複数の他の対を有し、各他の対における前記第１及び第２の極性の被制御型電流源回路は、それぞれ前記他方及び一方の通信導電体と結合され、前記制御回路は、各他の対における他の電流源回路により引き寄せられる電流を、前記対の対応する１つにおける電流源により引き寄せられる電流にマッチさせ、前記他の対における各他の被制御型電流源回路は、前記通信導電体の同じものに接続される対のうちの対応のものにおいて前記被制御型電流源回路と略逆相位置において前記遅延線から活性化される、システム。
8. 請求項１ないし７のうちいずれか１つに記載のバス通信システムのバス伝送回路であって、請求項１ないし７のいちいずれか１つに記載のドライバを有する、回路。

Images