以下、本発明による固体撮像装置について、図面を参照して説明する。
[第1の実施の形態]
図1は、本発明の第1の実施の形態による固体撮像装置を示す概略ブロック図である。本実施の形態による固体撮像装置は、図1に示すように、CMOS型のイメージセンサ(固体撮像素子)1と、いわゆるタイミングジェネレータ(図示せず)を含みイメージセンサ1の垂直走査回路11(図2参照)及び水平走査回路12(図2参照)に駆動パルス等を供給してイメージセンサ1を制御する制御部2と、イメージセンサ1から得られる信号を処理して画像信号を得る外部信号処理部3と、を備えている。
図2は、図1中のイメージセンサ1の概略構成を示す回路図である。固体撮像素子1は、2次元に配置された複数の画素10と、画素10から信号を出力するための周辺回路とを有している。図において、画素数は、横に2行で縦に2列の4個の画素を示している。しかし、これに限られるものではない。画素10の具体的な回路構成や構造は、後述する。
本実施の形態において各画素10は、ダミーやオプチカルブラックなど画像のための光電変換を行わない画素を除き(即ち、所謂有効画素領域において)、同一の回路構成、平面構造の画素が配置されている。そして、これらの画素10は、周辺回路の駆動信号に従って画像用の信号を出力する。又、すべての画素10は、同時に光電変換部がリセットされて露光の時間とタイミングが同一にされることが可能となっている。
周辺回路は、垂直走査回路11、水平走査回路12、画素10の列毎に設けられ画素10からの信号を受け取る垂直信号線13、垂直信号線13と接続される定電流源14及び信号保持部15、信号保持部15から出力される信号を受け取る水平信号線16a,16b、これらの水平信号線16a,16bをそれぞれリセットする水平リセットスイッチ17a,17b、差動アンプ18等からなる。 本実施の形態では、信号保持部15、水平信号線16a,16b、水平リセットスイッチ17a,17b及び差動アンプ18によって、画素10からの信号(後述する画素アンプ36の出力信号)を処理する信号処理部が構成されている。このイメージセンサ1内の信号処理部と、図1中の外部信号処理部3とによって、画素10からの信号(後述する画素アンプ36の出力信号)に基づいて、画素10の後述する埋め込みフォトダイオード31の信号電荷に応じた信号を得る信号処理手段が構成されている。
信号保持部15は、各垂直信号線13毎に設けられている。各信号保持部15は、第1の容量21と、第2の容量22と、第1の容量21の一端と垂直信号線13との間を導通・遮断する第1の入力スイッチ23と、第2の容量22の一端と垂直信号線13との間を導通・遮断する第2の入力スイッチ24と、第1の容量21の前記一端と水平信号線16aとの間を導通・遮断する第1の出力スイッチ25と、第2の容量22の前記一端と水平信号線16bとの間を導通・遮断する第2の出力スイッチ26とから構成されている。第1の容量21の他端及び第2の容量22の他端は、接地されている。第1及び第2の入力スイッチ23,24のゲートは、それぞれ個別に水平走査回路12に接続され、水平走査回路12から駆動信号φCT1,φCT2がそれぞれ供給される。第1及び第2の出力スイッチ25,26のゲートは、共通に接続されて水平走査回路12から同時に駆動信号φHが供給される。各列の信号保持部15に供給される駆動信号φHを区別して説明する場合、1列目の信号保持部15に供給されるφHをφH(1)とし、2列目の信号保持部15に供給されるφHをφH(2)とする。なお、本実施の形態では、各信号保持部15に供給される駆動信号φCT1は互いに常に同じであるので、各第1の入力スイッチ23のゲートは共通に接続してもよい。同様に、各信号保持部15に供給される駆動信号φCT2は互いに常に同じであるので、各第2の入力スイッチ24のゲートは共通に接続してもよい。
画素10から出力される信号は、垂直信号線13を介して、後述するタイミングで信号保持部15に配置された容量21,22に蓄積される。そして、水平走査回路12の駆動信号φHにより、第1の容量21の信号が水平信号線16aに、第2の容量22の信号が水平信号線16bにそれぞれ出力される。
水平信号線16a,16bは、差分手段をなす差動アンプ18の2つの入力部にそれぞれ接続されている。差動アンプ18は、水平信号線16aの信号と水平信号線16bの信号との差分に応じた信号を出力する。この差分信号は、出力端子19からイメージセンサ1の外部へ出力され、図1中の外部信号処理部3に入力される。
水平リセットスイッチ17a,17bは、接地と水平信号線16a,16bとの間をそれぞれ導通・遮断する。水平リセットスイッチ17a,17bのゲートは、共通して接続されて水平走査回路12から同時に駆動信号φRSTが供給される。
本実施の形態では、前述したスイッチ23〜26,17a,17bは、いずれもNMOSトランジスタで構成されている。
次に、画素10の回路構成について説明する。各画素10は、図2に示すように、入射光に応じた信号電荷を生成し蓄積する光電変換部としての埋め込みフォトダイオード31と、埋め込みフォトダイオード31から転送される信号電荷を蓄積する電荷格納部32と、埋め込みフォトダイオード31から電荷格納部32に電荷を転送する第1の転送ゲート部としての第1の転送トランジスタ33と、所定部位としてのフローティング拡散領域(FD)34と、電荷格納部32からFD34に電荷を転送する第2の転送ゲート部としての第2の転送トランジスタ35と、FD34の電荷量に応じた信号を出力する増幅部としての画素アンプ36と、FD34の電荷を排出させてFD34をリセットするリセット部としてのFDリセットトランジスタ37と、画素アンプ36の信号を画素10から出力する選択スイッチとしての選択トランジスタ38を有している。
本実施の形態では、第1の転送トランジスタ33、第2の転送トランジスタ35、画素アンプ36、FDリセットトランジスタ37、選択トランジスタ38は、いずれもNMOSトランジスタで構成されている。
本実施の形態では、電荷格納部32が設けられ、埋め込みフォトダイオード31で生成された信号電荷が、FD34に転送される前に電荷格納部32に一時的に蓄積される。これにより、全画素の露光時間とそのタイミングを同一にすることが可能となる。
第1の転送トランジスタ33のゲート電極は、画素行ごとに共通に接続されて垂直走査回路11から駆動信号φTGAが供給される。第1の転送トランジスタ33は、この駆動信号φTGAに従って所定のタイミングで各行ごとに同時にオンとされ、埋め込みフォトダイオード31から信号電荷を電荷格納部32に転送する。
第2の転送トランジスタ35のゲート電極は、画素行ごとに共通に接続されて垂直走査回路11から駆動信号φTGBが供給される。第2の転送トランジスタ35は、この駆動信号φTGBに従って所定のタイミングで各行ごとに同時にオンとされ、電荷格納部32から電荷をFD34に転送する。
選択トランジスタ38のゲート電極は、画素行ごとに共通接続されて垂直走査回路11から駆動信号φSが供給される。FDリセットトランジスタ37のゲート電極は、画素行ごとに共通接続されて垂直走査回路11から駆動信号φFDRが供給される。
なお、図2において、埋め込みフォトダイオード31の一方の端子、電荷格納部32の一方の端子、及び、FD34の一方の端子は、便宜的に接地として記載されている。しかし、実際は、後述する図4及び図5から理解されるとおりP型ウエル42の電位となる。
垂直走査回路11及び水平走査回路12は、図1中の制御部2から供給される駆動パルス等の制御指令に基づいて作動し、前述した駆動信号φTGA,φTGB,φFDR,φS及び駆動信号φCT1,φCT2,φHをそれぞれ、前述した各部へ供給する。これらの駆動信号については、後述する。各画素10は、垂直走査回路11から供給される駆動信号φTGA,φTGB,φFDR,φSによって駆動され、後述する信号を垂直信号線13に出力する。各信号保持部15は、水平走査回路12から供給される駆動信号φCT1,φCT2,φHによって駆動され、画素10からの信号のサンプリングを行い、差動アンプ18を介して所定の信号処理が行われた信号を出力端子19からイメージセンサ1の外部へ出力させる。この信号は、図1中の外部信号処理部3に入力される。
図3は、図2中の画素10を模式的に示す概略平面図である。図4は、図3中のA−A’線に沿った概略断面図である。図5は、図3中のB−B’線に沿った概略断面図である。なお、図4及び図5において、マイクロレンズ45は省略している。また、図3乃至図5において、駆動配線は省略され、配線は画素10内の電気的接続関係のみを示している。
図4及び図5に示すように、N型のシリコン基板41上にP型ウエル42が設けられている。そして、P型ウエル42にN型の電荷蓄積層43が形成され、さらに電荷蓄積層43の基板表面側にP型の空乏化防止層44を付加することで、埋め込みフォトダイオード31が構成されている。なお、ここでは、埋め込みフォトダイオードの構造が採用されているが、これに限られるものではなく、空乏化防止層44を省略しても構わない。
図3に示すように、入射光を埋め込みフォトダイオード31に導くマイクロレンズ45が配置されている。
電荷格納部32と埋め込みフォトダイオード31との間の上には、薄いシリコン酸化膜46を介してゲート電極47が形成されている。第1の転送トランジスタ33は、ゲート電極47をゲートとすると共に電荷格納部32、及び、埋め込みフォトダイオード31の電荷蓄積層43をソース又はドレインとするMOSトランジスタとして構成されている。
電荷格納部32は、P型ウエル42に形成されたN型層48を有している。そして、第1の転送トランジスタ33のゲート電極47は、N型層48の上部に覆いかぶさるように配置されている。電荷格納部32は、このようにゲート電極47と、N型層48によるMOSキャパシタとして構成されている。
ところで、ゲート電極47にローの電圧を印加すると、P型ウエル42の電位にピンニングされて電荷格納部32の表面の界面準位がホールで満たされる。暗電流の大きさは、界面準位の電子占有確率に大きく影響される。したがって、電荷格納部32の暗電流は、ゲート電極48に上記のような電圧を印加して界面準位をホールで満たすことにより、大幅に低減することが可能となる。
FD34は、互いに分離してP型ウエル42に形成された2つのN型領域49,50が配線51で電気的に接続されることで実質的に1つのフローティングディフュージョンとして構成されている。
電荷格納部32とFD34のN型拡散領域50との間の上には、薄いシリコン酸化膜46を介してゲート電極52が形成されている。第2の転送トランジスタ35は、ゲート電極52をゲートとするとともに電荷格納部32及びN型拡散領域50をソース又はドレインとするMOSトランジスタとして構成されている。
また、図5に示すように、図3中のB−B’線に沿って、N型拡散層49の他に、N型拡散層61−63が形成されている。N型層61は、図示しない配線により電源VDDに接続されている。N型層61、62の間の上には薄いシリコン酸化膜46を介してゲート電極65が形成されている。画素アンプ36は、ゲート電極65をゲートとするとともにN型層61,62をソース又はドレインとするMOSトランジスタとして構成されている。なお、ゲート電極65は、配線51によって、FD34(N型層49,50)と電気的に接続されている。
N型層62,63の間の上には薄いシリコン酸化膜46を介してゲート電極66が形成されている。選択トランジスタ38は、ゲート電極66をゲートとするとともにN型層62,63をソース又はドレインとするMOSトランジスタとして構成されている。
また、N型層49,61間の上には、薄いシリコン酸化膜46を介してゲート電極64が形成されている。FDリセットトランジスタ37は、ゲート電極64をゲートとするとともにN型層49,61をソース又はドレインとするMOSトランジスタとして構成されている。
また、埋め込みフォトダイオード31、及び、各N型層の周囲には、厚いシリコン酸化膜67が形成され、それぞれの間は分離されている。
なお、図面には示していないが、イメージセンサ1の図2中の各構成要素は、同一の基板42に形成されている。
次に、イメージセンサ1から信号を読み出す動作の例について、図6を参照して説明する。図6は、制御部2による制御下で垂直走査回路11及び水平走査回路12が出力する駆動信号を示すタイミングチャートである。なお、図6において、T1〜T30はそれぞれ各時点を示す。
まず、T1からT2までの期間において、すべての行のφFDR、φTGA、φTGBは、ハイレベルとされる。これにより、全画素のFDリセットトランジスタ37、第1の転送トランジスタ33、第2の転送トランジスタ35はオン状態とされ、埋め込みフォトダイオード31、電荷格納部32及びFD34は、リセットされる。そして、これらのトランジスタ37,33,35がオフ状態となるT2の時点から埋め込みフォトダイオード31の露光が開始される。
露光を終了する時点(T5)の直前であるT3からT4までの期間において、すべての行のφFDR、φTGBはハイレベルとされる。これにより、全画素のFDリセットトランジスタ37及び第2の転送トランジスタ35はオン状態とされ、電荷格納部32及びFD34は、再度リセットされる。このため、T2からT3までの期間に発生し電荷格納部32に捕獲されている不要な電荷は、リセットされる。なお、この期間では、φTGAはローのままであり、埋め込みフォトダイオード31の露光は持続されている。
T5からT6までの期間において、すべての行のφTGAはハイレベルとされる。これにより、全画素の第1の転送トランジスタ33は、オン状態とされる。そして、全画素の埋め込みフォトダイオード31で生成され蓄積されている入射光による信号電荷Vs’は、電荷格納部32に転送されてそこに蓄積される。この動作により、全画素同時タイミングによる露光(全画素同時の電子シャッタ動作)が可能となる。なお、T2からT5までの期間が露光期間である。
なお、電荷格納部32には、信号電荷Vs’に対して電荷格納部32において重畳されることになる不要電荷(ノイズ電荷)が、T4の時点から捕獲・生成されていく。
これより後の期間の説明は、選択行の駆動に関するものである。なお、非選択行では、φSがローのままであり選択トランジスタ38はオフ状態のままである。
T7からT26までの期間において、φSはハイレベルとされ、選択行における選択トランジスタ38はオン状態とされる。これによって、選択行の画素アンプ36は、垂直信号線13と電気的に接続される。
T7からT8までの期間において、φFDRはハイレベルとされる。これにより、選択行のFDリセットトランジスタ37はオン状態とされ、FD34はリセットされる。
次いで、T9からT10までの期間において、各列のφCT1はハイレベルとされる。これにより、各信号保持部15の第1の入力スイッチ23はオン状態とされ、FD34がリセットされた第1の状態における画素アンプ36の第1の出力信号Vd1が、第1の容量21に蓄積される。すなわち、選択行の画素から第1回目の読み出し(サンプリング)が行われ、第1の容量21に第1の出力信号Vd1が読み出されて蓄積される。
T11からT12までの期間において、φTGBはハイレベルとされ、第2の転送トランジスタ35はオン状態とされる。これにより、電荷格納部32の電荷(すなわち、埋め込みフォトダイオード31から電荷格納部32に転送された入射光による信号電荷Vs’と、T4からT11までの期間に電荷格納部32において捕獲・生成されたノイズ電荷Vn1’との、合計電荷Vs’+Vn1’)が、電荷格納部32からFD34に転送される。その転送された状態を第2の状態と呼ぶ。この第2の状態における増幅アンプ36の出力信号中の信号電荷Vs’による成分をVsとし、この第2の状態における増幅アンプ36の出力信号中のノイズ電荷Vn1’による成分をVn1とすると、この第2の状態における増幅アンプ36の第2の出力信号は、Vsと、Vn1と、前記第1の出力信号Vd1と同じ成分(この成分もVd1とする。)との和Vs+Vn1+Vd1になると考えることができる。
T4からT11までの期間は、信号電荷Vs’に重畳されるノイズ電荷Vn1’が電荷格納部32において捕獲・生成される期間であり、その長さをt1とする。この期間は、前記第2の状態においてFD34に転送されている電荷が、電荷格納部32からFD34への転送を開始した時点T11で終了する期間であって、当該時点T11の直前に電荷格納部32のリセットが終了した時点T4から開始する期間である。
次に、T13からT14までの期間において、各列のφCT2はハイレベルとされ、各信号保持部15の第2の入力スイッチ24はオン状態とされる。これにより、増幅アンプ36の第2の出力信号Vs+Vn1+Vd1が、第2の容量22に蓄積される。すなわち、選択行の画素から第2回目の読み出し(サンプリング)が行われ、第2の容量22に第2の出力信号Vs+Vn1+Vd1が読み出されて蓄積される。
T14からT15までの期間において、φRSTはハイレベルとされ、水平リセットスイッチ17a,17bがオン状態とされる。これにより、水平信号線16a,16bは、リセットされる。
T15からT16までの期間において、φH(1)はハイレベルとされ、1列目の出力スイッチ25,26がオン状態とされる。これにより、第1の容量21に蓄積されている増幅アンプ36の第1の出力信号Vd1が水平信号線16aに出力され、第2の容量22に蓄積されている増幅アンプ36の第2の出力信号Vs+Vn1+Vd1が水平信号線16bに出力され、これらの信号が差動アンプ18に入力される。したがって、差動アンプ18から出力される信号は、増幅アンプ36の第1の出力信号Vd1と第2の出力信号Vs+Vn1+Vd1との差分ΔS1=(Vs+Vn1+Vd1)−Vd1=Vs+Vn1となる。厳密に言えば、差動アンプ18の出力は両信号の差分に増幅率を乗じたものとなるが、説明の便宜上、その増幅率は1とする。この差分信号ΔS1=Vs+Vn1は、出力端子19からイメージセンサ1の外部に出力され、外部信号処理部3に入力される。図面には示していないが、外部信号処理部3は、メモリ及びA/D変換器等を有しており、差分信号ΔS1=Vs+Vn1をA/D変換してメモリに一旦格納する。
次いで、T16からT17までの期間においてφRSTはハイレベルとされ、さらに、T17からT18までの期間においてφH(2)はハイレベルとされ、1列目と同様に、2列目について、差分信号ΔS1が出力端子19からイメージセンサ1の外部に出力され、外部信号処理部3内のメモリに一旦格納される。本実施の形態では、2列目までしか存しないが、3列目以降が存する場合には、3列目以降についても、順次、同様の処理が行われる。
なお、図面には示していないが、この後に、必要に応じて、第1の容量21及び第2の容量22をリセットしてもよい。このリセットは、例えば、φRSTをハイレベルにして水平リセットスイッチ17a,17bをオン状態にすることによって、行うことができる。
次に、T19からT20までの期間において、φFDRはハイレベルとされる。これにより、選択行のFDリセットトランジスタ37はオン状態とされ、FD34は再度リセットされる。
次いで、T21からT22までの期間において、各列のφCT1はハイレベルとされる。これにより、各信号保持部15の第1の入力スイッチ23はオン状態とされ、FD34がリセットされた第3の状態における画素アンプ36の第3の出力信号Vd2が、第1の容量21に蓄積される。すなわち、選択行の画素から第3回目の読み出し(サンプリング)が行われ、第1の容量21に第3の出力信号Vd2が読み出されて蓄積される。
T23からT24までの期間において、φTGBはハイレベルとされ、第2の転送トランジスタ35はオン状態とされる。これにより、電荷格納部32の電荷(すなわち、T12からT23までの期間に電荷格納部32において捕獲・生成されたノイズ電荷Vn2’であり、信号電荷Vs’は含んでいない。)が、電荷格納部32からFD34に転送される。その転送された状態を第4の状態と呼ぶ。この第4の状態における増幅アンプ36の出力信号中のノイズ電荷Vn2’による成分をVn2とすると、この第4の状態における増幅アンプ36の第4の出力信号は、Vn2と、前記第3の出力信号Vd2と同じ成分(この成分もVd2とする。)との和Vn2+Vd2になると考えることができる。
T12からT23までの期間は、前述したノイズ電荷Vn1’を見積もるためのノイズ電荷Vn2’が電荷格納部32において捕獲・生成される期間であり、その長さをt2とする。この期間は、前記第4の状態においてFD34に転送されている電荷が、電荷格納部32からFD34への転送を開始した時点T23で終了する期間であって、当該時点T23の直前に電荷格納部32のリセットが終了した時点T12から開始する期間である。
T12からT23までの期間においても、T4からT11までの期間と同じように電荷格納部3においてノイズ電荷が捕獲・生成されるものとみなすことができるので、Vn2’=Vn1’・t2/t1が成立し、Vn2=Vn1・t2/t1が成立するもの考えられる。
次に、T25からT26までの期間において、各列のφCT2はハイレベルとされ、各信号保持部15の第2の入力スイッチ24はオン状態とされる。これにより、増幅アンプ36の第4の出力信号Vn2+Vd2が、第2の容量22に蓄積される。すなわち、選択行の画素から第4回目の読み出し(サンプリング)が行われ、第2の容量22に第4の出力信号Vn2+Vd2が読み出されて蓄積される。
T26からT27までの期間において、φRSTはハイレベルとされ、水平リセットスイッチ17a,17bがオン状態とされる。これにより、水平信号線16a,16bは、リセットされる。
T27からT28までの期間において、φH(1)はハイレベルとされ、1列目の出力スイッチ25,26がオン状態とされる。これにより、第1の容量21に蓄積されている増幅アンプ36の第3の出力信号Vd2が水平信号線16aに出力され、第2の容量22に蓄積されている増幅アンプ36の第4の出力信号Vn2+Vd2が水平信号線16bに出力され、これらの信号が差動アンプ18に入力される。したがって、差動アンプ18から出力される信号は、増幅アンプ36の第3の出力信号Vd2と第4の出力信号Vn2+Vd2との差分ΔS2=(Vn2+Vd2)−Vd2=Vn2となる。この差分信号ΔS2=Vn2は、出力端子19からイメージセンサ1の外部に出力され、外部信号処理部3に入力される。図面には示していないが、外部信号処理部3は、差分信号ΔS2=Vn2をA/D変換してメモリに一旦格納する。
次いで、T28からT29までの期間においてφRSTはハイレベルとされ、さらに、T29からT30までの期間においてφH(2)はハイレベルとされ、1列目と同様に、2列目について、差分信号ΔS2が出力端子19からイメージセンサ1の外部に出力され、外部信号処理部3内のメモリに一旦格納される。本実施の形態では、2列目までしか存しないが、3列目以降が存する場合には、3列目以降についても、順次、同様の処理が行われる。
さらに、次の行が選択行され、以上説明したT7からT30までの動作と同様の動作が行われる。全ての行についてT7からT30までの動作と同様の動作が終了すると、外部信号処理部3のメモリには、全ての画素10に関して、それぞれ差分信号ΔS1,ΔS2が格納された状態となる。
先の説明からわかるように、ΔS1=Vs+Vn1、ΔS2=Vn2であり、Vn2=Vn1・t2/t1が成立するものと考えることができる。したがって、これらの関係から、Vs=ΔS1−ΔS2・t1/t2が成立する。
本実施の形態では、外部信号処理部3は、全ての画素について、メモリ内に格納された差分信号ΔS1,ΔS2からそれぞれ(ΔS1−ΔS2・t1/t2)を演算し、この演算により得られた各値を画像信号における各画素信号とする。なお、t1,t2は適宜設定される既知の設定値である。こうすることで、各画素信号を、単にVd1の成分を除去しただけでなく、電荷格納部32において捕獲・生成されたノイズ電荷Vn1’によるノイズ成分Vn1も除去した、信号Vsとすることができる。
したがって、本実施の形態によれば、画素10が電荷格納部32を保有することで全画素同時の電子シャッタ動作を行うことができるにも拘わらず、ノイズを大幅に低減することができ、これによりSN比の優れた画像を得ることができる。
なお、t2≠t1でもよいが、t2=t1に設定すると、Vs=ΔS1−ΔS2となるため、ΔS1とΔS2との差分を得るだけでVsを求めることができ、外部信号処理部3における演算が簡単になる。なお、t1は、各行ごとに異なることは、言うまでもない。
ここで、本実施の形態による固体撮像装置と比較される比較例による固体撮像装置について、説明する。
この比較例が本実施の形態と異なる所は、本実施の形態では、垂直走査回路11及び水平走査回路12から図6に示すような駆動信号が出力されるように、制御部2、垂直走査回路11及び水平走査回路12が構成されているのに対し、この比較例では、垂直走査回路11及び水平走査回路12から図7に示すような駆動信号が出力されるように、制御部2、垂直走査回路11及び水平走査回路12が構成されている点と、ノイズ除去のための演算を行う外部信号処理部3が設けられていない点のみである。
図7に示すように、この比較例では、選択行の動作として、T7からT18までの動作のみが行われ、図6中のT19からT30までの動作は行われない。この比較例では、T18までの動作が行われると、次の行が選択され、T7からT18までの動作と同様の動作が行われる。この比較例は、従来の相関二重サンプリング技術を採用したものに相当する。
この比較例では、各画素について、出力端子19から差分信号ΔS1=Vs+Vn1が出力されるのみであり、ΔS2=Vn2は出力されない。この比較例では、各画素の差分信号ΔS1=Vs+Vn1が最終的な画像信号における画素信号として用いられる。したがって、この比較例における画像信号における画素信号には、電荷格納部32において捕獲・生成されたノイズ電荷Vn1’によるノイズ成分Vn1が含まれているため、ノイズが比較的大きくなり、SN比の低い画像しか得ることができない。
これに対し、本実施の形態では、前述したように、最終的な画像信号における画素信号から、電荷格納部32において捕獲・生成されたノイズ電荷Vn1’によるノイズ成分Vn1が除去されているので、ノイズを大幅に低減することができ、これによりSN比の優れた画像を得ることができるのである。
なお、本実施の形態では、イメージセンサ1の最終出力段に設けられた差動アンプ18で、第1の容量21に蓄積されている信号と第2の容量22に蓄積されている信号との差分を得ている。しかし、本発明では、これに限らず、例えば、第1の容量21の信号と第2の容量22の信号との差分を得る差分回路を、各信号保持部15ごとに配置してもよい。
また、本実施の形態では、埋め込みフォトダイオード31のリセットを、第1の転送トランジスタ33、第2の転送トランジスタ35及びFDリセットトランジスタ37をオン状態とすることで、行っている。しかし、本発明では、これに限らず、各画素10に埋め込みフォトダイオード31専用のリセットトランジスタを設けて、これによって埋め込みフォトダイオード31をリセットしてもよい。
また、本実施の形態では、外部信号処理部3は、全ての画素10に関してそれぞれ差分信号ΔS1,ΔS2が外部信号処理部3のメモリに格納された後に、全ての画素10に関して、Vs=ΔS1−ΔS2・t1/t2の演算を行っている。しかし、本発明では、これに限定されず、例えば、各行の画素10に関してそれぞれ差分信号ΔS1,ΔS2が得られた時点で当該行の画素に関する演算を逐次的に行ってもよい。
[第2の実施の形態]
図8は、本発明の第2の実施の形態による固体撮像装置で用いられているイメージセンサ101を示す回路図である。図8において、図2中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
本実施の形態による固体撮像装置が前記第1の実施の形態による固体撮像装置と異なる所は、以下に説明する点である。
本実施の形態では、図2に示すイメージセンサ1に代えて図8に示すイメージセンサ101が用いられ、ノイズ除去のための演算を行うための全ての要素がイメージセンサ101に搭載され、ノイズ除去のための演算を行う外部信号処理部3は用いられない。図面には示していないが、イメージセンサ101の図8中の各構成要素は、同一の基板に形成されている。また、本実施の形態では、垂直走査回路11及び水平走査回路12から図9に示すような駆動信号が出力されるように、制御部2、垂直走査回路11及び水平走査回路12が構成されている。
イメージセンサ101では、水平信号線116a,116b、これらの水平信号線116a,116bをそれぞれリセットする水平リセットスイッチ117a,117b、並びに、それぞれ差分手段をなす差動アンプ118,119が、追加されている。差動アンプ119の出力部は出力端子19に接続され、差動アンプ119の2つの入力部には差動アンプ18,118の出力部が接続されている。差動アンプ118の2つの入力部は、水平信号線116a,116bにそれぞれ接続されている。水平リセットスイッチ117a,117bは、接地と水平信号線116a,116bとの間をそれぞれ導通・遮断する。水平リセットスイッチ117a,117bのゲートは、水平リセットスイッチ17a,17bと共に共通して接続されて水平走査回路12から同時に駆動信号φRSTが供給される。
また、イメージセンサ101では、各信号保持部15において、第3の容量71と、第4の容量72と、第3の容量71の一端と垂直信号線13との間を導通・遮断する第3の入力スイッチ73と、第4の容量72の一端と垂直信号線13との間を導通・遮断する第4の入力スイッチ74と、第3の容量71の前記一端と水平信号線116aとの間を導通・遮断する第3の出力スイッチ75と、第4の容量72の前記一端と水平信号線116bとの間を導通・遮断する第4の出力スイッチ76とが、追加されている。
第3の容量71の他端及び第4の容量72の他端は、接地されている。第3及び第4の入力スイッチ73,74のゲートは、それぞれ個別に水平走査回路12に接続され、水平走査回路12から駆動信号φCT3,φCT4がそれぞれ供給される。第3及び第4の出力スイッチ75,76のゲートは、第1及び第2の出力スイッチ25,26のゲートと共に共通に接続されて水平走査回路12から同時に駆動信号φHが供給される。なお、本実施の形態では、各信号保持部15に供給される駆動信号φCT3は互いに常に同じであるので、各第3の入力スイッチ73のゲートは共通に接続してもよい。同様に、各信号保持部15に供給される駆動信号φCT4は互いに常に同じであるので、各第4の入力スイッチ74のゲートは共通に接続してもよい。
本実施の形態では、第1の容量21には増幅アンプ36の前記第1の出力信号Vd1のみが蓄積され、第2の容量22には増幅アンプ36の前記第2の出力信号Vs+Vn1+Vd1のみが蓄積され、増幅アンプ36の前記第3の出力信号Vd2は第3の容量71に蓄積され、増幅アンプ36の前記第4の出力信号Vn2+Vd2は第4の容量72に蓄積される。
なお、本実施の形態において追加されたスイッチも、他のスイッチと同じく、すべてNMOSトランジスタで構成されている。
図9は、本実施の形態において、制御部2による制御下で、垂直走査回路11及び水平走査回路12が出力する駆動信号を示すタイミングチャートである。
本実施の形態では、図9に示すように、T1からT6までの期間の全行の動作、及び、選択行の動作のうちT7からT14までの動作は、前記第1の実施の形態と同じである。T9からT10までの期間において、FD34がリセットされた第1の状態における画素アンプ36の第1の出力信号Vd1が、第1の容量21に蓄積される。T13からT14までの期間において、前記第2の状態における画素アンプ36の第2の出力信号Vs+Vn1+Vd1が、第2の容量22に蓄積される。
本実施の形態では、T14の後のT15からT16までの期間において、φFDRはハイレベルとされる。これにより、選択行のFDリセットトランジスタ37はオン状態とされ、FD34は再度リセットされる。
次いで、T17からT18までの期間において、各列のφCT3はハイレベルとされる。これにより、各信号保持部15の第3の入力スイッチ73はオン状態とされ、FD34がリセットされた第3の状態における画素アンプ36の第3の出力信号Vd2が、第3の容量71に蓄積される。すなわち、選択行の画素から第3回目の読み出し(サンプリング)が行われ、第3の容量71に第3の出力信号Vd2が読み出されて蓄積される。
T19からT20までの期間において、φTGBはハイレベルとされ、第2の転送トランジスタ35はオン状態とされる。これにより、電荷格納部32の電荷(すなわち、T12からT19までの期間に電荷格納部32において捕獲・生成されたノイズ電荷Vn2’であり、信号電荷Vs’は含んでいない。)が、電荷格納部32からFD34に転送される。その転送された状態が第4の状態である。なお、図9中の時点T19は図6中の時点T23に相当している。この第4の状態における増幅アンプ36の出力信号中のノイズ電荷Vn2’による成分をVn2とすると、この第4の状態における増幅アンプ36の第4の出力信号は、Vn2と、前記第3の出力信号Vd2と同じ成分(この成分もVd2とする。)との和Vn2+Vd2になると考えることができる。
次に、T21からT22までの期間において、各列のφCT4はハイレベルとされ、各信号保持部15の第4の入力スイッチ74はオン状態とされる。これにより、増幅アンプ36の第4の出力信号Vn2+Vd2が、第4の容量72に蓄積される。すなわち、選択行の画素から第4回目の読み出し(サンプリング)が行われ、第4の容量72に第4の出力信号Vn2+Vd2が読み出されて蓄積される。
T22からT23までの期間において、φRSTはハイレベルとされ、水平リセットスイッチ17a,17b,117a,117bがオン状態とされる。これにより、水平信号線16a,16b,116a,116bは、リセットされる。
T23からT24までの期間において、φH(1)はハイレベルとされ、1列目の出力スイッチ25,26,75,76がオン状態とされる。これにより、第1の容量21に蓄積されている増幅アンプ36の第1の出力信号Vd1が水平信号線16aに出力され、第2の容量22に蓄積されている増幅アンプ36の第2の出力信号Vs+Vn1+Vd1が水平信号線16bに出力され、第3の容量71に蓄積されている増幅アンプ36の第3の出力信号Vd2が水平信号線116aに出力され、第4の容量72に蓄積されている増幅アンプ36の第4の出力信号Vn2+Vd2が水平信号線116bに出力される。その結果、差動アンプ18から増幅アンプ36の第1の出力信号Vd1と第2の出力信号Vs+Vn1+Vd1との差分ΔS1=Vs+Vn1が得られ、差動アンプ118から増幅アンプ36の第3の出力信号Vd2と第4の出力信号Vn2+Vd2との差分ΔS2=Vn2が得られ、更に、差動アンプ119から差分ΔS1=Vs+Vn1と差分ΔS2=Vn2との差分ΔS1−ΔS2が得られる。
第1の実施の形態で説明したように、Vs=ΔS1−ΔS2・t1/t2が成立する。本実施の形態では、t1=t2に設定されている。よって、Vs=ΔS1−ΔS2となる。
したがって、差動アンプ119から、選択行の1列目の画素の画素信号として、単にVd1の成分を除去しただけでなく、電荷格納部32において捕獲・生成されたノイズ電荷Vn1’によるノイズ成分Vn1も除去した、信号Vsが得られ、この信号Vsが出力端子19からイメージセンサ101の外部へ出力される。
次いで、T24からT25までの期間においてφRSTはハイレベルとされ、さらに、T25からT26までの期間においてφH(2)はハイレベルとされ、1列目と同様に、選択行の2列目について、信号Vsが出力端子19からイメージセンサ101の外部へ出力される。
さらに、次の行が選択行され、以上説明したT7からT26までの動作と同様の動作が行われ、全ての行についてT7からT26までの動作と同様の動作が行われる。
以上の説明からわかるように、本実施の形態によっても、前記第1の実施の形態と同様の利点が得られる。
[第3の実施の形態]
前記第2の実施の形態では、ノイズ除去のための演算として、差動アンプ18,118,119を用いてΔS1−ΔS2の演算を行っているため、t1とt2とが実質的に等しい必要がある。
しかしながら、第2の実施の形態のように第1乃至第4の容量21,22,71,72を用いる場合であっても、t1とt2との関係を任意に設定し得るように第2の実施の形態を変形することが可能である。その変形例として、本発明の第3の実施の形態による固体撮像装置について説明する。
図10は、本発明の第3の実施の形態による固体撮像装置で用いられているイメージセンサ201を示す回路図である。図10において、図8中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
本実施の形態による固体撮像装置が前記第2の実施の形態による固体撮像装置と異なる所は、図8に示すイメージセンサ101に代えて図10に示すイメージセンサ201が用いられている点と、前記第1の実施の形態と同様に、イメージセンサ201の出力信号を処理する外部信号処理回路3が用いられる点のみである。ただし、後述するように、本実施の形態における外部信号処理部3の演算内容は、第1の実施の形態における外部信号処理部3の演算内容とは異なる。
イメージセンサ201では、イメージセンサ101で用いられていた差動アンプ18,118,119の代わりに、水平信号線16a,16b,116a,116bの信号をそれぞれ単に増幅して出力端子202〜205から出力させるアンプ206〜209が用いられている。図面には示していないが、イメージセンサ201の図10中の各構成要素は、同一の基板に形成されている。
本実施の形態においても、前記第2の実施の形態と同じく、垂直走査回路11及び水平走査回路12から図9に示すような駆動信号が出力されるように、制御部2、垂直走査回路11及び水平走査回路12が構成されている。
本実施の形態では、各画素ごとに、第1の容量21に蓄積されている増幅アンプ36の第1の出力信号Vd1、第2の容量22に蓄積されている増幅アンプ36の第2の出力信号Vs+Vn1+Vd1、第3の容量71に蓄積されている増幅アンプ36の第3の出力信号Vd2、及び、第4の容量72に蓄積されている増幅アンプ36の第4の出力信号Vn2+Vd2が、出力端子202〜205からそれぞれ出力される。
本実施の形態では、外部信号処理部3は、各画素ごとに、これらの信号をメモリに一旦格納し、第1の出力信号Vd1と第2の出力信号Vs+Vn1+Vd1との差分ΔS1を得るとともに、第3の出力信号Vd2と第4の出力信号Vn2+Vd2との差分ΔS2を得た上で、Vs=ΔS1−ΔS2・t1/t2の演算を行うことによって、最終的な画像信号の各画素信号を得る。
以上の説明からわかるように、本実施の形態によっても、前記第1及び第2の実施の形態と同様の利点が得られる。
[第4の実施の形態]
図11は、本発明の第4の実施の形態による固体撮像装置で用いられているイメージセンサ301を示す回路図である。図11において、図2中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
本実施の形態による固体撮像装置が前記第1の実施の形態による固体撮像装置と異なる所は、以下に説明する点である。
本実施の形態では、図2に示すイメージセンサ1に代えて図11に示すイメージセンサ301が用いられ、ノイズ除去のための演算を行うための全ての要素がイメージセンサ301に搭載され、ノイズ除去のための演算を行う外部信号処理部3は用いられない。図面には示していないが、イメージセンサ301の図11中の各構成要素は、同一の基板に形成されている。また、本実施の形態では、垂直走査回路11及び水平走査回路12から図12に示すような駆動信号が出力されるように、制御部2、垂直走査回路11及び水平走査回路12が構成されている。
イメージセンサ301では、水平信号線316a、この水平信号線316aをリセットする水平リセットスイッチ317a、並びに、それぞれ差分手段をなす差動アンプ318,319が、追加されている。差動アンプ319の出力部は出力端子19に接続され、差動アンプ319の2つの入力部には差動アンプ18,318の出力部が接続されている。差動アンプ318の2つの入力部は、水平信号線16b,316aにそれぞれ接続されている。水平リセットスイッチ317aは、接地と水平信号線316aとの間を導通・遮断する。水平リセットスイッチ317aのゲートは、水平リセットスイッチ17a,17bと共に共通して接続されて水平走査回路12から同時に駆動信号φRSTが供給される。
また、イメージセンサ301では、各信号保持部15において、第3の容量81と、第3の容量81の一端と垂直信号線13との間を導通・遮断する第3の入力スイッチ83と、第3の容量81の前記一端と水平信号線316aとの間を導通・遮断する第3の出力スイッチ85とが、追加されている。
第3の容量81の他端は、接地されている。第3の入力スイッチ83のゲートは、個別に水平走査回路12に接続され、水平走査回路12から駆動信号φCT3が供給される。第3の出力スイッチ85のゲートは、第1及び第2の出力スイッチ25,26のゲートと共に共通に接続されて水平走査回路12から同時に駆動信号φHが供給される。なお、本実施の形態では、各信号保持部15に供給される駆動信号φCT3は互いに常に同じであるので、各第3の入力スイッチ83のゲートは共通に接続してもよい。
なお、本実施の形態において追加されたスイッチも、他のスイッチと同じく、すべてNMOSトランジスタで構成されている。
図12は、本実施の形態において、制御部2による制御下で、垂直走査回路11及び水平走査回路12が出力する駆動信号を示すタイミングチャートである。
本実施の形態では、まず、T1からT2までの期間において、すべての行のφFDR、φTGA、φTGBは、ハイレベルとされる。これにより、全画素のFDリセットトランジスタ37、第1の転送トランジスタ33、第2の転送トランジスタ35はオン状態とされ、埋め込みフォトダイオード31、電荷格納部32及びFD34は、リセットされる。そして、これらのトランジスタ37,33,35がオフ状態となるT2の時点から埋め込みフォトダイオード31の露光が開始される。
露光を終了する時点(T5)の直前であるT3からT4までの期間において、すべての行のφFDR、φTGBはハイレベルとされる。これにより、全画素のFDリセットトランジスタ37及び第2の転送トランジスタ35はオン状態とされ、電荷格納部32及びFD34は、再度リセットされる。このため、T2からT3までの期間に発生し電荷格納部32に捕獲されている不要な電荷は、リセットされる。なお、この期間では、φTGAはローのままであり、埋め込みフォトダイオード31の露光は持続されている。
T5からT6までの期間において、すべての行のφTGAはハイレベルとされる。これにより、全画素の第1の転送トランジスタ33は、オン状態とされる。そして、全画素の埋め込みフォトダイオード31で生成され蓄積されている入射光による信号電荷Vs’は、電荷格納部32に転送されてそこに蓄積される。この動作により、全画素同時タイミングによる露光(全画素同時の電子シャッタ動作)が可能となる。なお、T2からT5までの期間が露光期間である。
なお、電荷格納部32には、T4の時点から、信号電荷Vs’に対して電荷格納部32において重畳されることになる不要電荷(ノイズ電荷)が、電荷格納部32において捕獲・生成されていく。
これより後の期間の説明は、選択行の駆動に関するものである。なお、非選択行では、φSがローのままであり選択トランジスタ38はオフ状態のままである。
T7からT18までの期間において、φSはハイレベルとされ、選択行における選択トランジスタ38はオン状態とされる。これによって、選択行の画素アンプ36は、垂直信号線13と電気的に接続される。
T7からT8までの期間において、φFDRはハイレベルとされる。これにより、選択行のFDリセットトランジスタ37はオン状態とされ、FD34はリセットされる。
次いで、T9からT10までの期間において、各列のφCT1はハイレベルとされる。これにより、各信号保持部15の第1の入力スイッチ23はオン状態とされ、FD34がリセットされた第1の状態における画素アンプ36の第1の出力信号Vd1が、第1の容量21に蓄積される。すなわち、選択行の画素から第1回目の読み出し(サンプリング)が行われ、第1の容量21に第1の出力信号Vd1が読み出されて蓄積される。
T11からT12までの期間において、φTGBはハイレベルとされ、第2の転送トランジスタ35はオン状態とされる。これにより、電荷格納部32の電荷(すなわち、埋め込みフォトダイオード31から電荷格納部32に転送された入射光による信号電荷Vs’と、T4からT11までの期間に電荷格納部32において捕獲・生成されたノイズ電荷Vn1’との、合計電荷Vs’+Vn1’)が、電荷格納部32からFD34に転送される。その転送された状態を第2の状態と呼ぶ。この第2の状態における増幅アンプ36の出力信号中の信号電荷Vs’による成分をVsとし、この第2の状態における増幅アンプ36の出力信号中のノイズ電荷Vn1’による成分をVn1とすると、この第2の状態における増幅アンプ36の第2の出力信号は、Vsと、Vn1と、前記第1の出力信号Vd1と同じ成分(この成分もVd1とする。)との和Vs+Vn1+Vd1になると考えることができる。
T4からT11までの期間は、信号電荷Vs’に重畳されるノイズ電荷Vn1’が電荷格納部32において捕獲・生成される期間であり、その長さをt1とする。この期間は、前記第2の状態においてFD34に転送されている電荷が、電荷格納部32からFD34への転送を開始した時点T11で終了する期間であって、当該時点T11の直前に電荷格納部32のリセットが終了した時点T4から開始する期間である。
次に、T13からT14までの期間において、各列のφCT2はハイレベルとされ、各信号保持部15の第2の入力スイッチ24はオン状態とされる。これにより、増幅アンプ36の第2の出力信号Vs+Vn1+Vd1が、第2の容量22に蓄積される。すなわち、選択行の画素から第2回目の読み出し(サンプリング)が行われ、第2の容量22に第2の出力信号Vs+Vn1+Vd1が読み出されて蓄積される。
なお、ここまでの動作は、基本的に第1の実施の形態と同様である。
T15からT16までの期間において、φTGBはハイレベルとされ、第2の転送トランジスタ35はオン状態とされる。これにより、電荷格納部32の電荷(すなわち、T12からT15までの期間に電荷格納部32において捕獲・生成されたノイズ電荷Vn3’であり、信号電荷Vs’は含んでいない。)が、電荷格納部32からFD34に転送される。その転送された状態を第3の状態と呼ぶ。T8以降はφFDRがローレベルのままでFD34がリセットされていないので、この第3の状態は、前記第2の状態においてFD34に転送されていた電荷Vs’+Vn1’に加えて、新たにノイズ電荷Vn3’が転送された状態である。したがって、この第3の状態では、FD34の電荷は、Vs’+Vn1’+Vn3’となる。この第3の状態における増幅アンプ36の出力信号中の信号電荷Vs’による成分をVsとし、この第3の状態における増幅アンプ36の出力信号中のノイズ電荷Vn1’による成分をVn1とし、この第3の状態における増幅アンプ36の出力信号中のノイズ電荷Vn3’による成分をVn3とすると、この第3の状態における増幅アンプ36の第3の出力信号は、Vsと、Vn1と、Vn3と、前記第1の出力信号Vd1と同じ成分(この成分もVd1とする。)との和Vs+Vn1+Vn3+Vd1になると考えることができる。
T12からT15までの期間は、前述したノイズ電荷Vn1’を見積もるためのノイズ電荷Vn3’が電荷格納部32において捕獲・生成される期間であり、その長さをt3とする。この期間は、前記第2の状態においてFD34に転送されている電荷が、電荷格納部32からFD34への転送を終了した時点T12から開始する期間であって、前記第3の状態においてFD34に転送されている前記新たなノイズ電荷Vn3’が、電荷格納部32からFD34への転送を開始した時点T15で終了する期間である。
T12からT15までの期間においても、T4からT11までの期間と同じように電荷格納部3においてノイズ電荷が捕獲・生成されるものとみなすことができるので、Vn3’=Vn1’・t3/t1が成立し、Vn3=Vn1・t3/t1が成立するもの考えられる。
次に、T17からT18までの期間において、各列のφCT3はハイレベルとされ、各信号保持部15の第3の入力スイッチ83はオン状態とされる。これにより、増幅アンプ36の第3の出力信号Vs+Vn1+Vn3+Vd1が、第3の容量81に蓄積される。すなわち、選択行の画素から第3回目の読み出し(サンプリング)が行われ、第3の容量81に第3の出力信号Vs+Vn1+Vn3+Vd1が読み出されて蓄積される。
その後、T19からT20までの期間において、φRSTはハイレベルとされ、水平リセットスイッチ17a,17b,317aがオン状態とされる。これにより、水平信号線16a,16b,316aは、リセットされる。
T20からT21までの期間において、φH(1)はハイレベルとされ、1列目の出力スイッチ25,26,85がオン状態とされる。これにより、第1の容量21に蓄積されている増幅アンプ36の第1の出力信号Vd1が水平信号線16aに出力され、第2の容量22に蓄積されている増幅アンプ36の第2の出力信号Vs+Vn1+Vd1が水平信号線16bに出力され、第3の容量81に蓄積されている増幅アンプ36の第3の出力信号Vs+Vn1+Vn3+Vd1に出力される。その結果、差動アンプ18から増幅アンプ36の第1の出力信号Vd1と第2の出力信号Vs+Vn1+Vd1との差分ΔS1=Vs+Vn1が得られ、差動アンプ318から増幅アンプ36の第2の出力信号Vs+Vn1+Vd1と第3の出力信号Vs+Vn1+Vn3+Vd1との差分ΔS3=Vn3が得られ、更に、差動アンプ319から差分ΔS1=Vs+Vn1と差分ΔS3=Vn3との差分ΔS1−ΔS3が得られる。
このように、ΔS1=Vs+Vn1、ΔS3=Vn3である。そして、先の説明からわかるように、Vn3=Vn1・t3/t1が成立するものと考えることができる。したがって、これらの関係から、Vs=ΔS1−ΔS3・t1/t3が成立する。本実施の形態では、t1=t3に設定されている。よって、Vs=ΔS1−ΔS3となる。
したがって、差動アンプ319から、選択行の1列目の画素の画素信号として、単にVd1の成分を除去しただけでなく、電荷格納部32において捕獲・生成されたノイズ電荷Vn1’によるノイズ成分Vn1も除去した、信号Vsが得られ、この信号Vsが出力端子19からイメージセンサ301の外部へ出力される。
次いで、T21からT22までの期間においてφRSTはハイレベルとされ、さらに、T22からT23までの期間においてφH(2)はハイレベルとされ、1列目と同様に、選択行の2列目について、信号Vsが出力端子19からイメージセンサ301の外部へ出力される。
さらに、次の行が選択行され、以上説明したT7からT23までの動作と同様の動作が行われ、全ての行についてT7からT23までの動作と同様の動作が行われる。
以上の説明からわかるように、本実施の形態によっても、前記第1の実施の形態と同様の利点が得られる。
[第5の実施の形態]
前記第4の実施の形態では、ノイズ除去のための演算として、差動アンプ18,318,319を用いてΔS1−ΔS3の演算を行っているため、t1とt3とが実質的に等しい必要がある。
しかしながら、第4の実施の形態のように第1乃至第3の容量21,22,81を用いる場合であっても、t1とt3との関係を任意に設定し得るように第4の実施の形態を変形することが可能である。その変形例として、本発明の第5の実施の形態による固体撮像装置について説明する。
図13は、本発明の第5の実施の形態による固体撮像装置で用いられているイメージセンサ401を示す回路図である。図13において、図11中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
本実施の形態による固体撮像装置が前記第4の実施の形態による固体撮像装置と異なる所は、図11に示すイメージセンサ301に代えて図13に示すイメージセンサ401が用いられている点と、前記第1の実施の形態と同様に、イメージセンサ401の出力信号を処理する外部信号処理回路3が用いられる点のみである。ただし、後述するように、本実施の形態における外部信号処理部3の演算内容は、第1の実施の形態における外部信号処理部3の演算内容とは異なる。
イメージセンサ401では、イメージセンサ301で用いられていた差動アンプ18,118,119の代わりに、水平信号線16a,16b,316aの信号をそれぞれ単に増幅して出力端子402〜404から出力させるアンプ405〜407が用いられている。図面には示していないが、イメージセンサ401の図13中の各構成要素は、同一の基板に形成されている。
本実施の形態においても、前記第4の実施の形態と同じく、垂直走査回路11及び水平走査回路12から図12に示すような駆動信号が出力されるように、制御部2、垂直走査回路11及び水平走査回路12が構成されている。
本実施の形態では、各画素ごとに、第1の容量21に蓄積されている増幅アンプ36の第1の出力信号Vd1、第2の容量22に蓄積されている増幅アンプ36の第2の出力信号Vs+Vn1+Vd1、及び、第3の容量81に蓄積されている増幅アンプ36の第3の出力信号Vs+Vn1+Vn3+Vd1が、出力端子402〜404からそれぞれ出力される。
本実施の形態では、外部信号処理部3は、各画素ごとに、これらの信号をメモリに一旦格納し、第1の出力信号Vd1と第2の出力信号Vs+Vn1+Vd1との差分ΔS1を得るとともに、第2の出力信号Vs+Vn1+Vd1と第3の出力信号Vs+Vn1+Vn3+Vd1との差分ΔS3を得た上で、Vs=ΔS1−ΔS3・t1/t3の演算を行うことによって、最終的な画像信号の各画素信号を得る。
以上の説明からわかるように、本実施の形態によっても、前記第1及び第4の実施の形態と同様の利点が得られる。
以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。
例えば、本発明は、特許文献1,2に開示されているような増幅部に接合型電界効果トランジスタを用いた固体撮像装置にも、適用することができる。