JP2007334856A - 不揮発性ストレージ装置及びその制御方法 - Google Patents
不揮発性ストレージ装置及びその制御方法 Download PDFInfo
- Publication number
- JP2007334856A JP2007334856A JP2006296741A JP2006296741A JP2007334856A JP 2007334856 A JP2007334856 A JP 2007334856A JP 2006296741 A JP2006296741 A JP 2006296741A JP 2006296741 A JP2006296741 A JP 2006296741A JP 2007334856 A JP2007334856 A JP 2007334856A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- storage device
- signal
- memory unit
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【課題】 メモリユニット自体の識別コードで制御信号を発生し、電源管理ユニットが制御信号及び外部電圧の電圧レベルに基づいて外部電圧の電圧レベルを調整し、メモリユニットに必要である電圧レベルに合わせることにより、異なる仕様のメモリユニットを支援できる不揮発性ストレージ装置及びその制御方法の提供。
【解決手段】メモリユニット自体の識別コードで制御信号を発生し、電源管理ユニット内での電源制御及びスイッチング回路が制御信号及び外部電圧の電圧レベルに基づいて第2の昇圧回路を制御し外部電圧の電圧レベルを上昇させ、または、第2の恒圧回路を制御し外部電圧の電圧レベルを定圧または電圧降下させ、メモリユニットの動作に必要である電圧レベルに合わせ、こうして異なる仕様のメモリユニットを支援できるようになる不揮発性ストレージ装置及びその制御方法。
【選択図】図3
【解決手段】メモリユニット自体の識別コードで制御信号を発生し、電源管理ユニット内での電源制御及びスイッチング回路が制御信号及び外部電圧の電圧レベルに基づいて第2の昇圧回路を制御し外部電圧の電圧レベルを上昇させ、または、第2の恒圧回路を制御し外部電圧の電圧レベルを定圧または電圧降下させ、メモリユニットの動作に必要である電圧レベルに合わせ、こうして異なる仕様のメモリユニットを支援できるようになる不揮発性ストレージ装置及びその制御方法。
【選択図】図3
Description
本発明は、ストレージ装置に係り、特に不揮発性ストレージ装置及びその制御方法に関する。
体積が益々コンパクト化される傾向にある不揮発性メモリストレージ装置(non−volatile memory storage apparatus)、例えば「メモリカード(memory card)」は、その応用が広まっているとともに、携帯式装置(portable device)に普及されるようになっている。携帯式装置、例えば、「携帯電話」(mobile phone)への応用に合せるため、これらのメモリストレージ装置が益々軽薄短小化されている。これにより、不揮発性メモリストレージ装置の電力消費量が低下され、製品体積を小さくし、電池使用時間を長くするという使用者の望みが満足される。そのため、新しく市場に出される製品はこれらのメモリストレージ装置の電源供給電圧を調整する機能を有するだけでなく、インターフェース信号レベル(interface supply voltage)を調整する機能もある。
図1は、従来技術の電源管理ユニットの機能のブロック図である。電源管理ユニット110は、電圧センサ114内固有の検出電圧に基づいて、昇圧回路112が昇圧、または恒圧回路111が恒圧または圧力降下するように制御し、メモリユニット(図に示さず)が電源管理ユニットの動作のために与えられる。この検出電圧は、メモリユニットの最小使用電圧より高く、その自己の使用電圧VDDより低い。メモリユニットごとには、ともにその特有な使用電圧領域があるため、電源管理ユニット110が固有の検出電圧のみに基づいて外部電圧VEXTを調整でき、且つ、不揮発性メモリストレージ装置内に異なる仕様のメモリユニットを用いるとき、電源管理ユニット110は、異なる仕様のメモリユニットを支援できないため、不揮発性メモリストレージ装置の応用範囲が限られることになる。
本発明は、不揮発性ストレージ装置及びその制御方法であって、メモリユニット自体の識別コードで制御信号を発生し、電源管理ユニットが制御信号及び外部電圧の電圧レベルに基づいて外部電圧の電圧レベルを調整し、メモリユニットに必要である電圧レベルに合わせ、こうして異なる仕様のメモリユニットを支援できるようになる。
本発明は、外部電圧を受けるとともに、制御信号に基づいて外部電圧を調整した後に第1の使用電圧及び第2の使用電圧を出力する電源管理ユニットと、前記電源管理ユニットに接続され、第2の使用電圧を受けデジタル情報のストレージに与えるメモリユニットと、前記電源管理ユニット、メモリユニット及びアプリケーション装置に接続され、第1の使用電圧を受け内部機能を起動させ、外部電圧を受けて外部電圧の電圧レベルに合わせるよう、アプリケーション装置との間で伝送した外部信号の電圧レベルを調整し、並びに、第2の使用電圧を受けて第2の使用電圧の電圧レベルに合わせるよう、メモリユニットとの間で伝送した内部信号の電圧レベルを調整する制御ユニットと、を含み、前記制御ユニットは、メモリユニット内の識別コードに基づいて、第2の使用電圧をメモリユニットの需要に合わせるよう、前記制御信号を与えることを特徴とする不揮発性ストレージ装置を提供する。
図2は、本発明に係る不揮発性ストレージ装置を示すブロック図である。不揮発性ストレージ装置(non−volatile storage apparatus)20は、ストレージコントローラ(storage controller)21及びメモリユニット(memory unit)22を含む。ストレージコントローラ21は、不揮発性ストレージ装置20の外部のアプリケーション装置(application device)10に接続され、アプリケーション装置10から不揮発性ストレージ装置20に与えて動作するための外部電圧(external voltage)Vsを受け、並びに不揮発性ストレージ装置20とアプリケーション装置10との間でデジタル情報を伝送するものとする。メモリユニット22は、ストレージコントローラ21に接続され、アプリケーション装置10が入力するデジタル情報をストレージするため、メモリユニット22は不揮発性メモリユニットで良い、即ち、少なくとも一つの不揮発性メモリを含む。外部電圧Vsは、不揮発性ストレージ装置20の電源供給電圧である。
ストレージコントローラ21は、電源管理ユニット(power management unit)210及び制御ユニット(control unit)220を含む。電源管理ユニット210は、アプリケーション装置10とメモリユニット22との間に接続され、メモリユニット22の仕様と制御ユニット220が供給する制御信号Vcに基づいて、受けた外部電圧Vsをメモリユニット22の動作に必要である電圧レベル、即ち第2の使用電圧VOP2に合せるように調整する。また、電源管理ユニット210が外部電圧Vsを定圧(regulate)した後、制御ユニット220に与え、制御ユニット220の動作に必要な電圧、即ち第1の使用電圧VOP1に維持する。
制御ユニット220は、システムインターフェース(system interface)221と、データ処理装置(processing device)222とメモリインターフェース(memory interface)223とを含む。システムインターフェース221は、アプリケーション装置10に接続され、メモリインターフェース223がメモリユニット22に接続され、データ処理装置222がシステムインターフェース221及びメモリインターフェース223に接続される。データ処理装置222は、制御ユニット220内の制御プログラムに基づいて、メモリユニット22とアプリケーション装置10との間のデータ変換を処理する。
第2の使用電圧VOP2が外部電圧Vsと異なる可能性があるため、メモリユニット22とメモリインターフェース223との間で伝送する内部信号の電圧レベルVINTが、アプリケーション装置10とシステムインターフェース221との間で伝送する外部信号の電圧レベルVEXTより大きくされる。外部信号と内部信号が伝送される間も、メモリユニット22とアプリケーション装置10が、それぞれ内部信号の電圧レベルVINT及び外部信号の電圧レベルVEXTを正確かつ安定的に識別できるようにするため、制御ユニット220の内部には、両方のインターフェース(システムインターフェース221及びメモリインターフェース223)の基準電圧を独立に分けなければならない。即ち、システムインターフェース221は、外部信号の電圧レベルVEXTを外部電圧Vsの電圧レベルに合わせるように、アプリケーション装置10が与える外部電圧Vsに基づいて外部基準電圧VERとしなければならなく、メモリインターフェース223は、内部信号の電圧レベルVINTを第2の使用電圧VOP2の電圧レベルに合わせるように、第2の使用電圧VOP2に基づいて内部基準電圧VIRとしなければならない。
また、本発明のメモリユニット22は、ともに異なる仕様または情報を含むため、メモリユニット22のそれぞれは、独特な識別コードを有する。本発明の実施例によると、メモリユニット22を変更し、異なる不揮発性ストレージ装置20に応用されても、不揮発性ストレージ装置20の安定な動作が確保できる。
図3は、本発明に係る電源管理ユニットを示すブロック図である。電源管理ユニット210は、第1の恒圧回路211と、第2の昇圧回路212と、第2の恒圧回路213と、電圧検出回路214と、電源制御及びスイッチング回路215とを含む。
第1の恒圧回路211は、アプリケーション装置10に接続され、アプリケーション装置10が与える外部電圧Vsを受け、外部電圧Vsの電圧レベルをより安定または降下させるとともに、制御ユニット220の動作に必要である第1の使用電圧VOP1を供給する。第2の恒圧回路213は、アプリケーション装置10に接続され、電源制御及びスイッチング回路215の制御によって、アプリケーション装置10が与える外部電圧Vsを受けるか否かを決定し、且つ外部電圧Vsの電圧レベルを安定または降下させ、メモリユニット22の操作及び制御ユニット220が内部信号の電圧レベルVINTを調整するための第2の使用電圧VOP2を発生する。
第2の昇圧回路212は、アプリケーション装置10に接続され、電源制御及びスイッチング回路215の制御によって、アプリケーション装置10が与える外部電圧Vsを受けるか否かを決定し、且つ外部電圧Vsの電圧レベルを上昇させ、メモリユニット22の動作及び制御ユニット220が内部信号の電圧レベルVINTを調整するための第2の使用電圧VOP2を発生する。
電圧検出回路214は、アプリケーション装置10に接続され、アプリケーション装置10が与える外部電圧Vsの電圧レベルを検出するとともに、検出信号を発生し電源制御の基準として電源制御及びスイッチング回路215に与える。
電源制御及びスイッチング回路215は、制御ユニット220およびメモリユニット22に接続され、制御ユニット220が入力した制御信号Vc及び電圧検出回路214が入力した検出信号に基づいて、出力する第2の使用電圧VOP2が第2の昇圧回路212から与えられるか、もしくは第2の恒圧回路213から与えられるか否かを決定し、且つ、電源管理ユニット210が受けた外部電圧Vsが昇圧、恒圧または電圧降下を決定する。
図4は、本発明に係るメモリユニットを識別し第2の使用電圧を調整するフローチャートである。アプリケーション装置10に接続された不揮発性ストレージ装置20が起動されると、アプリケーション装置10が、外部電圧Vsを供給し始める(ステップS310)。
この際に、電源管理ユニット210においての第1の恒圧回路211は、アプリケーション装置10が与える外部電圧Vsを受けるとともに、外部電圧Vsを制御ユニット220の動作に必要である第1の使用電圧VOP1に調整し、制御ユニット220が第1の使用電圧VOP1によりその内部の動作をし、例えば、アプリケーション装置10とメモリユニット22の間のデータ変換を処理や、内部信号及び外部信号の電圧レベルVINT及びVEXTをそれぞれ調整し、第2の使用電圧VOP2と外部電圧Vsの電圧レベルなどに適合させる(ステップS320)。
電源管理ユニット210が、制御ユニット220の動作に必要である第1の使用電圧VOP1を与えると、制御ユニット220は、先に制御信号Vcを電源管理ユニット210内の電源制御及びスイッチング回路215に出力し、電源制御及びスイッチング回路215が制御信号Vc及び検出信号に基づいて、第2の恒圧回路213により外部電圧Vsを不揮発性ストレージ装置20が支援する最小の第2の使用電圧VOP2に調整し、メモリユニット22に与える(ステップS330)。
メモリユニット22が最小の第2の使用電圧VOP2をメモリユニット22に与えると、制御ユニット220は、その内部のメモリインターフェース223を駆動し、メモリユニット22内にストレージしている識別コードを読み取りできる(ステップS340)。そこで、本発明のメモリユニット22は、ともに異なる仕様または情報を含むため、メモリユニット22ごと内には、ともに独特な識別コードを含む。
メモリインターフェース223がメモリユニット22内から識別コードを受取ると、制御ユニット220は、さらにこの受取した識別コードが正確に識別できるか否かを判断し、即ち、このメモリユニット22のメーカ及び製品規格などの情報を識別できると、この時の第2の使用電圧VOP2がメモリユニット22を成功裏に駆動できることを表し、このメモリユニット22のメーカ及び製品仕様などの情報を識別できず、メモリユニット22が乱数を読取ると、この時の第2の使用電圧VOP2がメモリユニット22を成功裏に駆動できないことを表す(ステップS350)。
ステップS350によって、制御ユニット220がメモリユニット22内の識別コードを識別できないと、さらにこの時の第2の使用電圧VOP2が不揮発性ストレージ装置20が支援できる第2の使用電圧VOP2の最大値に達するか否かを判断する(ステップS352)。
ステップS352によって、この時の第2の使用電圧VOP2が不揮発性ストレージ装置20が支援できる第2の使用電圧VOP2の最大値に尚達しない時に、このメモリユニット22の仕様が、不揮発性ストレージ装置20が支援する範囲内にあることを表す。そのため、制御ユニット220がこの識別情報に基づいて、新しい制御信号Vcを電源管理ユニット210内の電源制御及びスイッチング回路215までに発生し、電源制御及びスイッチング回路215が、検出信号及び新しい制御信号Vcに基づいて第2の昇圧回路212を制御し、外部電圧Vsの電圧レベルを上昇させ、第2の使用電圧VOP2を更新させ、メモリインターフェース223が正しい識別コードを試して受け取って行くようになる(ステップS354)。
ステップS352によって、この時の第2の使用電圧VOP2が不揮発性ストレージ装置20が支援できる第2の使用電圧VOP2の最大値に達した時に、このメモリユニット22の仕様が、不揮発性ストレージ装置20が支援する範囲内にないことを表す。そのため、制御ユニット220が識別コード検出プログラムを終了させ、且つ、電源管理ユニット210が、メモリユニットの動作に必要な電圧を与えるよう、最適な第2の使用電圧VOP2を正確に設定できない(ステップS380)。
ステップS350によって、制御ユニット220がメモリユニット22内の識別コードを正確に識別できると、このメモリユニット22の仕様が、不揮発性ストレージ装置20が支援する範囲内にあることを表す。制御ユニット220がこの識別情報に基づいて、新しい制御信号Vcを電源制御及びスイッチング回路215までに発生し、第2の昇圧回路212または第2の恒圧回路213を制御し外部電圧Vsを調整し、メモリユニット22の動作に必要な電圧を与えるよう、最適な第2の使用電圧VOP2を発生させる(ステップS360)。
即ち、外部電圧Vsが、メモリユニット22の動作に必要な電圧第2の使用電圧VOP2より小さいと、電源制御及びスイッチング回路215は、第2の昇圧回路212を制御し、第2の使用電圧VOP2の電圧レベルを上昇させ、メモリユニット22の動作に必要な電圧に適合させる。外部電圧Vsがメモリユニット22の動作に必要である第2の使用電圧VOP2に適合すると、電源制御及びスイッチング回路215は、第2の恒圧回路213を制御し恒圧させる。外部電圧Vsが、メモリユニット22の動作に必要である第2の使用電圧VOP2より大きいと、電源制御及びスイッチング回路215は、第2の恒圧回路213を制御し、第2の使用電圧VOP2の電圧レベルを降下させ、メモリユニット22の動作に必要な電圧に適合させる。
第2の使用電圧VOP2がメモリユニット22の動作に必要な電圧に適合したとき、第2の使用電圧VOP2の設定が既に完了したことを表し、制御ユニット220が識別コード検出プログラムを終了できる(ステップS370)。
このようにして、メモリユニット22を外部電圧Vsがメモリユニット22から外れる操作範囲においても安定に動作でき、かつ、不揮発性ストレージ装置20内に異なる仕様のメモリユニット22を採用しても正常な働きを保持できる。
本発明が提供する利点は、メモリユニットから外れる操作範囲においても、外部電圧がメモリユニットを安定に動作でき、かつ、不揮発性ストレージ装置が多数の異なる仕様のメモリユニットを支援できることである。
本発明が提供する他の一つの利点は、異なる仕様ごとのメモリユニット内の識別コードで、メモリユニットの動作に必要な電圧を与えるよう、第2の使用電圧を調整することである。
本発明が提供する他の一つの利点は、電源管理ユニットがメモリユニット内の識別コードに対応する制御信号、及び外部電圧に対応する検出信号に基づいて、メモリユニットの動作に必要な電圧を与えるよう、外部電圧を昇圧、定圧または電圧降下するよう決定することである。
しかし、前記の説明は、単に本発明の好ましい具体的な実施例の詳細説明及び図面に過ぎなく、本発明の特許請求の範囲を限定するものではなく、いずれの当該分野における通常の知識を有する専門家が本発明の分野の中で、適当に変更や修飾などを実施できるが、それらの実施形態が本発明の主張範囲内に含まれるべきことは言うまでもないことである。
10 アプリケーション装置
20 不揮発性ストレージ装置
21 ストレージコントローラ
22 メモリユニット
110、210 電源管理ユニット
114 電圧センサ
112 昇圧回路
111 恒圧回路
211 第1の恒圧回路
212 第2の昇圧回路
213 第2の恒圧回路
214 電圧検出回路
215 電源制御及びスイッチング回路
220 制御ユニット
221 システムインターフェース
222 データ処理装置
223 メモリインターフェース
VOP1 第1の使用電圧
VOP2 第2の使用電圧
Vs 外部電圧
Vc 制御信号
20 不揮発性ストレージ装置
21 ストレージコントローラ
22 メモリユニット
110、210 電源管理ユニット
114 電圧センサ
112 昇圧回路
111 恒圧回路
211 第1の恒圧回路
212 第2の昇圧回路
213 第2の恒圧回路
214 電圧検出回路
215 電源制御及びスイッチング回路
220 制御ユニット
221 システムインターフェース
222 データ処理装置
223 メモリインターフェース
VOP1 第1の使用電圧
VOP2 第2の使用電圧
Vs 外部電圧
Vc 制御信号
Claims (22)
- アプリケーション装置が出力した外部電圧を受けるとともに、制御信号に基づいて外部電圧を調整した後に第1の使用電圧及び第2の使用電圧を出力する電源管理ユニットと、
前記電源管理ユニットに接続され、第2の使用電圧を受けデジタル情報のストレージに与えるメモリユニットと、
前記電源管理ユニット及び前記メモリユニットに接続され、第1の使用電圧を受け内部機能を起動させ、外部電圧を受けてアプリケーション装置との間で伝送した外部信号の電圧レベルを調整し、第2の使用電圧を受けて前記メモリユニットとの間で伝送した内部信号の電圧レベルを調整する制御ユニットと、を含み、
前記制御ユニットは、前記メモリユニット内の識別コードに基づいて、第2の使用電圧を前記メモリユニットの需要に合わせるよう、前記制御信号を与えることを特徴とする不揮発性ストレージ装置。 - 前記制御ユニットは、システムインターフェース及びメモリインターフェースを含むことを特徴とする請求項1記載の不揮発性ストレージ装置。
- 前記システムインターフェースは、アプリケーション装置に接続され、外部基準電圧として外部電圧を受けるとともに、外部信号の電圧レベルを外部電圧の電圧レベルに合わせることを特徴とする請求項2記載の不揮発性ストレージ装置。
- 前記メモリインターフェースは、前記メモリユニットに接続され、内部基準電圧として第2の使用電圧を受けるとともに、内部信号の電圧レベルを第2の使用電圧の電圧レベルに合わせることを特徴とする請求項2記載の不揮発性ストレージ装置。
- 前記制御ユニットは、さらに、制御プログラムに基づいて前記メモリユニットと前記アプリケーション装置との間のデータ変換を処理するデータ処理装置を含むことを特徴とする請求項2記載の不揮発性ストレージ装置。
- 前記電源管理ユニットは、さらに、
制御信号及び検出信号に基づいて、前記第2の使用電圧の電圧レベルを決定する電源制御及びスイッチング回路と、
外部電圧を前記制御ユニットの動作に必要である第1の使用電圧に調整する一方の恒圧回路と、前記電源制御及びスイッチング回路の制御によって、前記外部電圧を前記メモリユニットに必要である第2の使用電圧に調整する他方の恒圧回路とを有する二つの恒圧回路と、
前記電源制御及びスイッチング回路の制御によって、前記外部電圧を前記メモリユニットに必要である電圧レベルまでに昇圧させる昇圧回路と、
前記電源制御及びスイッチング回路に接続され、前記外部電圧の電圧レベルを検出し、検出信号を発生する電圧検出回路と、を含むことを特徴とする請求項1記載の不揮発性ストレージ装置。 - 前記外部電圧は前記不揮発性ストレージ装置の電源供給電圧であることを特徴とする請求項1記載の不揮発性ストレージ装置。
- 二重インターフェース信号レベルの不揮発性ストレージ装置の前記電源管理ユニットであって、
制御信号及び検出信号に基づいて、前記不揮発性ストレージ装置内の前記メモリユニットの需要に合わせるよう、前記第2の使用電圧の電圧レベルを決定する電源制御及びスイッチング回路と、
前記不揮発性ストレージ装置の電源供給電圧を前記不揮発性ストレージ装置に接続するアプリケーション装置との間に伝送する外部信号の基準電圧レベルに調整する一方の恒圧回路と、前記電源制御及びスイッチング回路の制御によって、前記電源供給電圧を前記不揮発性ストレージ装置に接続するメモリユニットとの間に伝送する内部信号の基準電圧レベルに調整する他方の恒圧回路とを有する二つの恒圧回路と、
前記電源制御及びスイッチング回路の制御によって、前記電源供給電圧を前記内部信号の基準電圧レベルに調整する昇圧回路と、
前記電源制御及びスイッチング回路に接続され、前記電源供給電圧の電圧レベルを検出し、検出信号を発生する電圧検出回路と、を含むことを特徴とする二重インターフェース信号レベルの不揮発性ストレージ装置の電源管理ユニット。 - 不揮発性ストレージ装置の外部電圧を調整し、データを演算するため、第1の使用電圧を発生し前記不揮発性ストレージ装置に与える工程と、
前記不揮発性ストレージ装置のメモリユニットのうちから識別コードを受取り、外部電圧を調整し、内部信号の電圧レベルを調整並びにデジタル情報をストレージするため、第2の使用電圧を発生し前記不揮発性ストレージ装置に与える工程と、
前記外部電圧に基づいて、前記外部電圧の電圧レベルに合わせるよう、前記不揮発性ストレージ装置から出力した前記外部信号の電圧レベルを調整する工程と、
前記第2の使用電圧に基づいて、前記第2の使用電圧の電圧レベルに合わせるよう、前記不揮発性ストレージ装置から伝送した前記内部信号の電圧レベルを調整する工程と、を含むことを特徴とする不揮発性ストレージ装置の電圧及び信号レベルを調整する制御方法。 - さらに、前記メモリユニット内から前記識別信号を受取る工程と、
前記識別信号に基づいて制御信号を発生する工程と、
前記制御信号及び検出信号に基づいて、前記外部電圧を調整し第2の使用電圧を発生する工程とを含むことを特徴とする請求項9記載の不揮発性ストレージ装置の電圧及び信号レベルを調整する制御方法。 - さらに、前記検出信号に基づいて前記外部電圧の電圧レベルを判断し、昇圧、電圧降下または定圧の動作を行うか否かを決定し、第2の使用電圧を与えることを特徴とする請求項10記載の不揮発性ストレージ装置の電圧及び信号レベルを調整する制御方法。
- 前記外部電圧が前記操作範囲より小さいと、前記外部電圧の電圧レベルを上昇させ、前記外部電圧が前記操作範囲より大きいと、前記外部電圧の電圧レベルを降下させ、前記外部電圧が前記操作範囲内にあると、前記外部電圧の電圧レベルを安定させることを特徴とする請求項11記載の不揮発性ストレージ装置の電圧及び信号レベルを調整する制御方法。
- 前記第2の使用電圧を発生する工程は、
前記メモリユニット及び制御ユニットに前記不揮発性ストレージ装置が支援する前記不揮発性ストレージ装置の最小値を与えること、
前記メモリユニット内の前記識別信号を受取ること、
前記識別信号に基づいて、前記メモリユニットの種類を正確に識別したか否かを判断し、小さい電圧から大きい電圧まで前記第2の使用電圧を調整するか否かを決定し、メモリユニットの需要に合わせること、を含むことを特徴とする請求項9記載の不揮発性ストレージ装置の電圧及び信号レベルを調整する制御方法。 - 前記メモリユニットの種類を正確に識別できないと、前記第2の使用電圧が前記メモリユニットの使用電圧に等しくないことを表し、前記第2の使用電圧の電圧レベルを調整する必要があり、前記メモリユニットの種類を正確に識別すると、前記第2の使用電圧が前記メモリユニットの使用電圧であることを表すことを特徴とする請求項13記載の不揮発性ストレージ装置の電圧及び信号レベルを調整する制御方法。
- 前記第2の使用電圧が既に前記不揮発性ストレージ装置が支援する最大値までに調整されても、前記メモリユニットの種類を識別できないと、前記不揮発性ストレージ装置が前記メモリユニットを支援しないこと表し、且つ、前記第2の使用電圧の調整を停止させることを特徴とする請求項14記載の不揮発性ストレージ装置の電圧及び信号レベルを調整する制御方法。
- 前記外部信号が、前記不揮発性ストレージ装置の制御ユニットとアプリケーション装置との間に伝送され、前記内部信号が、前記制御ユニットとメモリユニットとの間に伝送され、且つ、前記外部信号と前記内部信号が、それぞれ個別に調整されることを特徴とする請求項9記載の不揮発性ストレージ装置の電圧及び信号レベルを調整する制御方法。
- 前記外部信号が、前記制御ユニットのシステムインターフェースとアプリケーション装置との間に伝送され、且つ、前記システムインターフェースにより調整され、前記内部信号が、前記制御ユニットのメモリインターフェースとメモリユニットとの間に伝送され、且つ、前記メモリインターフェースにより調整されることを特徴とする請求項16記載の不揮発性ストレージ装置の電圧及び信号レベルを調整する制御方法。
- メモリユニット内から識別信号を受取る工程と、
前記識別信号に基づいて制御信号を発生する工程と、
前記制御信号及び検出信号に基づいて、前記不揮発性ストレージ装置が支援する第2の使用電圧の最小値を前記メモリユニット及び制御ユニットに与える工程と、
前記メモリユニットの種類を正確に識別したか否かによって、前記外部電圧を調整し第2の使用電圧を前記メモリユニットの需要に適合させる工程とを含むことを特徴とする不揮発性ストレージ装置の電圧及び信号レベルを調整する制御方法。 - 前記メモリユニットの種類を正確に識別できないと、前記第2の使用電圧が前記メモリユニットの使用電圧と等しくないことを表し、前記第2の使用電圧の電圧レベルを調整する必要があり、前記メモリユニットの種類を正確に識別すると、前記第2の使用電圧が前記メモリユニットの使用電圧であることを表すことを特徴とする請求項18記載の不揮発性ストレージ装置の電圧及び信号レベルを調整する制御方法。
- 前記第2の使用電圧が既に前記不揮発性ストレージ装置が支援する最大値までに調整されても、前記メモリユニットの種類を識別できないと、前記不揮発性ストレージ装置が前記メモリユニットを支援しないことを表し、且つ、前記第2の使用電圧の調整を停止させることを特徴とする請求項19記載の不揮発性ストレージ装置の電圧及び信号レベルを調整する制御方法。
- さらに、前記検出信号に基づいて前記外部電圧が前記メモリユニットの操作範囲に符合するか否かを判断し、昇圧、電圧降下または定圧の動作を行うか否かを決定して、前記第2の使用電圧を与えることを特徴とする請求項18記載の不揮発性ストレージ装置の電圧及び信号レベルを調整する制御方法。
- 前記外部信号が操作範囲より小さいと、前記外部電圧の電圧レベルを上昇させ、前記外部電圧が前記操作範囲より大きいと、前記外部電圧の電圧レベルを降下させ、前記外部電圧が前記操作範囲内にあると、前記外部電圧の電圧レベルを安定させることを特徴とする請求項21記載の不揮発性ストレージ装置の電圧及び信号レベルを調整する制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095121802A TWI301276B (en) | 2006-06-16 | 2006-06-16 | Non-volatile storage apparatus and method for controlling the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007334856A true JP2007334856A (ja) | 2007-12-27 |
Family
ID=38721285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006296741A Pending JP2007334856A (ja) | 2006-06-16 | 2006-10-31 | 不揮発性ストレージ装置及びその制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7715268B2 (ja) |
JP (1) | JP2007334856A (ja) |
KR (1) | KR20070120008A (ja) |
DE (1) | DE102006044528B4 (ja) |
TW (1) | TWI301276B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9305609B2 (en) | 2008-04-30 | 2016-04-05 | Micron Technology, Inc. | System and method of command based and current limit controlled memory device power up |
TWI384608B (zh) * | 2009-04-21 | 2013-02-01 | Ememory Technology Inc | 積體電路與內嵌的控制電路 |
US8004922B2 (en) * | 2009-06-05 | 2011-08-23 | Nxp B.V. | Power island with independent power characteristics for memory and logic |
TWI529721B (zh) * | 2014-05-06 | 2016-04-11 | 群聯電子股份有限公司 | 記憶體儲存裝置、記憶體控制電路單元及電源供應方法 |
US10872640B2 (en) * | 2018-08-31 | 2020-12-22 | Micron Technology, Inc. | Capacitive voltage dividers coupled to voltage regulators |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000003424A (ja) * | 1998-04-17 | 2000-01-07 | Hitachi Ltd | メモリ内容移行制御部を備えたicカ―ド及びicカ―ドのデ―タ記憶方法 |
JP2004055012A (ja) * | 2002-07-18 | 2004-02-19 | Renesas Technology Corp | 不揮発性半導体メモリ |
JP4653960B2 (ja) * | 2003-08-07 | 2011-03-16 | ルネサスエレクトロニクス株式会社 | メモリカードおよび不揮発性メモリ混載マイコン |
JP4488800B2 (ja) * | 2004-06-14 | 2010-06-23 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP4346526B2 (ja) * | 2004-08-31 | 2009-10-21 | 株式会社東芝 | 半導体集積回路装置 |
-
2006
- 2006-06-16 TW TW095121802A patent/TWI301276B/zh active
- 2006-09-21 DE DE102006044528A patent/DE102006044528B4/de active Active
- 2006-09-21 KR KR1020060091852A patent/KR20070120008A/ko active Search and Examination
- 2006-10-31 JP JP2006296741A patent/JP2007334856A/ja active Pending
- 2006-11-01 US US11/590,891 patent/US7715268B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20070120008A (ko) | 2007-12-21 |
US20070291569A1 (en) | 2007-12-20 |
TWI301276B (en) | 2008-09-21 |
DE102006044528B4 (de) | 2008-07-03 |
DE102006044528A1 (de) | 2007-12-27 |
TW200802399A (en) | 2008-01-01 |
US7715268B2 (en) | 2010-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7596047B2 (en) | Memory card and control chip capable of supporting various voltage supplies and method of supporting voltages thereof | |
US8041056B2 (en) | Voltage supply circuit and microphone unit comprising the same | |
US7702935B2 (en) | Reporting flash memory operating voltages | |
US20040150463A1 (en) | Semiconductor device having a boosting circuit to supress current consumption | |
US8035368B2 (en) | Integrated circuit, universal serial bus on-the-go power source and methods for use therewith | |
JP5652941B2 (ja) | 広範囲電源用の昇圧回路とそれを含む電子装置及び電圧昇圧方法 | |
JPWO2006117966A1 (ja) | カード型電子装置及びホスト装置 | |
JP2007334856A (ja) | 不揮発性ストレージ装置及びその制御方法 | |
US9170637B2 (en) | Data processing device and data processing system with wide voltage range operation mode | |
JP2007257289A5 (ja) | ||
JP2011166368A (ja) | 半導体装置 | |
TW201321958A (zh) | 電腦系統的電源供應器及其供電方法 | |
US10692544B2 (en) | Methods of command based and current limit controlled memory device power up | |
CN100536029C (zh) | 非挥发性储存装置及其控制方法 | |
US6996727B1 (en) | Power supply for universal serial bus interface with programmable bus pullup resistor | |
CN109613950B (zh) | 处理电路 | |
CN106463975B (zh) | 抵消运算放大器的电压偏移 | |
US7663939B2 (en) | Voltage stabilizer memory module | |
JP2001337638A (ja) | 表示装置 | |
KR102685565B1 (ko) | 플래시 스토리지 검증 장치, 방법 및 시스템 | |
CN112394769B (zh) | 支持不同种类存储器的主机板 | |
JP2005227920A (ja) | バスパワード伝送器 | |
KR101214218B1 (ko) | 레귤레이터에 비의존적인 중앙처리장치의 스탠바이 램 구동 장치 및 그 방법 | |
US9323256B1 (en) | Power controller for an integrated boost converter powered system | |
JP2018143077A (ja) | 電子機器、制御方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090708 |