JP2007322270A - 半導体センサ及び同定方法 - Google Patents

半導体センサ及び同定方法 Download PDF

Info

Publication number
JP2007322270A
JP2007322270A JP2006153593A JP2006153593A JP2007322270A JP 2007322270 A JP2007322270 A JP 2007322270A JP 2006153593 A JP2006153593 A JP 2006153593A JP 2006153593 A JP2006153593 A JP 2006153593A JP 2007322270 A JP2007322270 A JP 2007322270A
Authority
JP
Japan
Prior art keywords
electrode
probe electrode
probe
potential
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006153593A
Other languages
English (en)
Other versions
JP5076364B2 (ja
Inventor
Koji Takeda
恒治 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006153593A priority Critical patent/JP5076364B2/ja
Publication of JP2007322270A publication Critical patent/JP2007322270A/ja
Application granted granted Critical
Publication of JP5076364B2 publication Critical patent/JP5076364B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

【課題】正確に被検体を同定することができる半導体センサ及びそれを用いた同定方法を提供する。
【解決手段】絶縁基板2にダブルゲート型薄膜トランジスタ3が設けられている。ダブルゲート型薄膜トランジスタ3のボトムゲート電極4が絶縁基板2に形成され、ボトムゲート電極4上に下部絶縁膜5が成膜され、下部絶縁膜5上に半導体層6が形成され、半導体層6の両側に不純物半導体層7,8が形成され、不純物半導体層7,8上にソース電極11,ドレイン電極12が形成され、半導体層6上面中央部に上部絶縁層9が形成され、上部絶縁膜9の上面中央部にトップゲート電極10が形成され、絶縁基板2上に形成された第1プローブ電極41がボトムゲート電極4に接続されている。第2プローブ電極42が第1プローブ電極41に対向し、第1プローブ電極41と第2プローブ電極42の間に被検体99が充填される。
【選択図】図1

Description

本発明は、被検体の同定検査に用いる半導体センサ及びその半導体センサを用いた同定方法に関する。
薄膜トランジスタは、絶縁基板の上に半導体膜、絶縁膜、ゲート電極の順に積層し、半導体膜の両脇に不純物半導体膜を形成し、不純物半導体膜にそれぞれソース電極、ドレイン電極を接続したものである。従来、薄膜トランジスタを用いて、DNA等の被検体を同定することが知られている。特許文献1に記載されているように、被検体が2つの電極の間に介在し、被検体がキャパシタの誘電体として機能し、キャパシタの一方の電極が薄膜トランジスタのゲート電極に接続され、キャパシタの他方の電極に電圧が印加され、薄膜トランジスタのゲート電圧がキャパシタの容量によって定まる。キャパシタの容量が被検体の誘電率によって定まるため、薄膜トランジスタのゲート電圧は被検体の誘電率によって定まる。薄膜トランジスタのソース電極とドレイン電極との間に電圧を印加すると、ドレイン電流が流れ、ドレイン電流の大きさはゲート電極の電圧の高さによって定まる。従って、ドレイン電流を測定すれば、ドレイン電流の測定値からゲート電極の電圧、キャパシタの容量及び被検体の誘電率が求まり、誘電率により被検体を同定することができる。
特開2003−322633号公報
しかしながら、絶縁基板がフローティング状態であるため、絶縁基板の表面の電圧が安定しない。そのため、半導体層の電位にも影響を与え、ドレイン電流にノイズが生じ、ドレイン電流からゲート電極の電圧を一義的に求めることができず、被検体を正確に同定することができないという問題があった。
そこで、本発明は、正確に被検体を同定することができる半導体センサ及びそれを用いた同定方法を提供すること目的とする。
以上の課題を解決するために、請求項1に係る発明は、基板と、前記基板上に形成される第1のゲート電極と、前記第1のゲート電極上に、絶縁膜を介して形成される半導体層と、前記半導体層上に、絶縁膜を介して形成される第2のゲート電極と、前記半導体層の両側に不純物半導体層を介して形成される電極と、前記第1のゲート電極及び第2のゲート電極の何れか一方に接続されて、前記基板上に形成される第1プローブ電極と、前記第1プローブ電極から離間し、所定の電位に設定される第2プローブ電極と、を備えることを特徴とする。
請求項2に係る発明は、請求項1に記載の半導体センサにおいて、前記第2プローブ電極は、前記第1プローブ電極に対し所定間隔で対向して配置され、前記第1プローブ電極と前記第2プローブ電極の間隙に被検体が充填されることを特徴とする。
請求項3に係る発明は、請求項2に記載の半導体センサにおいて、前記第1プローブ電極と前記第2プローブ電極との間にスペーサが挟まれていることを特徴とする。
請求項4に係る発明は、請求項1に記載の半導体センサにおいて、前記第2プローブ電極が前記第1プローブ電極と同一の面上に配置されるとともに前記第2プローブ電極が前記第1プローブ電極との間に所定幅の間隔をおいて配置され、被検体が前記第1プローブ電極から前記第2プローブ電極にかけて前記間隔を跨って滴下されることを特徴とする。
請求項5に係る発明は、半導体センサを用いた被検体の同定方法であって、前記半導体センサは、基板上に形成される第1のゲート電極と、前記第1のゲート電極上に、絶縁膜を介して形成される半導体層と、前記半導体層上に、絶縁膜を介して形成される第2のゲート電極と、前記半導体層の両側に不純物半導体層を介して形成されるソース電極及びドレイン電極と、前記第1のゲート電極及び第2のゲート電極の何れか一方に接続されて、前記基板上に形成される第1プローブ電極と、前記第1プローブ電極から離間して形成される第2プローブ電極と、を備え、前記第1プローブ電極と前記第2プローブ電極との間に被検体を介在させ、前記第2プローブ電極に第1の電位を印加し、前記2つのゲート電極のうち前記第1プローブ電極に接続されていないゲート電極に第2の電位を印加し、前記ドレイン電極と前記ソース電極との間に所定の電圧を印加し、ドレイン電流を測定することにより、前記被検体を同定することを特徴とする。
請求項6に係る発明は、請求項5に記載の同定方法において、前記第2プローブ電極は、前記第1プローブ電極に対し所定間隔で対向して配置され、前記第1プローブ電極と前記第2プローブ電極の間隙に前記被検体を充填する工程を含むことを特徴とする。
請求項7に係る発明は、請求項5に記載の同定方法において、前記第2プローブ電極が前記第1プローブ電極と同一の面上に配置されるとともに前記第2プローブ電極が前記第1プローブ電極との間に所定幅の間隔をおいて配置され、被検体を前記第1プローブ電極から前記第2プローブ電極にかけて前記間隔を跨って滴下する工程を含むことを特徴とする。
請求項8に係る発明は、請求項5から7の何れか一項に記載の同定方法において、前記第1の電位を変化させて、前記ドレイン電流を測定することを特徴とする。
請求項9に係る発明は、請求項5から8の何れか一項に記載の同定方法において、前記第2の電位を変化させて、ドレイン電流を測定することを特徴とする。
本発明によれば、半導体センサが、半導体層を挟んで第1のゲート電極及び第2のゲート電極が対向して設けられたダブルゲート構造を有するとともに、第1のゲート電極及び第2のゲート電極の何れか一方に接続される第1プローブ電極と第1プローブ電極から離間して設けられる第2プローブ電極との間に被検体を挿入することができる構成を備える。これにより、第1プローブ電極と第2プローブ電極との間に被検体を挿入すると、第1プローブ電極と第2プローブ電極との間に、被検体の誘電率に応じた容量値の容量素子が形成される。そして、第2プローブ電極に所定の電位を印加すると、第1プローブ電極に接続されたゲート電極が被検体の誘電率に応じた電位になる。ここで、半導体層に対し、第1プローブ電極が接続されていない側にもゲート電極を有しているため、半導体層の電位が安定する。そのため、ソース電極とドレイン電極との間の電圧によって半導体層に流れるドレイン電流が安定し、このドレイン電流の測定値から被検体を正確に同定することができる。
以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
〔第1の実施形態〕
図1は、本発明に係わる半導体センサの第1の実施形態における平面図であり、図2は図1に示されたII−IIに沿った面の矢視断面図であり、図3は図1に示されたIII−IIIに沿った面の矢視断面図である。
図1に示すように、絶縁基板2は電気的に絶縁性を有するものであり、ガラス基板、樹脂基板その他絶縁材を板状に形成したものを絶縁基板2として用いる。この絶縁基板2の所定箇所にダブルゲート型薄膜トランジスタ3が形成されている。
図2に示すように、ダブルゲート型薄膜トランジスタ3は以下のように構成されている。ボトムゲート電極4が絶縁基板2の一方の面にパターニングされて形成されている。ボトムゲート電極4上に下部絶縁膜5が成膜され、ボトムゲート電極4が下部絶縁膜5によって被覆されている。下部絶縁膜5上に半導体層6がパターニングされて形成されている。半導体層6の上面中央部には上部絶縁膜9がパターニングされて形成され、上部絶縁膜9の上面両側及び半導体層6の上面両側には不純物半導体層7,8がパターニングされて形成されている。上部絶縁膜9の上面中央部にはトップゲート電極10がパターニングされて形成され、トップゲート電極10が上部絶縁膜9を挟んで半導体層6に相対している。また、不純物半導体層7上にソース電極11がパターニングされて形成され、不純物半導体層8上にドレイン電極12がパターニングされている。そして、これら全体が保護絶縁膜13によって被覆されている。ボトムゲート電極4、トップゲート電極10、ソース電極11及びドレイン電極12は、例えばクロム合金、アルミ、アルミ合金等から選択された導電材料により構成されている。
半導体層6は真性アモルファスシリコンからなる。不純物半導体層7,8はシリコンに不純物をドープしたものである。下部絶縁膜5、上部絶縁膜9及び保護絶縁膜13は、例えば窒化シリコン、酸化シリコンといったシリコン化合物からなる。
図1及び図3に示すように、絶縁基板2上には第1プローブ電極41がパターニングされて形成されている。この第1プローブ電極41はダブルゲート型薄膜トランジスタ3のボトムゲート電極4に接続されている。第1プローブ電極41は例えばボトムゲート電極4と同一の材料よりなり、ボトムゲート電極4と同時にパターニングされて形成される。
図1及び図3に示すように、第1プローブ電極41の上では開口部51が下部絶縁膜5及び保護絶縁膜13に形成され、第1プローブ電極41が露出している。第1プローブ電極41の上には、例えばスペーサ43が散布されている。
絶縁基板2には絶縁基板52が対向して設けられている。絶縁基板52の一方の面であって絶縁基板2に対向する面には第2プローブ電極42が成膜されている。第2プローブ電極42が第1プローブ電極41に対向し、第1プローブ電極41と第2プローブ電極42との間にスペーサ43が挟まれ、スペーサ43によって第1プローブ電極41と第2プローブ電極42との間の間隔が保たれている。
図1では電極を把握しやすくするために、絶縁基板52の図示を省略する。また、スペーサ43は、上述のように第1プローブ電極41と第2プローブ電極42との間の間隔を一定に保つためのものであり、図3においては、球状の形状を有するものとしたが、これに限るものではなく、例えば柱状や板状の形状を有するものであってもよい。
なお、ダブルゲート型薄膜トランジスタ3、第1プローブ電極41、第2プローブ電極42を一組として、これらの組物をマトリクス状に配列しても良い。
次に、上記のように構成された半導体センサ1を用いて被検体を同定する方法について説明する。ダブルゲート型薄膜トランジスタ3がNチャネル型であるものとして説明する。
図4は、本実施形態における半導体センサの等価回路図である。また、図5は、各種の材料の電位VBGとドレイン電流Idとの関係を示したグラフである。図2及び図3に示すように、第1プローブ電極41と第2プローブ電極42との間隙に被検体99を充填する。これにより、第1プローブ電極41と第2プローブ電極42との間に被検体99の誘電率に応じたキャパシタが形成される。次に、図4に示すように、ソース電極11を接地し、トップゲート電極10に電位VTGを印加する。なお、トップゲート電極10を接地し、トップゲート電極10の電位をゼロにしても良い。
そして、第2プローブ電極42に電位VBGを印加する。これにより、ボトムゲート電極4の電位は被検体99によるキャパシタの分だけ分圧された電位となる。そして、ドレイン電極12に電位VDを印加すると、ドレイン−ソース間にドレイン電流Idが流れる。
そして、ドレイン−ソース間を流れるドレイン電流Idを測定することによって、ドレイン電流Idの測定値から被検体99を特定することができる。このとき、電位VDを一定に保って又は電位VDを飽和領域となるように保って電位VTG、電位VBGを変化させてドレイン電流Idを測定することによって、電位VTGや電位VBGとドレイン電流Idとの関係から、被検体99を特定しても良い。
具体的には、誘電率が異なる種々の材料を第1プローブ電極41と第2プローブ電極42との間に充填して、種々の材料について電位VBG、電位VTGを変化させることで、図5に示すようにドレイン電流Idと電位VTGや電位VBGとの関係をシミュレーション又は実験により予め得ておく。そして、検査段階では、被検体99を第1プローブ電極41と第2プローブ電極42との間に充填して、被検体99について電位VBG、電位VTGを変化させることで、ドレイン電流Idと電位VTGや電位VBGとの関係を得る。そして、種々の材料のドレイン電流Idと電位VTGや電位VBGとの関係の中から、被検体99についてのドレイン電流Idと電位VTGや電位VBGとの関係に一致したものを、被検体99の材料として特定する。
ここで、電位VBG、電位VTGが共に正又は共に負である場合、ドレイン電流Idは電位VBG、電位VTGのどちらかがゼロである場合よりも大きくなる。一方、電位VBG、電位VTGのどちらか一方が正であり他方が負である場合、ドレイン電流Idを抑える方向に働き、系全体の閾値電圧Vtが大きくなり、電位VTGの変化により系全体の閾値電圧Vtが変化する。従って、或る材料Aにおける閾値電圧Vt(A)が他の材料Bにおける閾値電圧Vt(B)よりも高いとしたとき、系全体の閾値電圧VtがVt(A)を越えVt(B)未満となるようにトップゲート電極10の電位VTGを設定しておけば、被検体99が材料Aである場合には、ドレイン電極12に電位VDを印加してもドレイン電流Idが流れず、材料Bである場合には、ドレイン電極12に電位VDを印加してもドレイン電流Idが流れない。これにより、被検体99が材料Aであるか又は材料Bであるかということを比較的容易に特定することができる。
なお、上記実施形態においては、第1プローブ電極41がボトムゲート電極4に接続されているものとして説明したが、第1プローブ電極41がボトムゲート電極4に接続されず、トップゲート電極10に接続されるものとしても良い。この場合の同定方法においても、ドレイン電流Idの測定値から被検体99を特定することができ、更に、電位VDを一定に保って電位VTG、電位VBGを変化させてドレイン電流Idを測定することによって、電位VTGや電位VBGとドレイン電流Idとの関係から、被検体99を特定することができる。
以上のように、本実施形態によれば、ボトムゲート電極4及びトップゲート電極10が、絶縁膜を介して半導体層6を挟んで、対向して設けられている。これにより、第2プローブ電極42及びトップゲート電極10に所定の電位を印加すると、半導体層6の電位が安定する。そのため、ソース電極11とドレイン電極12との間の電圧によって流れるドレイン電流Idが安定し、ドレイン電流Idにノイズが発生しない。そのため、ドレイン電流Idの測定値から被検体を正確に同定することができる。
また、本実施形態においては、各被検体の誘電率の差が比較的小さい場合であっても、トップゲート電極10に印加する電位の値を制御することにより、各被検体におけるドレイン電流Idの測定値の差が比較的大きくなるようにすることができて、このような被検体の同定を正確に行うことができる。
〔第2の実施の形態〕
図6〜図8を用いて、第2実施形態における半導体センサ1Aについて説明する。ここで、図6は、本発明に係わる半導体センサの第2の実施形態における平面図であり、図7は図6に示されたVII−VII線に沿った面の矢視断面図であり、図8は図6に示されたVIII−VIII線に沿った面の矢視断面図である。以下の説明において、半導体センサ1Aにおいて、第1の実施形態における半導体センサ1のいずれかの部分に対応する部分に対しては共通数字に”A”を付す。
この半導体センサ1Aも第1実施形態の半導体センサ1と同様に、絶縁基板2A上にダブルゲート型薄膜トランジスタ3Aが形成され、ダブルゲート型薄膜トランジスタ3Aのボトムゲート電極4Aに第1プローブ電極41Aが接続され、第1プローブ電極41Aが開口部51Aにおいて露出している。ダブルゲート型薄膜トランジスタ3A及び第1プローブ電極41Aは第1実施形態の場合と同様に構成されているので、これらの詳細な説明は省略する。
開口部51Aは第1実施形態の場合よりも開口面積が大きくなっている。第1実施形態においては第2プローブ電極42が第1プローブ電極41に対向して配置されていたが、第2実施形態においては第2プローブ電極42Aが第1プローブ電極41Aと同一の面上に形成されている。つまり、第2プローブ電極42Aは開口部51A内において絶縁基板2A上に形成され、第2プローブ電極42Aが開口部51A内において露出している。第1プローブ電極41A及び第2プローブ電極42Aは例えば矩形状を有し、第1プローブ電極41Aの一辺と第2プローブ電極42Aの一辺とが対向して、所定幅の間隙を有して配置されている。
以上のように構成された半導体センサ1Aを用いて被検体を同定する方法について説明する。
図6及び図8に示すように、開口部51A内の第1プローブ電極41Aと第2プローブ電極42Aとの間の間隙を含んで、第1プローブ電極41Aと第2プローブ電極42Aに跨るように被検体99Aを滴下すると、第1プローブ電極41と第2プローブ電極42との間に被検体99Aが介在し、第1プローブ電極41Aと第2プローブ電極42Aとの間に被検体99Aの誘電率に応じたキャパシタが形成される。次に、ソース電極11Aを接地し、トップゲート電極10Aに電位VTGを印加し、又はトップゲート電極10Aを接地する。第2プローブ電極42Aに電位VBGを印加すると、ボトムゲート電極4Aの電位は被検体99Aによるキャパシタの分だけ分圧された電位となる。そして、ドレイン電極12Aに電位VDを印加すると、ドレイン−ソース間にドレイン電流Idが流れる。そして、ドレイン−ソース間を流れるドレイン電流Idを測定することによって、ドレイン電流Idの測定値から被検体99Aを特定することができる。このとき、電位VDを一定に保って電位VTG、電位VBGを変化させてドレイン電流Idを測定することによって、電位VTGや電位VBGとドレイン電流Idとの関係から、被検体99Aを特定しても良い。
なお、第1プローブ電極41Aがボトムゲート電極4Aに接続されず、トップゲート電極10Aに接続されるものとしても良い。この場合の同定方法においても、ドレイン電流Idの測定値から被検体99Aを特定することができ、更に、電位VDを一定に保って電位VTG、電位VBGを変化させてドレイン電流Idを測定することによって、電位VTGや電位VBGとドレイン電流Idとの関係から、被検体99Aを特定することができる。
また、ダブルゲート型薄膜トランジスタ3A、第1プローブ電極41A、第2プローブ電極42Aを一組として、これらの組物をマトリクス状に配列しても良い。
本発明に係わる半導体センサの第1の実施形態における平面図である。 図1に示されたII−II線に沿った面の矢視断面図である。 図1に示されたIII−III線に沿った面の矢視断面図である。 第1の実施形態における半導体センサの等価回路図である。 各種の材料の電位VBGとドレイン電流Idとの関係を示したグラフである。 本発明に係わる半導体センサの第2の実施形態における平面図である。 図6に示されたVII−VII線に沿った面の矢視断面図である。 図6に示されたVIII−VIII線に沿った面の矢視断面図である。
符号の説明
1、1A 半導体センサ
2、2A 絶縁基板
3、3A ダブルゲート型薄膜トランジスタ
4、4A ボトムゲート電極
5、5A 下部絶縁膜
6、6A 半導体層
7、7A 不純物半導体層
8、8A 不純物半導体層
9、9A 上部絶縁膜
10、10A トップゲート電極
11、11A ソース電極
12、12A ドレイン電極
41、41A 第1プローブ電極
42、42A 第2プローブ電極

Claims (9)

  1. 基板と、
    前記基板上に形成される第1のゲート電極と、
    前記第1のゲート電極上に、絶縁膜を介して形成される半導体層と、
    前記半導体層上に、絶縁膜を介して形成される第2のゲート電極と、
    前記半導体層の両側に不純物半導体層を介して形成される電極と、
    前記第1のゲート電極及び第2のゲート電極の何れか一方に接続されて、前記基板上に形成される第1プローブ電極と、
    前記第1プローブ電極から離間し、所定の電位に設定される第2プローブ電極と、を備えることを特徴とする半導体センサ。
  2. 前記第2プローブ電極は、前記第1プローブ電極に対し所定間隔で対向して配置され、前記第1プローブ電極と前記第2プローブ電極の間隙に被検体が充填されることを特徴とする請求項1に記載の半導体センサ。
  3. 前記第1プローブ電極と前記第2プローブ電極との間にスペーサが挟まれていることを特徴とする請求項2に記載の半導体センサ。
  4. 前記第2プローブ電極が前記第1プローブ電極と同一の面上に配置されるとともに前記第2プローブ電極が前記第1プローブ電極との間に所定幅の間隔をおいて配置され、被検体が前記第1プローブ電極から前記第2プローブ電極にかけて前記間隔を跨って滴下されることを特徴とする請求項1に記載の半導体センサ。
  5. 半導体センサを用いた被検体の同定方法であって、
    前記半導体センサは、基板上に形成される第1のゲート電極と、前記第1のゲート電極上に、絶縁膜を介して形成される半導体層と、前記半導体層上に、絶縁膜を介して形成される第2のゲート電極と、前記半導体層の両側に不純物半導体層を介して形成されるソース電極及びドレイン電極と、前記第1のゲート電極及び第2のゲート電極の何れか一方に接続されて、前記基板上に形成される第1プローブ電極と、前記第1プローブ電極から離間して形成される第2プローブ電極と、を備え、
    前記第1プローブ電極と前記第2プローブ電極との間に被検体を介在させ、
    前記第2プローブ電極に第1の電位を印加し、前記2つのゲート電極のうち前記第1プローブ電極に接続されていないゲート電極に第2の電位を印加し、前記ドレイン電極と前記ソース電極との間に所定の電圧を印加し、ドレイン電流を測定することにより、前記被検体を同定することを特徴とする同定方法。
  6. 前記第2プローブ電極は、前記第1プローブ電極に対し所定間隔で対向して配置され、
    前記第1プローブ電極と前記第2プローブ電極の間隙に前記被検体を充填する工程を含むことを特徴とする請求項5に記載の同定方法。
  7. 前記第2プローブ電極が前記第1プローブ電極と同一の面上に配置されるとともに前記第2プローブ電極が前記第1プローブ電極との間に所定幅の間隔をおいて配置され、
    被検体を前記第1プローブ電極から前記第2プローブ電極にかけて前記間隔を跨って滴下する工程を含むことを特徴とする請求項5に記載の同定方法。
  8. 前記第1の電位を変化させて、前記ドレイン電流を測定することを特徴とする請求項5から7の何れか一項に記載の同定方法。
  9. 前記第2の電位を変化させて、ドレイン電流を測定することを特徴とする請求項5から8の何れか一項に記載の同定方法。
JP2006153593A 2006-06-01 2006-06-01 半導体センサ及び同定方法 Expired - Fee Related JP5076364B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006153593A JP5076364B2 (ja) 2006-06-01 2006-06-01 半導体センサ及び同定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006153593A JP5076364B2 (ja) 2006-06-01 2006-06-01 半導体センサ及び同定方法

Publications (2)

Publication Number Publication Date
JP2007322270A true JP2007322270A (ja) 2007-12-13
JP5076364B2 JP5076364B2 (ja) 2012-11-21

Family

ID=38855225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006153593A Expired - Fee Related JP5076364B2 (ja) 2006-06-01 2006-06-01 半導体センサ及び同定方法

Country Status (1)

Country Link
JP (1) JP5076364B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011203256A (ja) * 2010-03-25 2011-10-13 Stichting Imec Nederland センシング用アモルファス薄膜
JP2012078097A (ja) * 2010-09-30 2012-04-19 Dainippon Printing Co Ltd トランジスタ型センサ
JP2012122749A (ja) * 2010-12-06 2012-06-28 Dainippon Printing Co Ltd バイオセンサ
JP2014038976A (ja) * 2012-08-20 2014-02-27 Seiko Epson Corp 評価方法、半導体装置、電気光学装置、及び電子機器
JP2016103577A (ja) * 2014-11-28 2016-06-02 学校法人東北学院 半導体バイオセンサ装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0694665A (ja) * 1992-09-14 1994-04-08 Osaka Prefecture キャパシタ及びそれを用いた流体センサ
JP2002296228A (ja) * 2001-03-30 2002-10-09 Seiko Epson Corp バイオセンサ
JP2002296229A (ja) * 2001-03-30 2002-10-09 Seiko Epson Corp バイオセンサ
JP2003322630A (ja) * 2002-05-01 2003-11-14 Seiko Epson Corp バイオセンサ、バイオセンシングシステム、及びバイオセンシング方法
JP2004271384A (ja) * 2003-03-10 2004-09-30 Casio Comput Co Ltd Dna分析装置及び分析方法
JP2005079342A (ja) * 2003-08-29 2005-03-24 Japan Science & Technology Agency 電界効果トランジスタ及び単一電子トランジスタ並びにそれを用いたセンサ
WO2006025481A1 (ja) * 2004-09-03 2006-03-09 Japan Science And Technology Agency センサユニット及び反応場セルユニット並びに分析装置
JP2006094664A (ja) * 2004-09-27 2006-04-06 Nissan Motor Co Ltd アキシャルギャップ型回転電機のステータ構造

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0694665A (ja) * 1992-09-14 1994-04-08 Osaka Prefecture キャパシタ及びそれを用いた流体センサ
JP2002296228A (ja) * 2001-03-30 2002-10-09 Seiko Epson Corp バイオセンサ
JP2002296229A (ja) * 2001-03-30 2002-10-09 Seiko Epson Corp バイオセンサ
JP2003322630A (ja) * 2002-05-01 2003-11-14 Seiko Epson Corp バイオセンサ、バイオセンシングシステム、及びバイオセンシング方法
JP2004271384A (ja) * 2003-03-10 2004-09-30 Casio Comput Co Ltd Dna分析装置及び分析方法
JP2005079342A (ja) * 2003-08-29 2005-03-24 Japan Science & Technology Agency 電界効果トランジスタ及び単一電子トランジスタ並びにそれを用いたセンサ
WO2006025481A1 (ja) * 2004-09-03 2006-03-09 Japan Science And Technology Agency センサユニット及び反応場セルユニット並びに分析装置
JP2006094664A (ja) * 2004-09-27 2006-04-06 Nissan Motor Co Ltd アキシャルギャップ型回転電機のステータ構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011203256A (ja) * 2010-03-25 2011-10-13 Stichting Imec Nederland センシング用アモルファス薄膜
JP2012078097A (ja) * 2010-09-30 2012-04-19 Dainippon Printing Co Ltd トランジスタ型センサ
JP2012122749A (ja) * 2010-12-06 2012-06-28 Dainippon Printing Co Ltd バイオセンサ
JP2014038976A (ja) * 2012-08-20 2014-02-27 Seiko Epson Corp 評価方法、半導体装置、電気光学装置、及び電子機器
JP2016103577A (ja) * 2014-11-28 2016-06-02 学校法人東北学院 半導体バイオセンサ装置

Also Published As

Publication number Publication date
JP5076364B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
Reddy et al. High-k dielectric Al 2 O 3 nanowire and nanoplate field effect sensors for improved pH sensing
US20170315086A1 (en) Structures, Apparatuses and Methods for Fabricating Sensors in Multi-Layer Structures
US8940548B2 (en) Sensor for biomolecules
US11008611B2 (en) Double gate ion sensitive field effect transistor
JP4653217B2 (ja) 電界効果トランジスタのゲート・トンネル漏れのパラメータを測定するための方法及び構造体
Go et al. Coupled heterogeneous nanowire–nanoplate planar transistor sensors for giant (> 10 V/pH) Nernst response
JP6034980B2 (ja) 半導体装置
KR20140049315A (ko) 그래핀 나노리본 센서
JP2008215974A (ja) 電界効果トランジスタ型イオンセンサ
JP2009287989A (ja) センサ及びその製造方法
US11289601B2 (en) Negative capacitance semiconductor sensor
US9859016B2 (en) Semiconductor device and method for writing thereto
JP5076364B2 (ja) 半導体センサ及び同定方法
US20220221421A1 (en) High sensitivity isfet sensor
JPWO2011065507A1 (ja) 湿度検出センサ
US20160260750A1 (en) Semiconductor device
US8414187B2 (en) Pyroelectric temperature sensor and a method for measuring a temperature with the pyroelectric temperature sensor
JP5968372B2 (ja) 磁場センサー
KR101040083B1 (ko) 나노와이어 트랜지스터 센서, 제조방법 및 이를 이용한 생체분자 검출장치
JP2011133234A (ja) センサ及びその測定方法
JP6164750B2 (ja) センサー、センサーモジュールおよび検出方法
EP2629086B1 (en) Molecule sensing and identification
JP6375629B2 (ja) ガスセンサ及びその製造方法
KR102225968B1 (ko) 저항형 코플래너 구조의 이온전계효과 트랜지스터 기반 고성능 바이오 센서
US11467123B2 (en) Double-gate field-effect-transistor based biosensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees