JP2008215974A - 電界効果トランジスタ型イオンセンサ - Google Patents

Abstract

【課題】従来のイオンセンサは、イオン測定時のセンサ感度や精度への測定環境の影響に対する構造的な対策が十分でないため、測定環境によってはその測定精度や充分な感度が得られないという問題があった。
【解決手段】本発明の電界効果トランジスタ型イオンセンサは、イオンを検出するためのイオンセンサと電気信号を得るための電界効果トランジスタとを一体として形成している。このような構成とすることで、イオンセンサ部分と電界効果トランジスタ部分との構造を共通化できる。このため、外部からの光、電気的ノイズ、温度などの環境変化による測定誤差が低減され、電界効果トランジスタ型イオンセンサとしての感度を向上させることができる。また、検出するイオン種に応じた構造を自由に選択できる。
【選択図】図１

Description

本発明は、イオンの有無を検出するイオンセンサに関し、特に電界効果トランジスタ型イオンセンサの構造に関するものである。

従来、生体関連物質の測定にバイオセンサとしてイオン感知電極やガス感知電極などを利用したものが用いられてきた。
そのひとつとして、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｎｓｉｓｔｅｒ：電界効果トランジスタ）の構造と特性とを応用したＩＳＦＥＴ（Ｉｏｎ Ｓｅｎｓｉｔｉｖｅ ＦＥＴ）といわれる半導体イオンセンサが提供されている。
ＩＳＦＥＴは、感知するイオンに応じてＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ：ＭＯＳ型電界効果トランジスタ）構造部のチャネル（伝導路）の電気抵抗が変化し、この変化をＦＥＴのソース−ドレイン間の電流変化として観察するセンサである。
ＩＳＦＥＴは、半導体集積回路製造工程により製造されることができるから、小型化、規格化が容易でかつ量産化も容易である。
しかしながら、ＭＯＳＦＥＴ構造が潜在的に持つ特性は、センサとした場合もおのずからその機能に影響を与えることになり、電気のノイズ、光励起による環境光によるキャリア発生、周囲温度変化など、総じて雑音と表現する外乱により測定精度や測定再現性に問題が生じる。

ここで、標準的なＩＳＦＥＴを説明する。図１３は、その構造を説明するための図であって、模式的に示す端面図である。図１３において、９０１はゲート絶縁膜、９０２はイオン感応膜、９０３はドレイン拡散層、９０４はソース拡散層、９０５は半導体基板、９０６は絶縁膜、９０７は配線、９０８は保護膜である。
半導体基板９０５上に設けた絶縁膜９０６で選択的に素子分離された能動領域に、この半導体基板と異なる伝導形のドレイン拡散層９０３とソース拡散層９０４とを設け、その間の半導体基板９０５（チャネル部分）の上部にゲート絶縁膜９０１を設けている。そのゲート絶縁膜９０１の上部にイオン感応膜９０２を設け、さらに配線９０７を形成し、イオン感応膜９０２を開口するように保護膜９０８を設けている。

イオン感応膜９０２が外部の物質（外部から到来するイオン）との反応によりイオン化し、そのイオン電荷によりゲート絶縁膜９０１下のチャネル部分の半導体基板９０５の表面に電荷が蓄積され、導電路であるチャネルが形成される。
図１３に示すＩＳＦＥＴは、そのイオン感応膜９０２にイオンが到来したあと、ドレイン拡散層９０３とソース拡散層９０４との間に電圧を印加することで、形成されたチャネルに見合った電流が流れる。この電流の変化をイオンセンサの信号として検出する。

すでに説明した雑音と表現する外乱は、例えば、測定環境の光による半導体内でのキャリア励起、それに力と速度とを与えるＰＮ接合の拡散電位の影響（半導体基板９０５とドレイン拡散層９０３およびソース拡散層９０４との影響）や、温度によるＦＥＴの閾値の変化による影響などがあるが、ＩＳＦＥＴを運用するには、センサ感度と精度とを確保するために、これらの影響による測定値の変動などを排除する必要があり、測定値の補正が不可欠となっている。特に、定量的な測定を行う際は、この補正は必須の要素となる。

しかしながら、この補正を精度良く行うことは大変難しい。雑音と表現する外乱が常に一定量だけ影響しているわけではないからである。したがって、イオンセンサ側で外乱の
影響をなるべく小さくする試みが広くなされている。このような技術はいくつかの提案を見るものであるが、特に光による影響を排する構成が知られている（例えば、特許文献１参照。）。

特許文献１に示した従来技術を説明する。図１４は、その構造を説明するための端面図である。図１４において、８００はゲート絶縁膜、８０１はドレイン拡散層、８０２はソース拡散層、８０３はＭＯＳ型ＦＥＴを形成する側の半導体アイランド領域、８０４，８０７，８１０，８１６は絶縁膜、８０５はゲート電極、８０６は配線上絶縁膜、８０８は遮光膜、８０９は半導体アイランド領域側のコンデンサ電極、８１１はセンサ部の電極用拡散層、８１２イオン感応膜、８１４はドレイン電極、８１５はソース電極、８２０はイオン検出する側の半導体アイランド領域、８２１は誘電体基板である。

特許文献１の従来技術においては、誘電体基板８２１上にイオンセンサとなる部分のアイランド領域８２０とＭＯＳ型ＦＥＴとなる部分のアイランド領域８０３とが独立して形成されている。
イオンセンサとなる部分は、イオン感応膜８１２を半導体アイランド領域８２０の表面であるコンデンサ電極８０９の上部に設け、コンデンサ形状を有している。
ＭＯＳ型ＦＥＴとなる部分は、半導体アイランド領域８０３にドレイン拡散層８０１とソース拡散層８０２とを設け、それらが対向する領域をチャネル領域としてその上部にゲート絶縁膜８００とゲート電極８０５とを設けている。ドレイン拡散層８０１とソース拡散層８０２とは、それぞれドレイン電極８１４とソース電極８１５とに接続し、信号の授受を行っている。ＭＯＳ型ＦＥＴとなる部分の上部には、遮光膜８０８を設けている。
イオンセンサとなる部分の電極用拡散層８１１は、半導体アイランド領域８２０と同じ伝導形の高濃度拡散層であり、図示しないコンタクトホールを通じてＭＯＳ型ＦＥＴのゲート電極８０５に接続されている。

イオン感応膜８１２にイオンが到来して、そのイオンによる電荷が発生すると、反対極性を持つ電荷が絶縁膜８１０を介してコンデンサ電極８０９の半導体表面に誘起され、表面電荷密度を変化させる。電極用拡散層８１１は、ゲート電極８０５に接続されているため、イオンの反応は、ＭＯＳ型ＦＥＴのゲート電極８０５の電位の変化として伝達される。
このゲート電位の変化により、ドレイン拡散層８０１とソース拡散層８０２との間のＭＯＳ型ＦＥＴのチャネル抵抗値が変化する。このチャネル抵抗変化によるＭＯＳ型ＦＥＴのドレイン電流の変化で、イオンを検出するものである。

半導体に外部から光が当てられると、光のエネルギに相当してホールと電子とのキャリア対が発生する。またＰＮ接合に存在する電界によってキャリアが加速され電流が流れる。
イオンを直接検出するアイランド領域８２０内では、ＰＮ接合が存在しないため、ここに光が当たってもキャリアは加速されることがなくほとんど半導体内で吸収されるが、ＭＯＳ型ＦＥＴとなる部分のアイランド領域８０３では、その外部光が雑音と表現する外乱となり、その特性に影響を与え、測定精度を落としてしまう。
特許文献１に示した従来技術は、ＭＯＳ型ＦＥＴの表面領域を遮光膜８０８で覆い、測定時に外部光の影響を受けないようにしている。このため、測定環境による影響がない。

特開２０００−１８７０１７号公報（第４頁、第１図）

すでに説明したとおり、雑音と表現する外乱は、光による影響だけではない。センサが
置かれる環境の温度や電気的なノイズの影響もある。特許文献１に示した従来技術は、光よる影響は避けられるが、ゲート電極８０５の先にイオン感応膜８１２，絶縁膜８１０，電極用拡散層８１１，コンデンサ電極８０９で形成したコンデンサを直列に接続した形になっており、コンデンサの電極はフローティング状態であることから、ゲート電極８０５もその状態であり、電気的なノイズの影響を受けてしまう。つまり、この部分の雑音対策を講じなければ、いくら光による影響を排除してもイオンセンサの雑音対策としては不十分である。

本発明の電界効果トランジスタ型イオンセンサは、このような課題を解決するためにある。そしてその目的は、半導体装置製造技術を利用した従来のイオンセンサの利点を生かし、より安定した動作およびイオン検出の感度と精度とを向上する構造を提案するものである。

上記目的を達成するために、本発明の電界効果トランジスタ型イオンセンサは、下記記載の構造を採用するものである。

半導体基板の上部または半導体基板に埋め込み絶縁膜を介して設ける基板の上部に第１の領域と第２の領域を設け、これらの間に第３の領域を備え、第３の領域の上部に到達するイオンを検出する半導体型イオンセンサにおいて、
第１の領域をソース領域、第２の領域をドレイン領域、第３の領域をチャネル領域とし、チャネル領域を電界効果トランジスタ領域とイオンセンサ領域とに分け、少なくとも電界効果トランジスタ領域の上部を覆うように絶縁膜を設け、電界効果トランジスタ領域の上部の絶縁膜をゲート電極となる導電膜で覆うことを特徴とする。

イオンセンサ領域の上部を覆うようにイオン感応膜を設けることを特徴とする。

絶縁膜は、電界効果トランジスタ領域の上部でゲート絶縁膜として機能する第１の絶縁膜と、イオンセンサ領域の上部でチャネル領域の表面を保護する保護膜として機能する第２の絶縁膜とからなることを特徴とする。

第１の絶縁膜と第２の絶縁膜とは、互いにその膜厚方向と直交する端面の一部を接し、チャネル領域上に平面的に並んで設けていることを特徴とする。

チャネル領域と離間し、半導体基板または埋め込み絶縁膜の上部にチャネル領域の電位を設定するためのバルク領域を設けることを特徴とする。

チャネル領域の表面より下部の領域、またはチャネル領域に設けるとともにソース領域とドレイン領域との下部の領域に、チャネル領域と同一導電型の不純物領域を設けることを特徴とする。

本発明の電界効果トランジスタ型イオンセンサは、チャネル領域を電界効果トランジスタ（ＦＥＴ）領域とイオンセンサ（ＩＳＦＥＴ）領域とに分けるとともに、一体化して形成している。少なくとも電界効果トランジスタ領域の上部を覆うように絶縁膜を設け、その絶縁膜をゲート電極となる導電膜で覆っている。つまり、チャネル領域の上部の一部のみにゲート電極を設け、これを電界効果トランジスタとして使用し、そことは異なる部分をイオンセンサとしている。

このように、電界効果トランジスタとイオンセンサとを一体化して形成することにより
、雑音と表現する外乱に対して、反応系であるイオンセンサと比較系である電界効果トランジスタとを極力近接して同環境に配置することができ、互いの相対的な関係を維持し、反応系と比較系との差分を抽出することにより、測定環境の影響を低減する。

また、基板電位を変えたり相互のチャネル部の不純物濃度を変化させることにより、イオンセンサと電界効果トランジスタとの電気特性を調整し、微弱なイオン変化量の検出を可能とする。
これらの構造は、すべて集積回路製造技術を用いて、同一の基板上に一括して形成することができ、集積度の向上のみならず、製造コストを低減することもできる。

以下、本発明の電界効果トランジスタ型イオンセンサを図を用いて詳細に説明する。

［構造の説明：図１，図２］
本発明の電界効果トランジスタ型イオンセンサの第１の実施形態を図１，図２を用いて詳細に説明する。図１は、本発明の電界効果トランジスタ型イオンセンサの第１の実施形態の構造を模式的に示す平面図である。図２は、図１に示す平面図の切断線Ａ−Ａ´における断面を模式的に示す端面図である。なお、図１に示す平面図の切断線Ｂ−Ｂ´における断面を用いた説明は後述する。

図１，図２において、１０１はイオンセンサ領域、１０２はソース領域、１０３はドレイン領域、１０４は電界効果トランジスタ領域、１０５はゲート絶縁膜、１０６は配線層、１０７はコンタクトホール、１０８は素子分離膜、１１０は層間絶縁膜、１１１はゲート電極、１１２は保護膜、１２０はチャネル領域である。なお、平面図においては、層間絶縁膜１１０および保護膜１１２は省略している。
本発明の電界効果トランジスタ型イオンセンサは、第１導電型の半導体基板１０９の上部に設ける素子分離膜１０８で分離される領域に、第１の領域として第２導電型のソース領域１０２、第２の領域として第２導電型のドレイン領域１０３、第３の領域として第１導電型のチャネル領域１２０を設けている。チャネル領域１２０は、ソース領域１０２とドレイン領域１０３との間の領域であるとともに、イオンセンサ領域１０１と電界効果トランジスタ領域１０４とに分かれている。
電界効果トランジスタ領域１０４の上部には、それを覆うように第１の絶縁膜としてゲート絶縁膜１０５を設け、その上部にはゲート電極１１１を設けている。

ゲート電極１１１の上部には、層間絶縁膜１１０が設けてあり、その上部には配線層１０６を設けている。配線層１０６は、層間絶縁膜１１０に設けるコンタクトホール１０７を介してソース領域１０２，ドレイン領域１０３，ゲート電極１１１にそれぞれ接続している。配線層１０６の上部には、必要な箇所を開口する保護膜１１２を設けてある。

図１，図２に示す例では、チャネル領域１２０における電界効果トランジスタ領域１０４とイオンセンサ領域１０１との面積比は、おおよそ１対４程度であるように記載しているが、もちろんこの面積比は、検出するイオンによって自由に選択することができるため、これに限定するものではない。

第１導電型とは、例えばＰ型、第２導電型とは、例えばＮ型である。半導体基板１０９は、例えば、シリコン半導体基板である。半導体基板１０９をＰ型とするときは、例えば、ボロン（Ｂ）を不純物として、知られている不純物拡散技術などの製造方法によって形成することができる。
素子分離膜１０８は、いわゆるフィールド絶縁膜である。選択酸化法などの知られてい
る製造方法によって半導体基板１０９を選択的に酸化することによって形成することができる。
ソース領域１０２，ドレイン領域１０３は、例えば、リン（Ｐ）や砒素（Ａｓ）などを不純物として、イオン注入などの知られている製造方法によって形成することができる拡散層である。

チャネル領域１２０を構成するイオンセンサ領域１０１と電界効果トランジスタ領域１０４との区分けは、後述する電気特性やセンサ感度に応じて任意に行うことができるが、電界効果トランジスタ領域１０４の上部にのみゲート絶縁膜１０５を設けている。このゲート絶縁膜１０５は、例えば、シリコン酸化膜で形成することができる。
ゲート電極１１１は、特に限定しないが、ポリシリコンで形成することができ、単層構造であっても複数の絶縁膜を積層してなる積層膜構造であってもよく、これは要求される電気特性によって自由に選択することができる。

層間絶縁膜１１０は、例えば、ＰＳＧ（Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜やＢＰＳＧ（Ｂｏｒｏｎ ＰＳＧ）膜で構成することができる。その上部に設ける配線層１０６は、特に限定しないが、アルミニウム，銅，チタンなどの金属を用いることができる。
保護膜１１２は、例えば、ＰＳＧやプラズマ生成シリコン窒化膜で構成することができる。保護膜１１２は、到来するイオンをイオンセンサ領域１０１に到達させるため、その領域は開口している。 このため、イオンセンサにおけるイオンの到達部分は、イオンセンサ領域１０１の大きさに関わらず、保護膜１１２で自由に決めることもできる。後述するように、イオンセンサ領域１０１の大きさによって、到来するイオンの量も変わることなどから、そこに流れる電流の値が変わるため、要求される電気特性によってその大きさを自由に選択することができる。

なお、図２に示す例では、ゲート電極１１１の上部も開口しているが、到来するイオンを検出するのに必要な部分は、もちろんイオンセンサ領域１０１である。図２に示す例では、ゲート電極１１１の上部も開口している。これは、ゲート電極１１１の上部の配線層１０６に針状の測定プローブなどを接触させたり、この配線層１０６をボンディングパッドとして、電気信号の授受を行う場合の例を示すものである。

イオンセンサ領域１０１にイオンが到来すると、そのイオンによってイオンセンサ領域１０１の表面が外部の物質との反応によりイオン化し、そのイオン電荷によりイオンセンサ領域１０１の表面に電荷が蓄積され、チャネル領域１２０のイオンセンサ領域１０１には導電路であるチャネルが形成される。このチャネルを便宜上、ＩＳＦＥＴ側チャネルと呼ぶことにする。
イオンセンサ領域１０１にイオンが到来したあと、ソース領域１０２とドレイン領域１０３との間に電圧を印加することで、形成されたＩＳＦＥＴ側チャネルに見合った電流が流れる。この電流の変化をイオンセンサの信号として検出する。

イオンセンサ領域１０１と電界効果トランジスタ領域１０４とがチャネル領域１２０で区分けしてある構成は、つまり、イオンセンサと電界効果トランジスタとが並列接続している構成と同じである。
本発明の電界効果トランジスタ型イオンセンサは、このような２つの機能を１つの半導体素子で構成していること、半導体素子間を接続する余剰な配線が不要になることから、そのサイズをコンパクトにすることができ、省面積効果が得られる。

さらに、半導体素子間に距離がないことで、製造工程中の配置位置によるばらつきの影響を受けない。また、温度や湿度などの環境変化、外部からの電気ノイズなどの雑音の影
響については、イオンセンサと電界効果トランジスタとが均等にその影響を受け、なおかつその影響の方向性が同一な特性変化をする。同一な特性変化とは、例えば、環境温度などの影響を受けて、半導体の電気抵抗が増す方向にシフトしたとき（正の方向性でシフト）、イオンセンサと電界効果トランジスタとは一体に形成しているため、その電気抵抗は互いに正の方向性でシフトする。つまり、同じ方向性でシフトする。これにより、互いの電気特性の変動差分がほとんどなく、これら環境や雑音の影響を小さくすることができる。

［動作の説明：図３，図４］
次に、本発明の電界効果トランジスタ型イオンセンサの第１の実施形態における動作を図３，図４を用いて説明する。図３は、電界効果トランジスタ型イオンセンサの第１の実施形態を説明するために等価的に示す回路図である。図４は、その動作を説明するための特性図である。図４において、縦軸はドレイン領域１０３とソース領域１０２との間に流れる電源電流Ｉｏ、横軸は印加する電源電圧Ｖｃｃをそれぞれ示している。
Ｖｇはゲート電極１１１に印加するゲート電圧、Ｖｓｕｂは半導体基板１０９の基板電位、Ｉｄｄはドレイン領域１０３のドレイン電流、Ｉｓはイオンセンサ領域１０１に流れるセンサ電流である。基板電位Ｖｓｕｂはソース領域１０２の電位と同電位としている。
図３において、ＭＯＳＦＥＴとの表記は電界効果トランジスタ領域１０４を示し、ＩＳＦＥＴとの表記はイオンセンサ領域１０１をそれぞれ示している。

本発明の電界効果トランジスタ型イオンセンサにゲート電圧Ｖｇを印加し、ソース領域１０２をＧＮＤ電位（例えば、０Ｖ）としてドレイン領域１０３に電源電圧Ｖｃｃを印加すると、電界効果トランジスタ領域１０４には、このゲート電圧Ｖｇに見合った電圧がゲート絶縁膜１０５を介して印加され、チャネルが形成されドレイン電流Ｉｄｄが流れる。このとき形成されるチャネルを便宜上、ＭＯＳＦＥＴ側チャネルと呼ぶことにする。
イオンセンサ領域１０１にイオンが到来していないときは、イオンセンサ領域１０１にはＩＳＦＥＴ側チャネルが形成されないため、センサ電流Ｉｓが流れない。このため、電源電流Ｉｏは、ドレイン電流Ｉｄｄと等しい。
イオンセンサ領域１０１にイオンが到来すると、イオンセンサ領域１０１にはＩＳＦＥＴ側チャネルが形成され、センサ電流Ｉｓが流れる。このため、電源電流Ｉｏは、ドレイン電流Ｉｄｄ＋センサ電流Ｉｓとなる。
図４に示す特性図は、このイオンの検出の様子を示すものであり、イオンの検出の有無により増減するセンサ電流Ｉｓによって、変化する電源電流Ｉｏの変化量であるΔＩｏによって到来したイオンの量も知り得ることができるのである。
図４においては、ΔＩｏは、特性図向かって左側の線形領域での変化であるΔＩｏ１と、特性図向かって右側の飽和領域での変化であるΔＩｏ２との２つで捉えることができる。もちろん、本発明の電界効果トランジスタ型イオンセンサを用いるシステムによって、どちらのΔＩｏを用いるかを決めることができるが、変化量が大きいΔＩｏ２を用いる方が好ましい。

［異なる構造の説明：図５〜図７］
次に、本発明の電界効果トランジスタ型イオンセンサの第２の実施形態を図５から図７を用いて詳細に説明する。図５は、本発明の電界効果トランジスタ型イオンセンサの第２の実施形態の構造を模式的に示す平面図である。図６は、電界効果トランジスタ型イオンセンサの第２の実施形態を説明するために等価的に示す回路図である。図７は、その動作を説明するための特性図である。
図５において、１１９は第１導電型のバルク領域である。すでに説明した構成には同一の番号を付与しており、その説明は省略する。

本発明の電界効果トランジスタ型イオンセンサの第２の実施形態は、半導体基板１０９
にチャネル領域１２０と離間してバルク領域１１９を設けている。このバルク領域１１９は、図５には図示しない層間絶縁膜１１０に開口するコンタクトホール１０７を介して配線１０６に接続している。
バルク領域１１９は、配線１０６を介してバルク領域１１９に制御電圧を印加することで、半導体基板１０９の電位を制御することができる。図５に示す例では、バルク領域１１９は、ゲート電極１１１の近傍に設ける場合を示しているが、チャネル領域１２０と離間していれば特にその位置は限定しない。ただし、半導体基板１０９はその抵抗値が高い場合が多く、このことから、チャネル領域１２０の近傍に設けることが望ましい。そうすると、バルク領域１１９に印加した電圧が略そのまま電圧降下することなくチャネル領域１２０に到達できるのである。
これにより、本発明の電界効果トランジスタ型イオンセンサの第２の実施形態では、イオンセンサとしての感度の調整が可能となる。

配線１０６を介してバルク領域１１９に外部から制御電圧を印加する様子は、図６では、制御電圧を基板電圧Ｖｓｕｂとして印加することで示している。
基板電圧Ｖｓｕｂが印加されると、半導体基板１０９の電位もその制御電圧と略同じ値となる。そして、電界効果トランジスタ領域１０４とイオンセンサ領域１０１とで構成するチャネル領域１２０の電位もその制御電圧と略同じ値となる。
イオンセンサ領域１０１は、到来するイオンの量や種類によって、形成されるＩＳＦＥＴ側チャネルが変わる。例えば、その深さ方向の距離や分極の度合いである。その状態にあって、制御電圧を印加することで、ＩＳＦＥＴ側チャネルの深さ方向の距離や分極の度合いを変えることができる。これにより、ＩＳＦＥＴ側チャネルに流れるセンサ電流Ｉｓの電流量を変えることができるため、検出感度を調整することができる。

図７に示す特性図は、図５に示すバルク領域１１９に印加する制御電圧の有無によって、センサ電流Ｉｓの電流量を変え、電源電流Ｉｏの変化量であるΔＩｏを大きくする様子を示すものである。
ΔＩｏが大きくなれば、検出感度が向上することになるから、たとえ到来したイオンの量が少なくとも、十分にイオンの検出を行うことができるのである。

もちろん、ゲート電極１１１に印加するゲート電圧Ｖｇを調整することにより、電界効果トランジスタ領域１０４に形成するＭＯＳＦＥＴ側チャネルに流れる電流量を変えることができるため、さらにΔＩｏを大きくすることもできる。それにより、電界効果トランジスタ型イオンセンサとしての感度をより大きく向上させることができる。

［異なる構造の説明：図８］
次に、本発明の電界効果トランジスタ型イオンセンサの第３の実施形態を図８を用いて詳細に説明する。図８は、本発明の電界効果トランジスタ型イオンセンサの第３の実施形態の構造を模式的に示す端面図である。図８は、図２に示す例の端面図と同様の部分を示している。図８において、１１５はイオン感応膜である。すでに説明した構成には同一の番号を付与しており、その説明は省略する。

本発明の電界効果トランジスタ型イオンセンサの第３の実施形態は、イオンセンサ領域１０１の上部にイオン感応膜１１５を設ける構成である。イオン感応膜１１５は、保護膜１１２が開口している部分であり、イオンセンサ領域１０１の上部に設けている。
イオン感応膜１１５は、検出しようとする物質（イオン）により自由に選択することができる。特に限定するものではないが、例えるならば次に示すものを用いることができる。

すなわち、検出するイオンをＨ＋とするならば、Ｓｉ₃Ｎ₄やＴａ₂Ｏ₂を用いることがで
きる。検出するイオンをＫ＋とするならば、バリノマイシンを用いることができる。検出するイオンをＮａ＋とするならば、ビスクラウンエーテル誘導体を用いることができる。検出するイオンをＣａ₂＋とするならば、非環状ポリエーテルアミド誘導体を用いることができる。検出するイオンをＮＨ₄＋とするならば、ノナクチンやＣｌ−テトラセチルアンモニア塩を用いることができる。

また、検出するイオンをＦ−とするならば、ＬａＦ₃を用いることができる。検出するイオンをＡｇ＋やＰｂ₂＋とするならば、カリックスアレンなどを用いることができる。
さらにまた、イオン感応膜１１５を液膜型イオンセンサ溶媒とすることもでき、その場合は、ニトロベンゼンやニトロフェニルオチルエーテルなどを用いることができる。

なお、イオン感応膜１１５の下部とイオンセンサ領域１０１の表面との間に、第２の絶縁膜として保護絶縁膜を設けてもよい。この保護絶縁膜は、イオン感応膜１１５とイオンセンサ領域１０１の表面との干渉を防止する保護膜として機能する。特に限定しないが、シリコン酸化膜を用いることができる。
この保護絶縁膜は、電界効果トランジスタ領域１０４の上部に設けている第１の絶縁膜であるゲート絶縁膜１０５をイオンセンサ領域１０１の上部まで延長して設けてもよい。もちろん、いくつかの膜を積層してなる積層膜であってもよく、用いるイオン感応膜１１５の種類に応じて、その種類や膜厚を自由に選択することができる。
保護絶縁膜をゲート絶縁膜１０５とは異なる膜で構成するとき、チャネル領域１２０の上部では、互いにその膜厚方向と直交する端面の一部を接し、平面的に並んで設ける。このようにすると、互いに隙間を生じることがない。

［異なる構造の説明：図９］
次に、本発明の電界効果トランジスタ型イオンセンサの第４の実施形態を図９を用いて詳細に説明する。図９は、本発明の電界効果トランジスタ型イオンセンサの第４の実施形態の構造を模式的に示す端面図である。図９は、図２，図８に示す例の端面図と同様の部分を示している。図９において、１１３，１１４はチャネル領域に設ける不純物領域である。すでに説明した構成には同一の番号を付与しており、その説明は省略する。

図９に示すように、電界効果トランジスタ領域１０４には不純物領域１１３を設けている。この不純物領域１１３は便宜上、ＭＯＳＦＥＴ側不純物領域１１３と呼ぶことにする。イオンセンサ領域１０１には不純物領域１１４を設けている。この不純物領域１１４は便宜上、ＩＳＦＥＴ側不純物領域１１４と呼ぶことにする。

このような構成にすることで、センサ感度の向上と検出イオンへの適応度合いの拡大とを行うことができる。ＭＯＳＦＥＴ側不純物領域１１３とＩＳＦＥＴ側不純物領域１１４とは、同一の不純物であっても異なる不純物であってもよい。もちろん、同じ不純物濃度であっても異なる不純物濃度であってもよい。このように設ける不純物領域によって、ゲート電圧ＶｇによるＭＯＳＦＥＴ側チャネルやイオンの到来によるＩＳＦＥＴ側チャネルの形成をこの双方の不純物領域によって制御することができる。換言すると、双方のチャネルに流れる電流（ＩｄｄやＩｓ）を制御することができるのである。これにより、すでに説明したように、ΔＩｏを大きくすることができるため、電界効果トランジスタ型イオンセンサとしての感度を向上させることができるのである。
さらに、ＭＯＳＦＥＴ側不純物領域１１３とＩＳＦＥＴ側不純物領域１１４との不純物やその濃度、その深さ方向の距離や分極の度合いを自由に選択できることから、他種イオンへの適用をさらに広げることができるのである。

［異なる構造の説明：図１，図１０］
次に、本発明の電界効果トランジスタ型イオンセンサの第５の実施形態を図１０を用い
て詳細に説明する。図１０は、本発明の電界効果トランジスタ型イオンセンサの第５の実施形態の構造を模式的に示す端面図である。図１０は、図１に示す平面図の切断線Ｂ−Ｂ´における断面を模式的に示す端面図である。図１は、第１の実施形態を説明するための平面図であるが、平面から見たときの様子は、この第５の実施形態と同じであるため、説明に用いることにする。
図１０において、１９０，１９１はウェル領域である。すでに説明した構成には同一の番号を付与しており、その説明は省略する。

本発明の電界効果トランジスタ型イオンセンサは、イオンセンサ領域１０１の上部の保護膜１１２を開口し、この部分に到来するイオンを検出する。検出するイオンによっては、イオンセンサ領域１０１に必要な溶液などを置くこともある。このような状況においては、電界効果トランジスタ型イオンセンサのサイズをある程度大きくする必要がある。また、測定可能な電流値（ＩｄｄやＩｓ）をより多く得るためにも、そのサイズを大きくすることがある。その場合は、チャネル領域１２０の長さ、つまり、ソース領域１０２とドレイン領域１０３とが対向する方向とは直交する方向の距離を大きくすることが多い。

このような構成とすると、ソース領域１０２，ドレイン領域１０３の平面的な面積も大きくなり、これらと半導体基板１０９とのＰＮ接合の面積も拡大する。これにより、これらＰＮ接合でのリーク電流も増加してしまう。これは構造上やむをえないものであるが、そのリーク電流は、微小な電流の増加を測定する本発明の電界効果トランジスタ型イオンセンサにあっては、イオンの検出感度に影響するものであり、できるだけ小さくする必要がある。

そのような対策を行った例が、図１０に示すような構成である。ウェル領域１９０，１９１は、半導体基板１０９に選択的に設けるとともに、チャネル領域１２０の下部の半導体基板１０９にソース領域１０２，ドレイン領域１０３を覆うように設ける領域である。
例えば、ソース領域１０２，ドレイン領域１０３をＰ型とし、半導体基板１０９をＮ型とすると、ウェル領域１９０はＮ型、ウェル領域１９１はＰ型にすることができる。このような構成は、いわゆるダブルウェル型と呼ばれる構造である。
このような構成にすることによって、ソース領域１０２，ドレイン領域１０３と半導体基板１０９との間のリークを防止することができる。

もちろん、半導体基板１０９に選択的にウェル領域を設けるのであるから、ウェル領域１９０，１９１は、Ｐ型であってもＮ型であってもよい。ただし、ソース領域１０２，ドレイン領域１０３とウェル領域１９０とが反対導電であればよいのである。この関係があれば、ウェル領域１９０，１９１の不純物やその濃度、その深さ方向の距離などは、自由に選択することができる。

［異なる半導体基板を用いる例の説明：図１，図１１，図１２］
本発明の電界効果トランジスタ型イオンセンサの第６の実施形態を図１１，図１２を用いて詳細に説明する。図１１，図１２は、本発明の電界効果トランジスタ型イオンセンサの第６の実施形態の構造を模式的に示す端面図である。図１１は、図１に示す平面図の切断線Ｂ−Ｂ´における断面を模式的に示す端面図であって、図１２は、図１に示す平面図の切断線Ａ−Ａ´における断面を模式的に示す端面図である。図１は、第１の実施形態を説明するための平面図であるが、平面から見たときの様子は、この第６の実施形態と同じであるため、説明に用いることにする。図１１，図１２において、２０９は埋め込み絶縁膜、３０９は単結晶基板である。すでに説明した構成には同一の番号を付与しており、その説明は省略する。

本発明の電界効果トランジスタ型イオンセンサの第６の実施形態は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いた例を示すものである。ＳＯＩ基板は、半導体基板１０９の上部に設ける埋め込み絶縁膜２０９、その上に設ける単結晶基板３０９による３層構造を有している。 半導体素子は、単結晶基板３０９の層内に設ける。

本発明の電界効果トランジスタ型イオンセンサは、第１導電型の半導体基板１０９の上部に埋め込み絶縁膜２０９を介して設ける第１導電型の単結晶基板３０９に、素子分離膜１０８で分離される領域を形成する。この領域はいわゆる能動領域と呼ばれ、そこに第１の領域として第２導電型のソース領域１０２、第２の領域として第２導電型のドレイン領域１０３、第３の領域として第１導電型のチャネル領域１２０を設けている。チャネル領域１２０は、ソース領域１０２とドレイン領域１０３との間の領域であるとともに、イオンセンサ領域１０１と電界効果トランジスタ領域１０４とに分かれている。
電界効果トランジスタ領域１０４の上部には、それを覆うようにゲート絶縁膜１０５を設け、その上部にはゲート電極１１１を設けている。
ゲート電極１１１の上部には、層間絶縁膜１１０が設けてあり、その上部には配線層１０６を設けている。配線層１０６は、層間絶縁膜１１０に設けるコンタクトホール１０７を介してソース領域１０２，ドレイン領域１０３，ゲート電極１１１に接続している。配線層１０６の上部には、必要な箇所を開口する保護膜１１２を設けてある。

第１導電型とは、例えばＰ型、第２導電型とは、例えばＮ型である。単結晶基板３０９は、例えば、シリコン単結晶基板である。素子分離膜１０８は、いわゆるフィールド絶縁膜であり、単結晶基板３０９を知られている製造方法によって選択的に酸化することによって形成することができ、その深さ方向は、埋め込み絶縁膜２０９まで到達するように設けている。
ソース領域１０２，ドレイン領域１０３は、例えばリン（Ｐ）を不純物として、イオン注入などの知られている製造方法によって形成することができる拡散層である。ソース領域１０２，ドレイン領域１０３もその深さ方向は、埋め込み絶縁膜２０９まで到達するように設けている。

チャネル領域１２０ならびにソース領域１０２，ドレイン領域１０３は、埋め込み絶縁膜２０９で半導体基板１０９と分離されている。この構造であるから、ソース領域１０２，ドレイン領域１０３から半導体基板１０９へのリークが発生することはない。
リーク電流は、すでに説明したように、微小な電流の増加を測定する本発明の電界効果トランジスタ型イオンセンサにあっては、できるだけ小さくする必要があるが、これが無いため、電界効果トランジスタ型イオンセンサとしての感度を向上させることができるのである。

本発明の電界効果トランジスタ型イオンセンサは、以上説明した構成に限定するものではない。説明した実施形態を組み合わせてもよい。例えば、イオン感応膜１１５を備える第３の実施形態とウェル領域１９０，１９１を備える第５の実施形態とを組み合わせてもよいのである。このような構成にすることで、多種多様なイオンに対応できるとともに、リーク電流を低減することもできるのである。

また、例えば、ゲート電極１１１は、ポリシリコンで形成する例を示し、単層構造であっても積層膜構造であってもよいと説明したが、もちろん、金属電極であってもよい。
ソース領域１０２，ドレイン領域１０３は、半導体基板１０９または単結晶基板３０９に拡散して設ける拡散層として説明したが、電界緩和層を互いが対向する方向に設けて高電圧に耐えられるようなＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造としてもよい。

さらに、イオンセンサ領域１０１の上部に設けるイオン感応膜１１５は、膜状になっていても液状になっていてもかまわない。このため、保護膜１１２の膜厚も用いるイオン感応膜１１５の種類に応じて自由に変更することができる。もちろん、イオンセンサ領域１０１の上部における保護膜１１２の開口部のエッジも半導体基板１０９に対して直交する端面、テーパー状の端面（傾斜端面）などを有することができる。大切なことは、用いるイオン感応膜１１５が、例えば液状あるいはゲル状であったとき、それが検出中などにイオンセンサ領域１０１からずれていかなければよいのである。
このように、本発明の電界効果トランジスタ型イオンセンサは、その発明の主旨を逸脱しない範囲で自由に変更が可能なのである。

本発明の電界効果トランジスタ型イオンセンサは、高い検出感度を有しながら、雑音の影響を受けにくいという特徴を有する。このため、化学，バイオ，医療，食品分野に用いるイオンセンサとして好適である。

本発明の電界効果トランジスタ型イオンセンサの第１の実施形態を説明する平面図である。 本発明の電界効果トランジスタ型イオンセンサの第１の実施形態を説明する端面図である。 本発明の電界効果トランジスタ型イオンセンサの動作を説明する等価回路図である。 本発明の電界効果トランジスタ型イオンセンサの電気特性を説明する特性図である。 本発明の電界効果トランジスタ型イオンセンサの第２の実施形態を説明する平面図である。 本発明の電界効果トランジスタ型イオンセンサの動作を説明する等価回路図である。 本発明の電界効果トランジスタ型イオンセンサの電気特性を説明する特性図である。 本発明の電界効果トランジスタ型イオンセンサの第３の実施形態を説明する端面図である。 本発明の電界効果トランジスタ型イオンセンサの第４の実施形態を説明する端面図である。 本発明の電界効果トランジスタ型イオンセンサの第５の実施形態を説明する端面図である。 本発明の電界効果トランジスタ型イオンセンサの第６の実施形態を説明する端面図である。 本発明の電界効果トランジスタ型イオンセンサの第６の実施形態を説明する端面図である。 一般的な従来のイオンセンサを説明するための端面図である。 特許文献１に示した従来技術を説明するための端面図である。

符号の説明

１０１ イオンセンサ領域
１０２ ソース領域
１０３ ドレイン領域
１０４ 電界効果トランジスタ領域
１０５ ゲート絶縁膜
１０６ 配線層
１０７ コンタクトホール
１０８ 素子分離膜
１１０ 層間絶縁膜
１１１ ゲート電極
１１２ 保護膜
１２０ チャネル領域

Claims (6)

1. 半導体基板の上部または該半導体基板に埋め込み絶縁膜を介して設ける基板の上部に第１の領域と第２の領域を設け、これらの間に第３の領域を備え、該第３の領域の上部に到達するイオンを検出する半導体型イオンセンサにおいて、
   前記第１の領域をソース領域、前記第２の領域をドレイン領域、前記第３の領域をチャネル領域とし、
   前記チャネル領域を電界効果トランジスタ領域とイオンセンサ領域とに分け、
   少なくとも前記電界効果トランジスタ領域の上部を覆うように絶縁膜を設け、
   前記電界効果トランジスタ領域の上部の前記絶縁膜をゲート電極となる導電膜で覆うことを特徴とする電界効果トランジスタ型イオンセンサ。
2. 前記イオンセンサ領域の上部を覆うようにイオン感応膜を設けることを特徴とする請求項１に記載の電界効果トランジスタ型イオンセンサ。
3. 前記絶縁膜は、前記電界効果トランジスタ領域の上部でゲート絶縁膜として機能する第１の絶縁膜と、前記イオンセンサ領域の上部で前記チャネル領域の表面を保護する保護膜として機能する第２の絶縁膜とからなることを特徴とする請求項１または２に記載の電界効果トランジスタ型イオンセンサ。
4. 前記第１の絶縁膜と前記第２の絶縁膜とは、互いにその膜厚方向と直交する端面の一部を接し、前記チャネル領域上に平面的に並んで設けていることを特徴とする請求項３に記載の電界効果トランジスタ型イオンセンサ。
5. 前記チャネル領域と離間し、前記半導体基板または前記埋め込み絶縁膜の上部に前記チャネル領域の電位を設定するためのバルク領域を設けることを特徴とする請求項１から４のいずれか１つに記載の電界効果トランジスタ型イオンセンサ。
6. 前記チャネル領域の表面より下部の領域、または前記チャネル領域に設けるとともに前記ソース領域と前記ドレイン領域との下部の領域に、前記チャネル領域と同一導電型の不純物領域を設けることを特徴とする請求項１から５のいずれか１つに記載の電界効果トランジスタ型イオンセンサ。

Images