JP2007316305A

JP2007316305A - 反射型液晶表示素子とその製造方法

Info

Publication number: JP2007316305A
Application number: JP2006145442A
Authority: JP
Inventors: Takayuki Iwasa; 隆行岩佐
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2006-05-25
Filing date: 2006-05-25
Publication date: 2007-12-06
Anticipated expiration: 2026-05-25
Also published as: JP4862133B2

Abstract

【課題】従来は液晶表示素子の反射電極をスパッタによるアルミニウムで構成すると、ショートが発生しないよう、反射電極の間隙はアルミニウムの成膜で発生するグレイン以下の間隙に作成することができず、また、微細な反射電極間隙を制御するのは難しい。
【解決手段】反射電極５１は、第３層間膜２９上に形成されたチタン膜による反射電極チタン５１１と、反射電極チタン５１１上に形成されたアルミニウム膜である反射電極アルミ５１２とで構成されている。反射電極アルミ５１２の側壁は反射電極チタン５１１の側壁よりも水平方向に後退している。また、反射電極アルミ５１２の間隙ｂ内の側壁のみに、間隙形成用酸化膜５１３によるサイドウォールが形成されており、反射電極チタン５１１の側壁にはサイドウォールは形成されていない。これにより、反射電極面積が大きくなるため反射率が向上し、プロジェクタとしての明るさやコントラストが向上する。
【選択図】図２

Description

本発明は反射型液晶表示素子とその製造方法に係り、特に第１の基板上の画素を構成する反射電極と第２の基板上の全画素に共通な対向電極との間に液晶が封入されており、入射する光を対向電極及び液晶を通して反射電極に入射して反射させ、その反射光を映像信号に対応させて反射電極毎に変調させる反射型液晶表示素子とその製造方法に関する。

最近、ハイビジョン等の高精細映像の表示用ディスプレイ等のように、映像を大画面に表示するための投射型表示装置の要望が高まっている。その投射型表示装置には大別すると透過方式と反射方式のものがあるが、双方の方式とも、ＬＣＤ（Liquid Crystal Display；液晶表示素子）パネルを用いた空間光変調部が適用され、ＬＣＤパネルに読出し光を入射させ、その入射光を映像信号に対応させて画素単位で変調することにより投射光を得るようになっている。

ここに、ＬＣＤパネルは、半導体基板上に形成された薄膜トランジスタ等の複数の画素トランジスタと、その画素トランジスタによって電位が制御される複数の画素電極を配列形成したアクティブマトリクス基板上に形成されたアクティブマトリクス回路と、透明基板（ガラス基板等）に被膜形成された共通電極膜と、前記のアクティブマトリクス基板と共通電極膜の間に封止された液晶層とからなり、共通電極膜と各画素電極の間の電位差を映像信号に対応させて画素電極毎に変化させ、液晶の配向を制御することで読出し光を変調する液晶表示素子である。

次に、投射型表示装置の構成について、反射型の液晶表示素子（ＬＣＤパネル）を例にとって説明する。図１０は反射型ＬＣＤパネルのアクティブマトリクス回路の一例のブロック構成図を示す。図１０に示すアクティブマトリクス回路は、３行３列のマトリクス状に９個の画素が配列された画素部１と、水平シフトレジスタ回路２と、垂直シフトレジスタ回路３とを有し、更に画素部１の各列の画素群毎に縦方向の信号配線４及びビデオスイッチを介して水平シフトレジスタ回路２に接続されており、また、画素部１の各行の画素群毎に横方向のゲート配線８を介して垂直シフトレジスタ回路３に接続されている。

画素部１内の各画素は、後述するように、画素トランジスタ１０、保持容量１１、対向電極１２、反射電極１３を少なくとも有する。対向電極１２は全画素共通の共通電極であり、反射電極１３は各画素毎に設けられた画素電極である。画素トランジスタ１０はゲート電極１０ｂとドレイン１０ｂとソース１０ｃとからなり、図１０に１４で示す等価回路のシンボルで表されるＦＥＴである。また、保持容量１１は等価回路ではコンデンサ１５として表すことができる。

また前記ビデオスイッチは、互いにドレイン同士、ソース同士が接続されたＰチャネル電界効果トランジスタ（ＦＥＴ）５及びＮチャネルＦＥＴ６と、ＦＥＴ５及び６のゲートに互いに異なる論理値の信号を入力するためのインバータ７とからなる。ＦＥＴ５及び６の各ドレインはビデオ線９に接続されている。３つあるビデオスイッチは水平シフトレジスタ回路２からの信号により、所定周期で順次オンとされる。また、垂直シフトレジスタ３は所定の水平走査周期で例えば上から下方向に各行の画素内の画素トランジスタを順次オンとする信号を出力する。

これにより、水平シフトレジスタ回路２及び垂直シフトレジスタ回路３からの各信号により、画素部１内の各画素は順次に画素単位で選択され、選択された画素の保持容量に、ビデオ線９及びビデオスイッチを介して入力された映像信号が電荷の形で供給されて書き込まれる。

図１１は１画素の一例の断面模式図を示す。シリコン基板２１に形成されたウェル２２には、ウェル２２と反対導電型の拡散層であるドレイン１０ｂとソース１０ｃが形成されると共にシリコン基板２１上に酸化膜を介してゲート電極１０ａが形成されて、ＭＯＳ型ＦＥＴによる前述した画素トランジスタ１０を構成している。また、シリコン基板２１のウェル２２とは異なる領域に拡散層２３が形成されており、この拡散層２３上には酸化膜を介してポリシリコン層２４が形成され、これらにより前述した保持容量１１が構成されている。

また、ゲート電極１０ａ、ポリシリコン層２４上には、第１層間膜２５、第１メタル２６、第２層間層２７、第１金属遮光膜（第２メタル）２８、第３層間膜２９、反射電極（第３メタル）１３、保護絶縁膜３４が積層されており、更に保護絶縁膜３４と対向電極１２との間に液晶３２が封入されている。また、第１メタル２６上には反射防止膜３３が形成されており、第１金属遮光膜（第２メタル）２８上にも反射防止膜３４が形成されている。シリコン基板２１の表面上に形成されたＭＯＳ型ＦＥＴによる画素トランジスタ１０は、画素配列に対応してマトリクス状に配置され、ＭＯＳ型ＦＥＴを被覆する第１層間膜２５と、第１層間膜２５上にマトリクス状に配置されたアルミニウムからなる第１メタル（画素電極）２６がＭＯＳ型ＦＥＴのソース１０ｃに接続形成されている。

反射電極１３−対向電極１２間には、表示する映像信号に応じて電位差が発生し、液晶３２の光学特性を変調する。この結果、入射光は画素毎に変調されて反射電極１３で反射される。このため、反射型液晶表示素子では、従来の透過型プロジェクタ用素子と違い、光を１００％近く利用でき、高精細と高輝度を両立できる構造となっている。

しかし、シリコン基板２１を使用した反射型液晶表示素子の場合、画素トランジスタの拡散電極（ソース１０ｃ）に光が混入すると、光キャリアが発生してリーク電流が発生し、画素電極電位の変動を引き起こす可能性がある。この画素電極電位の変動は、フリッカーや焼き付きをおこす原因となるため、光リークを最小限にする必要がある。

そこで、従来は反射電極１３の間隙の下部には、図１１に示すようにアルミ配線で作成した第１の金属遮光膜２８を配置しており、この第１の金属遮光膜２８によって光のパス長（光路長）を大きくとって光を吸収させることによって、画素トランジスタに光が混入しないような構造になっている。この第１の金属遮光膜２８の最上層には窒化チタン（ＴｉＮ）で形成された反射防止膜３４が形成されており、反射電極１３の間隙から入射した光は第１の金属遮光膜２８の上部の反射防止膜３４によって光が減量するようになっている。また、第１の金属遮光膜２８から反射した光の一部は、反射電極１３の下面と第１の金属遮光膜２８との反射を繰り返し、光が次第に減衰して画素トランジスタに光が混入しない構造である。

図１２は駆動回路基板に透明基板を重ね合わせた一例の斜視図を示す。同図において、駆動回路基板４１は、図１１のシリコン基板２１に相当し、その駆動回路基板４１上には、図１０及び図１１に示したような構造の画素領域４２と、図１０の水平シフトレジスタ回路２及び垂直シフトレジスタ回路３からなるシフトレジスタ回路４３とが作成されている。シフトレジスタ回路４３の外側の駆動回路基板４１上にはシール領域４４が設けられており、シール材とスペーサーボールが塗布される。シール領域４４の内部の駆動回路基板４１と、透明基板４７に挟まれた中には、液晶組成物が充填されている。画素領域４２にはスペーサーを用いず、シール領域４４において液晶ギャップを作成するスペーサーレス構造となっている。

一方、透明基板４７には図１１に示した対向電極１２が形成されており、その対向電極１２には、駆動回路基板４１上に形成されたカウンタコンタクト４５上に導電性ペーストが盛られ、透明基板４７と駆動回路基板４１をシール材によって接着固定する際に接続される。カウンタコンタクト４５は外部接続端子４６に配線されており、その外部接続端子４６から所定の電圧を印加できるようになっている。駆動回路基板４１と透明基板４７はシール材によって接着固定されて、液晶表示素子が形成されている。

次に、図１３に示すように、図１２の液晶表示素子に外部からの信号を供給するためのフレキシブルプリント配線板４８が外部接続端子４６に接続されて液晶表示素子が完成する。外部信号（映像信号及び制御信号）はこのフレキシブルプリント配線板４８に設けられた外部入力端子４９から入力されるようになっている。

この反射型液晶表示素子は、駆動回路基板４１に画素トランジスタとその画素トランジスタによって電位が制御される反射電極（画素電極）１３を配列形成したアクティブマトリクス回路と、透明基板（ガラス基板等）４７に被膜形成された対向電極（共通電極）１２と、前記のアクティブマトリクス回路と対向電極１２の間に封止された液晶３２からなり、対向電極１２と各反射電極１３との間の電位差を映像信号に対応させて反射電極１３毎に変化させ、液晶３２の配向を制御することで読出し光を変調するものである。

ところで、トランジスタや配線のパターニングは、通常フォトリソグラフィを使用して作成している。上記の反射型液晶表示素子において、反射電極１３の作成方法も例外ではなく、通常はフォトリソグラフィを使用して反射電極１３をアレイ状にパターニングする。

一方、反射電極１３は、限られた画素ピッチに対して反射する面積を大きくした方が、当然、反射率が大きくなり、明るさやコントラストが大きくなる。このことは、画素間隙が小さければ小さいほど良いことを意味する。また、画素間隙が小さければ、プロジェクタシステムとして投影上の画像は、画素の格子を認識しづらくなるため、滑らかでシームレスな画像を表示することができるようになる。

しかしながら、前述した光による縮小露光を行うフォトリソグラフィは、パターニングに限界があり、パターンの微細加工を行うために、光源に波長２４８ｎｍのＫｒＦ（フッ化クリプトン）エキシマレーザを使用する高価なエキシマレーザスキャンニングステッパを用いたとしても、通常の最小パターニングにおいては０.２μｍ程度が限界である。しかも上記のエキシマレーザスキャンニングステッパを反射電極１３のフォトリソグラフィに使用した場合、反射電極間隙の最小寸法は０.３５μｍ程度が限界となる。

これは、反射電極１３は反射膜であるために反射率が高く、パターン形成に光を使用するフォトグラフィでは光によるハレーションや光の干渉などが発生してしまうために、微細フォトグラフィを実現することが難しいためである。特に大面積チップである反射型液晶表示素子においては、フォーカスの問題や、マスクの寸法ばらつき、大面積エリアによる露光量のショットばらつきなどの問題も発生し、０.３５μｍ程度の反射電極間隙が限界である。

しかし、反射型液晶表示素子において、反射電極を形成する場合、上述のように反射電極間隙は小さければ小さいほど、プロジェクタの性能が向上するため、更なる反射電極間隙の縮小が求められている。また、シリコン基板を使用した反射型液晶表示素子の場合、画素トランジスタの拡散電極に光が混入すると、光キャリアが発生してリーク電流が発生し、画素電極電位の変動を引き起こす可能性がある。画素電極電位の変動は、フリッカーや焼き付きをおこす原因となるため、光リークを最小限にする必要がある。

そこで、従来は図１１に示したように、反射電極１３の間隙の下部には、アルミ配線で作成した第１の金属遮光膜２８を配置しており、第１の金属遮光膜２８によって光のパス（光路長）を大きくとって光を吸収させることによって、画素トランジスタに光が混入しないような構造になっている。これにより、画素トランジスタの拡散電極（ソース１０ｃ）に光が照射されて、光キャリアによるリーク電流が発生することを防止している。

この拡散電極部は拡散電極部とウェル２２のＰＮ接合になっており、言い換えるとフォトダイオードを形成しているといえる。従って、このフォトダイオードに相当する拡散電極部に到達する光を低減させる必要がある。この拡散電極部への光リークが存在すると、光リークによる画素電極電位の変動を少なくするために保持容量が必要であり、光リークが大きいと、それに伴い保持容量も大きくしなければならず、画素微細化の妨げになっている。なお、この光リークに関しても、反射電極間隙を小さくしてやれば、必然的に素子内部への光の入射量が少なくなって光リークを効果的に少なくできることが、当然考えられる。この光リークを抑制するという観点からも、反射電極間隙の縮小が求められている。

また、絶縁膜を使用して遮光層用溝を形成した後、画素（反射）電極兼遮光層となる導電膜（アルミニウム）を成膜し、セルフアラインにて画素電極（反射電極）を作成する液晶表示素子の製造方法が従来開示されている（例えば、特許文献１参照）。この従来の液晶表示素子の製造方法によれば、反射電極間隙の下方に金属アルミニウムが形成されるために、遮光層によって光の入射が抑えられ、光リークが低減できることが期待されている。この従来方法であれば、反射電極間隙を小さくすることが可能であるが、実際の画素電極間隙はスパッタによる膜厚を制御することによって作成することになる。

特開平１０−３２５９４９号公報

しかしながら、スパッタによるアルミニウムの成膜はグレインが成長するため、反射電極間隙を小さくしようとすると、グレインが成長した部分において、反射電極間においてショートが発生する可能性がある。従って、反射電極間隙はアルミニウムによって成長するグレイン以下の間隙は作成することができないということになる。しかもこのグレインのサイズは一定ではないため、微細な反射電極間隙を制御するのは難しい。

また、上記の特許文献１においては、遮光層用溝にもスパッタされたアルミニウムが遮光層として形成される。つまり、反射電極間隙を小さくしようとして反射電極膜厚を厚くしようとすると、同時に遮光層用溝に形成される遮光膜の膜厚も厚くなるため、反射電極間を絶縁するためには、遮光層用溝も深くしなければならない。そこで、遮光層用溝を深くするために、絶縁膜の窒化シリコン膜厚を厚くして等方性エッチングを行うと、遮光層用溝も大きくなると同時に、遮光層用溝の上部に配置された同じ絶縁膜である二酸化シリコンの間隙も大きくなってしまうという問題がある。

本発明は以上の点に鑑みなされたもので、反射電極を２つの導電膜による段差を有する積層構造に形成することにより、反射電極間隙をフォトリソグラフィによるパターニングの限界以下の寸法をセルフアラインで形成することができ、画素の反射率を向上させることができる反射型液晶表示素子とその製造方法を提供することを目的とする。

また、本発明の他の目的は、低コストで反射電極間隙を小さくして、反射率を向上することにより、プロジェクタとしての明るさやコントラストが向上し、さらには、反射電極間隙から進入する光を低減することにより、光リークを低減してフリッカーや焼きつきを低減することが可能な反射型液晶表示素子及びその製造方法を提供することにある。

上記の目的を達成するため、本発明の反射型液晶表示素子は、入射する光を反射する反射電極と、反射電極に接続されたスイッチング用画素トランジスタと、画素トランジスタに接続された保持容量とからなる画素が、複数規則的に第１の基板上に配列されており、反射電極と画素トランジスタとの間には絶縁膜を介して遮光膜が形成されると共に、第１の基板上の複数の反射電極に共通して対向するように対向電極が透明な第２の基板上に形成され、第１及び第２の基板の間には液晶が封入されており、複数の画素トランジスタを順次駆動して、その画素トランジスタに接続された保持容量に映像信号を電荷として保持させることで、その画素トランジスタに接続された反射電極と対向電極との間の液晶の配向を反射電極単位で制御し、第２の基板上の対向電極及び液晶を透過して反射電極に入射して反射し、液晶及び対向電極を透過して外部へ出射する光を反射電極単位で変調する反射型液晶表示素子において、反射電極は、平面形状が一画素の大きさに対応した矩形形状に形成された第１の導電膜と、第１の導電膜に対して光入射側に積層されており、第１の導電膜と反射率が異なり、かつ、第１の導電膜の矩形領域内に形成された平面形状が矩形形状の第２の導電膜とより構成されていることを特徴とする。

ここで、上記の各画素の第１の導電膜は、第２の導電膜よりも大なる面積の矩形形状に形成されており、第１の導電膜と第２の導電膜は、その外周部において段差が形成されていることを特徴とする。また、上記の段差が形成されている第１及び第２の導電膜は、第１の導電膜の高さと第２の導電膜の高さとの差が、反射電極に入射する光と反射電極で反射された光とが互いに干渉し、光が強め合う値に設定されていることを特徴とする。この発明では、従来に比べて反射電極の反射率を向上させることができる。

また、上記の目的を達成するため、本発明の液晶表示素子の製造方法は、入射する光を反射する反射電極と、反射電極に接続されたスイッチング用画素トランジスタと、画素トランジスタに接続された保持容量とからなる画素が、複数規則的に第１の基板上に配列されており、反射電極と画素トランジスタとの間には絶縁膜を介して遮光膜が形成されると共に、第１の基板上の複数の反射電極に共通して対向するように対向電極が透明な第２の基板上に形成され、第１及び第２の基板の間には液晶が封入されており、複数の画素トランジスタを順次駆動して、その画素トランジスタに接続された保持容量に映像信号を電荷として保持させることで、その画素トランジスタに接続された反射電極と対向電極との間の液晶の配向を反射電極単位で制御し、第２の基板上の対向電極及び液晶を透過して反射電極に入射して反射し、液晶及び対向電極を透過して外部へ出射する光を反射電極単位で変調する反射型液晶表示素子の製造方法において、第１の基板上に形成された遮光膜の上方に、反射電極を構成する第１の導電膜と第２の導電膜とを順次に積層する第１のステップと、第２の導電膜をパターニングとエッチングにより、複数の画素に対応した複数の矩形形状に規則的に形成する第２のステップと、第２のステップを経た第１の導電膜及び第２の導電膜の上に間隙形成用絶縁膜を被覆形成する第３のステップと、間隙形成用絶縁膜をエッチバックすると共に、第２の導電膜をエッチングストッパとして終点検出を行い、終点検出後、第１の導電膜の膜厚分をエッチングするだけの時間をオーバーエッチングすることにより、間隙形成用絶縁膜及び第１の導電膜を同時にエッチングする第４のステップとを含み、第４のステップにより、第２の導電膜の側壁に間隙形成用絶縁膜によるサイドウォールを形成すると共に、第１の導電膜に複数の画素に対応した複数の矩形形状とする間隙を形成することを特徴とする。

この発明では、相隣る反射電極間の間隙に相当する第１の導電膜の間隙を、低コストの装置を使用して、フォトリソグラフィによるパターニングの限界以下の寸法で、セルフアラインで形成することができるため、反射電極の反射率（画素の反射率）を従来に比べて向上することができる。

また、上記の目的を達成するため、他の発明の液晶表示素子の製造方法は、上記の第２のステップを経た第１の導電膜及び第２の導電膜の上に間隙形成用絶縁膜を被覆形成する第３のステップと、間隙形成用絶縁膜をエッチバックして第２の導電膜の側壁に間隙形成用絶縁膜によるサイドウォールを形成する第４のステップと、第２の導電膜及びサイドウォールをマスクとして第１の導電膜をエッチングし、セルフアラインにて反射電極間隙を形成する第５のステップとを含むことを特徴とする。

この発明では、上記の発明と同様に、相隣る反射電極間の間隙に相当する第１の導電膜の間隙を、低コストの装置を使用して、フォトリソグラフィによるパターニングの限界以下の寸法で、セルフアラインで形成することができるため、反射電極の反射率（画素の反射率）を従来に比べて向上することができる。

本発明によれば、相隣る反射電極間の間隙（反射電極間隙）に相当する第１の導電膜の間隙を、フォトリソグラフィによるパターニングの限界以下の寸法で、セルフアラインで形成することにより、反射電極の反射率（画素の反射率）を従来に比べて向上することができるため、反射型液晶表示素子を用いたプロジェクタとしての明るさやコントラストを向上できる。

また、本発明によれば、反射電極間隙を従来に比べて小さくできるため、反射電極間隙から進入する光を低減することにより、光リークを低減してフリッカーや焼きつきを低減することができる。この場合、画素サイズが小さくなっても従来構造よりも光リークを著しく抑制することができるので、光リークによる画素電極電位の変動を少なくするために必要だった保持容量が小さくでき、大幅な画素微細化が可能になり、小画素化による高解像度パネルや、低コスト化を実現することができる。

更に、本発明によれば、従来に比べてプロジェクタとしてのコントラスト向上ができることから、例えば黒の再現性が向上し、暗部の階調が良くなるため投射型プロジェクタの欠点である黒浮きを著しく改善でき、その結果、例えば映画などの暗いシーンにおいても視認性が向上する。

次に、本発明の一実施の形態について図面と共に説明する。図１は本発明になる反射型液晶表示素子の一実施の形態の一画素当たりの断面図を示す。同図中、図１１と同一構成部分には同一符号を付し、その説明を省略する。図１において、シリコン基板２１の表面上に形成されたスイッチング素子であるＭＯＳ型ＦＥＴによる画素トランジスタ１０は、画素配列に対応してマトリクス状に配置され、ＭＯＳ型ＦＥＴを被覆する第１層間膜２５と、第１層間膜２５上にマトリクス状に配置されたアルミニウムからなる第１メタル（画素電極）２６がＭＯＳ型ＦＥＴのソース１０ｃに接続形成されている点は従来と同様であるが、従来と異なり、本実施の形態は各画素毎に形成される反射電極５１の構造に特徴があり、図１にIで示す反射電極間隔が従来に比べて小さく形成されている。

図２は図１にIで示した反射電極５１の一部分の拡大図を示す。同図中、図１と同一構成部分には同一符号を付してある。図２において、反射電極５１は、第３層間膜２９上に形成されたチタン膜による反射電極チタン５１１と、反射電極チタン５１１上に形成されたアルミニウム膜である反射電極アルミ５１２とで構成されている。また、反射電極アルミ５１２の側壁は反射電極チタン５１１の側壁よりも水平方向に後退している。すなわち、後述するように反射電極チタン５１１は一画素の大きさに対応した平面形状が矩形形状であり、隣接する反射電極を構成する反射電極チタン５１１との間に間隙ａが形成されている。同様に、反射電極アルミ５１２も平面形状が矩形形状で、かつ、隣接する反射電極を構成する反射電極アルミ５１２との間に間隙ｂが形成されているが、反射電極チタン５１１の矩形領域内に配置されているので、それら間隙ａとｂは、それぞれの中心位置が一致するように形成されているが、間隙ｂの方が間隙ａよりも大である。

また、反射電極アルミ５１２の間隙ｂ内の側壁のみに、間隙形成用酸化膜５１３によるサイドウォールが形成されており、反射電極チタン５１１の側壁にはサイドウォールは形成されていない。このように、本実施の形態の反射電極５１は側壁が２段に形成されており、下段部の側壁による反射電極５１の間隙、すなわち反射電極チタン５１１の間隙ａは、図１１の従来例と比較して小さく形成されている。

このような構造とすることにより、反射電極面積が大きくなるため反射率が向上し、プロジェクタとしての明るさやコントラストが向上し、さらには、反射電極チタン５１１の間隙ａが従来より小さいことから反射電極間隙から進入する光を従来よりも低減することができるため、従来に比べて光リークを低減してフリッカーや焼きつきを低減することができる。

次に、本発明になる液晶表示素子の製造方法の一実施の形態について図３の各素子製造工程の要部の断面図と共に説明する。同図中、図２と同一構成部分には同一符号を付してある。まず、図３（Ａ）に示すように、第３層間膜２９上に反射電極を反射電極チタン５１１と反射電極アルミ５１２の２層構造で、スパッタにて成膜する。反射電極チタン５１１は膜厚１００ｎｍで、反射電極アルミ５１２は膜厚３００ｎｍでそれぞれスパッタする。

続いて、反射電極アルミ５１２の表面全面にレジスト５２を塗布した後、図３（Ｂ）に示すようにフォトリソグラフィにて反射電極形状にパターニングし、レジスト５２及び反射電極アルミ５１２をＲＩＥなどの異方性エッチング装置にエッチングして開口部５３を形成して反射電極形状に形成する。このとき、反射電極チタン５１１をエッチングストッパとしてエンドポイントの終点検出を行う。

また、このとき作成した反射電極アルミ５１２の間隙は、０.６μｍ程度の比較的大きな間隙でよいので、高価なエキシマレーザスキャンニングステッパや、高価な高感度レジストを使用しなくてよく、２，３世代前の光源に波長３６５ｎｍのｉ線を用いたステッパと安価なｉ線用フォトレジストを用いて十分作成可能である。

次に、レジスト５２を剥離した後、図３（Ｃ）に示すように、反射電極アルミ５１２上に間隙形成用酸化膜５４をＣＶＤ（化学気相成長）法にて２５０ｎｍ成膜する。続いて、図３（Ｄ）に示すように、ＲＩＥ（反応性イオンエッチング装置）などの酸化膜エッチング装置を用いて、間隙形成用酸化膜５４のエッチバックを行うことにより反射電極アルミ５１２の間隙ｂの側壁には、間隙形成用酸化膜５１３によるサイドウォールを形成する。

なお、間隙形成用酸化膜５４やチタンのエッチングには、真空雰囲気にてＣＨＦ_３とＣＦ_４のガスを導入し、ＲＦプラズマを生成して行う。このとき、間隙形成用酸化膜５４と同時に反射電極チタン５１１のエッチングを行って、実際の反射電極間隙ａを形成する。通常、酸化膜エッチング装置は、酸化膜だけをエッチングすることを目的としているためアルミニウムのエッチレートは低く、選択性エッチングすることを目的とした装置である。しかし、チタンや窒化チタンは酸化膜エッチング装置でエッチングすることが容易に行えるため、間隙形成用酸化膜５４のエッチングと同時に反射電極チタン５１１もエッチングすることができる。

反射電極チタン５１１は５０ｎｍ程度の膜厚であり、間隙形成用酸化膜５４についてもだいたい反射電極チタン５１１と同じエッチングレートにすることが可能である。反射電極間隙における間隙形成用酸化膜５４は、反射電極アルミ５１２をエッチングストッパとして終点検出を行い、終点検出後、反射電極チタン５１１の膜厚５０ｎｍをエッチングするだけの時間をオーバーエッチングする。

反射電極アルミ５１２の側壁上部における間隙形成用酸化膜５４については、酸化膜エッチング時のオーバーエッチによって少々エッチングされ、図３（Ｄ）に示すように反射電極アルミ５１２とエッチング後の間隙形成用酸化膜５１３に段差ができるが、間隙形成用酸化膜５１３の役割は反射電極アルミ５１２にオフセットをかけて反射電極チタン５１１に反射電極間隙のための間隙を形成することであるから、特に問題は発生しない。これにより、図３（Ｄ）に示すようにセルフアラインにて反射電極間隙ａが形成されることになる。間隙作成用酸化膜５１３のサイドウォールの寸法は、間隙作成用酸化膜５１３の成腹膜厚によって、制御することができる。

本実施の形態の場合、出来上がる反射電極チタン５１１の間際寸法は０.１５μｍを形成した。この時点において、間隙形成用酸化膜５１３は、小さい画素間隙を作成するという役目を終了しているので、除去してしまってもかまわない。間隙形成用酸化膜５１３は透明膜であるので、反射型液晶表示素子の上部から入射された光を反射するという作用を妨げる効果はないため、そのまま残してもかまわない。なお、反射電極チタン５１１のエッチングは、絶縁膜のエッチバックと同時でなくてもかまわない。つまり、反射電極チタン５１１上の間隙形成用酸化膜５１３までエッチングされた時点で、アルミエッチング装置に変更し、反射電極チタン５１１を除去してもかまわない。

この場合、エッチングガスはＢＣｌ_３やＣｌ_２、ＣＨＦ_３などを使用し、チタンとアルミのエッチングの選択比を大きくすることによって、反射電極チタン５１１のみを除去することができる。また、反射電極チタン５１１は、導電膜であれば基本的にかまわない。従って、反射電極チタン５１１の替わりに反射電極窒化チタンであってもかまわない。

最後に、図３（Ｅ）に示すように、素子全面に保護絶緑膜３４を成膜し、ＣＭＰ(Chemical Mechanical Polishing)によって表面を平坦にしてデバイスを完成する。

上記の製造方法に示すように、本実施の形態によれば、反射電極間隙ａの寸法は、フォトリソグラフィの解像度に関係なく制御できる。従って、高価な微細露光のできるエキシマレーザスキャンニングステッパや、高解像が可能なレジスト、その他ＥＢ露光装置や、ナノインプリント装置などを使用しなくても、２、３世代前の安価なステッパを用いて、微細な反射電極間隙を形成することができる。

しかも、本実施の形態では、前述の通り、反射型液晶表示素子の反射電極の場合、反射電極は反射膜であるために反射率が高く、パターン形成に光を使用するフォトリソグラフィでは光によるハレーションや光の干渉などが発生してしまうために、微細フォトリソグラフィを実現することが難しいといった問題があった。特に大面積チップである反射型液晶表示素子においては、フォーカスの問題や、マスクの寸法ばらつき、大面積エリアによる露光量のショットばらつきなどの問題も発生するため、ステッパを用いたフォトリソグラフィでは、装置起因の精度が問題になったが、本実施の形態によれば、安価な設備で、難しいプロセス制御も必要とせずに、高反射率の反射膜においても、微細な反射電極間隙ａを形成することができる。

なお、反射電極アルミ５１２の側壁に形成する間隙作成用酸化膜５４は、ＣＶＤで成膜するために公知のようにウェハの面内の膜厚ばらつきに優れている。従って、反射電極アルミ１２の側壁に形成する間隙作成用酸化膜５１３としてのサイドウォールの寸法は、比較的均一に制御することが可能である。従って、反射電極間隙ａはばらつきが少なく、均一に作成することができる。

また、本実施の形態によって反射電極間隙ａを小さく作成することができることから、反射電極間隙ａから入射する光を大幅に低減することができる。従って、画素トランジスタの拡散電極に照射される光が殆どなくなり、光キャリアによるリーク電流が大幅に低減することができる。このことから、光リークによる画素電極電位の変動を少なくするために必要だった保持容量が小さくでき、大幅な画素微細化が可能になる。

また、本実施の形態を用いた投射型プロジェクタとしてのコントラストを向上できることから、例えば黒の再現性が向上し、暗部の階調が良くなるため投射型プロジェクタの欠点である黒浮きを著しく改善でき、その結果、例えば映画などの暗いシーンにおいても視認性が向上する。

更には、上記のように反射電極間隙ａの寸法は、フォトリソグラフィによる制約を受けないことから、反射電極間隙ａの寸法を変更したい場合には、高価なフォトリソグラフィ用のマスクを作成することなく、簡単に反射電極間隙ａの寸法を変更することができる。具体的には、間隙作成用酸化膜５４の膜厚を変更するだけでよく、酸化膜ＣＶＤ装置の成膜時間変更のみで、簡単に反射電極間隙ａの寸法が変更できる。これは、例えばＲＧＢの３原色に対応した反射型液晶表示素子について、各々の反射電極間隙を簡単に最適化できるメリットがある。

すなわち、カラーフィルタにより、Ｂ光用の反射型液晶表示素子に入射される光は波長４００ｎｍ〜５００ｎｍの青色光に、Ｇ光用の反射型液晶表示素子に入射される光は波長５００ｎｍ〜６００ｎｍの緑色光に、Ｒ光用の反射型液晶表示素子に入射される光は波長６００ｎｍ〜７８０ｎｍの赤色光にそれぞれ限定されている。

ここで、Ｒ光用の反射型液晶表示素子について見てみると、画素を形成している反射電極の間隙を入射赤色光の最短波長である６００ｎｍ以下に設定しておくことにより、反射電極間隙において間隙と水平方向以外の光は、反射電極に反射、もしくは吸収されてしまい、画素トランジスタ方向に入射されなくなる。この場合の上部から見た反射電極の平面図を図４に示す。図４において、反射電極アルミ５１２Ｒは、画素間の間隙と同じ６００ｎｍ以下に設定される。また、図４におけるＲ光用反射電極には、間隙作成用酸化膜を形成せず、通常作成法にて反射電極を作成した。この場合は、Ｒ光用反射電極の反射電極間隙は０.５μｍにした。これにより、反射電極から画素トランジスタに入射される大部分の光をカットすることができ、光によるリーク電流を防止することができる。

また、Ｇ光用の反射型液晶表示素子についても同じで、画素を形成している反射電極の間隙を入射緑色光の最短波長である５００ｎｍ以下に設定しておくことにより、反射電極間隙において間隙と水平方向以外の光は、反射電極に反射、もしくは吸収されてしまい、画素トランジスタ方向に入射されなくなる。

この場合の上部から見た反射電極の平面図を図５に示す。図５において、反射電極アルミ５１２Ｇは反射電極アルミ５１２Ｒと同様の面積であり、反射電極チタン５１１Ｇの面積よりも若干小さい。図５におけるＧ光用反射電極には、Ｒ光用反射電極形成用マスクを用いて、反射電極アルミ５１２Ｇをフォトリソグラフィにてパターニング、エッチングした。その後間隙作成用酸化膜５１３によるサイドウォールを作成し、反射電極チタン５１１Ｇの間際を０.４μｍにした。

この場合、反射電極チタン５１１Ｇの間隙が画素間の間隙となる。これにより、反射電極から画素トランジスタに入射される大部分の光をカットすることができ、光によるリーク電流を防止することができる。

また、Ｂ光用の反射型液晶表示素子についても同じで、画素を形成している反射電極の間隙を入射青色光の最短波長である４００ｎｍ以下に設定しておくことにより、反射電極間隙において間隙と水平方向以外の光は、反射電極に反射、もしくは吸収されてしまい、画素トランジスタ方向に入射されなくなる。

この場合の上部から見た反射電極の平面図を図６に示す。図６において、反射電極アルミ５１２Ｂは反射電極アルミ５１２Ｒと同様の面積であり、反射電極チタン５１１Ｂの面積よりも若干小さい。この場合、図６におけるＢ光用反射電極には、Ｒ光用反射電極形成用マスクを用いて、反射電極アルミ５１２Ｂをフォトリソグラフィにてパターニング、エッチングした。その後間隙作成用酸化膜５１３によるサイドウォールを作成し、反射電極チタン５１１Ｂの間隙を０.３μｍにした。

この場合、反射電極チタン５１１Ｂの間隙が画素間の間隙となる。これにより、反射電極から画素トランジスタに入射される大部分の光をカットすることができ、光によるリーク電流を防止することができる。

ここで、本実施の形態によれば、ＲＧＢの各反射型液晶表示素子に対応させた反射電極間像を簡単に作成することができる。つまり、反射電極チタン５１１と反射電極アルミ５１２の成膜までは、各色光用反射型液晶表示素子ともに同じプロセスで製造することができる。その後、最終工程である間隙作成用酸化膜５１３の形成時において、Ｒ，Ｇ，Ｂの各原色光に対応した反射型液晶表示素子用に反射電極の間隙の距離に対応させて、間隙作成用酸化膜の膜厚を変化させて形成すればよいので、特開２００１−３１８３７６号公報記載の従来の液晶表示素子と比較して素子にある程度の汎用性を持たせることができる。

すなわち、間隙作成用酸化膜５１３形成以前のプロセスまでＲ，Ｇ，Ｂの各原色光に対応した反射型液晶表示素子は全く同じ工程で作成し、必要に応じてＲ，Ｇ，Ｂの各原色光に対応した間隙作成用酸化膜厚を設定した反射型液晶表示素子を作成し分けることができる。すなわち、例えばＲ光用のフォトリソグラフィによるパターニング用マスクを１枚用いるだけで、各原色光に対応した反射電極間隙について、間隙作成用酸化膜の膜厚のみを制御するだけで作成できる。

更に、本実施の形態によれば、最終的に形成する反射電極間隙は、エッチングによって作成されるので、前述した特許文献１の従来の液晶表示素子のようにアルミニウムのグレインによる制約を受けない。反射電極間隙はエッチングによって確実に形成されるため、正確な反射電極間隙を作成することが可能である。また、特許文献１記載の従来の液晶表示素子のように反射電極間隙の下方に導電性のアルミニウムのよる遮光膜を成膜する必要がないため、遮光膜を介した反射電極間のショートという不具合も発生することがない。

次に、本実施の形態において最適な反射率が得られる反射電極５１の側壁の段差について説明する。図７はアルミニウムの膜厚と反射率との特性図、図８はチタンの膜厚と反射率との特性図、図９は窒化チタンの膜厚と反射率との特性図を示す。前述した本実施の形態の反射電極５１の反射電極チタン５１１の膜厚は３００ｎｍ程度であり、反射電極アルミ５１２の膜厚は５０ｎｍ程度であるため、図７及び図８から反射電極チタン５１１の反射率は、反射電極アルミ５１２の反射率と比較して約半分の反射率である。

従って、反射電極５１は、図５及び図６に示したように、反射電極の外周に形成された反射電極チタン５１１Ｇ、５１１Ｂの部分での反射率が低くなっているが、反射電極の外周に形成された反射電極チタン５１１Ｇ、５１１Ｂの部分の占める面積は反射電極の数％であるため問題ない。しかしながら、反射電極チタン５１１Ｇ、５１１Ｂは導電膜であるために、反射電極の外周に形成された反射電極チタン部分においても液晶に印加するための電圧は正常に印加されるため、投影上の画像で表示される画素間隙は、反射電極チタン５１１Ｇ、５１１Ｂで形成された反射電極間隙となる。

また、図５及び図６に示したように、反射電極の外周に形成された反射電極チタン５１１Ｇ、５１１Ｂの高さと、反射電極の内側に形成された反射電極アルミ５１２Ｇ、５１２Ｂの高さは、反射する光が干渉し、光が強め合う膜厚に設定してもよい。光を強め合う反射電極アルミの高さは以下の式で求められる。

ｄ＝ｍλ／２（ｍ＝０，１，２，３，・・・）
ｄ：反射電極アルミの高さ
λ：入射する光の波長
従って、入射する光の波長が５５０ｎｍの緑色光の場合、Ｇ光用の反射型液晶表示素子の反射電極チタン（図２の５１１、図５の５１１Ｇ）の高さと反射電極アルミ（図２の５１２、図５の５１２Ｇ）の高さの差を２７５ｎｍ、５５０ｎｍ、８２５ｎｍ、・・・のいずれかに設定することにより、互いの表面で反射された光は、互いに干渉して強め合い、光の反射率が向上する。

同様に、入射する光の波長が７８０ｎｍの赤色光の場合、Ｒ光用の反射型液晶表示素子の反射電極チタン（図２の５１１）の高さと反射電極アルミ（図２の５１２、図４の５１２Ｒ）の高さの差は、３９０ｎｍ、７８０ｎｍ、１１７０ｎｍ、・・・のいずれかに設定することにより、また、入射する光の波長が４００ｎｍの青色光の場合、Ｂ光用の反射型液晶表示素子の反射電極チタン（図２の５１１、図６の５１１Ｂ）の高さと反射電極アルミ（図２の５１２、図６の５１２Ｂ）の高さの差は、２００ｎｍ、４００ｎｍ、６００ｎｍ、・・・のいずれかに設定することにより、互いの表面で反射された光は、互いに干渉して強め合い、光の反射率が向上する。

なお、本発明は以上の実施の形態に限定されるものではなく、例えば、反射電極チタン５１１の替わりに図９の膜厚対反射率特性の反射電極窒化チタンを用いてもよい。また、上記の実施の形態では、反射電極を構成する２段積層構造の２つの導電膜のうち、光入射側の導電膜の方を他方の導電膜に比べて反射率の大きな導電膜である反射電極アルミ５１２としたが、これは図４〜図６から分かるように、上から見たときの画素（反射電極）の面積の大部分を光入射側の導電膜が占めるため、反射率向上に望ましいからであるが、原理的には光入射側の導電膜の方の反射率を小さくしても差し支えない。

本発明の反射型液晶表示素子の一実施の形態の１画素あたりの断面図である。図１の反射電極付近の一実施の形態の拡大図である。本発明の反射型液晶表示素子の一実施の形態の製造方法を示す各工程の素子断面図である。本発明の反射型液晶表示素子の一実施の形態のＲ光用反射電極平面図である。本発明の反射型液晶表示素子の一実施の形態のＧ光用反射電極平面図である。本発明の反射型液晶表示素子の一実施の形態のＢ光用反射電極平面図である。アルミニウムの膜厚対反射率特性図である。チタンの膜厚対反射率特性図である。窒化チタンの膜厚対反射率特性図である。反射型ＬＣＤパネルのアクティブマトリクス回路の一例のブロック構成図である。従来の反射型液晶表示素子の一例の１画素あたりの断面図である。駆動回路基板に透明基板を重ね合わせた一例の斜視図である。フレキシブルプリント配線板が外部接続端子に接続された液晶表示素子の図である。

符号の説明

１画素部
２水平シフトレジスタ回路
３垂直シフトレジスタ回路
１０画素トランジスタ
１１保持容量
１２対向電極（共通電極）
１３、５１反射電極（画素電極）
２８第１金属遮光膜（第２メタル）
２９第３層間膜
３２液晶
５３開口部
５４、５１３間隙形成用酸化膜
５１１、５１１Ｇ、５１１Ｂ反射電極チタン
５１２、５１２Ｒ、５１２Ｇ、５１２Ｂ反射電極アルミ

Claims

入射する光を反射する反射電極と、該反射電極に接続されたスイッチング用画素トランジスタと、該画素トランジスタに接続された保持容量とからなる画素が、複数規則的に第１の基板上に配列されており、前記反射電極と前記画素トランジスタとの間には絶縁膜を介して遮光膜が形成されると共に、前記第１の基板上の複数の反射電極に共通して対向するように対向電極が透明な第２の基板上に形成され、前記第１及び第２の基板の間には液晶が封入されており、前記複数の画素トランジスタを順次駆動して、その画素トランジスタに接続された前記保持容量に映像信号を電荷として保持させることで、その画素トランジスタに接続された反射電極と前記対向電極との間の前記液晶の配向を反射電極単位で制御し、前記第２の基板上の前記対向電極及び前記液晶を透過して前記反射電極に入射して反射し、前記液晶及び前記対向電極を透過して外部へ出射する光を前記反射電極単位で変調する反射型液晶表示素子において、
前記反射電極は、
平面形状が一画素の大きさに対応した矩形形状に形成された第１の導電膜と、
前記第１の導電膜に対して光入射側に積層されており、該第１の導電膜と反射率が異なり、かつ、該第１の導電膜の矩形領域内に形成された平面形状が矩形形状の第２の導電膜と
より構成されていることを特徴とする反射型液晶表示素子。
各画素の前記第１の導電膜は、前記第２の導電膜よりも大なる面積の矩形形状に形成されており、前記第１の導電膜と前記第２の導電膜は、その外周部において段差が形成されていることを特徴とする請求項１記載の反射型液晶表示素子。
前記段差が形成されている前記第１及び第２の導電膜は、前記第１の導電膜の高さと前記第２の導電膜の高さとの差が、前記反射電極に入射する光と前記反射電極で反射された光とが互いに干渉し、光が強め合う値に設定されていることを特徴とする請求項２記載の反射型液晶表示素子。
入射する光を反射する反射電極と、該反射電極に接続されたスイッチング用画素トランジスタと、該画素トランジスタに接続された保持容量とからなる画素が、複数規則的に第１の基板上に配列されており、前記反射電極と前記画素トランジスタとの間には絶縁膜を介して遮光膜が形成されると共に、前記第１の基板上の複数の反射電極に共通して対向するように対向電極が透明な第２の基板上に形成され、前記第１及び第２の基板の間には液晶が封入されており、前記複数の画素トランジスタを順次駆動して、その画素トランジスタに接続された前記保持容量に映像信号を電荷として保持させることで、その画素トランジスタに接続された反射電極と前記対向電極との間の前記液晶の配向を反射電極単位で制御し、前記第２の基板上の前記対向電極及び前記液晶を透過して前記反射電極に入射して反射し、前記液晶及び前記対向電極を透過して外部へ出射する光を前記反射電極単位で変調する反射型液晶表示素子の製造方法において、
前記第１の基板上に形成された前記遮光膜の上方に、前記反射電極を構成する互いに反射率が異なる第１の導電膜と第２の導電膜とを順次に積層する第１のステップと、
前記第２の導電膜をパターニングとエッチングにより、複数の前記画素に対応した複数の矩形形状に規則的に形成する第２のステップと、
前記第２のステップを経た前記第１の導電膜及び第２の導電膜の上に間隙形成用絶縁膜を被覆形成する第３のステップと、
前記間隙形成用絶縁膜をエッチバックすると共に、前記第２の導電膜をエッチングストッパとして終点検出を行い、終点検出後、前記第１の導電膜の膜厚分をエッチングするだけの時間をオーバーエッチングすることにより、前記間隙形成用絶縁膜及び前記第１の導電膜を同時にエッチングする第４のステップと
を含み、前記第４のステップにより、前記第２の導電膜の側壁に前記間隙形成用絶縁膜によるサイドウォールを形成すると共に、前記第１の導電膜に複数の前記画素に対応した複数の矩形形状とする間隙を形成することを特徴とする液晶表示素子の製造方法。
入射する光を反射する反射電極と、該反射電極に接続されたスイッチング用画素トランジスタと、該画素トランジスタに接続された保持容量とからなる画素が、複数規則的に第１の基板上に配列されており、前記反射電極と前記画素トランジスタとの間には絶縁膜を介して遮光膜が形成されると共に、前記第１の基板上の複数の反射電極に共通して対向するように対向電極が透明な第２の基板上に形成され、前記第１及び第２の基板の間には液晶が封入されており、前記複数の画素トランジスタを順次駆動して、その画素トランジスタに接続された前記保持容量に映像信号を電荷として保持させることで、その画素トランジスタに接続された反射電極と前記対向電極との間の前記液晶の配向を反射電極単位で制御し、前記第２の基板上の前記対向電極及び前記液晶を透過して前記反射電極に入射して反射し、前記液晶及び前記対向電極を透過して外部へ出射する光を前記反射電極単位で変調する反射型液晶表示素子の製造方法において、
前記第１の基板上に形成された前記遮光膜の上方に、前記反射電極を構成する互いに反射率が異なる第１の導電膜と第２の導電膜とを順次に積層する第１のステップと、
前記第２の導電膜をパターニングとエッチングにより、複数の前記画素に対応した複数の矩形形状に規則的に形成する第２のステップと、
前記第２のステップを経た前記第１の導電膜及び第２の導電膜の上に間隙形成用絶縁膜を被覆形成する第３のステップと、
前記間隙形成用絶縁膜をエッチバックして前記第２の導電膜の側壁に前記間隙形成用絶縁膜によるサイドウォールを形成する第４のステップと、
前記第２の導電膜及び前記サイドウォールをマスクとして前記第１の導電膜をエッチングし、セルフアラインにて反射電極間隙を形成する第５のステップと
を含むことを特徴とする液晶表示素子の製造方法。