JP2007312567A

JP2007312567A - 電源装置

Info

Publication number: JP2007312567A
Application number: JP2006141467A
Authority: JP
Inventors: Takehiro Kose; 偉凡古瀬
Original assignee: Funai Electric Co Ltd
Current assignee: Funai Electric Co Ltd
Priority date: 2006-05-22
Filing date: 2006-05-22
Publication date: 2007-11-29
Anticipated expiration: 2026-05-22
Also published as: JP4341641B2

Abstract

【課題】安定した電圧を供給するのに、少ない回路素子数でも構成することができる電源装置を提供する。
【解決手段】抵抗Ｒの両端の交流電圧が所定電圧を超えると、整流回路４からの直流電圧の比較対象電圧が基準電圧を超えたことを示す差分電圧が差動増幅回路６から出力され、差分電圧がＰＭＷ制御回路７に入力される。そしてＰＷＭ幅制御回路７により差分電圧に応じたデューティ比のパルス信号が出力される。パルス信号は昇圧型コンバータ８により昇圧され直流電圧に変換される。この直流電圧はパルス信号のデューティ比に応じた電圧となり、容量制御電圧として可変容量素子Ｃの容量可変制御端子ｇ、ｈに印加される。これにより可変容量素子Ｃの静電容量が小さくなる。この結果、抵抗Ｒの両端の交流電圧が所定電圧になるように低下し、電源装置の出力電圧が一定値に保持されることになる。
【選択図】図１

Description

本発明は、電気機器の電源として用いられる電源装置に関し、特に、出力電圧の安定化を図るための回路構成に関する。

従来から、テレビジョン受信機、ビデオ機器、オーディオ機器、パーソナルコンピュータ、その他の電気機器では、所定の回路が実装された回路基板や駆動機構などに電源電圧を供給する電源装置が備えられている。このような電源装置としては、安定した電圧が要求されるため、スイッチング電源装置が用いられることが多い。

図３は従来の電源装置としてのスイッチング電源装置の構成を示すブロック図である。このスイッチング電源装置は、商用交流電源（例えば、１００Ｖ交流電源）から所定の直流電圧を生成して各回路素子への電源電圧として供給する直流電圧生成回路３１と、スイッチング素子３２と、このスイッチング素子３２をスイッチング動作させるために発振動作を行う発振回路３３と、１次側に接続されたスイッチング素子３２のスイッチング動作により駆動するスイッチング用トランス３４と、このスイッチング用トランス３４の２次側に接続され負荷に必要な直流電圧を生成して出力する直流電圧出力回路３５と、この直流電圧出力回路３５の出力電圧が一定に保持できるように発振回路３３の発振パルス信号のデューティ比を制御するためのフィードバック信号を発振回路３３に供給するフィードバック制御回路３６とを備えている。

このように構成されたスイッチング電源装置の動作について説明する。装置のプラグが商用交流電源１００Ｖのコンセントに差し込まれ、装置に電源が投入されると、直流電圧生成回路３１からは所定の直流電圧が出力され、発振回路３３は発振動作が開始する。ここで、直流電圧出力回路３５の出力電圧が所定値を超えると、フィードバック制御回路３６は、発振回路３３の発振パルス信号のデューティ比が小さくなるようにＰＷＭ（パルス幅変調）制御のフィードバック信号を発振回路３３に供給し、これにより、発振回路３３は、スイッチング素子３２のオン期間を短くし、これにより、スイッチング用トランス３４の１次側の電流が少なくなり、この結果、スイッチング用トランス３４の２次側出力の電圧が低下し、直流電圧出力回路３５の出力電圧は所定値に達する。

次に、直流電圧出力回路３５の出力電圧が所定値を割ると、フィードバック制御回路３６は、発振回路３３の発振パルス信号のデューティ比が大きくなるようにＰＷＭ制御のフィードバック信号を発振回路３３に供給し、これにより、発振回路３３は、スイッチング素子３２のオン期間を長くし、これにより、スイッチング用トランス３４の１次側の電流が多くなり、この結果、スイッチング用トランス３４の２次側出力の電圧が上昇し、直流電圧出力回路３５の出力電圧が所定値に達する。
実開平５−４２２１号公報

しかしながら、このように電源装置としてスイッチング電源装置を用いた場合、出力電圧を一定に保つことができるように、スイッチング素子によるスイッチング動作の制御を行うため、スイッチング用トランスや発振回路などが必要となり、このため、回路素子数が多くなってコストアップする傾向にあると言う課題が生じる。

なお、特許文献１に記載の従来技術は、電子回路や機器などに安定な電圧を供給するための電圧安定化装置であり、特に、入力電圧の立ち上がりに対して、出力電圧の立ち上がりの遅れがなく、入力端子に外部より重畳された雑音信号が出力端子に伝達することを抑えるようにしたものであるが、電圧安定化装置の内部構成が開示されていない。

本発明は、上記のような課題を解決するためになされたもので、安定した電圧を供給するのに、少ない回路素子数でも構成することができる電源装置を提供することを目的とする。

上記目的を達成するために、請求項１の発明は、抵抗と可変容量素子との並列回路にコイルを直列接続して構成される直列回路を有し、この直列回路の両端に交流電源を印加した場合に前記抵抗の両端の交流電圧を出力する電源電圧出力部と、前記抵抗の両端から取り出した交流電圧を整流する整流手段と、この整流手段で整流して得られた直流電圧の比較対象電圧と予め定めた基準電圧とを比較して得られた差分電圧を増幅する差動増幅手段と、前記得られた差分電圧に従ってデューティ比が設定されたパルス信号を出力するパルス幅変調制御手段と、前記パルス信号を入力して該パルス信号を昇圧してデューティ比に応じた大きさの直流電圧に変換し該直流電圧を出力する直流電圧変換手段と有し、この直流電圧変換手段から出力される直流電圧を容量制御電圧として、前記可変容量素子の容量可変制御端子に供給し、前記電源電圧出力部から出力される交流電圧を所定電圧に保持できるようにフィードバック制御を行うフィードバック制御部とを備えたことを特徴とする電源装置を提供する。

この構成において、前記抵抗の両端の交流電圧が所定電圧を超えると、整流手段からの直流電圧の比較対象電圧が基準電圧を超える。これにより、比較対象電圧が基準電圧を超えたことを示す差分電圧が差動増幅手段から出力され、この差分電圧がパルス幅変調制御手段に入力される。そして、パルス幅変調制御手段により、前記差分電圧に応じた例えばデューティ比５０％を超えるパルス信号が出力される。デューティ比５０％を超えるパルス信号は、直流電圧変換手段により、昇圧され、直流電圧に変換される。この変換された直流電圧は、パルス信号のデューティ比に応じた電圧となり、容量制御電圧として可変容量素子の容量可変制御端子に印加される。この場合の容量制御電圧は、デューティ比５０％を超えるパルス信号に対応しているので、基準の容量制御電圧よりも高くて、可変容量素子の静電容量を小さくするように作用し、これにより、可変容量素子の静電容量が小さくなる。この結果、前記抵抗の両端の交流電圧が所定電圧になるように低下する。即ち、この電源装置の出力電圧が一定値に保持されることになる。

一方、前記抵抗の両端の交流電圧が所定電圧未満になると、整流手段からの直流電圧の比較対象電圧が基準電圧未満になる。これにより、比較対象電圧が基準電圧未満であることを示す差分電圧が差動増幅手段から出力され、この差分電圧がパルス幅変調制御手段に入力される。そして、パルス幅変調制御手段により、前記差分電圧に応じたデューティ比５０％未満のパルス信号が出力される。デューティ比５０％未満のパルス信号は、直流電圧変換手段により、昇圧され、直流電圧に変換される。この変換された直流電圧は、パルス信号のデューティ比に応じた電圧となり、容量制御電圧として可変容量素子の容量可変制御端子に印加される。この場合の容量制御電圧は、デューティ比５０％未満のパルス信号に対応しているので、基準の容量制御電圧より低くて、可変容量素子の静電容量を大きくするように作用し、これにより、可変容量素子の静電容量が大きくなる。この結果、前記抵抗の両端の交流電圧が所定電圧になるように上昇する。即ち、この電源装置の出力電圧が一定値に保持されることになる。

この構成によれば、安定した電圧を供給するのに、可変容量素子を用いて回路構成すると、少ない回路素子数でも構成することができ、コストダウンを図ることができる。

請求項２の発明は、抵抗と可変容量素子との並列回路にコイルを直列接続して構成される直列回路を有し、この直列回路の両端に交流電源を印加した場合に前記抵抗の両端の交流電圧を出力する電源電圧出力部と、前記抵抗の両端から取り出した交流電圧を整流して得られた直流電圧の比較対象電圧と予め定めた基準電圧とを比較して得られた差分電圧に基づいて所定処理して前記可変容量素子の容量可変制御端子への容量制御電圧を出力するフィードバック制御部とを備えたことを特徴とする電源装置を提供する。

この構成において、前記抵抗の両端の交流電圧が所定電圧を超えると、比較対象電圧が基準電圧を超える。これにより、比較対象電圧が基準電圧を超えたことを示す差分電圧に基づいて所定処理されて得た容量制御電圧が、可変容量素子の容量可変制御端子に印加される。この場合の容量制御電圧は、基準の容量制御電圧よりも高くて、可変容量素子の静電容量を小さくするように作用し、これにより、可変容量素子の静電容量が小さくなる。この結果、前記抵抗の両端の交流電圧が所定電圧になるように低下する。即ち、この電源装置の出力電圧が一定値に保持されることになる。

一方、前記抵抗の両端の交流電圧が所定電圧未満になると、比較対象電圧が基準電圧未満になる。これにより、比較対象電圧が基準電圧未満であることを示す差分電圧に基づいて所定処理されて得た容量制御電圧が、可変容量素子の容量可変制御端子に印加される。この場合の容量制御電圧は、基準の容量制御電圧よりも低くて、可変容量素子の静電容量を大きくするように作用し、これにより、可変容量素子の静電容量が大きくなる。この結果、前記抵抗の両端の交流電圧が所定電圧になるように上昇する。即ち、この電源装置の出力電圧が一定値に保持されることになる。

請求項３の発明では、請求項２の発明において、前記フィードバック制御部は、前記抵抗の両端から取り出した交流電圧を整流する整流手段と、この整流手段で整流して得られた直流電圧の比較対象電圧と予め定めた基準電圧とを比較して得られた差分電圧を増幅する差動増幅手段と、前記得られた差分電圧に従ってデューティ比が設定されたパルス信号を出力するパルス幅変調制御手段と、前記パルス信号を入力して該パルス信号を昇圧してデューティ比に応じた大きさの直流電圧に変換し該直流電圧を出力する直流電圧変換手段と有し、この直流電圧変換手段から出力される直流電圧を容量制御電圧として、前記可変容量素子の容量可変制御端子に供給し、前記電源電圧出力部から出力される交流電圧を所定電圧に保持できるようにフィードバック制御を行う。

したがって、前記フィードバック制御部は、整流手段、差動増幅手段、パルス幅変調制御手段、および直流電圧変換手段を有するので、電源電圧出力部から出力される交流電圧を所定電圧に保持できるようにフィードバック制御を行うことが可能になる。

以上のように本発明によれば、抵抗と可変容量素子との並列回路にコイルを直列接続して構成される直列回路を有し、この直列回路の両端に交流電源を印加した場合に前記抵抗の両端の交流電圧を出力する電源電圧出力部と、前記抵抗の両端から取り出した交流電圧を整流する整流手段と、この整流手段で整流して得られた直流電圧の比較対象電圧と予め定めた基準電圧とを比較して得られた差分電圧を増幅する差動増幅手段と、前記得られた差分電圧に従ってデューティ比が設定されたパルス信号を出力するパルス幅変調制御手段と、前記パルス信号を入力して該パルス信号を昇圧してデューティ比に応じた大きさの直流電圧に変換し該直流電圧を出力する直流電圧変換手段と有し、この直流電圧変換手段から出力される直流電圧を容量制御電圧として、前記可変容量素子の容量可変制御端子に供給し、前記電源電圧出力部から出力される交流電圧を所定電圧に保持できるようにフィードバック制御を行うフィードバック制御部とを備えたので、安定した電圧を供給するのに、可変容量素子を用いて回路構成すると、少ない回路素子数でも構成することができ、コストダウンを図ることができる。

また、本発明によれば、抵抗と可変容量素子との並列回路にコイルを直列接続して構成される直列回路を有し、この直列回路の両端に交流電源を印加した場合に前記抵抗の両端の交流電圧を出力する電源電圧出力部と、前記抵抗の両端から取り出した交流電圧を整流して得られた直流電圧の比較対象電圧と予め定めた基準電圧とを比較して得られた差分電圧に基づいて所定処理して前記可変容量素子の容量可変制御端子への容量制御電圧を出力するフィードバック制御部とを備えたので、安定した電圧を供給するのに、可変容量素子を用いて回路構成すると、少ない回路素子数でも構成することができ、コストダウンを図ることができる。

以下、添付図面を参照しつつ、本発明の実施の形態について説明する。図１は本発明の一実施形態に係る電源装置の構成を示すブロック図である。

図１において、この電源装置は、図示しない電子回路や駆動機構などの負荷に直流電圧を供給する直流電圧出力回路３に対して所定電圧の交流電圧を出力する電源電圧出力部１と、この電源電圧出力部１の出力電圧が所定電圧になるように電源電圧出力部１に対してフィードバック制御するフィードバック制御部２とを備えている。

電源電圧出力部１は、コイルＬと抵抗Ｒと可変容量素子Ｃとを備えている。抵抗Ｒと可変容量素子Ｃとは並列接続され、コイルＬは抵抗Ｒと可変容量素子Ｃとの並列回路に直列接続されている。コイルＬと、抵抗Ｒと可変容量素子Ｃとの並列回路との直列回路の両端には、例えば、１００Ｖの商用交流電源などの交流電源Ｅが接続されている。抵抗Ｒの両端には、直流電圧出力回路３が接続されている。

フィードバック制御部２は、電源電圧出力部１における抵抗Ｒの両端から取り出した交流電圧（出力電圧）Ｖｏを整流する整流回路４と、この整流回路４で整流されて得た直流電圧のノイズ的な高周波成分を除去するローパスフィルタ５と、このローパスフィルタ５でノイズ的な高周波成分の除去された直流電圧が印加され基準電圧ｅと比較するための比較対象電圧Ｖｓを生成するための直列回路を構成する抵抗Ｒ１および抵抗Ｒ２と、比較対象電圧Ｖｓと基準電圧ｅとの差分電圧を増幅する差動増幅回路６と、この差動増幅回路６からの差分電圧に従ってデューティ比が設定されたパルス信号を出力するＰＷＭ（パルス幅変調）制御回路７と、このＰＷＭ制御回路７からのパルス信号を入力して該パルス信号を昇圧してデューティ比に応じた大きさの直流電圧に変換し該直流電圧を出力する昇圧型コンバータ８とを備えている。昇圧型コンバータ８から出力される直流電圧は、容量制御電圧として可変容量素子Ｃの容量可変制御端子ｇ，ｈに与えられる。

可変容量素子Ｃは、積層セラミックコンデンサを構成する等価的なコンデンサＣ１とコンデンサＣ２とコンデンサＣ３とコンデンサＣ４とから成り、コンデンサＣ１およびコンデンサＣ２の一端は電源入力端子ａに接続され、コンデンサＣ３およびコンデンサＣ４の一端は電源入力端子ｂに接続されている。コンデンサＣ１およびコンデンサＣ３の他端は容量可変制御端子ｇに接続され、コンデンサＣ２およびコンデンサＣ４の他端は容量可変制御端子ｈに接続されている。

図２は前記可変容量素子Ｃの特性の一例を示す図である。図２において、ラインＦは、容量制御電圧に対する可変容量素子Ｃの静電容量の関係を示す特性曲線である。ラインＦで示す特性曲線によれば、容量制御電圧が０Ｖのとき、可変容量素子Ｃの静電容量を容量可変制御端子ｇ、ｈから見たときに相当する静電容量は、Ｃｍａｘ＝[Ｃ１・Ｃ２／（Ｃ１＋Ｃ２）]＋[Ｃ３・Ｃ４／（Ｃ３＋Ｃ４）]になる。但し、この式でのＣ１，Ｃ２，Ｃ３，Ｃ４は、コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４の静電容量を示すものとする。そして、容量制御電圧をプラス側またはマイナス側にずらすと、ラインＦで示すように、可変容量素子Ｃの静電容量が小さくなって行く。このような特性を利用して可変容量素子Ｃの静電容量を変化させ、これにより、抵抗Ｒ（図１参照）に印加される交流電圧（出力電圧Ｖｏ）を制御している。

即ち、可変容量素子Ｃの静電容量が変わると、可変容量素子Ｃの静電エネルギーが変わり、これにより、可変容量素子Ｃの電気的仕事量が変わり、この結果、抵抗Ｒの両端から取り出される電力が変わることになる。したがって、抵抗Ｒの両端に接続されている負荷（直流電圧出力回路３など）の電流が多く流れて、抵抗Ｒの両端電圧である出力電圧Ｖｏが低下すると、抵抗Ｒの両端から取り出される電力を大きくすれば、出力電圧Ｖｏを上昇させることができるので、可変容量素子Ｃの静電容量が大きくなるように制御すれば良い。また逆に、抵抗Ｒの両端に接続されている負荷（直流電圧出力回路３など）の電流が少なくて、抵抗Ｒの両端電圧である出力電圧Ｖｏが上昇すると、抵抗Ｒの両端から取り出される電力を小さくすれば、電圧Ｖｏを下降させることができるので、可変容量素子Ｃの静電容量が小さくなるように制御すれば良い。

次に、本実施形態の電源装置の動作について説明する。この電源装置における電源電圧出力部１の出力である抵抗Ｒの両端には直流電圧出力回路３が接続され、交流電源Ｅの交流電圧Ｖｉが入力端子Ｓ１，Ｓ２に印加されることにより、抵抗Ｒには交流電圧（出力電圧）Ｖｏが生じ、電源電圧出力部１からは交流電圧Ｖｉが出力され、直流電圧出力回路３に交流電圧（出力電圧）Ｖｏが供給される。また、交流電圧（出力電圧）Ｖｏの変動を検知して交流電圧（出力電圧）Ｖｏを所定電圧に保つために、電源電圧出力部１に対してフィードバック制御するフィードバック制御部２に、抵抗Ｒの両端電圧である交流電圧（出力電圧）Ｖｏが供給される。

フィードバック制御部２においては、電源電圧出力部１の抵抗Ｒの両端から供給された交流電圧（出力電圧）Ｖｏは整流回路４により整流されて直流電圧に変換され、更に、その直流電圧はローパスフィルタ５によりノイズ的な高周波成分が除去される。ノイズ的な高周波成分が除去された直流電圧による直流電流が抵抗Ｒ１とＲ２との直列回路に流れ、抵抗Ｒ２の両端電圧を比較対象電圧Ｖｓとし、この比較対象電圧Ｖｓが差動増幅回路６に入力される。差動増幅回路６においては、比較対象電圧Ｖｓは基準電圧ｅと比較され、比較対象電圧Ｖｓと基準電圧ｅとの差分電圧が増幅される。なお、抵抗Ｒの両端電圧である交流電圧（出力電圧）Ｖｏが所定電圧である場合には、前記差分電圧が０〔Ｖ〕となるように基準電圧ｅが設定されているものとする。

したがって、可変容量素子Ｃの静電容量は、図２でも説明したように、容量制御電圧が０〔Ｖ〕のときが最大であるＣｍａｘ＝[Ｃ１・Ｃ２／（Ｃ１＋Ｃ２）]＋[Ｃ３・Ｃ４／（Ｃ３＋Ｃ４）]であるので、静電容量を基準容量に対して大きくしたり小さくしたりするには、図２に示すようにｎ〔Ｖ〕を基準の容量制御電圧に設定し、フィードバック制御に必要な静電容量の最大変化幅が得られるように、容量制御電圧の最大値と最小値を設定する。例えば、図２に示すように、ラインＦの近似的直線区間を用い、この場合の静電容量が最大値ｍ１〔μＦ〕になるときの容量制御電圧をｎ１〔Ｖ〕とし、静電容量が最小値ｍ２〔μＦ〕になるときの容量制御電圧をｎ２〔Ｖ〕として設定する。

なお、ラインＦの近似的直線区間を用いることにより、容量制御電圧により静電容量を変化させる制御が容易になる。即ち、可変容量素子Ｃの容量可変制御端子ｇ，ｈに印加される容量制御電圧と、可変容量素子Ｃの静電容量との関係を示す特性ラインの近似的直線区間内に容量制御電圧の動作点を持っていき、可変容量素子Ｃに対する静電容量を変化させる線形制御を行わせることにより、容量制御電圧により静電容量を変化させる制御が容易になる。

差動増幅回路６からの差分電圧はＰＷＭ制御回路７に入力され、ＰＷＭ制御回路７は、差分電圧に応じたデューティ比のパルス信号を出力する。ＰＷＭ制御回路７では、差分電圧が０〔Ｖ〕である場合は、例えば、デューティ比が５０％のパルス信号を出力し、差分電圧がプラス何〔Ｖ〕かである場合は、デューティ比が５０％を超え、差分電圧がマイナス何〔Ｖ〕かである場合は、デューティ比が５０％未満になる。したがって、昇圧型コンバータ８では、ＰＷＭ制御回路７からデューティ比が５０％のパルス信号を入力した場合は、５０％のパルス信号を昇圧して直流電圧に変換し、このときの直流電圧がｎ〔Ｖ〕となり、容量制御電圧ｎとして可変容量素子Ｃの容量可変制御端子ｇ，ｈに印加されるが、容量制御電圧ｎは前述したように基準の容量制御電圧として設定されているので、可変容量素子Ｃの静電容量は、変化しなく、ｍ〔μＦ〕のままである。

また、昇圧型コンバータ８では、ＰＷＭ制御回路からデューティ比が５０％を超えるパルス信号を入力した場合は、デューティ比５０％を超えるパルス信号を昇圧して直流電圧に変換するが、直流電圧がデューティ比に応じた電圧（基準の容量制御電圧ｎよりも高い電圧）となり、このときの直流電圧が容量制御電圧として可変容量素子Ｃの容量可変制御端子ｇ，ｈに印加され、可変容量素子Ｃの静電容量は小さくなる。この場合は、交流電圧（出力電圧）Ｖｏが所定電圧よりも高くなったときであり、可変容量素子Ｃの静電容量を小さくするときにより、抵抗Ｒの両端電圧である交流電圧（出力電圧）Ｖｏは所定電圧になるように低下する。

また、昇圧型コンバータ８では、ＰＷＭ制御回路からデューティ比が５０％未満のパルス信号を入力した場合は、デューティ比が５０％未満のパルス信号を昇圧して直流電圧に変換するが、この直流電圧がデューティ比に応じた電圧（基準の容量制御電圧ｎよりも低い電圧）となり、この直流電圧が容量制御電圧として可変容量素子Ｃの容量可変制御端子ｇ，ｈに印加され、可変容量素子Ｃの静電容量は大きくなる。この場合は、交流電圧（出力電圧）Ｖｏが所定電圧よりも低くなったときであり、可変容量素子Ｃの静電容量を大きくすることにより、抵抗Ｒの両端電圧である交流電圧（出力電圧）Ｖｏは所定電圧になるように上昇する。

なお、本実施形態では、容量制御電圧の動作点を図２に示すラインＦから見て、右側のラインの近似的直線区間に持ってきたが、容量制御電圧の動作点を左側のラインの近似的直線区間に持ってきても良い。この場合は、容量制御電圧が低くなれば、可変容量素子Ｃの静電容量が小さくなるので、これに対応させてフィードバック制御を行えば、同様な効果が得られる。

以上説明したように本実施形態によれば、安定した電圧を供給するのに、可変容量素子を用いて回路構成すると、少ない回路素子数でも構成することができ、コストダウンを図ることができる。

本発明は、安定した電源電圧を必要とする電気機器の電源装置に利用可能である。

本発明の一実施形態に係る電源装置の構成を示すブロック図である。前記実施形態において可変容量素子の特性の一例を示す図である。従来の電源装置としてのスイッチング電源装置の構成を示すブロック図である。

符号の説明

１電源電圧出力部
２フィードバック制御部
４整流回路（整流手段）
６差動増幅回路（差動増幅手段）
７ＰＷＭ制御回路（パルス幅変調制御手段）
８昇圧型コンバータ（直流電圧変換手段）

Claims

抵抗と可変容量素子との並列回路にコイルを直列接続して構成される直列回路を有し、この直列回路の両端に交流電源を印加した場合に前記抵抗の両端の交流電圧を出力する電源電圧出力部と、
前記抵抗の両端から取り出した交流電圧を整流する整流手段と、この整流手段で整流して得られた直流電圧の比較対象電圧と予め定めた基準電圧とを比較して得られた差分電圧を増幅する差動増幅手段と、前記得られた差分電圧に従ってデューティ比が設定されたパルス信号を出力するパルス幅変調制御手段と、前記パルス信号を入力して該パルス信号を昇圧してデューティ比に応じた大きさの直流電圧に変換し該直流電圧を出力する直流電圧変換手段と有し、この直流電圧変換手段から出力される直流電圧を容量制御電圧として、前記可変容量素子の容量可変制御端子に供給し、前記電源電圧出力部から出力される交流電圧を所定電圧に保持できるようにフィードバック制御を行うフィードバック制御部とを備えたことを特徴とする電源装置。
抵抗と可変容量素子との並列回路にコイルを直列接続して構成される直列回路を有し、この直列回路の両端に交流電源を印加した場合に前記抵抗の両端の交流電圧を出力する電源電圧出力部と、
前記抵抗の両端から取り出した交流電圧を整流して得られた直流電圧の比較対象電圧と予め定めた基準電圧とを比較して得られた差分電圧に基づいて所定処理して前記可変容量素子の容量可変制御端子への容量制御電圧を出力するフィードバック制御部とを備えたことを特徴とする電源装置。
前記フィードバック制御部は、前記抵抗の両端から取り出した交流電圧を整流する整流手段と、この整流手段で整流して得られた直流電圧の比較対象電圧と予め定めた基準電圧とを比較して得られた差分電圧を増幅する差動増幅手段と、前記得られた差分電圧に従ってデューティ比が設定されたパルス信号を出力するパルス幅変調制御手段と、前記パルス信号を入力して該パルス信号を昇圧してデューティ比に応じた大きさの直流電圧に変換し該直流電圧を出力する直流電圧変換手段と有し、この直流電圧変換手段から出力される直流電圧を容量制御電圧として、前記可変容量素子の容量可変制御端子に供給し、前記電源電圧出力部から出力される交流電圧を所定電圧に保持できるようにフィードバック制御を行うことを特徴とする請求項２に記載の電源装置。