JP2007309977A - 表示素子 - Google Patents
表示素子 Download PDFInfo
- Publication number
- JP2007309977A JP2007309977A JP2006136294A JP2006136294A JP2007309977A JP 2007309977 A JP2007309977 A JP 2007309977A JP 2006136294 A JP2006136294 A JP 2006136294A JP 2006136294 A JP2006136294 A JP 2006136294A JP 2007309977 A JP2007309977 A JP 2007309977A
- Authority
- JP
- Japan
- Prior art keywords
- resistance value
- resistance
- wiring
- value distribution
- display element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ドライバICと走査線および信号線との間での抵抗値差を抑制したLCDモジュールを提供する。
【解決手段】ドライバIC23a,23bの出力側に電気的に接続した抵抗部26の抵抗26a,26bの抵抗値分布を、ゲート線および信号線に電気的に接続した配線部の接続配線の抵抗値分布を吸収補正するように設定する。各抵抗26a,26bと各接続配線との接続により、ドライバIC23a,23bとゲート線および信号線との間での抵抗値差を抑制できる。
【選択図】図1
【解決手段】ドライバIC23a,23bの出力側に電気的に接続した抵抗部26の抵抗26a,26bの抵抗値分布を、ゲート線および信号線に電気的に接続した配線部の接続配線の抵抗値分布を吸収補正するように設定する。各抵抗26a,26bと各接続配線との接続により、ドライバIC23a,23bとゲート線および信号線との間での抵抗値差を抑制できる。
【選択図】図1
Description
本発明は、駆動手段と複数の素子側配線とを電気的に接続する複数の接続配線を備えた表示素子に関する。
従来、例えば平面表示装置としての液晶表示装置などにおいては、表示素子としての液晶セルであるLCDモジュールに複数の画素がマトリクス状に配設され、これら画素のそれぞれにスイッチング素子としての薄膜トランジスタ(TFT)が電気的に接続され、さらに、これら薄膜トランジスタの駆動用の素子側配線としての信号線とゲート線とが格子状に複数配設されている。
そして、このLCDモジュールの側部には、薄膜トランジスタを介して画素を駆動する駆動手段としてのドライバICが実装されたテープ基板としてのポリイミドテープなどの可撓性を有するテープキャリアパッケージ(Tape Carrier Package、TCP)を介して、各種回路が形成された基板が電気的に接続されている。
近年、ドライバICの多チャンネル化が進んできており、1つのドライバICに対して多数の信号線およびゲート線が、LCDモジュール上に形成された接続配線を介して電気的に接続されている。
したがって、接続配線は、ドライバICから各信号線、あるいはゲート線へと放射状に引き出されることとなるため、これら接続配線の長さが異なり、結果としてこれら接続配線の抵抗値に分布が生じ、特に、TCP端部近傍に位置する接続配線とTCP中心付近の接続配線とでは、LCDモジュール内での引き回し距離が大きく異なり、配線抵抗差が大きくなり、抵抗傾斜が顕著となっている。
そこで、このような接続配線の抵抗値差を抑制するために、接続配線の引き回し距離の差を抑制する構成が知られている。すなわち、このLCDモジュールは、TCP中心付近の接続配線をジグザグ状に形成することで、引き回し距離を稼ぎ、抵抗値差を抑制するように構成されている(例えば、特許文献1参照。)。
特開2003−5670号公報
しかしながら、上述のLCDモジュールでは、ジグザグ状の引き回しにより抑制できる抵抗値差は充分とは言えず、また、狭額縁化が進む近年のLCDモジュールにおいては、引き回し部分を形成するスペースを確保することも容易でないため、より多出力のドライバICを使用すると、抵抗値差がより顕著となり、表示品位に好ましくない影響を与えるおそれがあるという問題点を有している。
本発明は、このような点に鑑みなされたもので、駆動手段と素子側配線との間での抵抗値差を抑制した表示素子を提供することを目的とする。
本発明は、複数の画素と、これら画素に対応する複数の素子側配線とを備えた表示素子本体と、前記画素を駆動する駆動手段と、前記表示素子本体に設けられ、前記駆動手段と複数の前記素子側配線とを電気的に接続する複数の接続配線を備えた配線部と、前記駆動手段の出力側に設けられ、前記配線部の複数の前記接続配線のそれぞれと電気的に接続される複数の抵抗を備えた抵抗部とを具備し、前記抵抗部は、前記配線部の前記接続配線の抵抗値分布を吸収補正するように前記抵抗の抵抗値分布が設定されているものである。
そして、駆動手段と素子側配線とを電気的に接続する配線部の接続配線の抵抗値分布を吸収補正するように、駆動手段の出力側に設けられた抵抗部の抵抗の抵抗値分布を設定する。
本発明によれば、各抵抗と各接続配線との接続により、駆動手段と素子側配線との間での抵抗値差を抑制できる。
以下、本発明の第1の実施の形態の表示素子の構成を図1ないし図4を参照して説明する。
図2において、1は表示素子としての液晶パネルすなわち液晶セルであるアクティブマトリクス型のLCDモジュールであり、このLCDモジュール1は、第1の基板としてのアレイ基板3と第2の基板としての対向基板4と、これらアレイ基板3および対向基板4の間に挟持されて保持された液晶層5(図3)とを有する表示素子本体としてのパネル本体6を備えている。そして、このパネル本体6の中央部には、画像表示が可能な画像表示領域である矩形状の有効表示部7が設けられている。この有効表示部7には、複数の画素8(図3)が縦方向および横方向のそれぞれに沿ったマトリクス状に配置されている。また、これらアレイ基板3および対向基板4それぞれの外側に位置する外表面には、互いの偏光軸が直交するように図示しない偏光板がそれぞれ配置されている。さらに、このパネル本体6の背面すなわちアレイ基板3の対向基板4と反対側には、図示しない照光手段としてのバックライトが配設されている。
アレイ基板3は、透光性を有する絶縁基板としてのガラス基板11を備えており、このガラス基板11の一主面である内表面には、素子側配線としての走査線すなわちゲート線12と信号線13とが互いに略直交するように配置され、図3に示すように、これらゲート線12および信号線13にて仕切られて囲まれた各領域のそれぞれに有効表示部7の画素8が位置している。また、これら画素8のそれぞれには、スイッチング素子としての薄膜トランジスタ(TFT)15と、画素電極とのそれぞれが設けられている。これら画素電極は、同一画素8内の薄膜トランジスタ15に電気的に接続され、この薄膜トランジスタ15にて制御される。
さらに、図2に戻って、ガラス基板11は、パネル本体6の有効表示部7から一側縁と一端縁とがそれぞれ突出し、この突出した一側縁と一端縁とが、それぞれ細長矩形状の実装部18,19とされている。そして、これら実装部18および実装部19には、複数、例えば2つのフレキシブル基板としてのテープ基板であるTCP(Tape Carrier Package)21aおよび複数、例えば4つのフレキシブル基板としてのテープ基板であるTCP21bがそれぞれ電気的および機械的に接続されている。
TCP21a,21bは、例えばポリイミドなどの可撓性および絶縁性を有する部材にて長方形状に形成され、図1に示すように、駆動手段としての平面視長方形状のドライバIC23a,23bが中央部に実装されている。このドライバIC23aの一側部およびドライバIC23bの一端部には、リード線24aおよびリード線24bがそれぞれ電気的に接続され、これらリード線24a,24bの先端部には、出力バッファ25a,25bを介して抵抗26a,26bがそれぞれ電気的に接続されている。これら抵抗26aおよび抵抗26bの先端部は、TCP21aの一側部およびTCP21bの一端部に設けられた出力端子27aおよび出力端子27bに電気的に接続されている。さらに、これら出力端子27aおよび出力端子27bは、例えばACF(Anisotropic Conductive Film)接続などにより、図1に示す接続配線28aおよび接続配線28bに電気的および機械的に接続され、これら接続配線28aおよび接続配線28bを介して、ゲート線12および信号線13に電気的に接続されている。そして、図1に示すように、各TCP21a,21bに対応する複数の抵抗26a,26bにより、抵抗部26が構成され、図2に示すように、各TCP21a,21bに対応する複数の接続配線28a,28bにより、配線部28が構成されている。
ここで、図1に示すように、各接続配線28aは、直線状に形成され、各TCP21aの上下端部に位置するものが、TCP21aの上下端部よりも上下方向に拡開されるように傾斜状となり、各TCP21aの上下方向の中心域に位置するものが、ゲート線12と略平行に、図2に示す左右方向に形成されて、各TCP21aの上下方向に対称な放射状に配設されている。
同様に、各接続配線28bは、直線状に形成され、各TCP21bの左右側部に位置するものが、TCP21bの左右側部よりも左右方向に拡開されるように傾斜状となり、各TCP21bの左右方向の中心域に位置するものが、信号線13と略平行に、図2に示す上下方向に形成されて、各TCP21bの左右方向に対称な放射状に配設されている。
したがって、各配線部28の接続配線28a,28bは、図4に示す抵抗値分布D1を有している。すなわち、抵抗値分布D1は、TCP21a,21bの中心域に位置する接続配線28a,28bの抵抗値が最も小さく、その接続配線28a,28bから離間されるにつれて抵抗値が大きくなる、下に凸な放物線状である略U字状に形成され、図1に示す各TCP21a,21bの中心位置に対して左右に対称となっている。
また、TCP21aの他側部およびTCP21bの他端部には、図示しないPCBが電気的および物理的にそれぞれ接続され、これらPCBは、ドライバIC23aの他側部およびドライバIC23bの他端部に電気的に接続された図示しない配線を介して、ドライバIC23a,23bに電気的に接続されている。
ドライバIC23aは、ゲートドライバであり、PCBを介して出力された走査信号を、ゲート線12を介して各薄膜トランジスタ15(図3)のゲート電極に出力するものである。
ドライバIC23bは、ソースドライバであり、PCBを介して出力された信号を、信号線13を介して各薄膜トランジスタ15(図3)のソース電極に出力するものである。
各TCP21a,21bに対応する各抵抗部26は、抵抗26a,26bの抵抗値分布D2(図4)が、各配線部28の接続配線28a,28bの抵抗値分布D1(図4)を吸収補正するように、具体的には、抵抗値分布D1(図4)に対して抵抗値の増減が対称となるように、すなわち、図4に示す抵抗値分布D1に対して上下方向に対称となるように構成されている。言い換えると、抵抗値分布D2は、抵抗値分布D1の減少に対応して増加し、増加に対応して減少するように構成されている。このため、抵抗値分布D2は、上に凸の放物線状となっている。
すなわち、各TCP21a,21bに対応する抵抗26a,26bは、抵抗値が相対的に大きい接続配線28a,28bに対応して抵抗値が相対的に小さい抵抗26a,26bが接続され、抵抗値が相対的に小さい接続配線28a,28bに対応して抵抗値が相対的に大きい抵抗26a,26bが接続されている。このため、抵抗26a,26bは、TCP21a,21bの中心域に位置するものの抵抗値が最も大きく、その抵抗26a,26bから離間されるにつれて抵抗値が小さくなるように設定されている。
次に、上記第1の実施の形態の作用を説明する。
TCP21a,21bを実装部18,19に実装する際には、例えばACFを介して出力端子27a,27bにてTCP21a,21bをアレイ基板3へと熱圧着することで、各TCP21a,21bが電気的および機械的に接続される。
このとき、TCP21a,21b側に実装された抵抗26a,26bが、出力端子27a,27bを介して各接続配線28a,28bに直列に接続されることで、抵抗26a,26bと接続配線28a,28bとの合成抵抗の抵抗値分布D(図4)が略一定値となる。
画像の表示に際しては、表示する画像に対応する画像信号がPCBで生成され、このPCBから各TCP21a,21bの各ドライバIC23a,23bへと画像信号が送信される。
次いで、この送信された画像信号に基づき、各ドライバIC23a,23bが、リード線24a,24b、出力バッファ25a,25bおよび抵抗26a,26bを介して、出力端子27a,27bからパネル本体6側の接続配線28a,28bを経由してゲート線12および信号線13へと信号が送信される。
そして、ゲート線12によりゲート電極がオンになった薄膜トランジスタ15に対して、信号線13から送信された画像信号がソース電極に供給されることで、この薄膜トランジスタ15により画素電極に画像信号が書き込まれ、この画像信号に対応して液晶層5によるバックライトからの光の透過および遮断の程度が変化することで、所定の画像が有効表示部7に表示される。
上述したように、上記第1の実施の形態によれば、ドライバIC23a,23bの出力側に電気的に接続された抵抗部26の抵抗26a,26bの抵抗値分布D2を、ゲート線12および信号線13に電気的に接続された配線部28の接続配線28a,28bの抵抗値分布D1を吸収補正するように設定することで、各抵抗26a,26bと各接続配線28a,28bとの接続により、ドライバIC23a,23bとゲート線12および信号線13との間での抵抗値差を抑制できる。
具体的には、抵抗値分布D2を、抵抗値分布D1に対して、抵抗値の増減が対称となるように設定することで、抵抗26a,26bと接続配線28a,28bとの直列接続によりこれら抵抗26a,26bと接続配線28a,28bとの合成抵抗値が略一定となるようにできる。
この結果、TCPの中心域の接続配線をジグザグ状としてTCPの端部近傍の接続配線との抵抗値差を抑制している従来の場合と比較して、接続配線28a,28bを直線状とすることができるので、製造性が向上し、かつ、実装部18,19側での配線抵抗を考慮することなく接続配線28a,28bを直線状とすることで配線部28のスペースを抑制でき、狭額縁化が可能になるとともに、ドライバIC23a,23bの多チャンネル化にも対応できる。
次に、第2の実施の形態を図5および図6を参照して説明する。なお、上記第1の実施の形態と同様の構成および作用については、同一符号を付してその説明を省略する。
この第2の実施の形態は、上記第1の実施の形態のパネル本体6の抵抗部26に代えて、抵抗31a,31bおよび抵抗31c,31dを備えた抵抗部31を設けたものである。
ここで、抵抗31a,31bは、各出力バッファ25aと各出力端子27aとの間に配設され、ドライバIC23aの入力側に設けられた切換端子としての抵抗値切り換えピン33aへの入力によりいずれか一方が各出力バッファ25aと各出力端子27aとに選択的に接続されるように構成されている。
同様に、抵抗31c,31dは、各出力バッファ25bと各出力端子27bとの間に配設され、ドライバIC23bの入力側に設けられた切換端子としての抵抗値切り換えピン33bへの入力によりいずれか一方が各出力バッファ25bと各出力端子27bとに選択的に接続されるように構成されている。
また、抵抗部31は、抵抗31a,31cと抵抗31b,31dとの切り換えにより、図6に示す抵抗値分布が、互いに異なる第1抵抗値分布D3と第2抵抗値分布D4とに切り換え可能となっている。
さらに、抵抗値切り換えピン33a,33bは、リード線35a,35bによりドライバIC23a,23bの入力側に電気的に接続されており、例えば抵抗値切り換えピン33a,33bを“High”に設定することで抵抗31a,31cが選択され、抵抗値切り換えピン33a,33bを“Low”に設定することで抵抗31b,31dが選択されるように構成されている。
そして、このように構成することにより、抵抗31a,31cと抵抗31b,31dとを切り換えることで、ドライバIC23a,23bの出力本数やドライバIC23a,23bを使用するパネル本体6のインチサイズなどに伴う配線部28の接続配線28a,28bの傾斜角度の変化による抵抗値分布の変化に対応でき、使い勝手を向上できる。
また、複数の異なる機種などにおいて部品を共通化できるので、製造性をより向上できる。
しかも、抵抗31a,31cと抵抗31b,31dとは、抵抗値切り換えピン33a,33bにより容易に切り換えできるので、構成を簡略化できる。
なお、上記第2の実施の形態において、抵抗部31の抵抗は2種類としたが、3種類以上の複数の抵抗を切り換えるように構成してもよい。
また、上記各実施の形態において、抵抗部26,31での抵抗値分布は、配線部28での抵抗値分布を吸収補正できれば、完全に対称に設定しなくてもよい。
さらに、表示素子をLCDモジュール1として説明したが、他の任意の表示素子にも使用できることはいうまでもない。
1 表示素子としてのLCDモジュール
6 表示素子本体としてのパネル本体
8 画素
12 素子側配線としてのゲート線
13 素子側配線としての信号線
23a,23b 駆動手段としてのドライバIC
26a,26b,31a,31b,31c,31d 抵抗
26,31 抵抗部
28a,28b 接続配線
28 配線部
D1 抵抗値分布
D2 抵抗値分布
D3 第1抵抗値分布
D4 第2抵抗値分布
6 表示素子本体としてのパネル本体
8 画素
12 素子側配線としてのゲート線
13 素子側配線としての信号線
23a,23b 駆動手段としてのドライバIC
26a,26b,31a,31b,31c,31d 抵抗
26,31 抵抗部
28a,28b 接続配線
28 配線部
D1 抵抗値分布
D2 抵抗値分布
D3 第1抵抗値分布
D4 第2抵抗値分布
Claims (3)
- 複数の画素と、これら画素に対応する複数の素子側配線とを備えた表示素子本体と、
前記画素を駆動する駆動手段と、
前記表示素子本体に設けられ、前記駆動手段と複数の前記素子側配線とを電気的に接続する複数の接続配線を備えた配線部と、
前記駆動手段の出力側に設けられ、前記配線部の複数の前記接続配線のそれぞれと電気的に接続される複数の抵抗を備えた抵抗部とを具備し、
前記抵抗部は、前記配線部の前記接続配線の抵抗値分布を吸収補正するように前記抵抗の抵抗値分布が設定されている
ことを特徴とした表示素子。 - 前記抵抗部の抵抗の抵抗値分布は、前記配線部の前記接続配線の抵抗値分布に対して抵抗値の増減が対称に設定されている
ことを特徴とした請求項1記載の表示素子。 - 前記抵抗部の抵抗の抵抗値分布は、互いに異なる第1抵抗値分布と第2抵抗値分布とのいずれかに切り換え可能である
ことを特徴とした請求項1または2記載の表示素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006136294A JP2007309977A (ja) | 2006-05-16 | 2006-05-16 | 表示素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006136294A JP2007309977A (ja) | 2006-05-16 | 2006-05-16 | 表示素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007309977A true JP2007309977A (ja) | 2007-11-29 |
Family
ID=38842924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006136294A Pending JP2007309977A (ja) | 2006-05-16 | 2006-05-16 | 表示素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007309977A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110854138A (zh) * | 2019-11-25 | 2020-02-28 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
-
2006
- 2006-05-16 JP JP2006136294A patent/JP2007309977A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110854138A (zh) * | 2019-11-25 | 2020-02-28 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
CN110854138B (zh) * | 2019-11-25 | 2022-03-08 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10802358B2 (en) | Display device with signal lines routed to decrease size of non-display area | |
US11604392B2 (en) | Active matrix substrate and display panel | |
JP4934484B2 (ja) | 軟性部材およびこれを含む液晶表示装置 | |
US8804365B2 (en) | Driver element and display device | |
JP2004361722A (ja) | 表示装置 | |
US10845658B2 (en) | Display device having a plurality of peripheral wirings | |
KR100293982B1 (ko) | 액정패널 | |
CN112599520A (zh) | 显示装置 | |
JP5512589B2 (ja) | ドライバー集積回路チップの電源連結構造 | |
JP2004109969A (ja) | 液晶表示装置 | |
US20190162994A1 (en) | Electronic device | |
JP6829379B2 (ja) | 画像表示装置 | |
JP2007309977A (ja) | 表示素子 | |
KR100734232B1 (ko) | 액정표시장치 제조방법 | |
JP2006309184A (ja) | 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器 | |
JP2004286962A (ja) | 電気光学装置用基板、電気光学装置、電子機器 | |
KR20110018572A (ko) | 액정표시장치 | |
KR20070044204A (ko) | 액정표시장치 | |
JP2007316509A (ja) | 表示素子 | |
KR20070058826A (ko) | 액정 표시 장치 | |
JP2006308648A (ja) | 液晶表示装置 | |
KR101343391B1 (ko) | 액정표시장치의 어레이 기판 | |
JP2023184061A (ja) | 表示装置及びドライバ | |
JP2007171386A (ja) | 平面表示装置 | |
JP2020154228A (ja) | 画像表示装置 |