JP2007299959A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007299959A
JP2007299959A JP2006127037A JP2006127037A JP2007299959A JP 2007299959 A JP2007299959 A JP 2007299959A JP 2006127037 A JP2006127037 A JP 2006127037A JP 2006127037 A JP2006127037 A JP 2006127037A JP 2007299959 A JP2007299959 A JP 2007299959A
Authority
JP
Japan
Prior art keywords
film
insulating film
line
gate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006127037A
Other languages
English (en)
Other versions
JP4945165B2 (ja
Inventor
Mutsumi Okajima
睦 岡嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006127037A priority Critical patent/JP4945165B2/ja
Priority to US11/790,207 priority patent/US7713819B2/en
Publication of JP2007299959A publication Critical patent/JP2007299959A/ja
Priority to US12/659,655 priority patent/US20100172178A1/en
Application granted granted Critical
Publication of JP4945165B2 publication Critical patent/JP4945165B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】 隣接した浮遊ゲートどうしがショートすることを抑制できる半導体装置の製造方法を提供すること
【解決手段】 スタックゲート型のＮＡＮＤ型フラッシュメモリが備えるメモリセルの浮遊ゲートをワード線方向に沿って分離した後に（ＳＴ．２）、シャロートレンチを形成して上記浮遊ゲートをビット線方向に沿って分離する（ＳＴ．３）。
【選択図】 図１

Description

この発明は半導体装置の製造方法に係わり、特に、スタックゲート型のメモリセルを有する不揮発性半導体記憶装置の製造方法に関する。
背景技術として、ＮＡＮＤ型不揮発性半導体メモリのメモリセルアレイを例にとり、その素子分離領域（シャロートレンチアイソレーション）形成からゲート配線（ワード線）形成までの工程について説明する。
図４３は、シャロートレンチアイソレーション形成からワード線形成までの公知の流れを示す流れ図である。図４３に示す流れは、例えば、非特許文献１のＦｉｇ．２（ａ）〜（ｄ）にみることができる。
図４４は図４３に示す流れに従って形成されたメモリセルアレイの平面図であり、図４５Ａは図４４中の４５−４５線に沿う断面図である。
まず、図４３中のＳＴ１に示すように、半導体基板４上にトンネル絶縁膜５を形成し、このトンネル絶縁膜５上に浮遊ゲート（ＦＧ）用導電体膜６を堆積する。
次に、ＳＴ２に示すように、浮遊ゲート用導電体膜６上に素子領域（ＡＡ）マスクパターンを形成し、この素子領域マスクパターンをエッチングのマスクに用いて、浮遊ゲート用導電体膜６および半導体基板４をドライエッチングし、半導体基板４にシャロートレンチを形成すると同時に、浮遊ゲート用導電体膜６をビット線方向に沿って分離する。
次に、ＳＴ３に示すように、半導体基板４に形成されたシャロートレンチに絶縁物（ＳＴＩ）９を埋め込む。次いで、浮遊ゲート用導電体膜６および絶縁物９上に、浮遊ゲートとワード線とを絶縁するインターポリ絶縁膜１０を形成し、このインターポリ絶縁膜１０上にワード線用導電体膜１１を堆積する。
次に、ＳＴ４に示すように、ワード線用導電体膜１１上にワード線マスクパターン１２を形成し、このワード線マスクパターン１２をエッチングのマスクに用いて、ワード線用導電体膜１１、インターポリ絶縁膜１０、および浮遊ゲート用導電体膜６をドライエッチングし、ワード線（ＷＬ）を形成すると同時に、浮遊ゲート用導電体膜６をワード線方向に沿って分離する。このエッチングの過程を、図４５Ｂおよび図４５Ｃに示す。なお、図４５Ｂおよび図４５Ｃは、図４５Ａと同様に、図４４中の４５−４５線に沿う断面図である。
しかしながら、図４５Ｂおよび図４５Ｃに示す断面は、実際には図４６Ａおよび図４６Ｂに示すように、浮遊ゲート６および絶縁膜９にテーパーがつく。テーパーがつく理由は、ＳＴ３に示したシャロートレンチを形成するためのドライエッチングにおいて、このドライエッチングの特性上、側壁にエッチング生成物によるデポジション膜を堆積しながらエッチングが進行するためである。このテーパーは、図４６Ｂに示すように、半導体基板４上に、絶縁膜９およびインターポリ絶縁膜１０によって陰となる部分を発生させる。この陰となる部分に浮遊ゲート６がエッチングされずに残ることがある。このような残りが発生すると、隣接する浮遊ゲート６どうしのショートを引き起こす。図４７Ａは、メモリセルアレイ上の浮遊ゲート（ＦＧ）６の理想的なパターン（Ｄｅｓｉｇｎ）を示す平面図であり、図４７Ｂは、残りが発生したときの浮遊ゲート（ＦＧ）６のパターン（Ａｃｔｕａｌ）を示す平面図である。
図４７Ｂに示すように、残りが発生すると、浮遊ゲート６のパターンは一つ一つが独立したパターンにならず、ワード線方向に沿った分離が不十分となり、隣接した浮遊ゲート６どうしがビット線方向に沿って鎖状につながってしまう。
S. Aritome et al, "A 0.67um2 SELF-ALIGNED SHLLOW TRENCH ISOLATION CELL(SA-STI CELL) FOR 3V-only 256Mbit NAND EEPROMs", IEDM, pp61-64, 1994
この発明は、隣接した導電物パターンどうしがショートすること、例えば、隣接した浮遊ゲートどうしがショートすることを抑制できる半導体装置の製造方法を提供する。
この発明の第１態様に係る半導体装置の製造方法は、半導体基板上に、第一の絶縁膜を形成する工程と、前記第一の絶縁膜上に、第一の導電体膜を形成する工程と、前記第一の導電体膜上に、第二の絶縁膜を形成する工程と、前記第二の絶縁膜および前記第一の導電体膜を、第一のライン アンド スペースパターンにエッチングする工程と、前記第二の絶縁膜、前記第一の導電体膜、前記第一の絶縁膜および前記半導体基板を、前記第一のライン アンド スペースパターンに直交する第二のライン アンド スペースパターンでエッチングする工程と、前記エッチングされた領域に第三の絶縁膜を埋め込む工程と、前記第二の絶縁膜を除去する工程と、前記第一の導電体膜および前記第三の絶縁膜上に、第四の絶縁膜を堆積する工程と、前記第四の絶縁膜上に、第二の導電体膜を堆積する工程と、前記第二の導電体膜を、第一のライン アンド スペースパターンと平行な第三のライン アンド スペースパターンにエッチングする工程とを具備する。
この発明の第２態様に係る半導体装置の製造方法は、半導体基板上に、第一の絶縁膜を形成する工程と、前記第一の絶縁膜上に、第一の導電体膜を形成する工程と、前記第一の導電体膜上に、第二の絶縁膜を形成する工程と、前記第二の絶縁膜および第一の導電体膜を、第一のライン アンド スペースパターンにエッチングする工程と、前記第二の絶縁膜、前記第一の導電体膜、前記第一の絶縁膜および半導体基板を、前記第一のライン アンド スペースパターンに直交する第二のライン アンド スペースパターンにエッチングする工程と、前記エッチングされた領域に、第三の絶縁膜を埋め込む工程と、前記第三の絶縁膜を、前記第二の絶縁膜の途中までエッチングする工程と、前記エッチングされた領域上に、膜を形成する工程と、前記膜に不純物を、第一のライン アンド スペースパターンに平行、かつ、半導体基板に対して斜めの角度から注入する工程と、前記膜のうち、前記不純物が注入されていない部分をエッチングする工程と、前記膜のうち、残った部分および前記第二の絶縁膜をマスクに用いて前記第三の絶縁膜を、第一の導電体膜の膜厚の途中までエッチングする工程と、前記膜のうち、前記残った部分および前記第二の絶縁膜を除去する工程と、前記第一の導電体膜および前記第三の絶縁膜上に、第四の絶縁膜を形成する工程と、前記第四の絶縁膜上に、第二の導電体膜を堆積する工程と、前記第二の導電膜を後退させて、この第二の導電体による埋め込み配線を形成する工程とを具備する。
この発明によれば、隣接した導電物パターンどうしがショートすること、例えば、隣接した浮遊ゲートどうしがショートすることを抑制できる半導体装置の製造方法を提供できる。
以下、この発明の実施形態のいくつかを、図面を参照して説明する。なお、図面においては、同一の部分については同一の参照符号を付す。
（第１実施形態）
第１実施形態は、この発明の実施形態の基本となるものであり、隣接した導電物パターンどうしがショートすること、例えば、隣接した浮遊ゲートどうしがショートすることを抑制できる手順、およびその流れの一例を示す例である。
第１実施形態は、端的には、スタックゲート型のＮＡＮＤ型フラッシュメモリが備えるメモリセルの浮遊ゲートをワード線方向に沿って分離した後に、シャロートレンチを形成して上記浮遊ゲートをビット線方向に沿って分離する。
このように、第１実施形態は、テーパーを発生させるシャロートレンチを形成する前に、浮遊ゲートをワード線方向に沿って分離することで、浮遊ゲートの、ワード線方向に沿った分離が不十分となることを抑制する。この結果、スタックゲート型のＮＡＮＤ型フラッシュメモリを歩留り良く製造することができる。
図１は、この発明の第１実施形態に係る半導体装置の製造方法の流れの一例を示す流れ図である。
まず、図１中のＳＴ１に示すように、半導体基板上にトンネル絶縁膜を形成する。次いで、トンネル絶縁膜上に浮遊ゲート（ＦＧ）用導電体膜を堆積する。
次に、ＳＴ２に示すように、浮遊ゲート用導電体膜上に、浮遊ゲートをワード線方向に沿って分離するための分離用マスクパターンを形成する。次いで、分離用マスクパターンをエッチングのマスクに用いて浮遊ゲート用導電体膜をエッチングし、浮遊ゲート用導電体膜をワード線方向に沿って分離する。
次に、ＳＴ３に示すように、分離用マスクパターンを除去した後、半導体基板および浮遊ゲート用導電体膜上に素子領域（ＡＡ）マスクパターンを形成する。次いで、素子領域マスクパターンをエッチングのマスクに用いて浮遊ゲート用導電体膜および半導体基板をエッチングし、半導体基板にシャロートレンチを形成すると同時に、浮遊ゲート用導電体膜をビット線方向に沿って分離する。
次に、ＳＴ４に示すように、半導体基板に形成されたシャロートレンチに絶縁物を埋め込む。次いで、半導体基板、浮遊ゲート用導電体膜および絶縁物上に、浮遊ゲートとワード線とを絶縁するインターポリ絶縁膜を形成する。次に、インターポリ絶縁膜上にワード線用導電体膜を堆積する。
次に、ＳＴ５に示すように、ワード線用導電体膜上にワード線マスクパターンを形成する。次いで、ワード線マスクパターンをエッチングのマスクに用いてワード線用導電体膜、およびインターポリ絶縁膜をドライエッチングし、ワード線（ＷＬ）を形成する。
このように、第１実施形態によれば、テーパーを発生させるシャロートレンチを形成する前に、浮遊ゲートをワード線方向に沿って分離する。即ち、シャロートレンチに埋め込まれた絶縁物にテーパーつく前に、浮遊ゲートはワード線方向に沿って分離されるから、上記テーパーによって生じた陰の部分に浮遊ゲートが残ることがない。従って、浮遊ゲートの、ワード線方向に沿った分離が不十分となることは抑制される。この結果、スタックゲート型のＮＡＮＤ型フラッシュメモリを、歩留り良く製造することができる。
（第２実施形態）
第２実施形態は、第１実施形態を実際の製造工程に適用したときの第１の例である。
図２、４、６、８、１０、１２、１４、１６、１８、２０は、この発明の第２実施形態に係る半導体装置の製造方法の一例を、主要な製造工程順に示す平面図である。図３Ａ、３Ｂ、５Ａ、５Ｂ、７Ａ、７Ｂ、９Ａ、９Ｂ、１１Ａ、１１Ｂ、１３Ａ、１３Ｂ、１５Ａ、１５Ｂ、１７Ａ、１７Ｂ、１９Ａ、１９Ｂ、２１Ａ、２１Ｂは、この発明の第２実施形態に係る半導体装置の製造方法の一例を、主要な製造工程順に示す断面図である。
まず、図２、図３Ａおよび図３Ｂに示すように、シリコン基板４上にトンネル絶縁膜５を形成する。その形成方法の一例はシリコン基板４を約８ｎｍの厚さに熱酸化することである。次いで、トンネル絶縁膜５上に浮遊ゲートとなる導電体膜６を形成する。導電体膜６の一例はリンがドープされたリンドープトポリシリコン膜である。その形成方法の一例は、トンネル絶縁膜５上に、ＬＰ-ＣＶＤ（減圧ＣＶＤ）法を用いてリンドープトポリシリコンを約１４０ｎｍ堆積することである。次いで、リンドープトポリシリコン膜６上にキャップ層となる絶縁膜（ＣＡＰ）７を形成する。絶縁膜７の一例は窒化シリコン膜である。その形成方法の一例は、リンドープトポリシリコン膜６上に、ＬＰ-ＣＶＤ法を用いて窒化シリコンを約７０ｎｍ堆積することである。次いで、窒化シリコン膜７上にフォトレジスト（ＰＲ）を塗布し、フォトレジスト膜を形成する。次いで、リソグラフィー法を用いてフォトレジスト膜をパターニングし、浮遊ゲートをワード線方向に沿って分離するための分離用マスクパターン８を形成する。
次に、図４、図５Ａおよび図５Ｂに示すように、分離用マスクパターン８をエッチングのマスクに用いて窒化シリコン膜７およびリンドープトポリシリコン膜６をドライエッチングする。次いで、分離用マスクパターン８をアッシングし、除去する。
次に、図６、図７Ａおよび図７Ｂに示すように、窒化シリコン膜７およびトンネル絶縁膜５（又はシリコン基板４）上に絶縁物（ＩＩ）１４を堆積する。絶縁物１４の一例は二酸化シリコン膜である。その形成方法の一例は、窒化シリコン膜７およびトンネル絶縁膜５（又はシリコン基板４）上に、Ｐ-ＣＶＤ（プラズマＣＶＤ）法を用いて二酸化シリコンを、リンドープトポリシリコン膜６間の空間が埋め込まれる厚さに堆積することである。次いで、窒化シリコン膜７をポリッシングのストッパーに用いて二酸化シリコン膜１４を化学−機械的研磨（ＣＭＰ）し、リンドープトポリシリコン膜６間の空間を二酸化シリコン膜１４によって埋め込む。
次に、図８、図９Ａおよび図９Ｂに示すように、窒化シリコン膜１４および二酸化シリコン膜１４上にフォトレジスト（ＰＲ）を塗布し、フォトレジスト膜を形成する。次いで、リソグラフィー法を用いてフォトレジスト膜をパターニングし、素子領域（ＡＡ）マスクパターン８´を形成する。
次に、図１０、図１１Ａおよび図１１Ｂに示すように、素子領域マスクパターン８´をエッチングのマスクに用いて窒化シリコン膜７、二酸化シリコン膜１４、リンドープトポリシリコン膜６およびトンネル絶縁膜５をエッチングし、さらに、シリコン基板４をエッチングし、シリコン基板４にシャロートレンチ（ＳＴ）を形成する。次いで、素子領域マスクパターン８´をアッシングし、除去する。
次に、図１２、図１３Ａおよび図１３Ｂに示すように、窒化シリコン膜７、二酸化シリコン膜１４およびシリコン基板４上に絶縁物９を堆積する。絶縁物９の一例は二酸化シリコン膜である。その形成方法の一例は、窒化シリコン膜７、二酸化シリコン膜１４およびシリコン基板４上に、Ｐ-ＣＶＤ（プラズマＣＶＤ）法を用いて二酸化シリコンを、シャロートレンチ（ＳＴ）が埋め込まれる厚さに堆積することである。次いで、窒化シリコン膜７をポリッシングのストッパーに用いて二酸化シリコン膜９を化学−機械的研磨（ＣＭＰ）し、シャロートレンチ（ＳＴ）を二酸化シリコン膜９によって埋め込む。これにより、シリコン基板４には、素子領域（ＡＡ）を画定する素子分離領域（シャロートレンチアイソレーション（ＳＴＩ））が形成される。
次に、図１４、図１５Ａおよび図１５Ｂに示すように、二酸化シリコン膜９、１４をエッチングのマスクに用いて窒化シリコン膜７をウェットエッチングし、窒化シリコン膜７を除去し、リンドープトポリシリコン膜６の上面を露出させる。
次に、図１６、図１７Ａおよび図１７Ｂに示すように、二酸化シリコン膜９、１４およびリンドープトポリシリコン膜６上にインターポリ絶縁物１０を堆積する。インターポリ絶縁物１０は、浮遊ゲートと制御ゲート（ワード線）とを絶縁する絶縁物である。絶縁物１０の一例は二酸化シリコン膜である。その形成方法の一例は、二酸化シリコン膜９、１４およびリンドープトポリシリコン膜６上に、ＬＰ-ＣＶＤ（減圧ＣＶＤ）法を用いて二酸化シリコンを堆積することである。次いで、二酸化シリコン膜１０上に導電物１１を堆積する。導電物１１は制御ゲート（ワード線）となる導電物である。導電物１１の一例は、リンドープトポリシリコン膜である。その形成方法の一例は、二酸化シリコン膜１０上に、ＬＰ-ＣＶＤ（減圧ＣＶＤ）法を用いてリンドープトポリシリコンを堆積することである。次いで、リンドープトポリシリコン膜１１上に絶縁物１２を堆積する。絶縁膜１２の一例は窒化シリコン膜である。その形成方法の一例は、リンドープトポリシリコン膜１１上に、ＬＰ-ＣＶＤ法を用いて窒化シリコンを堆積することである。
次に、図１８、図１９Ａおよび図１９Ｂに示すように、窒化シリコン膜１２上にフォトレジスト（ＰＲ）を塗布し、フォトレジスト膜を形成する。次いで、リソグラフィー法を用いてフォトレジスト膜をパターニングし、ワード線マスクパターン１３を形成する。
次に、図２０、図２１Ａおよび図２１Ｂに示すように、ワード線マスクパターン１３をエッチングのマスクに用いて窒化シリコン膜１２をドライエッチングし、引き続き、リンドープトポリシリコン膜１１をドライエッチングする。次いで、ワード線マスクパターン１３をアッシングし、除去する。
以上の工程により、スタックゲート型のＮＡＮＤ型フラッシュメモリが備えるメモリセルアレイが形成される。
第２実施形態においても、第１実施形態と同様に、二酸化シリコン膜９にテーパーを発生させるシャロートレンチ（ＳＴ）を形成する前に、浮遊ゲートとなるリンドープトポリシリコン膜６をワード線方向に沿って分離する（図４、図５Ａおよび図５Ｂに示す工程）。
即ち、シャロートレンチ（ＳＴ）に埋め込まれた二酸化シリコン膜９にテーパーつく前に、リンドープトポリシリコン膜６はワード線方向に沿って分離されるから、上記テーパーによって生じた陰の部分にリンドープトポリシリコン膜６が残ることがない。従って、リンドープトポリシリコン膜６の、ワード線方向に沿った分離が不十分となることは抑制される。この結果、第２実施形態においても、第１実施形態と同様に、スタックゲート型のＮＡＮＤ型フラッシュメモリを、歩留り良く製造することができる。
（第３実施形態）
第３実施形態は、第１実施形態を実際の製造工程に適用したときの第２の例である。
第３実施形態が第２実施形態と、特に、異なるところは、第２実施形態の図１２、図１３Ａ、図１３Ｂに示す工程において、シャロートレンチ（ＳＴ）を埋め込む絶縁膜（ＳＴＩ）９の上面を浮遊ゲートとなる導電体膜６の側面途中まで下げ、導電体膜６の側面を露出させるところにある。
図２２Ａ、図２２Ｂ〜図２６Ａ、図２６Ｂは、この発明の第３実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示した断面図である。なお、図２２Ａ〜図２６Ａに示す断面は図１２〜図２０に示すＡ−Ａ線に沿った断面に相当し、同じく図２２Ｂ〜図２６Ｂに示す断面は図１２〜図２０に示すＢ−Ｂ線に沿った断面に相当する。
まず、第２実施形態において説明した図１０、図１１Ａおよび図１１Ｂまでの工程と同様に、シリコン基板４にシャロートレンチ（ＳＴ）まで形成する。
次に、図２２Ａおよび図２２Ｂに示すように、窒化シリコン膜７、二酸化シリコン膜１４およびシリコン基板４上に絶縁物９を堆積し、シャロートレンチ（ＳＴ）を埋め込む。絶縁物９の一例は、第１実施形態と同様に二酸化シリコン膜で良く、その形成方法の一例は第１実施形態と同様で良い。次いで、窒化シリコン膜７をエッチングのマスクに用いて二酸化シリコン膜９をドライエッチングする。本例では二酸化シリコン膜９を、導電体膜６、本例ではリンドープトポリシリコン膜６の側面途中までドライエッチングする。二酸化シリコン膜９の上面はリンドープトポリシリコン膜６の側面途中まで下がる。これにより、リンドープトポリシリコン膜６の側面は露出される。これにより、シリコン基板４には、素子領域（ＡＡ）を画定する素子分離領域（シャロートレンチアイソレーション（ＳＴＩ））が形成される。
なお、本例ではリンドープトポリシリコン膜６間の空間を埋め込む絶縁膜１４が二酸化シリコン膜１４であることから、この二酸化シリコン膜１４も二酸化シリコン膜９と同時にドライエッチングされる。このため、特に、図２２Ｂに示すように、二酸化シリコン膜１４の上面は、二酸化シリコン膜９の上面とともにリンドープトポリシリコン膜６の側面途中まで下がる。
次に、図２３Ａおよび図２３Ｂに示すように、二酸化シリコン膜９、１４をエッチングのマスクに用いて窒化シリコン膜７をウェットエッチングし、窒化シリコン膜７を除去する。
次に、図２４Ａおよび図２４Ｂに示すように、二酸化シリコン膜９、１４およびリンドープトポリシリコン膜６上にインターポリ絶縁物１０を堆積する。インターポリ絶縁物１０の一例は第２実施形態と同じで良く、二酸化シリコン膜である。その形成方法の一例も第２実施形態と同じで良い。次いで、二酸化シリコン膜１０上に導電物１１を堆積する。導電物１１の一例は第２実施形態と同じで良く、リンドープトポリシリコン膜である。その形成方法の一例も第２実施形態と同じで良い。次いで、リンドープトポリシリコン膜１１上に絶縁物１２を堆積する。絶縁膜１２の一例もまた第２実施形態と同じであり、窒化シリコン膜である。その形成方法の一例もまた第２実施形態と同じである。
次に、図２５Ａおよび図２５Ｂに示すように、窒化シリコン膜１２上にフォトレジスト（ＰＲ）を塗布し、フォトレジスト膜を形成する。次いで、リソグラフィー法を用いてフォトレジスト膜をパターニングし、ワード線マスクパターン１３を形成する。
次に、図２６Ａおよび図２６Ｂに示すように、ワード線マスクパターン１３をエッチングのマスクに用いて窒化シリコン膜１２をドライエッチングし、引き続き、リンドープトポリシリコン膜１１をドライエッチングする。次いで、ワード線マスクパターン１３をアッシングし、除去する。
以上の工程により、スタックゲート型のＮＡＮＤ型フラッシュメモリが備えるメモリセルアレイが形成される。
第３実施形態においても、第１、第２実施形態と同様に、二酸化シリコン膜９にテーパーを発生させるシャロートレンチ（ＳＴ）を形成する前に、浮遊ゲートとなるリンドープトポリシリコン膜６をワード線方向に沿って分離する。このため、第１、第２実施形態と同様に、上記テーパーによって生じた陰の部分にリンドープトポリシリコン膜６が残ることがない。従って、リンドープトポリシリコン膜６の、ワード線方向に沿った分離が不十分となることは抑制される。この結果、第３実施形態においても、第１、第２実施形態と同様に、スタックゲート型のＮＡＮＤ型フラッシュメモリを、歩留り良く製造することができる。
さらに、第３実施形態によれば、シャロートレンチ（ＳＴ）を埋め込む絶縁膜（ＳＴＩ）９の上面を、浮遊ゲートとなる導電体膜６の側面途中まで下げて、導電体膜６の側面を露出させる。このため、第２実施形態に比較して、例えば、図２６Ａに良く示されるように、導電体膜６と導電体膜１１との対向面積をより広く得ることができ、浮遊ゲートと制御ゲート（ワード線）との間の容量を、第２実施形態に比較して大きくすることが可能になる。
さらに、特に、図２６Ａに示すように、ワード線方向に沿った浮遊ゲート（参照符号６
）間には、導電体膜１１が挟まれるから、第２実施形態に比較してワード線方向に沿って隣接する浮遊ゲート間の容量を小さくすることができる。浮遊ゲート間の容量を小さくできることから、隣接する浮遊ゲートの電位に起因したメモリセルのしきい値変動、いわゆる近接効果を受け難い構造である。このように、第３実施形態に従って得られたメモリセルは、近接効果を受け難い構造を有するから、メモリセルの更なる微細化にも有利である。
（第４実施形態）
第４実施形態は、第１実施形態を実際の製造工程に適用したときの第３の例である。
図２７、２９、３１、３３、３５、３７、３９、４１は、この発明の第４実施形態に係る半導体装置の製造方法の一例を、主要な製造工程順に示す平面図である。図２８Ａ、２８Ｂ、３０Ａ、３０Ｂ、３２Ａ、３２Ｂ、３４Ａ、３４Ｂ、３６Ａ、３６Ｂ、３８Ａ、３８Ｂ、４０Ａ、４０Ｂ、４２Ａ、４２Ｂは、この発明の第４実施形態に係る半導体装置の製造方法の一例を、主要な製造工程順に示す断面図である。
まず、図２７、図２８Ａおよび図２８Ｂに示すように、第２実施形態において説明した図１２、図１３Ａおよび図１３Ｂまでの工程と同様に、シリコン基板４にシャロートレンチ（ＳＴ）を形成し、このシャロートレンチを絶縁膜９、本例では二酸化シリコン膜９によって埋め込む。ただし、本例では、絶縁膜（ＣＡＰ）７の厚さ、本例では窒化シリコン膜７の厚さは、第２、第３実施形態のときの厚さよりも、厚く形成しておく。
次に、図２９、図３０Ａおよび図３０Ｂに示すように、窒化シリコン膜７をエッチングのマスクに用いて二酸化シリコン膜９および１４をドライエッチング、又はウェットエッチングする。本例では、二酸化シリコン膜９および１４を、窒化シリコン膜７の側面途中までドライエッチング、又はウェットエッチングする。二酸化シリコン膜９の上面および二酸化シリコン膜１４の上面は窒化シリコン膜７の側面途中まで下がる。
次に、図３１、図３２Ａおよび図３２Ｂに示すように、窒化シリコン膜７、二酸化シリコン膜９および１４上に、例えば、アモルファスシリコンをＬＰ-ＣＶＤ（減圧ＣＶＤ）法を用いて堆積し、アモルファスシリコン膜１５を形成する。次いで、窒化シリコン膜７をポリッシングのストッパーに用いてアモルファスシリコン膜１５を化学−機械的研磨（ＣＭＰ）する。引き続き、窒化シリコン膜７をエッチングのマスクに用いてアモルファスシリコン膜１５ドライエッチングし、アモルファスシリコン膜１５をリセスする。これにより、アモルファスシリコン膜１５を、柱状に残った窒化シリコン膜７の周囲に残す。
次に、図３３、図３４Ａおよび図３４Ｂに示すように、ボロンイオン（Ｂ＋）１６を、本例ではワード線方向に平行で、かつ、シリコン基板４に対して斜め方向からイオン注入する。注入角度を調整すると、アモルファスシリコン膜１５には窒化シリコン膜７によって陰になる部分ができる。この陰になる部分には、ボロンイオン（Ｂ＋）１６が注入されないようにできる。これによって、アモルファスシリコン膜１５には、ワード線方向に平行に、選択的にボロンイオン（Ｂ＋）１６が注入された領域１５´（ボロンドープトアモルファスシリコン膜）が得られる。
次に、図３５、図３６Ａおよび図３６Ｂに示すように、窒化シリコン膜７をエッチングのマスクに用いて、アモルファスシリコン膜１５を、例えば、アルカリ系のエッチャントを用いてウェットエッチングする。このとき、アモルファスシリコン膜１５のうち、ボロンドープトアモルファスシリコン膜１５´の領域は、アルカリエッチングのレートがこれ以外の領域に比較して遅くなるため、エッチングされずに残る。
次に、図３７、図３８Ａおよび図３８Ｂに示すように、窒化シリコン膜７およびボロンドープトアモルファスシリコン膜１５´をエッチングのマスクに用いて二酸化シリコン膜９をドライエッチングする。本例では、二酸化シリコン膜９を、リンドープトポリシリコン膜６の側面途中までドライエッチングする。これにより、二酸化シリコン膜９の上面をリンドープトポリシリコン膜７の側面途中まで下げる。これにより、リンドープトポリシリコン膜７の側面が露出する。
次に、図３９、図４０Ａおよび図４０Ｂに示すように、窒化シリコン膜７および二酸化シリコン膜９をエッチングのマスクに用いてボロンドープトアモルファスシリコン膜１５´をドライエッチングし、ボロンドープトアモルファスシリコン膜１５´を除去する。次いで、二酸化シリコン膜９および１４をエッチングのマスクに用いて窒化シリコン膜７をウェットエッチングし、窒化シリコン膜７を除去して、リンドープトポリシリコン膜７の上面を露出させる。
次に、図４１、図４２Ａおよび図４２Ｂに示すように、二酸化シリコン膜９、１４およびリンドープトポリシリコン膜６上にインターポリ絶縁物１０を堆積する。インターポリ絶縁物１０の一例は第２実施形態と同じで良く、二酸化シリコン膜である。その形成方法の一例も第２実施形態と同じで良い。次いで、二酸化シリコン膜１０上に導電物１１を堆積する。導電物１１の一例は第２実施形態と同じで良く、リンドープトポリシリコン膜である。その形成方法の一例も第２実施形態と同じで良い。次いで、二酸化シリコン膜１０をポリッシングのストッパーに用いてリンドープトポリシリコン膜１１を化学−機械的研磨（ＣＭＰ）し、二酸化シリコン膜９および１４が交互に配置されるパターン間に生じた空間をリンドープトポリシリコン膜１１によって埋め込む。これにより、第２、第３実施形態とは異なり、ワード線マスクパターンを用いることなく、ワード線（ＷＬ）が形成される。
以上の工程により、スタックゲート型のＮＡＮＤ型フラッシュメモリが備えるメモリセルアレイが形成される。
第４実施形態においても、第１〜第３実施形態と同様に、二酸化シリコン膜９にテーパーを発生させるシャロートレンチ（ＳＴ）を形成する前に、浮遊ゲートとなるリンドープトポリシリコン膜６をワード線方向に沿って分離する。このため、第１〜第３実施形態と同様に、上記テーパーによって生じた陰の部分にリンドープトポリシリコン膜６が残ることがない。
また、第４実施形態によれば、第３実施形態と同様に、絶縁膜（ＳＴＩ）９の上面を、浮遊ゲートとなる導電体膜６の側面途中まで下げて導電体膜６の側面を露出させるので、第３実施形態と同様に、浮遊ゲートと制御ゲート（ワード線）との間の容量を、第２実施形態に比較してより大きくすることが可能になる。また、第３実施形態と同様に、ワード線方向に沿った浮遊ゲート（参照符号６）間には導電体膜１１が挟まれるから、第２実施形態に比較してワード線方向に沿って隣接する浮遊ゲート間の容量を小さくすることができる。
さらに、第４実施形態によれば、ワード線が、シャロートレンチ（ＳＴ）を形成する前に形成した浮遊ゲートとなる導電体膜６に対して自己整合的に形成される。このため、第１〜第４実施形態に比較して浮遊ゲートと制御ゲート（ワード線）との間のリソグラフィーの合わせズレによる容量のバラつきがない。さらに、ワード線を形成するためのリソグラフィー工程も不要となるから、第１〜第４実施形態に比較して製造コストを削減することも可能である。
（第５実施形態）
第５実施形態は、上記実施形態に係る製造方法に従って製造された不揮発性半導体メモリを有する半導体集積回路装置の例である。
図４８、及び図４９は、この発明の第５実施形態に係る半導体集積回路装置の一例を示す断面図である。図４８はワード線方向に沿う断面図であり、例えば、図２１Ａ等に示す断面に対応する。図４９はビット線方向に沿う断面図であり、例えば、図２１Ｂ等に示す断面に対応する。なお、図４８、及び図４９は、ビット線が形成された時点の断面を示す。
図５０、図５１、及び図５２は、この発明の第５実施形態に係る半導体集積回路装置の一例を示す斜視図である。図５０は、浮遊ゲートとなる導電体膜６上からキャップ層となる絶縁膜７を除去した時点を示しており、例えば、図１４、図１５Ａ、及び図１５Ｂに示す工程を示した斜視図に対応する。図５１は、図５１に示す構造上に、ゲート間絶縁膜（インターポリ絶縁物）１０を形成した時点における斜視図であり、図５２は、ワード線を形成した時点における斜視図である。
図４８〜図５２に示すように、半導体基板４は、表面に第１の方向に延びる素子分離領域９、及びこの素子分離領域９によって区画された素子領域ＡＡを有する。本例では、半導体基板４はＰ型シリコン基板（又はＰ型ウェル）である。本例では、素子分離領域９はシャロートレンチに絶縁物を埋め込んだシャロートレンチ アイソレーションであり、第１の方向はビット線方向である。素子領域ＡＡはメモリセルトランジスタ、及びブロック選択トランジスタのソース、ドレイン、及びチャネルが形成される箇所であり、本例では素子分離領域に沿って第１の方向（ビット線方向）に延びる。素子領域ＡＡ上にはゲート絶縁膜５が形成される。本例ではＮＡＮＤ型フラッシュメモリを想定しているから、ゲート絶縁膜５はトンネル絶縁膜であり、その一例は二酸化シリコン膜である。ゲート絶縁膜５上には電荷蓄積層６が形成される。本例ではスタックゲート型メモリセルトランジスタを想定しているから、電荷蓄積層６は浮遊ゲートである。電荷蓄積層６の素子分離領域９に沿った側面２１、２２は素子分離領域９に接する。素子領域ＡＡ上方には電荷蓄積層６を第１の方向（ビット線方向）に沿って分離する絶縁膜１４が形成される。本例では、絶縁膜１４は二酸化シリコン膜であり、絶縁膜１４は素子領域ＡＡ上に形成されたゲート絶縁膜５上に形成される。なお、絶縁膜１４下のゲート絶縁膜５は無くても良い。一つの電荷蓄積層６（図中ＦＧ）に着目すると、電荷蓄積層６の素子分離領域９に沿った側面に交差する２つの側面２３、２４のうち、一つの絶縁膜１４（１４Ｌ）が側面２３に接し、もう一つの絶縁膜１４（１４Ｒ）が側面２４に接する。
本例では、電荷蓄積層６の上面２５の位置は、絶縁膜１４の上面２６の位置、及び素子分離領域９の上面２７の位置よりも低い。
絶縁膜１４上、電荷蓄積層６、及び素子分離領域９上にはゲート間絶縁膜（インターポリ絶縁物）１０が形成される。本例では、ゲート間絶縁膜１０は二酸化シリコンであり、図５０に示す構造の全面上に形成される。
ゲート間絶縁膜１０上には制御ゲート（ワード線）１１が形成される。本例では、制御ゲートは第１の方向（ビット線方向）に交差する第２の方向（ワード線方向）に延びる。制御ゲート１１は、電荷蓄積層６にゲート間絶縁膜１０を介して対向する。本例では、制御ゲート１１上にキャップ層となる絶縁膜１２が形成されているが、この絶縁膜１２は無くても良い。ゲート間絶縁膜１０上、及び制御ゲート１１（本例では絶縁膜１２）上には、層間絶縁膜２５が形成される。層間絶縁膜２５上にはビット線ＢＬが形成される。また、絶縁膜１４下方の素子領域ＡＡには、半導体基板４とは逆導電型（本例ではｎ型）の拡散層２９が形成される。拡散層２９は、メモリセルトランジスタのソース／ドレイン領域として機能する。なお、拡散層２９の形成工程は、第１〜第４実施形態では省略したが、第２実施形態を例示すると、例えば、図４、図５Ａ、及び図５Ｂに示す工程において、導電膜６をパターニングした後に、絶縁膜７をマスクに用いてｎ型の不純物を基板４にイオン注入することで形成することができる。
図５３Ａ〜図５３Ｃは、第５実施形態に係る半導体集積回路装置から得られる利点を説明するための図、図５４Ａ〜図５４Ｃは第５実施形態の参考例に係る半導体集積回路装置を示す図である。
まず、参考例を用いて現状のＮＡＮＤ型フラッシュメモリが抱える事情を説明する。
図５４Ａ〜図５４Ｃには、ＮＡＮＤ型フラッシュメモリのメモリセルトランジスタのビット線方向に沿った断面が示される。
ＮＡＮＤ型フラッシュメモリは、記憶容量の大規模化の要請に従って年々微細化されている。特に、ビット線方向に沿った断面においては、ビット線方向に沿ったメモリセルトランジスタのゲート長の短縮が進展している。これは、ゲート長を短縮することで、ビット線方向に並ぶメモリセルトランジスタを詰めるためである。この傾向に従って、制御ゲート（ワード線）１１の断面形状は縦長になりつつある。制御ゲート１１の抵抗値の増加を抑えるためである。つまり、電荷蓄積層（浮遊ゲート）６と制御ゲート（ワード線）１１とをスタックしたスタック型ゲート構造の断面形状は縦長になりつつある。この傾向を図５４Ａ〜図５４Ｃに示す。
スタックゲート構造の断面形状を表す指標としてアスペクト比がある。本明細書におけるアスペクト比は（高さＨ／ゲート長Ｌ）とする。図５４Ａにはアスペクト比３／２＝１．５のスタックゲート構造を持つメモリセルトランジスタが、図５４Ｂにはアスペクト比３／１＝３のスタックゲート構造を持つメモリセルトランジスタが、図５４Ｃにはアスペクト比３／０．５＝６のスタックゲート構造を持つメモリセルトランジスタが示される。アスペクト比が高いと、スタックゲート構造は縦長になる。縦長のスタックゲート構造が抱える事情は、スタックゲート構造の加工が困難である、ということである。例えば、縦長のスタックゲート構造では、エッチングのマスクとなるフォトレジストがエッチング中に倒れやすくなる。
対して、第５実施形態は、制御ゲート１１、及び電荷蓄積層６を一度に加工するのではなく、電荷蓄積層６を先に加工した後、制御ゲート１１を加工する。さらに、電荷蓄積層６の加工後に、電荷蓄積層６の側面２１、２２に沿って素子分離領域９を形成し、電荷蓄積層６の側面２３、２４に沿って絶縁膜１４を形成する。従って、図５３Ａ〜図５３Ｃに示すように、スタックゲート構造のアスペクト比が高くなったとしても、実際の加工は素子分離領域９、及び絶縁膜１４まで、あるいは素子分離領域９、及び絶縁膜１４上に形成されたゲート間絶縁膜１０までで良い。つまり、実際に加工する構造は、アスペクト比が低い構造で済む。図５３Ａには図５４Ａと同様にアスペクト比３／２＝１．５のスタックゲート構造を持つメモリセルトランジスタが示されるが、実際の加工は、１．５未満のアスペクト比（高さＨ´）で済む。例えば、高さＨ´を、高さＨの１／３と仮定すると、アスペクト比１／２＝０．５となる。同様に、図５３Ｂには図５４Ｂと同様にアスペクト比３／１＝３のスタックゲート構造を持つメモリセルトランジスタが示される。高さＨ´を、高さＨの１／３と仮定すると、アスペクト比１／１＝１となる。図５３Ｃには図５４Ｃと同様に、アスペクト比３／０．５＝６のスタックゲート構造を持つメモリセルトランジスタが示される。高さＨ´を、高さＨの１／３と仮定すると、アスペクト比１／０．５＝２となる。
このように、第５実施形態によれば、電荷蓄積層６を先に加工した後、制御ゲート１１を加工する。さらに、電荷蓄積層６の側面２１、２２に沿って素子分離領域９を形成し、電荷蓄積層６の側面２３、２４に沿って絶縁膜１４を形成するので、加工される部分のアスペクト比を低下させることができ、スタックゲート構造が加工しやすい、という利点を得ることができる。
さらに、第５実施形態は、制御ゲート１１を形成した後においても、絶縁膜１４上にゲート間絶縁膜１０を残す。この構造によれば、制御ゲート１１の抵抗値を下げるために、制御ゲート１１に低抵抗メタルを用いたとき、このメタルがゲート絶縁膜（本例ではトンネル絶縁膜）５に拡散することを防止できる、という利点を得ることができる。
低抵抗メタルの材料例は、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、Ｃｏシリサイド、Ｎｉシリサイド、Ｔｉシリサイド、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）である。
これらのメタルを制御ゲート１１に用いる場合に、第５実施形態の構造は有利である。
（第６実施形態）
第６実施形態は、第５実施形態と同様に半導体集積回路装置の例である。
図５５、及び図５６は、この発明の第６実施形態に係る半導体集積回路装置の一例を示す断面図である。図５５はワード線方向に沿う断面図であり、例えば、図２６Ａ等に示す断面に対応する。図５６はビット線方向に沿う断面図であり、例えば、図２６Ｂ等に示す断面に対応する。なお、図５５、及び図５６は、ビット線が形成された時点の断面を示す。
図５７、図５８、及び図５９は、この発明の第６実施形態に係る半導体集積回路装置の一例を示す斜視図である。図５７は、浮遊ゲートとなる導電体膜６上からキャップ層となる絶縁膜７を除去した時点を示しており、例えば、図２３Ａ、及び図２３Ｂに示す工程を示した斜視図に対応する。図５８は、図５７に示す構造上に、ゲート間絶縁膜（インターポリ絶縁物）１０を形成した時点における斜視図であり、図５９は、ワード線を形成した時点における斜視図である。
第６実施形態が第５実施形態と異なるところは、電荷蓄積層６の上面２５の位置が、図５６に示すように絶縁膜１４の上面２６の位置よりも高く、かつ、図５５に示すように、素子分離領域９の上面２７の位置よりも高いところである。これ以外は、第５実施形態と同様であるので説明は省略する。
第６実施形態においても、第５実施形態と同様に、電荷蓄積層６を先に加工した後、制御ゲート１１を加工する。さらに、電荷蓄積層６の加工後に、電荷蓄積層６の側面２１、２２に沿って素子分離領域９を形成し、電荷蓄積層６の側面２３、２４に沿って絶縁膜１４を形成する。このため、第６実施形態においても、加工される部分のアスペクト比を低下させることができる。従って、スタックゲート構造を加工しやすい、という利点を得ることができる。
さらに、第６実施形態においても、第５実施形態と同様に、制御ゲート１１を形成した後、絶縁膜１４上にゲート間絶縁膜１０を残すので、制御ゲート１１に低抵抗メタルを用いたとき、このメタルがゲート絶縁膜（本例ではトンネル絶縁膜）５に拡散することを防止できる。
特に、制御ゲート１１に、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、Ｃｏシリサイド、Ｎｉシリサイド、Ｔｉシリサイド、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）を用いる場合に、第６実施形態の構造は有利である。
（第７実施形態）
第７実施形態は、第５、第６実施形態と同様に半導体集積回路装置の例である。
図６０、及び図６１は、この発明の第５実施形態に係る半導体集積回路装置の一例を示す断面図である。図６０はワード線方向に沿う断面図であり、例えば、図４２Ａ等に示す断面に対応する。図６１はビット線方向に沿う断面図であり、例えば、図４２Ｂ等に示す断面に対応する。なお、図６０、及び図６１は、ビット線が形成された時点の断面を示す。
図６２、図６３、及び図６４は、この発明の第７実施形態に係る半導体集積回路装置の一例を示す斜視図である。図６２は、浮遊ゲートとなる導電体膜６上からキャップ層となる絶縁膜７を除去した時点を示しており、例えば、図３９、図４０Ａ、及び図４０Ｂに示す工程を示した斜視図に対応する。図６３は、図６２に示す構造上に、ゲート間絶縁膜（インターポリ絶縁物）１０を形成した時点における斜視図であり、図６４は、ワード線を形成した時点における斜視図である。
第７実施形態が第５実施形態と異なるところは、電荷蓄積層６の上面２５の位置が、図６１に示すように絶縁膜１４の上面２６の位置よりも低く、かつ、図６０に示すように、素子分離領域９の制御ゲート１１下における上面２７の位置よりも高いところである。
第７実施形態によれば、制御ゲート１１は、図６２、図６３に示す絶縁膜１４、及び素子分離領域９に形成された溝３２に埋め込み形成されるので、制御ゲート１１を形成するためのリソグラフィー工程が不要である。これは、第４実施形態において説明した通りである。
さらに、本例では、図６２〜図６４に良く示されるように、ゲート間絶縁膜１０、絶縁膜１４、及び素子分離領域９上における上面３０の位置は、制御ゲート１１の上面３１と位置と同じである。
この構成によれば、次のような利点を得ることができる。
図６５Ａ〜図６５Ｃは第７実施形態に係る半導体集積回路装置から得られる利点を説明するための図、図６６Ａ〜図６６Ｃは第７実施形態の参考例に係る半導体集積回路装置を示す図である。
まず、参考例を用いて現状のＮＡＮＤ型フラッシュメモリが抱える事情を説明する。
図６６Ａ〜図６６Ｃに示すように、制御ゲート１１に電気的配線を接続する際には、層間絶縁膜２８´にコンタクト孔３２、及び導電性コンタクト（プラグ）３３が形成される。本参考例では、層間絶縁膜２８´は素子分離領域９上に形成される。
層間絶縁膜２８´と素子分離領域９とが同じ絶縁物、例えば、二酸化シリコンであった場合、図６６Ｂに示すコンタクト孔３２を形成するときに、エッチングが層間絶縁膜２８´から素子分離領域９まで達することがある。エッチングは、加工条件によるバラつきが大きいためである。素子分離領域９に対するエッチングの量は、チップ内の位置、あるいはウェーハにおける位置、あるいはウェーハ毎に変わりやすい。これは、制御ゲート１１と導電性コンタクト３３とのコンタクト面積をバラつかせ、さらには、コンタクト孔３２の深さ、即ち導電性コンタクト３３の大きさをバラつかせる。これらのバラつきは、制御ゲート１１の電気的特性に影響を与える。制御ゲート１１を制御する回路から制御ゲート１１までの配線３４、導電性コンタクト３３を介した抵抗値、及びその配線容量が変わるからである。制御ゲート１１は、本例ではワード線であるから上記抵抗値、及び配線容量が変わる、ということは、ワード線のＣＲ時定数がバラつく、ということである。
ワード線のＣＲ時定数のバラつきは、例えば、読み出し動作、及び書き込み動作の高速化を妨げる。例えば、ワード線への読み出し電圧、及び書き込み電圧の印加時間は、電気的特性が最も悪いワード線にあわせなければならないからである。
また、近時、メモリセルが記憶するデータの多値化が３値、４値、８値、１６値、３２値…と進展しているが、多値化が進展するにつれ、ワード線に印加する読み出し電圧、及びベリファイ読み出し電圧は細かく設定される。例えば、８値ならば、読み出し電圧、及びベリファイ読み出し電圧の設定数はそれぞれ“７”であり、１６値ならばそれぞれ“１５”、３２値ならばそれぞれ“３１”である。ある決まった電圧の範囲内に、例えば、“７×２＝１４”、“１５×２＝３０”、“３１×２＝６２”もの電圧を設定するためには、ワード線のＣＲ時定数のバラつきは、より小さくなければ困難である。
なお、本明細書では、多値不揮発性半導体メモリは、１つのメモリセルトランジスタに、３値（１．５ビット）以上のデータを記憶させるメモリを指す。
対して、第７実施形態によれば、図６５Ａ〜図６５Ｃに示すように、図中の断面では素子分離領域９上に、ゲート間絶縁膜１０が形成される。制御ゲート１１上、及びゲート間絶縁膜１０上には層間絶縁膜２８´が形成される。層間絶縁膜２８´は、制御ゲート１１の上面３１、及びゲート間絶縁膜１０の上面３０を露出させるコンタクト孔３２を有する。
さらに、層間絶縁膜２８´はゲート間絶縁膜１０とは異なる絶縁物でなる。
このような構成によれば、層間絶縁膜２８´をエッチングし、コンタクト孔３２を形成するとき、ゲート間絶縁膜１０がエッチングのストッパーに利用できる。エッチングはゲート間絶縁膜１０で止まるから、素子分離領域９に達することはない。この結果、図６５Ｂに示すように、コンタクト孔３２から露出する制御ゲート１１の面積は、決まった大きさになる。このようなコンタクト孔３２に、導電性コンタクト３３を形成すれば、制御ゲート１１を制御する回路から制御ゲート１１までの配線３４、導電性コンタクト３３を介した抵抗値、及びその配線容量は、ゲート間絶縁膜１０が無い場合に比較して変わり難い。
制御ゲート１１は、本例ではワード線である。従って、本例では、ワード線のＣＲ時定数がバラつき難い。ワード線のＣＲ時定数がバラつき難くなることで、本例は、不揮発性半導体メモリ、例えば、ＮＡＮＤ型フラッシュメモリの動作の高速化に有利である。さらには、ワード線のＣＲ時定数がバラつき難いことで、ワード線に多くの電圧を設定し易くなるから、多値ＮＡＮＤ型フラッシュメモリにも有用である。
図６５Ｃに示した導電性コンタクト３３の適用の一例を、図６７に示す。
図６７に示すように、図６５に示した導電性コンタクト３３は、アドレスデコード回路、本例ではロウデコーダの出力からの配線３４と、メモリセルアレイに配置された制御ゲート１１、本例ではワード線ＷＬとを接続する導電性コンタクトに使うことができる。
なお、第７実施形態においても、第５、第６実施形態と同様に、制御ゲート１１を形成した後、絶縁膜１４上にゲート間絶縁膜１０を残すので、制御ゲート１１に低抵抗メタルを用いたとき、このメタルがゲート絶縁膜（本例ではトンネル絶縁膜）５に拡散することを防止できる。
特に、制御ゲート１１に、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、Ｃｏシリサイド、Ｎｉシリサイド、Ｔｉシリサイド、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）を用いる場合に、第７実施形態の構造は有利である。
（第８実施形態）
第８実施形態は、第６実施形態の変形である。
図６８、及び図６９は、この発明の第８実施形態に係る半導体集積回路装置の一例を示す断面図である。図６８はワード線方向に沿う断面図であり、例えば、図２６Ａ等に示す断面に対応する。図６９はビット線方向に沿う断面図であり、例えば、図２６Ｂ等に示す断面に対応する。なお、図６８、及び図６９は、ビット線が形成された時点の断面を示す。
図７０、図７１、及び図７２は、この発明の第８実施形態に係る半導体集積回路装置の一例を示す斜視図である。図７０は、浮遊ゲートとなる導電体膜６上からキャップ層となる絶縁膜７を除去した時点を示しており、例えば、図２３Ａ、及び図２３Ｂに示す工程を示した斜視図に対応する。図７１は、図７０に示す構造上に、ゲート間絶縁膜（インターポリ絶縁物）１０を形成した時点における斜視図であり、図７２は、ワード線を形成した時点における斜視図である。
第８実施形態が第６実施形態と異なるところは、電荷蓄積層６の第１の方向に沿った長さ、本例ではビット線方向に沿った長さ（以下、浮遊ゲート長と略す）ＬＦＧが、制御ゲート１１の第１の方向に沿った長さ、本例ではビット線方向に沿った長さ（以下、制御ゲート長と略す）ＬＣＧよりも短いことである。例えば、図６９に示される。
第８実施形態による利点の一つは、第６実施形態に比較して、電荷蓄積層６と制御ゲート１１との結合容量Ｃ１を、電荷蓄積層６下方のチャネルと電荷蓄積層６との結合容量Ｃ２よりも大きくできること、にある。即ち、容量結合比Ｃ１／Ｃ２を大きくできる。
例えば、図７０から図７１にかけて示されるように、第８実施形態では、ゲート間絶縁膜１０が、電荷蓄積層６の上面２５上と、電荷蓄積層６の第１の方向、本例ではビット線方向に沿った２つの側面２１、２２上と、同じく電荷蓄積層６の第２の方向、本例ではワード線方向に沿った２つの側面２３、２４上とに、ゲート間絶縁膜１０が形成される。
さらに、制御ゲート１１は、電荷蓄積層６の上面２５、電荷蓄積層６の第１の方向（本例ではビット線方向）に沿った２つの側面２１、２２、及び第２の方向（本例ではワード線方向）に沿った２つの側面２３、２４にゲート間絶縁膜１０を介して対向する。これにより、制御ゲート１１が、電荷蓄積層６の上面２５、及びその側面２１、２２にゲート間絶縁膜１０を介して対向する第６実施形態に比較して、電荷蓄積層６と制御ゲート１１との結合容量Ｃ１を大きくすることができる。容量結合比Ｃ１／Ｃ２が大きいと、データを書き込むとき、電荷蓄積層６に電荷が注入され易くなり、書き込み動作の高速化に有利となる。
さらに、第８実施形態によれば、第６実施形態に比較して、以下の３つの利点１〜利点３を、さらに得ることができる。
（利点１） マスクの合わせズレに強い。
（利点２） 近接効果を受け難い。
（利点３） チャネルの電位を上昇させ易い。
以下、３つの利点について順次説明する。
（利点１）
図７３Ａ、及び図７３Ｂは第８実施形態に係る半導体集積回路装置から得られる利点１を説明するための図、図７４Ａ、及び図７４Ｂは参考例を示す図である。
まず、参考例から説明する。
図７４Ａ、及び図７４Ｂに示す参考例は、制御ゲート長ＬＣＧと浮遊ゲート長ＬＦＧとが等しい場合である。
この場合、ビット線方向にマスクの合わせズレが起こると、図７４Ｂに示すように、制御ゲート１１は、電荷蓄積層６の側面２３、２４のどちらか一方にゲート間絶縁膜１０を介して対向する。図７４Ａに示す状態と図７４Ｂに示す状態とが異なるところは、制御ゲート１１が、電荷蓄積層６の上面２５のみと対向するか、側面２３、２４のいずれか一方と上面２５とに対向するかである。これは、図７４Ａに示す状態と図７４Ｂに示す状態とでは容量結合比Ｃ１／Ｃ２が違う、ということである。容量結合比Ｃ１／Ｃ２が違うと、例えば、チップ毎に、容量結合比Ｃ１／Ｃ２が変わる。これは、例えば、チップ間の書き込み特性のバラつきを拡大させる原因となる。このバラつきも、例えば、書き込み動作の高速化を妨げる。書き込み電圧の印加時間や、書き込み電圧の印加パルス回数は、書き込み特性が最も悪いメモリセルトランジスタにあわせなければならないからである。
対して、第８実施形態によれば、図７３Ａに示すように、電荷蓄積層６は、側面２３、２４、及び上面２５にゲート間絶縁膜１０を介して対向する。このため、図７３Ｂに示すように、ビット線方向にマスクの合わせズレが起こった場合でも、電荷蓄積層６は、側面２３、２４、及び上面２５にゲート間絶縁膜１０を介して対向するので、容量結合比Ｃ１／Ｃ２は変わらない。従って、第８実施形態はマスクの合わせズレに強く、例えば、チップ間の書き込み特性のバラつきが拡大し難い。これは、例えば、書き込み動作の高速化に有利である。
なお、利点１をより良く得るためには、図７５に示すように、制御ゲート１１の第１の方向（本例ではビット線方向）に沿った長さをＬＣＧ、電荷蓄積層６の第２の方向（本例ではワード線方向）に沿った側面２３、２４上のゲート間絶縁膜１０の厚さをｔＩＧＩ、制御ゲート１１を加工する際の第１の方向に沿ったアライメントマージンをＭＡとしたとき、電荷蓄積層６の第１の方向に沿った長さＬＦＧは、
ＬＦＧ ＜ ＬＣＧ − ２ＭＡ − ２ｔＩＧＩ
の関係を有するように設定すると良い。
このような関係に必ずしも設定しなくても、チップ間の書き込み特性のバラつきが少なくなる、という利点を得ることができるが、上記関係に設定すると、チップ間の書き込み特性のバラつきは、さらに少なくなる。
（利点２）
図７６は第８実施形態に係る半導体集積回路装置から得られる利点２を説明するための図、図７７は参考例を示す図である。
図７６に示すように、第８実施形態は、電荷蓄積層６どうしの距離ＰFG-FGが図７７に示す参考例に比較して広い。これによる利点は次の通りである。
ＮＡＮＤ型フラッシュメモリのメモリセルトランジスタは微細化が進み、電荷蓄積層６どうしの距離ＰFG-FGが狭くなってきている。さらには、記憶情報の多値化が進んでおり、記憶情報に対応したしきい値電圧分布幅も狭くなってきている。これらの傾向が進むに連れて、今までは現れにくかった現象、例えば、隣接したメモリセルトランジスタの電荷蓄積層６の電位に起因したしきい値変動等の現象が現れるようになってきた。このしきい値変動は、近接効果と呼ばれる。近接効果は、データ書き込み済のメモリセルのしきい値を変動させる。これは、しきい値分布幅を狭くしようとする際の弊害となる。
近接効果について簡単に説明する。
不揮発性半導体メモリ、例えば、ＮＡＮＤ型フラッシュメモリは、データをページ毎に書き込む。つまり、１つのページに対する書き込みが終わると、次のページの書き込みに移る。ページはワード線単位で設定されることが一般的である。データは、ビット線から最も離れたソース側のメモリセルトランジスタ（以下メモリセル）から、順番にビット線側のメモリセルに向かって書き込まれる。最初は、例えば、ワード線ＷＬ１に接続されたメモリセルＭＣ１にデータを書き込む（図７８Ａ参照）、次に、ワード線ＷＬ２に接続されたメモリセルＭＣ２にデータを書き込む（図７８Ｂ参照）。
ここで、メモリセルＭＣ２にデータ“０”を書き込む、と仮定する。データ“０”を書き込むと、メモリセルＭＣ２の電荷蓄積層ＦＧ２には電子ｅが注入され、電荷蓄積層ＦＧ２の電位が下がる。電荷蓄積層ＦＧ２は、ビット線方向に沿ってメモリセルＭＣ１の電荷蓄積層ＦＧ１と絶縁物を介して隣接する。電荷蓄積層ＦＧ２は、電荷蓄積層ＦＧ１と寄生容量Ｃｆｆを介して電気的に結合する。電子ｅが注入されて電荷蓄積層ＦＧ２の電位が下がると、電荷蓄積層ＦＧ１は電荷蓄積層ＦＧ２と容量結合し、電荷蓄積層ＦＧ１の電位が下がる。メモリセルＭＣ１は書き込み済である。書き込み済のメモリセルＭＣ１の電荷蓄積層ＦＧ１の電位が下がる、ということは、書き込み済のメモリセルＭＣ１のしきい値Ｖｔｈが変化した、ということである。これが近接効果である。近接効果を受ける前のメモリセルのしきい値分布Ｄｗを図７９Ａに、近接効果を受けた後のしきい値分布Ｄｗ´を図７９Ｂに示す。
図７９Ａ、及び図７９Ｂに示すように、近接効果は、書き込み済のメモリセルのしきい値分布幅Ｄｗを、分布幅Ｄｗ´に拡大させる。これは、しきい値電圧分布を狙い通りの範囲内に制御することを難くする。
この近接効果は、図７９Ａ、及び図７９Ｂに示す２値メモリばかりでなく、多値メモリにも発生する。特に、多値メモリは、２値メモリに比較してしきい値電圧分布幅Ｄｗを狭くしなければならないので、上記近接効果の影響は大である。例として、図８０Ａ、及び図８０Ｂに４値メモリが近接効果を受けた場合を、図８１Ａ、及び図８１Ｂに８値メモリが近接効果を受けた場合を示す。図８０Ａから図８１Ｂにかけて示すように、記憶情報の値が増えるにつれてしきい値分布幅Ｄｗが狭くなり、近接効果に対するマージンが小さくなっていくことが分かる。
対して、第８実施形態によれば、図７６に示すように、電荷蓄積層６どうしの距離ＰFG-FGが図７７に示す参考例に比較して広くなるので、寄生容量Ｃｆｆは小さくなる。寄生容量Ｃｆｆが小さくなることで、データ書き込み済のメモリセルのしきい値の変動は、図７７に示す参考例に比較して小さくなる。
従って、第８実施形態は近接効果を受け難い。
さらに、本例では、電荷蓄積層６どうしの間に、制御ゲート１１がある。例えば、図７６に、参照符号４０によって示される部分である。制御ゲートは、データ書き込み時に電位が固定されるから、電荷蓄積層６の電位の変動は、より抑制される。
この観点からも近接効果を受け難い。
このような第８実施形態は、例えば、３値以上、例えば、４値、８値、１６値、…、といった多値不揮発性半導体メモリに有用である。
（利点３）
図８２は第８実施形態に係る半導体集積回路装置から得られる利点３を説明するための図、図８３は参考例を示す図である。
図８２に示すように、第８実施形態は、制御ゲート１１と基板４との距離ＤCG-SUBが図８３に示す参考例に比較して近い。これによる利点は次の通りである。
ＮＡＮＤ型フラッシュメモリは、メモリセルトランジスタにデータを書き込む前に、データを書き込むブロック内の全ての電荷蓄積層６から電荷、本例では電子を放出させ、データを消去する。本明細書では、データが消去された状態を２値メモリではデータ“１”、４値メモリではデータ“１１”、８値メモリではデータ“１１１”とする（図７９Ａ、図８０Ａ、図８１Ａ参照）。
データを書き込む際には、電子が放出された電荷蓄積層６に、電子を注入するか否かで、データの“０”、“１”を書き込む。電子を注入すると、データ“１”はデータ“０”に変わる（データ“０”書き込み）。電子を注入しないと、電荷蓄積層６は消去状態を維持する、又は多値メモリでは先の書き込み状態を維持するため、データ“１”のままとなる（データ“１”書き込み）。
データ“０”書き込みの場合には、制御ゲート１１と選択されたメモリセルトランジスタのチャネルとの間の電位差を大きくする。例えば、選択されたメモリセルトランジスタの制御ゲート１１に書き込み電圧Ｖｐｇｍを与え、選択されたメモリセルトランジスタのチャネルを低い電圧、例えば、０Ｖとする。
反対に、データ“１”書き込みの場合には、制御ゲート１１と選択されたメモリセルトランジスタのチャネルとの間の電位差を小さくすれば良い。例えば、選択されたメモリセルトランジスタの制御ゲート１１には書き込み電圧Ｖｐｇｍが与えられるが、選択されたメモリセルトランジスタのチャネルには、電圧Ｖｐｇｍに近い電圧を与えれば良い。チャネルの電圧を、電圧Ｖｐｇｍに近い電圧とするための技術として、セルフブースト方式と呼ばれる方式がある。
セルフブースト方式について簡単に説明する。
図８４は、この発明が適用されたＮＡＮＤ型フラッシュメモリの１ブロック分を示すビット線方向に沿った断面図である。
図８４に示すように、ＮＡＮＤ型フラッシュメモリの１ブロックは、ソース側ブロック選択トランジスタＳＴＳｎからドレイン側ブロック選択トランジスタＳＴＤｎまでである。本例では、ソース側ブロック選択トランジスタＳＴＳｎとドレイン側ブロック選択トランジスタＳＴＤｎとの間には、３２個のメモリセルＭＣ１〜ＭＣ３２が直列に接続される。
データをメモリセルＭＣ１〜ＭＣ３２に書き込む前には、メモリセルＭＣ１〜ＭＣ３２の電荷蓄積層６から電子を、例えば、基板４に放出させる。メモリセルＭＣ１〜ＭＣ３２の電荷蓄積層６から電子が放出された状態で、データを書き込む。
図８５は、セルフブースト書き込み方式を示す動作波形図である。
図８５中に示すように、時刻ｔ１において、書き込みデータ“０”か“１”かに応じてビット線ＢＬに電圧を印加する。本例では、データ“０”書き込みの場合にはビット線ＢＬに“０Ｖ”を印加し、データ“１”書き込みの場合には“書き込み抑制電位”、本例では、“電源電圧Ｖｄｄ”を印加する。
次に、時刻ｔ２において、ソース側ブロック選択トランジスタＳＴＳｎのゲートＳＧＳｎを０Ｖとした状態で、ドレイン側ブロック選択トランジスタＳＴＤｎのゲートＳＧＤｎに電圧Ｖｓｇを印加する。トランジスタＳＴＳｎはオフ、トランジスタＳＴＤｎはオンとなり、選択されたブロックのチャネルには、０Ｖ、又はＶｄｄの電圧が供給される。この状態を、図８５に示す。ワード線ＷＬ１〜ＷＬ３２の電位は０Ｖであるが、メモリセルＭＣ１〜ＭＣ３２は消去状態であり、しきい値電圧は、例えば、０Ｖ未満となっている。従って、メモリセルＭＣ３１〜ＭＣ３２のチャネルは導通し、例えば、最もソース側のメモリセルＭＣ１のチャネルまで、０Ｖ、又はＶｄｄが転送される（状態Ｉ）。
次に、時刻ｔ３において、ＳＧＤｎの電圧を電圧Ｖｓｇから電圧Ｖｓｇｄに下げる。電圧Ｖｓｇｄは、トランジスタＳＴＤｎがビット線ＢＬの電圧が０Ｖならばオンし、Ｖｄｄならばオフする電圧である。この結果、チャネルの電圧がＶｄｄであれば、チャネルは電気的に浮遊（フローティング）状態となる。
次に、時刻ｔ４において、選択したワード線、本例ではワード線ＷＬ１の電圧を０Ｖから書き込み電圧Ｖｐｇｍに上げ、非選択ワード線、本例ではワード線ＷＬ２〜ＷＬ３２の電圧を０Ｖから中間電圧Ｖｐａｓｓに上げる。チャネルが電気的に浮遊になっていると、図８７に示すように、チャネルはワード線ＷＬ１〜ＷＬ３２に容量結合する。
即ち、本例では、電荷蓄積層６への電荷注入を抑制するとき、電荷蓄積層６下方の素子領域に生ずるチャネルを電気的に浮遊として、チャネルの電位を、制御ゲート１１の電位に容量結合させる。この結果、チャネルの電位は、ＶｄｄからＶｂｏｏｓｔに上昇する（状態II）。
Ｖｂｏｏｓｔが、書き込み電圧Ｖｐｇｍに近いと、制御ゲート１１と電荷蓄積層６との間の電位差が小さくなるので、電荷蓄積層６への電子の注入は抑制される。
第８実施形態によれば、図８２に示すように、制御ゲート１１の下面が、絶縁膜１４下方の素子領域に形成された半導体基板４とは逆導電型のソース／ドレイン拡散層２９に、少なくとも絶縁膜１４、及びゲート間絶縁膜１０を介して対向する。このため、制御ゲート１１と基板４との距離ＤCG-SUBが図８３に示す参考例に比較して近くなる。距離ＤCG-SUBが近くなることで、チャネルは、制御ゲート１１に、より容量結合されやすくなる。つまり、Ｖｂｏｏｓｔを、書き込み電圧Ｖｐｇｍに近づけ易いので、電荷蓄積層６への電子の注入を、より強く抑制することができる。このため、データ“１”を書き込む際に、誤ってデータ“０”が書き込まれることを抑制できる。
また、多値メモリにおいては、先に書き込んだしきい値電圧を維持したい場合に、そのしきい値電圧の変化を、より強く抑制できるので、狭いしきい値電圧分布も得易くなる。
このような観点からも、第８実施形態は、例えば、３値以上、例えば、４値、８値、１６値、…、といった多値不揮発性半導体メモリに有用である。
さらに、上記実施形態は以下の態様を含む。
（１） 半導体基板上に、第一の絶縁膜を形成する工程と、前記第一の絶縁膜上に、第一の導電体膜を形成する工程と、前記第一の導電体膜上に、第二の絶縁膜を形成する工程と、前記第二の絶縁膜および前記第一の導電体膜を、第一のライン アンド スペースパターンにエッチングする工程と、前記第二の絶縁膜、前記第一の導電体膜、前記第一の絶縁膜および前記半導体基板を、前記第一のライン アンド スペースパターンに直交する第二のライン アンド スペースパターンでエッチングする工程と、前記エッチングされた領域に第三の絶縁膜を埋め込む工程と、前記第二の絶縁膜を除去する工程と、前記第一の導電体膜および前記第三の絶縁膜上に、第四の絶縁膜を堆積する工程と、前記第四の絶縁膜上に、第二の導電体膜を堆積する工程と、前記第二の導電体膜を、第一のライン アンド スペースパターンと平行な第三のライン アンド スペースパターンにエッチングする工程と
を具備する半導体装置の製造方法。
（２） （１）の態様に係る半導体装置の製造方法であって、前記第四の絶縁膜を堆積する前に、前記エッチングされた領域に埋め込まれた第三の絶縁膜を前記第一の導電体膜の膜厚の途中までエッチングしておく半導体装置の製造方法。
（３） 半導体基板上に、第一の絶縁膜を形成する工程と、前記第一の絶縁膜上に、第一の導電体膜を形成する工程と、前記第一の導電体膜上に、第二の絶縁膜を形成する工程と、前記第二の絶縁膜および第一の導電体膜を、第一のライン アンド スペースパターンにエッチングする工程と、前記第二の絶縁膜、前記第一の導電体膜、前記第一の絶縁膜および半導体基板を、前記第一のライン アンド スペースパターンに直交する第二のライン アンド スペースパターンにエッチングする工程と、前記エッチングされた領域に、第三の絶縁膜を埋め込む工程と、前記第三の絶縁膜を、前記第二の絶縁膜の途中までエッチングする工程と、前記エッチングされた領域上に、膜を形成する工程と、前記膜に不純物を、第一のライン アンド スペースパターンに平行、かつ、半導体基板に対して斜めの角度から注入する工程と、前記膜のうち、前記不純物が注入されていない部分をエッチングする工程と、前記膜のうち、残った部分および前記第二の絶縁膜をマスクに用いて前記第三の絶縁膜を、第一の導電体膜の膜厚の途中までエッチングする工程と、前記膜のうち、前記残った部分および前記第二の絶縁膜を除去する工程と、前記第一の導電体膜および前記第三の絶縁膜上に、第四の絶縁膜を形成する工程と、前記第四の絶縁膜上に、第二の導電体膜を堆積する工程と、前記第二の導電膜を後退させて、この第二の導電体による埋め込み配線を形成する工程とを具備する半導体装置の製造方法。
（４） （３）の態様に係る半導体装置の製造方法であって、前記膜に注入する不純物は、ボロンイオンもしくはボロンを含むイオンである半導体装置の製造方法。
（５） （３）の態様に係る半導体装置の製造方法であって、前記不純物を注入する注入角度が、第二のライン アンド スペースパターンのスペース幅とシリコン膜より表面側の第二の絶縁膜の高さで決まる角度よりも大きな角度である半導体装置の製造方法。
（６） 表面に第１の方向に延びる素子分離領域、及びこの素子分離領域によって区画された素子領域を有する半導体基板と、前記素子領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記素子分離領域に沿った側面を前記素子分離領域に接する電荷蓄積層と、前記素子領域上方に形成され、前記電荷蓄積層の前記素子分離領域に沿った側面に交差する２つの側面の１つに接する第１の絶縁膜と、前記素子領域上方に形成され、前記電荷蓄積層の前記素子分離領域に沿った側面に交差する２つの側面の残りの１つに接する第２の絶縁膜と、前記第１、第２の絶縁膜上、前記電荷蓄積層上、及び前記素子分離領域上に形成されたゲート間絶縁膜と、前記ゲート間絶縁膜上に形成され、前記電荷蓄積層に前記ゲート間絶縁膜を介して対向する前記第１の方向に交差する第２の方向に延びる制御ゲートとを具備する半導体集積回路装置。
（７） （６）の態様に係る半導体集積回路装置であって、前記電荷蓄積層の上面の位置は、前記第１、第２の絶縁膜の上面の位置、及び前記素子分離領域の上面の位置よりも低い。
（８） （６）の態様に係る半導体集積回路装置であって、前記電荷蓄積層の上面の位置は、前記第１、第２の絶縁膜の上面の位置、及び前記素子分離領域の上面の位置よりも高い。
（９） （６）の態様に係る半導体集積回路装置であって、前記電荷蓄積層の上面の位置は、前記第１、第２の絶縁膜の上面の位置よりも低く、前記素子分離領域の前記制御ゲート下における上面の位置よりも高い。
（１０） （９）の態様に係る半導体集積回路装置であって、前記ゲート間絶縁膜の、前記第１の絶縁膜、前記第２絶縁膜、及び前記素子分離領域上における上面の位置は、前記制御ゲートの上面と位置と同じである。
（１１） （１０）の態様に係る半導体集積回路装置であって、前記制御ゲート上、及び前記ゲート間絶縁膜上に形成され、前記制御ゲートの上面、及び前記ゲート間絶縁膜の上面を露出させるコンタクト孔を有する、前記ゲート間絶縁膜とは異なる絶縁物でなる層間絶縁膜と、前記コンタクト孔内に形成され、前記制御ゲートに電気的に接続される導電性コンタクトと、を、さらに具備する。
（１２） （１１）の態様に係る半導体集積回路装置であって、アドレスデコード回路を、さらに具備し、前記導電性コンタクトは、前記アドレスデコード回路の出力と前記制御ゲートとを接続する。
（１３） （８）の態様に係る半導体集積回路装置であって、前記電荷蓄積層の前記第１の方向に沿った長さは、前記制御ゲートの前記第１の方向に沿った長さよりも短い。
（１４） （１３）の態様に係る半導体集積回路装置であって、前記制御ゲートの前記第１の方向に沿った長さをＬＣＧ、前記電荷蓄積層の第２の方向に沿った側面上のゲート間絶縁膜の厚さをｔＩＧＩ、前記制御ゲートを加工する際の前記第１の方向に沿ったアライメントマージンをＭＡとしたとき、前記電荷蓄積層の前記第１の方向に沿った長さＬＦＧは、
ＬＦＧ ＜ ＬＣＧ − ２ＭＡ − ２ｔＩＧＩの関係を有する。
（１５） （１３）及び（１４）いずれかの態様に係る半導体集積回路装置であって、前記制御ゲートは、前記電荷蓄積層の上面、前記電荷蓄積層の前記第１の方向に沿った２つの側面、及び前記第２の方向に沿った２つの側面に前記ゲート間絶縁膜を介して対向する。
（１６） （１３）乃至（１５）いずれか一つの態様に係る半導体集積回路装置であって、前記制御ゲートの下面は、前記第１、第２の絶縁膜下方の前記素子領域に形成された前記半導体基板とは逆導電型のソース／ドレイン拡散層に、少なくとも前記第１、第２の絶縁膜、及び前記ゲート間絶縁膜を介して対向する。
（１７） （１６）の態様に係る半導体集積回路装置であって、前記電荷蓄積層への電荷注入を抑制するとき、前記電荷蓄積層下方の前記素子領域に生ずるチャネルを電気的に浮遊として、前記チャネルの電位を、前記制御ゲートの電位に容量結合させる。
（１８） （６）乃至（１７）いずれか一つの態様に係る半導体集積回路装置であって、前記制御ゲートには、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、Ｃｏシリサイド、Ｎｉシリサイド、Ｔｉシリサイド、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）が用いられている。
（１９） （６）乃至（１８）いずれか一つの態様に係る半導体集積回路装置であって、前記半導体集積回路装置は、ＮＡＮＤ型フラッシュメモリである。
（２０） （６）乃至（１９）いずれか一つの態様に係る半導体集積回路装置であって、前記半導体集積回路装置は、多値不揮発性半導体メモリである。
この発明の実施形態によれば、隣接した導電物パターンどうしがショートすること、例えば、隣接した浮遊ゲートどうしがショートすることを抑制できる半導体装置の製造方法を提供できる。
以上、この発明をいくつかの実施形態により説明したが、この発明は各実施形態に限定されるものではなく、その実施にあたっては発明の要旨を逸脱しない範囲で種々に変形することが可能である。
例えば、上記実施形態では、スタックゲート型のＮＡＮＤ型フラッシュメモリを例示したが、これに限られることは無く、ショートしてはならない導電物パターンが隣接して配置される部位を持つ半導体装置であれば、この発明を適用することができる。
また、各実施形態は単独で実施することが可能であるが、適宜組み合わせて実施することも可能である。
また、各実施形態は種々の段階の発明を含んでおり、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することが可能である。
図１はこの発明の第１実施形態に係る半導体装置の製造方法の流れの一例を示す流れ図 図２はこの発明の第２実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図３Ａは図２に示すＡ−Ａ線に沿う断面図、図３Ｂは図２に示すＢ−Ｂ線に沿う断面図 図４はこの発明の第２実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図５Ａは図４に示すＡ−Ａ線に沿う断面図、図５Ｂは図４に示すＢ−Ｂ線に沿う断面図 図６はこの発明の第２実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図７Ａは図６に示すＡ−Ａ線に沿う断面図、図７Ｂは図６に示すＢ−Ｂ線に沿う断面図 図８はこの発明の第２実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図９Ａは図８に示すＡ−Ａ線に沿う断面図、図９Ｂは図８に示すＢ−Ｂ線に沿う断面図 図１０はこの発明の第２実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図１１Ａは図１０に示すＡ−Ａ線に沿う断面図、図１１Ｂは図１０に示すＢ−Ｂ線に沿う断面図 図１２はこの発明の第２実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図１３Ａは図１２に示すＡ−Ａ線に沿う断面図、図１３Ｂは図１２に示すＢ−Ｂ線に沿う断面図 図１４はこの発明の第２実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図１５Ａは図１４に示すＡ−Ａ線に沿う断面図、図１５Ｂは図１４に示すＢ−Ｂ線に沿う断面図 図１６はこの発明の第２実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図１７Ａは図１６に示すＡ−Ａ線に沿う断面図、図１７Ｂは図１６に示すＢ−Ｂ線に沿う断面図 図１８はこの発明の第２実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図１９Ａは図１８に示すＡ−Ａ線に沿う断面図、図１９Ｂは図１８に示すＢ−Ｂ線に沿う断面図 図２０はこの発明の第２実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図２１Ａは図２０に示すＡ−Ａ線に沿う断面図、図２１Ｂは図２０に示すＢ−Ｂ線に沿う断面図 図２２Ａおよび図２２Ｂはこの発明の第３実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す断面図で、図２２Ａは図１２に示すＡ−Ａ線に相当する断面図、図２２Ｂは図１２に示すＢ−Ｂ線に相当する断面図 図２３Ａおよび図２３Ｂはこの発明の第３実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す断面図で、図２３Ａは図１４に示すＡ−Ａ線に相当する断面図、図２３Ｂは図１４に示すＢ−Ｂ線に相当する断面図 図２４Ａおよび図２４Ｂはこの発明の第３実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す断面図で、図２４Ａは図１６に示すＡ−Ａ線に相当する断面図、図２４Ｂは図１６に示すＢ−Ｂ線に相当する断面図 図２５Ａおよび図２５Ｂはこの発明の第３実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す断面図で、図２５Ａは図１８に示すＡ−Ａ線に相当する断面図、図２５Ｂは図１８に示すＢ−Ｂ線に相当する断面図 図２６Ａおよび図２６Ｂはこの発明の第３実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す断面図で、図２６Ａは図２０に示すＡ−Ａ線に相当する断面図、図２６Ｂは図２０に示すＢ−Ｂ線に相当する断面図 図２７はこの発明の第４実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図２８Ａは図２７に示すＡ−Ａ線に相当する断面図、図２８Ｂは図２７に示すＢ−Ｂ線に相当する断面図 図２９はこの発明の第４実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図３０Ａは図２９に示すＡ−Ａ線に相当する断面図、図３０Ｂは図２９に示すＢ−Ｂ線に相当する断面図 図３１はこの発明の第４実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図３２Ａは図３１に示すＡ−Ａ線に相当する断面図、図３２Ｂは図３１に示すＢ−Ｂ線に相当する断面図 図３３はこの発明の第４実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図３４Ａは図３３に示すＡ−Ａ線に相当する断面図、図３４Ｂは図３３に示すＢ−Ｂ線に相当する断面図 図３５はこの発明の第４実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図３６Ａは図３５に示すＡ−Ａ線に相当する断面図、図３６Ｂは図３５に示すＢ−Ｂ線に相当する断面図 図３７はこの発明の第４実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図３８Ａは図３７に示すＡ−Ａ線に相当する断面図、図３８Ｂは図３７に示すＢ−Ｂ線に相当する断面図 図３９はこの発明の第４実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図４０Ａは図３９に示すＡ−Ａ線に相当する断面図、図４０Ｂは図３９に示すＢ−Ｂ線に相当する断面図 図４１はこの発明の第４実施形態に係る半導体装置の製造方法の一例を主要な製造工程順に示す平面図 図４２Ａは図４１に示すＡ−Ａ線に相当する断面図、図４２Ｂは図４１に示すＢ−Ｂ線に相当する断面図 図４３はシャロートレンチアイソレーション形成からワード線形成までの公知の流れを示す流れ図 図４４は図４３に示す流れに従って形成されたメモリセルアレイの平面図 図４５Ａは図４４中の４５−４５線に沿う断面図、図４５Ｂおよび図４５Ｃは図４４中の４５−４５線に沿う断面の形成過程を示す断面図 図４６Ａおよび図４６Ｂは図４５Ｂおよび図４５Ｃに示す断面の実際の形成過程を示す断面図 図４７Ａは浮遊ゲートの理想的なパターンを示す平面図、図４７Ｂは残りが発生したときの浮遊ゲートのパターンを示す平面図 図４８はこの発明の第５実施形態に係る半導体集積回路装置の一例を示す断面図 図４９はこの発明の第５実施形態に係る半導体集積回路装置の一例を示す断面図 図５０はこの発明の第５実施形態に係る半導体集積回路装置の一例を示す斜視図 図５１はこの発明の第５実施形態に係る半導体集積回路装置の一例を示す斜視図 図５２はこの発明の第５実施形態に係る半導体集積回路装置の一例を示す斜視図 図５３Ａ〜図５３Ｃは第５実施形態に係る半導体集積回路装置から得られる利点を説明するための図 図５４Ａ〜図５４Ｃは参考例に係る半導体集積回路装置を示す図 図５５はこの発明の第６実施形態に係る半導体集積回路装置の一例を示す断面図 図５６はこの発明の第６実施形態に係る半導体集積回路装置の一例を示す断面図 図５７はこの発明の第６実施形態に係る半導体集積回路装置の一例を示す斜視図 図５８はこの発明の第６実施形態に係る半導体集積回路装置の一例を示す斜視図 図５９はこの発明の第６実施形態に係る半導体集積回路装置の一例を示す斜視図 図６０はこの発明の第７実施形態に係る半導体集積回路装置の一例を示す断面図 図６１はこの発明の第７実施形態に係る半導体集積回路装置の一例を示す断面図 図６２はこの発明の第７実施形態に係る半導体集積回路装置の一例を示す斜視図 図６３はこの発明の第７実施形態に係る半導体集積回路装置の一例を示す斜視図 図６４はこの発明の第７実施形態に係る半導体集積回路装置の一例を示す斜視図 図６５Ａ〜図６５Ｃは第７実施形態に係る半導体集積回路装置から得られる利点を説明するための図 図６６Ａ〜図６６Ｃは参考例に係る半導体集積回路装置を示す図 図６７はこの発明の第７実施形態に係る半導体集積回路装置の適用の一例を示す回路図 図６８はこの発明の第８実施形態に係る半導体集積回路装置の一例を示す断面図 図６９はこの発明の第８実施形態に係る半導体集積回路装置の一例を示す断面図 図７０はこの発明の第８実施形態に係る半導体集積回路装置の一例を示す斜視図 図７１はこの発明の第８実施形態に係る半導体集積回路装置の一例を示す斜視図 図７２はこの発明の第８実施形態に係る半導体集積回路装置の一例を示す斜視図 図７３Ａ及び図７３Ｂは第８実施形態に係る半導体集積回路装置から得られる利点１を説明するための図 図７４Ａ及び図７４Ｂは参考例に係る半導体集積回路装置を示す図 図７５は利点１をより良く得られる半導体集積回路装置の一例を示す断面図 図７６は第８実施形態に係る半導体集積回路装置から得られる利点２を説明するための図 図７７は参考例に係る半導体集積回路装置を示す図 図７８Ａ及び図７８Ｂは近接効果を説明するための回路図 図７９Ａは近接効果を受ける前のしきい値電圧分布を示す図、図７９Ｂは近接効果を受けた後のしきい値電圧分布を示す図 図８０Ａは近接効果を受ける前のしきい値電圧分布を示す図、図８０Ｂは近接効果を受けた後のしきい値電圧分布を示す図 図８１Ａは近接効果を受ける前のしきい値電圧分布を示す図、図８１Ｂは近接効果を受けた後のしきい値電圧分布を示す図 図８２は第８実施形態に係る半導体集積回路装置から得られる利点３を説明するための図 図８３は参考例に係る半導体集積回路装置を示す図 図８４はこの発明が適用されたＮＡＮＤ型フラッシュメモリの１ブロック分を示すビット線方向に沿った断面図 図８５はセルフブースト書き込み方式を示す動作波形図 図８６は図８５に示す状態Ｉを示す断面図 図８７は図８５に示す状態IIを示す断面図
符号の説明
４…半導体基板（シリコン基板）、５…ゲート絶縁膜（トンネル絶縁膜、二酸化シリコン膜）、６…導電体膜（リンドープトポリシリコン膜）、７…絶縁膜（窒化シリコン膜）、１４…絶縁膜（二酸化シリコン膜）、９…絶縁膜（二酸化シリコン膜）、１０…ゲート間絶縁膜（インターポリ絶縁膜、二酸化シリコン膜）、１１…導電膜（リンドープトポリシリコン膜）、１２…絶縁膜（窒化シリコン膜）

Claims (5)

  1. 半導体基板上に、第一の絶縁膜を形成する工程と、
    前記第一の絶縁膜上に、第一の導電体膜を形成する工程と、
    前記第一の導電体膜上に、第二の絶縁膜を形成する工程と、
    前記第二の絶縁膜および前記第一の導電体膜を、第一のライン アンド スペースパターンにエッチングする工程と、
    前記第二の絶縁膜、前記第一の導電体膜、前記第一の絶縁膜および前記半導体基板を、前記第一のライン アンド スペースパターンに直交する第二のライン アンド スペースパターンでエッチングする工程と、
    前記エッチングされた領域に第三の絶縁膜を埋め込む工程と、
    前記第二の絶縁膜を除去する工程と、
    前記第一の導電体膜および前記第三の絶縁膜上に、第四の絶縁膜を堆積する工程と、
    前記第四の絶縁膜上に、第二の導電体膜を堆積する工程と、
    前記第二の導電体膜を、第一のライン アンド スペースパターンと平行な第三のライン アンド スペースパターンにエッチングする工程と
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記第四の絶縁膜を堆積する前に、前記エッチングされた領域に埋め込まれた第三の絶縁膜を前記第一の導電体膜の膜厚の途中までエッチングしておくことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 半導体基板上に、第一の絶縁膜を形成する工程と、
    前記第一の絶縁膜上に、第一の導電体膜を形成する工程と、
    前記第一の導電体膜上に、第二の絶縁膜を形成する工程と、
    前記第二の絶縁膜および第一の導電体膜を、第一のライン アンド スペースパターンにエッチングする工程と、
    前記第二の絶縁膜、前記第一の導電体膜、前記第一の絶縁膜および半導体基板を、前記第一のライン アンド スペースパターンに直交する第二のライン アンド スペースパターンにエッチングする工程と、
    前記エッチングされた領域に、第三の絶縁膜を埋め込む工程と、
    前記第三の絶縁膜を、前記第二の絶縁膜の途中までエッチングする工程と、
    前記エッチングされた領域上に、膜を形成する工程と、
    前記膜に不純物を、第一のライン アンド スペースパターンに平行、かつ、半導体基板に対して斜めの角度から注入する工程と、
    前記膜のうち、前記不純物が注入されていない部分をエッチングする工程と、
    前記膜のうち、残った部分および前記第二の絶縁膜をマスクに用いて前記第三の絶縁膜を、第一の導電体膜の膜厚の途中までエッチングする工程と、
    前記膜のうち、前記残った部分および前記第二の絶縁膜を除去する工程と、
    前記第一の導電体膜および前記第三の絶縁膜上に、第四の絶縁膜を形成する工程と、
    前記第四の絶縁膜上に、第二の導電体膜を堆積する工程と、
    前記第二の導電膜を後退させて、この第二の導電体による埋め込み配線を形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  4. 前記膜に注入する不純物は、ボロンイオンもしくはボロンを含むイオンであることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記不純物を注入する注入角度が、第二のライン アンド スペースパターンのスペース幅とシリコン膜より表面側の第二の絶縁膜の高さで決まる角度よりも大きな角度であることを特徴とする請求項３に記載の半導体装置の製造方法。
JP2006127037A 2006-04-28 2006-04-28 半導体装置の製造方法 Expired - Fee Related JP4945165B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006127037A JP4945165B2 (ja) 2006-04-28 2006-04-28 半導体装置の製造方法
US11/790,207 US7713819B2 (en) 2006-04-28 2007-04-24 Semiconductor device manufacturing method and semiconductor integrated circuit device
US12/659,655 US20100172178A1 (en) 2006-04-28 2010-03-16 Semiconductor device manufacturing method and semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006127037A JP4945165B2 (ja) 2006-04-28 2006-04-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007299959A true JP2007299959A (ja) 2007-11-15
JP4945165B2 JP4945165B2 (ja) 2012-06-06

Family

ID=38684308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006127037A Expired - Fee Related JP4945165B2 (ja) 2006-04-28 2006-04-28 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7713819B2 (ja)
JP (1) JP4945165B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315326A1 (en) * 2007-06-21 2008-12-25 Werner Graf Method for forming an integrated circuit having an active semiconductor device and integrated circuit
US8837223B2 (en) 2011-11-21 2014-09-16 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacuring the same
KR101976846B1 (ko) * 2012-08-16 2019-05-09 에스케이하이닉스 주식회사 반도체 메모리 소자 및 이의 제조방법
US9178077B2 (en) 2012-11-13 2015-11-03 Micron Technology, Inc. Semiconductor constructions
US8778762B2 (en) 2012-12-07 2014-07-15 Micron Technology, Inc. Methods of forming vertically-stacked structures, and methods of forming vertically-stacked memory cells
US9105737B2 (en) 2013-01-07 2015-08-11 Micron Technology, Inc. Semiconductor constructions
US8853769B2 (en) 2013-01-10 2014-10-07 Micron Technology, Inc. Transistors and semiconductor constructions
US9219070B2 (en) 2013-02-05 2015-12-22 Micron Technology, Inc. 3-D memory arrays
US9159845B2 (en) 2013-05-15 2015-10-13 Micron Technology, Inc. Charge-retaining transistor, array of memory cells, and methods of forming a charge-retaining transistor
US9136278B2 (en) 2013-11-18 2015-09-15 Micron Technology, Inc. Methods of forming vertically-stacked memory cells
KR102437273B1 (ko) 2018-03-14 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252413A (ja) * 1993-02-26 1994-09-09 Toshiba Corp 半導体記憶装置
JPH10173076A (ja) * 1996-12-11 1998-06-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2000101048A (ja) * 1998-09-17 2000-04-07 Siemens Ag コンデンサ及びコンデンサの作製方法
JP2004253474A (ja) * 2003-02-18 2004-09-09 Sharp Corp 不揮発性半導体記憶装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194271B1 (en) * 1999-01-25 2001-02-27 United Semiconductor Corp. Method for fabricating flash memory
US6323085B1 (en) * 1999-04-05 2001-11-27 Micron Technology, Inc. High coupling split-gate transistor and method for its formation
JP2000311956A (ja) * 1999-04-27 2000-11-07 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
US6703661B2 (en) * 2001-12-27 2004-03-09 Ching-Yuan Wu Contactless NOR-type memory array and its fabrication methods
KR100454135B1 (ko) * 2002-10-10 2004-10-26 삼성전자주식회사 비휘발성 기억소자의 형성방법
JP2005123524A (ja) 2003-10-20 2005-05-12 Toshiba Corp 半導体装置及びその製造方法
US6960503B2 (en) * 2003-11-16 2005-11-01 Nanya Technology Corp. Method for fabricating a trench capacitor
TWI226683B (en) * 2004-02-10 2005-01-11 Powerchip Semiconductor Corp Method of fabricating a flash memory
KR100593749B1 (ko) * 2004-10-29 2006-06-28 삼성전자주식회사 플래쉬 메모리 소자의 제조방법 및 그에 의하여 제조된플래쉬 메모리 소자
KR100605508B1 (ko) 2004-11-30 2006-07-28 삼성전자주식회사 활성영역들과 자기정렬된 부유게이트들을 갖는 플래쉬메모리 소자들 및 그 제조방법들
US7307296B2 (en) * 2005-06-20 2007-12-11 Macronix International Co., Ltd. Flash memory and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252413A (ja) * 1993-02-26 1994-09-09 Toshiba Corp 半導体記憶装置
JPH10173076A (ja) * 1996-12-11 1998-06-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2000101048A (ja) * 1998-09-17 2000-04-07 Siemens Ag コンデンサ及びコンデンサの作製方法
JP2004253474A (ja) * 2003-02-18 2004-09-09 Sharp Corp 不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US7713819B2 (en) 2010-05-11
US20100172178A1 (en) 2010-07-08
US20070262356A1 (en) 2007-11-15
JP4945165B2 (ja) 2012-06-06

Similar Documents

Publication Publication Date Title
JP4945165B2 (ja) 半導体装置の製造方法
US7045423B2 (en) Non-volatile semiconductor memory device with multi-layer gate structure
US8546239B2 (en) Methods of fabricating non-volatile memory with air gaps
US9412747B2 (en) Semiconductor device and a method of manufacturing the same
JP4822841B2 (ja) 半導体記憶装置及びその製造方法
US9123577B2 (en) Air gap isolation in non-volatile memory using sacrificial films
US8492224B2 (en) Metal control gate structures and air gap isolation in non-volatile memory
US6891262B2 (en) Semiconductor device and method of producing the same
JP4866652B2 (ja) 半導体記憶装置
JP4330670B2 (ja) 不揮発性半導体記憶装置
US8837216B2 (en) Non-volatile storage system with shared bit lines connected to a single selection device
US8462547B2 (en) Offset non-volatile storage
US7782671B2 (en) Semiconductor device and method of manufacturing the same
JP2012069193A (ja) 不揮発性半導体記憶装置およびその制御方法
JP2000269366A (ja) 不揮発性半導体メモリ
US20130307044A1 (en) Selective Air Gap Isolation In Non-Volatile Memory
US9224746B2 (en) Inverted-T word line and formation for non-volatile storage
US8767460B2 (en) Nonvolatile semiconductor memory device
US20150060995A1 (en) Nonvolatile semiconductor storage device
JP2011192898A (ja) 半導体記憶装置及びその製造方法
KR100930379B1 (ko) 낸드형 플래쉬 메모리소자 및 그 제조방법
JP2011018755A (ja) 不揮発性半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees