JP2007298422A - 基板検査装置及び基板検査方法 - Google Patents
基板検査装置及び基板検査方法 Download PDFInfo
- Publication number
- JP2007298422A JP2007298422A JP2006127107A JP2006127107A JP2007298422A JP 2007298422 A JP2007298422 A JP 2007298422A JP 2006127107 A JP2006127107 A JP 2006127107A JP 2006127107 A JP2006127107 A JP 2006127107A JP 2007298422 A JP2007298422 A JP 2007298422A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- wiring pattern
- voltage
- inspected
- determined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/42—Measurement or testing during manufacture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/24—Testing of discharge tubes
- G01R31/25—Testing of vacuum tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
【解決手段】 複数の配線パターンが所定間隔を有して並設される基板の検査を行う基板検査装置であって、複数の配線パターンに対して物理的に非接触で配置され、複数の配線パターンに信号を供給する第一電極部と、被検査対象となる一本の配線パターンに対して物理的に非接触で配置され、一本の配線パターンに信号を供給する第二電極部と、第一電極部に一定の周期を有する第一信号を印加する第一信号供給手段と、第二電極部に第一周期信号と180度位相が相違する第二信号を印加する第二信号供給手段と、被検査対象となる配線パターンの電圧を検出する検出手段と、検出手段が検出する電圧の位相又は電圧の出力に基づき配線パターンの導通及び短絡の良否判定を行う良否判定手段を備えることを特徴とするを特徴とする。
【選択図】 図3
Description
尚、本発明にかかる基板検査装置及び基板検査方法は、PDPの背面板のような一定の形状を有する配線パターンが複数並設して設けられた基板を検査対象とすることができ、PDPの背面板に限定されるのもではない。
これらのガラス基板にそれぞれ規則的に配列した一対の電極を設け、それらの間にNe,Xe,He等を主体とするガスを封入した構造になっている。そして、それらの電極間に電圧を印加し、電極周辺の微小なセル内で放電を発生させることにより各セルを発光させて表示を行うようにしている。
特許文献1に開示される検査方法は、本発明の電極検査方法は、基板上に形成された電極パターンの個々のライン毎に接触して電気的な接続が可能な電圧供給手段としての接触プローブを配置するとともに、基板における電極形成面の裏面側に電圧検出手段としての非接触プローブを配置し、これらの間に所定の交流電圧又は直流電圧パルスを印加することにより生じる検出電圧から、電極パターンの不良を検出し、その位置を特定する方法である。
これらの方法は、いずれも従来の検査方法と比して、ガラス基板に形成される配線パターンに接触する接触プローブの数を低減することによって、高価な接触プローブに係る費用を低減することを可能としている。
これらの発明を提供することによって、上記課題を悉く解決する。
図1は、本発明の基板検査装置及び基板検査方法が検査対象とする被検査基板の一実施例を示す。図2は、本発明に係る一実施形態の基板検査装置と基板との関係を示す概略ブロック図であり、図3は、基板とこの基板に配置された基板検査装置と信号の送受信を示す概略図であり、図4は、図3で示された基板と基板検査装置の電気的な位置関係を示す概略図である。この図4では配線パターンを斜線で示しており、符号100はガラス基板を示し、符号11は基板検査装置1が有する基板を載置するための載置台を示している。
本発明が検査の対象とする基板は、複数の配線パターン8が並設されている基板に対して最も効果を奏する。
例えば、図1で示される如き基板では、4本の配線パターン8が所定間隔を有して並設されている。この配線パターン8は、一定長さを有する線状部81とこの線状部81の一端に形成されるTAB(Tape Automated Bonding)電極部82を有している。線状部81は、図1で示される如く、所定間隔を有して平行に複数配置されている。TAB電極部82は、線状部81よりも狭い間隔で平行に複数配置されている。
尚、図1では4本の配線パターン8が示されているが、特に限定されず、基板の大きさに応じて配置される本数が決定される。
この図1で示される基板の一例として、PDPの背面板を例示することができる。
本発明に係る基板検査装置や基板検査方法の基本原理は、検査対象となる配線パターン8に対して位相が180度相違する信号を供給することにより、この配線パターン8から検出される検出信号(検出電圧)が、どのような位相又は出力で検出されるかを測定することにより、検査対象となる配線パターンの導通判定と短絡判定を行うものである。
この第一電極部21は、図3及び図4で示される如く、複数の配線パターン8の一端部に所定間隔を有して配置される。この第一電極部21は、検査対象となる配線パターン8の両隣(隣接)に位置する配線パターンに同時に信号を供給することが必要である。これは、検査対象となる配線パターンの短絡検査を行うためには、被検査対象の配線パターンの両隣の配線パターンに同時に信号を供給するためである。
本実施形態では、被検査対象となる配線パターン全てに対して、一度に測定用の信号を印加できるようにTAB電極部82の位置に配置されている。
尚、所定間隔を有して第一電極部21を配置するので、配線パターン8やガラス基板(背面板)101に対して接触痕が発生しない。
この第二電極部22は、図3及び図4で示される如く、検査対象となる配線パターン8の他端部に所定間隔を有して配置される。この第二電極部22は、検査対象となる配線パターン8にのみ測定用の信号を供給することができるように、第二電極部22の幅よりも配線パターン8同士の間隔よりも細く形成する。
尚、所定間隔を有して第二電極部22を配置するので、配線パターン8やガラス基板101に対して接触痕が発生しない。
この第二信号供給手段32が供給する第二信号は、第一信号よりも位相が180度相違していれば、特に限定されないが、良否判定手段5で判定を容易に行うためにも、良品の配線パターン8に第一信号と第二信号が印加された場合に、配線パターンから検出される信号(電圧)の出力がゼロになるように調整されていることが好ましい。
検出部41は、配線パターン8の導通不良と短絡不良を検出するために、配線パターン8の端部に配置される。
検出部41は配線パターン8の一端に配置され、第一電極部21は配線パターン8の他端に配置され、第二電極部22は、検出部41よりも配線パターン8の内側で第一電極部21の最も距離の離れた場所に配置される。このとき、第二電極部22から印加される信号の影響を検出部41が直接受けないように、一定間隔を有して配置する必要がある。
尚、本実施形態では、TAB電極部に第一電極部21が配置されているので、配線パターン8の他端部に検出部41が配置され、検出部41と第一電極部21の間の検出部41に隣接する位置に第二電極部22が配置されている。
検出部41は、給電パットを用いることができる。図3では平面視に於いて円形の形状を有しているが特に限定されず、検査信号を確実に測定することができる形状で、一本の配線パターン8の信号(電圧)を検出することができればよい。
測定部42は、検出部41において検出された信号を測定する。この測定部42には、交流電圧計が用いられる。
尚、図3で示される実施形態では、検出部41が検出する信号の大きさを増幅するアンプ43を設けられている。
第二電極部22と検出部41が同時に移動するように形成されることにより、検査対象となる配線パターン8に対して、第二信号を供給するとともに、この配線パターン8から信号(電圧)を検出することができる。
上記の如く、第二電極部22と検出部41が、同時に一本の配線パターン8へ対して信号印加(第二信号の印加)と信号検出(電圧の検出)を行うために、一の保持部44で配線パターン8に対して平行になるように配置することを例示することができる。
尚、保持部44が配線パターン8の並設方向に移動することになるので、複数の配線パターンに対して、連続的に配線パターン8の検査を行うことが可能となる。
この位置決定部は、速度計や電流測定計を用いてx−yの移動距離を算出することにより上記機能を有することができるが、第一及び第二測定部21,22の位置を決定することができる機能であれば特に限定されない。
この良否判定手段5は、第一信号又は第二信号からの検出手段4において検出される電圧の位相が、第一信号の影響を受けて位相がずれているか、第二信号の影響を受けて位相がずれているか、又は、第一信号と第二信号の影響を受けているかどちらの信号の影響を受けていないかを判定する。
例えば、配線パターン8が良品である場合、第一信号と第二信号が印加されて、配線パターン8には実質的にゼロ出力の信号が印加されていることになる。このため、検出手段4は、出力ゼロの信号(電圧)を検出する。
また、配線パターン8が導通不良を有している場合、配線パターン8の途中に抵抗を有していることになるので、検出手段4は第二信号の影響を強く受けることになり、検出手段4が検出する信号は、第二信号と近似的に同相(第一信号から180度位相がずれる)となる。
又一方で、配線パターン8が短絡不良を有している場合、配線パターン8は隣接する配線パターンからも第一信号が供給されることになり、第一信号の影響を強く受けることなり、検出手段4が検出する信号は、第一信号と近似的に同相(第二信号から180度位相がずれる)となる。
このため、位相の3種類の状態(ゼロ、同位相、180度位相ずれ)を算出することができるので、各状態に応じて、配線パターン8の良品、導通不良と短絡不良を判定することができる。
尚、検出手段4が検出する信号の位相は、実質的に位相の相違(180度の差)が検出できればよく、ノイズを含む場合を考慮して多少の位相の幅を設定しておくことが好ましい。
この場合、良否判定手段5は、この算出された出力(出力値)を基に、導通不良及び短絡不良を判定する。
例えば、配線パターン8が良品である場合、検出手段4は出力ゼロの出力値を算出することになるので、出力値がゼロであれば、導通不良及び短絡不良無しとなる。
また、配線パターン8に導通不良を有している場合、配線パターン8の途中に抵抗を有していることになるので、検出手段4は第二信号の影響を強く受けることになり、検出手段4が検出する信号は、第二信号と同相の信号が算出されることになるので、正の出力値が算出されることになる。
又一方で、配線パターン8が短絡不良を有している場合、配線パターン8は隣接する配線パターンからも第一信号が供給されることになり、第一信号の影響を強く受けることなり、検出手段4が検出する信号は、第二信号と180度相違する位相の信号が算出されることになるので、負の出力値が算出されることになる。
このため、算出される出力値3種類の状態(ゼロ、正、負)を算出することができるので、各状態に応じて、配線パターン8の良品、導通不良と短絡不良を判定することができる。
尚、検出手段4が検出する信号(電圧)は、実質的にゼロであればよく、ノイズを含む場合を考慮して、所定の範囲を設定しておくことが好ましい。
この場合、第二信号を基準に検波した結果と第一信号を基準に検波した結果は、正負が逆転している。このため、第二信号を基準として正の値が算出されると導通不良と判定される場合は、第一信号を基準として算出すると負の値が算出されて導通不良と判定されることになる。
また、第二信号を基準として負の値が算出され短絡不良と判定される場合は、第一信号を基準として正の値が算出されることになり短絡不良と判定されることになる。
例えば、図5では、縦軸を位相検出レベルとし、横軸を時間に設定している。このため、検出手段4が複数の配線パターン8を連続的に検出する様子を示すことができる。また、縦軸の出力値の変化により配線パターンの導通判定と短絡判定を行うことができる。
この図5で示されるグラフでは、出力値の値に応じて、良品(PASS)領域B、導通不良(Open NG)領域Aと短絡不良(Short NG)領域Cと3種類の領域に区分されている。
この良品領域Aは、上限値Dと下限値Eにより区切られている。この上限値Dと下限値Eは、本装置1を使用する使用者により適宜設定される。
この図5で示される場合には、第二信号を基準として検出手段4からの出力値を算出する場合を示しており、上限値Dを超える値が算出されると導通不良と判定され、下限値Eを下回る値が算出されると短絡不良と判定されることになる。
また、この表示手段6は、図5で示されるグラフを表示することにより、目視して導通不良と短絡不良を確認することができるようにしてもよい。
以上が本発明に係る基板検査装置1の構成の説明である。
図6は、被検査基板を検査する一実施形態の様子を示す。この図6中の配線パターン上に示される四角は抵抗Oを示しており、導通不良の場所を表している。また、配線パターン間に存在する短絡する場所を短絡箇所Sとして示している。また、図7は、図6の被検査基板に対して検査を実施した場合の出力値の様子を示す図である。図8は、本発明に係る一実施形態の基板検査装置を実施した場合のフローチャートを示す。
このとき、第一電極部21を複数の配線パターン8の一端(TAB電極82)に所定間隔を有して物理的に非接触で配置する。また、第二電極部22と検出手段4の検出部41を所定位置(検査前位置)に配置するように保持部44を準備する。
尚、基板101には、複数の配線パターン8の形状や配置間隔に関する情報が記憶装置に記憶されており、この記憶される情報と、検出手段4により検出される検出信号とを連動させて、どの位置(何番目)の配線パターンから検出された検査信号であるのかを特定できるようにしておくことが好ましい。
この第一信号は、上記の如き一の周期を有する信号を用い、例えば、1MHzで2Vrmsの信号を用いる。
そして、第二信号供給手段32が、第二電極部22に第二信号を供給する(S3)。
この第二信号は、第一信号と位相が180度相違する信号であり、1MHzの信号を用いる。尚、良品の配線パターン8に対して第一信号と第二信号が印加された場合に、180度の位相の相違から配線パターン上で相殺するように出力を調整しておくことが好ましい。
このとき、検出手段4の検出部41は、配線パターン8から検出される信号(電圧)を良否判定手段5へ送信する。このとき、良否判定手段5は、第一信号供給手段31からの第一信号及び/又は第二信号供給手段32からの第二信号を受信しておく。
尚、この動作説明部分では、第二信号を基準信号として良否判定手段5の検波が実施される。
例えば、図7を参照するに、上から一番目の配線パターンは、抵抗Oを有する配線パターンである。このため、良否判定手段5の出力する出力値は、正の(上限値Dを上回る)値として出力される。そして、良否判定手段5は、この配線パターン8が導通不良を有していると判定する。
また、図7では、上から二番目と三番目の配線パターン間には短絡箇所が存在している。このため、良否判定手段5の出力する出力値は、負の(下限値Eを下回る)値として出力される。そして、良否判定手段5は、これら二本の配線パターンが短絡不良を有していると判定する。
上から四番目の配線パターンは、良品の配線パターンである。このため良否判定手段5が出力する出力値は、ゼロ(略ゼロ)が出力される。そして、良否判定手段5は、この配線パターンを導通不良と短絡不良無しと判定する。
良否判定手段5は、配線パターン毎の良否判定を行う(S6)。
一方、配線パターンに不良があれば、その旨の通知を表示手段6において表示するよう動作する(S8)。
このとき、配線パターンのどの箇所がどのような不良を有しているのか表示することが好ましい。
この他の実施形態では、2組の配線パターン群が線対称に配置されている。このような配線パターンであっても、各箇所のTAB電極部の夫々第一電極部21を物理的に非接触で接続し、他方に第二電極部22と検出部41を配置することにより、各配線パターンの導通判定と短絡判定を同時に行うことが可能になる。
21・・・第一電極部
22・・・第二電極部
31・・・第一信号供給手段
32・・・第二信号供給手段
4・・・・検出手段
5・・・・良否判定手段
Claims (9)
- 複数の配線パターンが所定間隔を有して並設される基板の検査を行う基板検査装置であって、
前記複数の配線パターンに対して物理的に非接触で配置され、該複数の配線パターンに信号を供給する第一電極部と、
被検査対象となる一本の配線パターンに対して物理的に非接触で配置され、該一本の配線パターンに信号を供給する第二電極部と、
前記第一電極部に一定の周期を有する第一信号を印加する第一信号供給手段と、
前記第二電極部に前記第一周期信号と180度位相が相違する第二信号を印加する第二信号供給手段と、
前記被検査対象となる配線パターンの電圧を検出する検出手段と、
前記検出手段が検出する電圧の位相又は電圧の出力に基づき前記配線パターンの導通及び短絡の良否判定を行う良否判定手段を備えることを特徴とする基板検査装置。 - 前記良否判定手段は、前記電圧の位相が所定範囲内又は前記電圧の出力が略ゼロであれば、前記検査対象配線パターンが良品であると判定することを特徴とする請求項1記載の基板検査装置。
- 前記良否判定手段は、
前記電圧の位相が、前記第一信号の影響を受けている場合には、前記検査対象の配線パターンが短絡不良を有していると判定し、
前記電圧の位相が、前記第二信号の影響を受けている場合には、前記検査対象の配線パターンが導通不良を有していると判定し、
前記電圧の位相が、前記第一信号と前記第二信号の影響を同等に受けている場合には、前記検査対象の配線パターンが良品であると判定することを特徴とする請求項1記載の基板検査装置。 - 前記良否判定手段は、前記検出手段が検出する測定値を、前記第一信号を基に検波して電圧の出力を算出し、
前記電圧の出力が、
予め設定される所定範囲内の場合、前記配線パターンは良品であると判定され、
前記所定範囲外の場合、前記配線パターンは不良品であると判定されることを特徴とする請求項1記載の基板検査装置。 - 前記良品判定手段は、前記所定範囲が上限値と下限値の間で設定され、
前記電圧の出力が、
前記上限値よりも大きい場合に、前記配線パターンは短絡不良を有していると判定し、
前記下限値よりも小さい場合に、前記配線パターンは導通不良を有していると判定することを特徴とする請求項4記載の基板検査装置。 - 前記良否判定手段は、前記検出手段が検出する測定値を、前記第二信号を基に検波して電圧の出力を算出し、
前記電圧の出力が、
予め設定される所定範囲内の場合、前記配線パターンは良品であると判定され、
前記所定範囲外の場合、前記配線パターンは不良品であると判定されることを特徴とする請求項1記載の基板検査装置。 - 前記良品判定手段は、前記所定範囲が上限値と下限値の間で設定され、
前記電圧の出力が、
前記上限値よりも大きい場合に、前記配線パターンは導通不良を有していると判定し、
前記下限値よりも小さい場合に、前記配線パターンは短絡不良を有していると判定することを特徴とする請求項6記載の基板検査装置。 - 前記第二電極部と検出手段は、前記配線パターンが並設される並設方向に同時に移動することを特徴とする請求項1乃至7いずれかに記載の基板検査装置。
- 複数の線状の配線パターンが所定間隔を有して並設される基板の検査を行う基板検査方法であって、
前記複数の配線パターンに対して物理的に非接触で配置され、該複数の配線パターンに信号を供給する第一電極部を配置し、
被検査対象となる一本の配線パターンに対して物理的に非接触で配置され、該一本の配線パターンに信号を供給する第二電極部を配置し、
前記第一電極部に一定の周期を有する第一信号を印加し、
前記第二電極部に前記第一周期信号と180度位相が相違する第二信号を印加し、
前記被検査対象となる配線パターンの電圧を検出し、
前記検出手段が検出する電圧の位相又は電圧の出力に基づいて、前記配線パターンの導通及び短絡の良否判定を行うことを特徴とする基板検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006127107A JP4730904B2 (ja) | 2006-04-28 | 2006-04-28 | 基板検査装置及び基板検査方法 |
KR1020070036241A KR101296460B1 (ko) | 2006-04-28 | 2007-04-13 | 기판 검사 장치 및 기판 검사 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006127107A JP4730904B2 (ja) | 2006-04-28 | 2006-04-28 | 基板検査装置及び基板検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007298422A true JP2007298422A (ja) | 2007-11-15 |
JP4730904B2 JP4730904B2 (ja) | 2011-07-20 |
Family
ID=38768030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006127107A Expired - Fee Related JP4730904B2 (ja) | 2006-04-28 | 2006-04-28 | 基板検査装置及び基板検査方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4730904B2 (ja) |
KR (1) | KR101296460B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010038742A (ja) * | 2008-08-06 | 2010-02-18 | Fujikura Ltd | 回路断線検査装置 |
JP2010266338A (ja) * | 2009-05-14 | 2010-11-25 | Nidec-Read Corp | タッチパネル検査装置 |
JP6014950B1 (ja) * | 2015-12-22 | 2016-10-26 | オー・エイチ・ティー株式会社 | 導電体パターン検査装置 |
JP6014951B1 (ja) * | 2015-12-22 | 2016-10-26 | オー・エイチ・ティー株式会社 | 導電体パターン検査装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6182974B2 (ja) * | 2013-05-20 | 2017-08-23 | 日本電産リード株式会社 | 基板検査方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000221227A (ja) * | 1999-01-30 | 2000-08-11 | Koperu Denshi Kk | 導電パターン検査装置及び方法 |
JP2004177256A (ja) * | 2002-11-27 | 2004-06-24 | Nidec-Read Corp | 基板検査装置および基板検査方法 |
JP2004191381A (ja) * | 2002-11-30 | 2004-07-08 | Oht Inc | 回路パターン検査装置及び回路パターン検査方法 |
JP2005024518A (ja) * | 2003-07-04 | 2005-01-27 | Tokyo Cathode Laboratory Co Ltd | 導電パターン検査装置 |
JP2005241614A (ja) * | 2004-01-30 | 2005-09-08 | Nidec-Read Corp | 基板検査装置及び基板検査方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001084904A (ja) | 1999-09-14 | 2001-03-30 | Dainippon Printing Co Ltd | 電極検査装置及び電極検査方法 |
-
2006
- 2006-04-28 JP JP2006127107A patent/JP4730904B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-13 KR KR1020070036241A patent/KR101296460B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000221227A (ja) * | 1999-01-30 | 2000-08-11 | Koperu Denshi Kk | 導電パターン検査装置及び方法 |
JP2004177256A (ja) * | 2002-11-27 | 2004-06-24 | Nidec-Read Corp | 基板検査装置および基板検査方法 |
JP2004191381A (ja) * | 2002-11-30 | 2004-07-08 | Oht Inc | 回路パターン検査装置及び回路パターン検査方法 |
JP2005024518A (ja) * | 2003-07-04 | 2005-01-27 | Tokyo Cathode Laboratory Co Ltd | 導電パターン検査装置 |
JP2005241614A (ja) * | 2004-01-30 | 2005-09-08 | Nidec-Read Corp | 基板検査装置及び基板検査方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010038742A (ja) * | 2008-08-06 | 2010-02-18 | Fujikura Ltd | 回路断線検査装置 |
JP2010266338A (ja) * | 2009-05-14 | 2010-11-25 | Nidec-Read Corp | タッチパネル検査装置 |
JP6014950B1 (ja) * | 2015-12-22 | 2016-10-26 | オー・エイチ・ティー株式会社 | 導電体パターン検査装置 |
JP6014951B1 (ja) * | 2015-12-22 | 2016-10-26 | オー・エイチ・ティー株式会社 | 導電体パターン検査装置 |
JP2017116332A (ja) * | 2015-12-22 | 2017-06-29 | オー・エイチ・ティー株式会社 | 導電体パターン検査装置 |
JP2017116331A (ja) * | 2015-12-22 | 2017-06-29 | オー・エイチ・ティー株式会社 | 導電体パターン検査装置 |
CN107064706A (zh) * | 2015-12-22 | 2017-08-18 | Oht株式会社 | 导电体图案检查装置 |
CN107064706B (zh) * | 2015-12-22 | 2019-07-30 | Oht株式会社 | 导电体图案检查装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4730904B2 (ja) | 2011-07-20 |
KR20070106399A (ko) | 2007-11-01 |
KR101296460B1 (ko) | 2013-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100599499B1 (ko) | 기판검사 장치 및 기판검사 방법 | |
JP4730904B2 (ja) | 基板検査装置及び基板検査方法 | |
JP2008002823A (ja) | 基板検査装置及び基板検査方法 | |
KR20100067618A (ko) | 회로 패턴 검사 장치 및 그 회로 패턴 검사 방법 | |
JP2014525573A (ja) | 非接触容量式間隔センサ | |
JP2007309691A (ja) | 基板検査装置及び基板検査方法 | |
JP5305111B2 (ja) | 回路パターン検査装置 | |
JP4246987B2 (ja) | 基板検査装置および基板検査方法 | |
JP5050394B2 (ja) | 基板検査装置及び基板検査方法 | |
JP2010204021A (ja) | 回路基板検査装置および回路基板検査方法 | |
JP5415134B2 (ja) | 検査装置および検査方法 | |
JP4417762B2 (ja) | 回路配線検査方法およびその装置 | |
JP4915776B2 (ja) | 基板検査装置及び基板検査方法 | |
KR101430040B1 (ko) | 절연검사장치 및 절연검사방법 | |
WO2014167839A1 (en) | Inspection apparatus and inspection method | |
JP4676218B2 (ja) | 回路配線検査方法および回路配線検査装置 | |
JP2005337979A (ja) | 静電容量測定方法、回路基板検査方法、静電容量測定装置および回路基板検査装置 | |
TW201000930A (en) | Device and procedure for contactless forming a contact of conductive structures, in particular of thin film transistor liquid crystal displays | |
JP4411115B2 (ja) | 配線パターンの検査方法 | |
JP2010066031A (ja) | 回路基板検査装置 | |
JP2013217841A (ja) | 導電パターン検査装置 | |
JP2011133267A (ja) | 基板検査装置 | |
JP2009115719A (ja) | 基板検査装置及び基板検査方法 | |
JP2010038742A (ja) | 回路断線検査装置 | |
JP2001235502A (ja) | 回路基板検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110318 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |