JP2007294908A - ナノワイヤトランジスタ及びその製造方法 - Google Patents
ナノワイヤトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2007294908A JP2007294908A JP2007072887A JP2007072887A JP2007294908A JP 2007294908 A JP2007294908 A JP 2007294908A JP 2007072887 A JP2007072887 A JP 2007072887A JP 2007072887 A JP2007072887 A JP 2007072887A JP 2007294908 A JP2007294908 A JP 2007294908A
- Authority
- JP
- Japan
- Prior art keywords
- nanowire
- core
- transistor
- shell
- nanowire transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 236
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000013078 crystal Substances 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims description 33
- 238000007254 oxidation reaction Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 239000002861 polymer material Substances 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 2
- 229910010272 inorganic material Inorganic materials 0.000 claims description 2
- 239000011147 inorganic material Substances 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 76
- 238000000034 method Methods 0.000 description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 239000004033 plastic Substances 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 239000011258 core-shell material Substances 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000005401 electroluminescence Methods 0.000 description 7
- 239000007788 liquid Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000010419 fine particle Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- VLKZOEOYAKHREP-UHFFFAOYSA-N n-Hexane Chemical compound CCCCCC VLKZOEOYAKHREP-UHFFFAOYSA-N 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- AMQJEAYHLZJPGS-UHFFFAOYSA-N N-Pentanol Chemical compound CCCCCO AMQJEAYHLZJPGS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- ZSIAUFGUXNUGDI-UHFFFAOYSA-N hexan-1-ol Chemical compound CCCCCCO ZSIAUFGUXNUGDI-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 150000001335 aliphatic alkanes Chemical class 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- HBGGXOJOCNVPFY-UHFFFAOYSA-N diisononyl phthalate Chemical compound CC(C)CCCCCCOC(=O)C1=CC=CC=C1C(=O)OCCCCCCC(C)C HBGGXOJOCNVPFY-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002074 nanoribbon Substances 0.000 description 1
- TVMXDCGIABBOFY-UHFFFAOYSA-N octane Chemical compound CCCCCCCC TVMXDCGIABBOFY-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000009210 therapy by ultrasound Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】フレキシブル基板を用いた電子デバイスやディスプレイ等に好適に用いられる信頼性の高いナノワイヤトランジスタを提供する。
【解決手段】本発明のナノワイヤトランジスタは、チャネル領域として機能するコア部分１３ａと、コア部分１３ａの表面を被覆する絶縁性シェル部分１３ｂとを有する少なくとも１本のナノワイヤ１３と、ナノワイヤ１３に接続されたソース電極１４及びドレイン電極１５と、ナノワイヤ１３におけるコア部分１３ａの少なくとも一部における導電性を制御するゲート電極２１とを備えたナノワイヤトランジスタである。コア部分１３ａはＳｉを含有する半導体単結晶から形成され、その長軸方向を横切る断面の輪郭は曲線である。絶縁性シェル部分１３ｂは、Ｓｉを含有する絶縁物から形成され、ゲート絶縁膜の少なくとも一部として機能する。
【選択図】図３
【解決手段】本発明のナノワイヤトランジスタは、チャネル領域として機能するコア部分１３ａと、コア部分１３ａの表面を被覆する絶縁性シェル部分１３ｂとを有する少なくとも１本のナノワイヤ１３と、ナノワイヤ１３に接続されたソース電極１４及びドレイン電極１５と、ナノワイヤ１３におけるコア部分１３ａの少なくとも一部における導電性を制御するゲート電極２１とを備えたナノワイヤトランジスタである。コア部分１３ａはＳｉを含有する半導体単結晶から形成され、その長軸方向を横切る断面の輪郭は曲線である。絶縁性シェル部分１３ｂは、Ｓｉを含有する絶縁物から形成され、ゲート絶縁膜の少なくとも一部として機能する。
【選択図】図３
Description
本発明は、ナノワイヤトランジスタ及びその製造方法に関する。特に本発明は、半導体コア部分の周囲をゲート絶縁膜で被覆したコア・シェル構造を有するナノワイヤを備えるトランジスタに関する。このようなナノワイヤトランジスタは、フレキシブル基板上に薄膜トランジスタを形成して作製される電子デバイスやマイクロデバイスなどに利用可能である。
従来のアクティブ型液晶表示装置や有機エレクトロルミネッセンス（ＥＬ）表示装置は、ガラス基板上に多数の画素をマトリックス状に配置することによって形成されている。ガラス基板上には行及び列状に走る走査線やデータ線が設けられており、個々の画素近傍に配置されたトランジスタ（スイッチング素子）を介して画素に電気的に接続される。現在の技術では、単結晶半導体層をガラス基板上に形成することができないため、非単結晶である非晶質また多結晶のシリコンを用いた薄膜トランジスタ（ＴＦＴ）がガラス基板状に形成され、画素制御用のスイッチング素子として用いられている。
ガラス基板よりも軽量でフレキシブルな基板としてプラスティック基板を用いることも検討されているが、このようなフレキシブル基板は、ガラス基板よりも低い温度で軟化するため、上述の非晶質シリコンや多結晶シリコンを形成することもできない。このため、より低い温度プロセスで製造可能なトランジスタ素子として、有機半導体ＴＦＴやナノワイヤトランジスタが開発されつつある。
非特許文献１は、トランジスタのチャネル領域として半導体薄膜ではなく、単結晶半導体のナノワイヤを用いるナノワイヤトランジスタを開示している。このナノワイヤトランジスタは、次のように製造される。
まず、トランジスタ支持基板とは異なる結晶成長用基板を用意し、その上にシリコンナノワイヤを成長させた後、シリコンナノワイヤを成長用基板から剥離する。シリコンナノワイヤは、単結晶シリコンから形成されており、優れた結晶性を有している。ナノワイヤの成長には、通常のフレキシブル基板が耐えられないような高温プロセスが必要であるが、結晶成長用基板としては、このような高温プロセスに耐えられる基板が用いられる。
次に、こうして得られた多数のシリコンナノワイヤを溶液中に分散させる。この溶液に分散したシリコンナノワイヤをフレキシブル基板上に配置し、電極構造を形成することにより、最終的にナノワイヤトランジスタをフレキシブル基板上に形成することができる。電極構造の形成は、プラスティック基板が耐えられるような比較的低い温度でも行うことができる。
このような方法で作製されたトランジスタによれば、そのチャネル領域が単結晶シリコンから形成されているため、フレキシブル基板上であっても、電子又は正孔の電界効果移動度が１００ｃｍ2Ｖ-1ｓ-1を超えるような優れたトランジスタ特性を達成することが可能になる。
次に、図１および図２を参照して、ナノワイヤトランジスタの従来例の構成と問題点を説明する。図１は、従来のナノワイヤトランジスタの斜視図であり、図２（ａ）は、図１のナノワイヤトランジスタの上面図、図２（ｂ）は、そのＡ−Ａ'線断面構造図である。
図示されるナノワイヤトランジスタは、フレキシブル基板１と、フレキシブル基板１上に形成されたゲート電極２と、ゲート電極２を覆うゲート絶縁膜４と、ゲート絶縁膜上に設けられたナノワイヤ３、ソース電極５、及びドレイン電極６とを備えている。
"Ｈｉｇｈ ｐｅｒｆｏｒｍａｎｃｅ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ ａｎｄ ｎａｎｏｒｉｂｂｏｎｓ", Ｎａｔｕｒｅ, ｖｏｌ.４２５, ２００３, ｐｐ.２７４.
"Ｈｉｇｈ ｐｅｒｆｏｒｍａｎｃｅ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ ａｎｄ ｎａｎｏｒｉｂｂｏｎｓ", Ｎａｔｕｒｅ, ｖｏｌ.４２５, ２００３, ｐｐ.２７４.
図１及び図２に示されるナノワイヤトランジスタは、以下のような問題点を有している。
すなわち、フレキシブル基板１上では、プロセス温度に制約があるため、ゲート絶縁膜の形成温度も例えば２００℃以下にする必要がある。このため、塗布プロセスによる有機絶縁膜や、低温でのＣＶＤ法やスパッタ法による無機絶縁膜によってゲート絶縁膜を形成することになる。有機絶縁膜や低温で形成した無機絶縁膜は耐圧が低く、ゲート絶縁膜の信頼性が低下する。
このような低温プロセスによって形成されるゲート絶縁膜４では、チャネルとゲート絶縁膜４との間における界面準位が増加し、キャリア移動度が低下するという問題もある。また、有機絶縁膜は、膜中に固定電荷や可動イオンが存在するため、閾値電圧のシフト、電流電圧特性のヒステリシスの発現、及び特性バラツキの増大という問題もある。
本発明は、上記問題を解決するためになされたものであり、新規なトランジスタ及びその製造法を提供することを目的の一つとする。本発明の他の目的は、そのナノワイヤトランジスタを用いた電子装置を提供することにある。
本発明のナノワイヤトランジスタは、チャネル領域として機能するコア部分と、前記コア部分の表面を被覆する絶縁性シェル部分とを有する少なくとも１本のナノワイヤと、前記ナノワイヤに接続されたソース電極及びドレイン電極と、前記ナノワイヤにおけるコア部分の少なくとも一部における導電性を制御するゲート電極とを備えたナノワイヤトランジスタであって、前記コア部分はＳｉを含有する半導体単結晶から形成され、その長軸方向を横切る断面の輪郭は曲線であり、前記絶縁性シェル部分は、Ｓｉを含有する絶縁物から形成され、ゲート絶縁膜の少なくとも一部として機能する。
好ましい実施形態において、前記コア部分の前記断面の輪郭は近似的に円または楕円である。
好ましい実施形態において、前記コア部分の直径は２０ｎｍ以上、前記絶縁性シェル部分の厚さは１５ｎｍ以上である。
好ましい実施形態において、前記絶縁性シェル部分は、Ｓｉの酸化物またはＳｉの窒化物から形成されている。
好ましい実施形態において、前記絶縁性シェル部分は前記ゲート電極に接触している。
好ましい実施形態において、前記ゲート絶縁膜の他の一部として機能する絶縁層が前記絶縁性シェル部分と前記ゲート電極との間に設けられている。
好ましい実施形態において、前記絶縁性シェル部分は、前記ソース電極またはドレイン電極と前記コア部分とが接触する領域からは除去されている。
好ましい実施形態において、前記ナノワイヤを支持する絶縁性基板を備える。
好ましい実施形態において、前記ゲート電極上に前記ソース電極から前記ドレイン電極に向かう方向に対して平行に複数個の溝が形成されており、前記溝に前記ナノワイヤが配置されている。
好ましい実施形態において、前記ソース電極及びドレイン電極上に前記ゲート電極に垂直な方向に複数個の溝が形成されており、この溝に前記ナノワイヤが配置されている。
好ましい実施形態において、前記溝の長手方向を横切る断面の形状は、Ｖ字型、Ｕ字型または矩型である。
好ましい実施形態において、前記基板が高分子材料、高分子材料及び無機材料の複合体から形成されている。
本発明の電子回路は、上記のナノワイヤトランジスタを備えていることを特徴とする。
本発明の表示パネルは、上記の電子回路を備えていることを特徴とする。
本発明の表示装置は、上記の表示パネルを備えていることを特徴とする。
本発明によるナノワイヤトランジスタの製造方法は、チャネル領域として機能するコア部分と、前記コア部分の表面を被覆する絶縁性シェル部分とを有する少なくとも１本のナノワイヤを用意する工程と、前記ナノワイヤに接続されるソース電極及びドレイン電極、及び前記ナノワイヤにおけるコア部分の少なくとも一部における導電性を制御するゲート電極を形成する工程とを備えるナノワイヤトランジスタの製造方法であって、前記ナノワイヤを用意する工程と、Ｓｉを含有する半導体単結晶から形成され、その長軸方向を横切る断面が多角形のナノワイヤ素材を形成する結晶成長工程と、前記ナノワイヤ素材の表面を熱酸化することにより、前記表面に前記絶縁性シェル部分を形成する熱酸化工程とを含み、前記熱酸化工程は、前記コア部分の長軸方向を横切る断面の輪郭が曲線になるように前記ナノワイヤ素材の表面を熱酸化する。
好ましい実施形態において、前記ナノワイヤ素材の直径は３５ｎｍ以上であり、前記熱酸化工程では、前記絶縁性シェル部分の厚さが１５ｎｍ以上になるまで熱酸化を行う。
本発明のナノワイヤトランジスタでは、トランジスタを支持する基板とは別の場所で作製したコア・シェル構造のナノワイヤを用いており、しかも、シェル部分をゲート絶縁膜として高い信頼性を発揮し得る絶縁物から形成している。特に本発明では、コア部分が単結晶半導体から形成されているにもかかわらず、長軸を横切る断面の輪郭が曲線である。このため、ゲート絶縁膜と半導体コア部分との界面特性が向上するとともに、ゲート電極に対するナノワイヤの配置関係によらず、コア部分に安定した導電チャネルが形成され、トランジスタの信頼性が向上する。
本発明のナノワイヤトランジスタの製造方法によれば、フレキシブル基板の軟化温度に制約されることなく高品質のゲート絶縁膜を形成することができるため、特性バラツキが低減されたナノワイヤトランジスタをフレキシブル基板上に集積させることができる。
本発明のナノワイヤトランジスタでは、チャネル領域として機能するコア部分と、前記コア部分の表面を被覆する絶縁性シェル部分とを有する少なくとも１本のナノワイヤを備えている。このコア部分はＳｉを含有する半導体単結晶から形成され、その長軸方向を横切る断面の輪郭は曲線である。絶縁性シェル部分は、Ｓｉを含有する絶縁物から形成され、ゲート絶縁膜の少なくとも一部として機能する。
通常、Ｓｉを含有する半導体単結晶から形成されたナノワイヤの断面は、多角形（典型的には正六角形）である。図２０（ａ）、（ｂ）は、それぞれ、そのようなナノワイヤ３をゲート絶縁膜上に配置したときの断面を示している。
図２０（ａ）に示す配置例では、ナノワイヤ３の表面に現れる６つの結晶面（ファセット）のうちの１つがゲート絶縁膜の表面に接触している。一方、図２０（ｂ）に示す配置例では、ナノワイヤ３の表面に現れるいずれの結晶面もゲート絶縁膜の表面には接触していない。ナノワイヤ３は、長軸方向に延びているが、完全な直線状に延びているわけではなく、湾曲している場合もあるため、図２０（ｂ）に示すような形態でナノワイヤ３が存在することも多い。実際に多数のナノワイヤをゲート絶縁膜上に配置すると、図２０（ａ）、（ｂ）に示すような多様な形態が観察される。
本願発明者の実験によると、図２０（ａ）の配置と図２０（ｂ）の配置との間でトランジスタ特性に大きな差異が生じることがわかった。ナノワイヤ３とゲート絶縁膜との配置関係に依存して、ナノワイヤに及ぶゲート電界に差異が生じるためであると考えられる。
これに対して、本願発明におけるナノワイヤの断面は、典型的には図２０（ｃ）に示すナノワイヤ１３が有しているような断面であるため、その配置状態によらず、ゲート界面に形成されるゲート電界が均一化され、優れたトランジスタ特性を発揮させることが可能になる。
本来、単結晶のナノワイヤの表面は、特定の結晶面から構成されるため、ナノワイヤの断面は、直線から構成される輪郭を有している。このようなナノワイヤの表面を熱酸化しても、通常の厚さの熱酸化膜を形成する場合は、ナノワイヤの断面形状に大きな変化は観察されない。しかし、本願発明者の実験によると、相対的に直径の大きな単結晶ナノワイヤを用意し、その表面を熱酸化して充分な厚さの熱酸化膜を形成したところ、単結晶半導体からなるコア部分の断面が直線を含まない曲面の輪郭を有することがわかった。コア部分の断面が曲線によって囲まれる形状を有していれば、図２０（ａ）、（ｂ）を参照して説明した問題は生じず、トランジスタ特性が向上することになる。
また、後述するように、熱酸化膜を充分に厚く形成すると、半導体コア部分と絶縁性シェル部分（熱酸化膜）との界面が良好な特性を有するものとなり、トランジスタのオフ電流が低減されることもわかった。
（実施形態１）
以下、本発明によるナノワイヤトランジスタの第１の実施形態を説明する。
以下、本発明によるナノワイヤトランジスタの第１の実施形態を説明する。
まず、図３を参照しながら、本実施形態のナノワイヤトランジスタに用いるコア・シェルナノワイヤの例を説明する。図３（ａ）は、コア・シェルナノワイヤ１３の斜視図、図３（ｂ）は、図３（ａ）のＢ−Ｂ'線断面図である。
図３に示すように、コア・シェルナノワイヤ１３は、半導体コア部分１３ａと、絶縁性シェル部分１３ｂとを備えており、シェル部分１３ｂはコア部分１３ａの周囲を被覆している。半導体コア部分１３ａは、例えば、Ｓｉ、ＳｉＧｅなどの、Ｓｉを含有するＩＶ族半導体から形成されている。一方、絶縁性シェル部分１３ｂは、シリコン酸化膜、シリコン酸窒化膜などの絶縁物から形成されている。
コア・シェルナノワイヤ１３の長さは例えば１μｍ〜１００μｍ程度である。半導体コア部分１３ａの直径は、例えば２ｎｍ〜１μｍ程度であり、好ましくは２０ｎｍ〜１００ｎｍ程度である。半導体コア部分１３ａの直径が２０ｎｍより小さくなると、量子効果が発現し、特性の安定性が損なわれる可能性がある。絶縁性シェル部分１３ｂの層厚は５ｎｍ〜１μｍ程度であり、好ましくは１５ｎｍ〜１００ｎｍ程度である。
本実施形態では、コア・シェルナノワイヤ１３のコア部分１３ａが単結晶シリコンから形成され、シェル部分１３ｂはシリコン酸化膜から形成されている。このシェル部分１３ｂは、酸化雰囲気でシリコンナノワイヤ素材の表面を熱酸化することにより得られたものである。
有機ＥＬディプレイを駆動するために必要なトランジスタのゲート電極には１０〜１５Ｖの電圧が印加されため、１０〜１５Ｖ以上の耐圧を有するゲート絶縁膜を形成する必要がある。例えば、最大の印加ゲート電圧が１０Ｖの場合、シリコン酸化膜の絶縁破壊電界強度を６ＭＶ／ｃｍと仮定すると、シリコン酸化膜の厚さを１７ｎｍ以上に設定する必要がある。ゲート電圧が１５Ｖの場合は、シリコン酸化膜の厚さを２５ｎｍ以上に設定する必要がある。ナノワイヤトランジスタの動作マージンを拡大するためには、上述した厚さよりもさらに余裕をもった膜厚設計をすることが好ましい。
シリコンナノワイヤの表面には、上記の熱酸化を行う前から、空気中の酸素と反応して約１〜３ｎｍ程度の自然酸化膜（ＳｉＯx）が存在している。このよう自然酸化膜は薄いため、トランジスタのゲート絶縁膜に求められる耐圧を達成することはできない。さらに、自然酸化膜は、シリコンと酸素の原子比率が１：２から外れており、膜中には大気雰囲気から不純物が混入しているため、絶縁耐圧が低く、シリコンとの良好な界面も形成されない。従って、自然酸化膜をゲート絶縁膜として機能させることは好ましくない。
次に、図４（ａ）及び図４（ｂ）を参照しながら、上述したコア・シェルナノワイヤ１３を用いたナノワイヤトランジスタを説明する。図４（ａ）は、実施形態のナノワイヤトランジスタの構成を模式的に示す上面図であり、図４（ｂ）は、そのＣ−Ｃ’線断面図である。
図４に示すナノワイヤトランジスタは、上述のコア・シェルナノワイヤ１３のコア部分１３ａにそれぞれ電気的に接触するソース電極１４及びドレイン電極１５と、これらを支持するプラスティック基板１１とを備えている。
ソース電極１４及びドレイン電極１５とコア・シェルナノワイヤ１３とを電気的に接続するため、ソース電極１４及びドレイン電極１５の少なくとも一部は、半導体コア部分１３ａが剥き出しになった領域を介して電気的なコンタクトを形成している。
本実施形態におけるプラスティック基板１１の上面には、ゲート電極１２が形成されており、ゲート電極１２上にコア・シェルナノワイヤ１３が配置されている（ボトムゲート型構造）。ゲート電極１２上には、シェル部分以外のゲート絶縁膜が設けられていない。本実施形態では、コア・シェルナノワイヤ１３の絶縁性シェル部分がゲート絶縁膜として機能している。プラスティック基板１１の表面は絶縁性を有しており、ゲート電極１２とソース電極１４及びドレイン電極１５との間を絶縁している。
プラスティック基板１１は、ポリイミドや芳香族エステルのような材料によって構成される材料から好適に形成される。ゲート電極１２、ソース電極１４及びドレイン電極１５は、チタン、金、アルミニウム、ニッケルのような金属材料から好適に形成される。
ゲート電極１２にゲート電圧を印加すると、コア・シェルナノワイヤ１３のシェル部分（シリコン酸化膜）１３ｂを介してコア部分１３ａのチャネル領域における導電性が制御される。
本実施形態では、コア・シェルナノワイヤ１３のコア部分１３ａにシリコン、シェル部分１３ｂにシリコン酸化膜を用い、このシリコン酸化膜をナノワイヤトランジスタのゲート絶縁膜として機能させている。このため、高耐圧で且つチャネル／ゲート絶縁膜界面準位や絶縁膜中の固定電荷を低減したナノワイヤトランジスタを実現することができる。従って、高信頼性で且つ高移動度なナノワイヤトランジスタをプラスティック基板上に実現することができる。
なお、図４に示されているナノワイヤトランジスタでは、複数のコア・シェルナノワイヤ１３がいずれも線Ｃ−Ｃ’に平行な方向に配向されている。しかし、実際のトランジスタでは、複数のコア・シェルナノワイヤ１３が交差したり、Ｃ−Ｃ’線に平行な方向から傾斜して配置されていてもよい。
以下、本実施形態におけるコア・シェルナノワイヤを製造する方法の好ましい実施形態を説明する。
まず、ナノワイヤ素材を作製する。具体的には、任意の基板上に触媒となる金属微粒子を配置する。触媒金属としては、例えば、コバルト、ニッケル、金、白金を用いるとよい。この触媒金属の基板への配置は、例えばスパッタ法や蒸着法などで１〜１０ｎｍ程度の薄膜を堆積させ、任意の雰囲気中で熱処理することで金属微粒子化する方法を用いることができる。あるいは、金属微粒子コロイドを基板上に塗布する方法を用いてもよい。
次にＣＶＤ法を用いてナノワイヤを基板上に成長させる。シリコンナノワイヤを成長する方法としては、例えば、ソースガスにシランやジシランを用い、基板温度を４００〜６００℃程度に加熱する。このあと、シリコンナノワイヤが成長した基板を酸化処理のための装置内に挿入し、酸化処理を行う。こうして、絶縁性シェル部分１３ｂで半導体コア部分１３ａの周囲が被覆されたコア・シェルナノワイヤを得ることができる。
図５（ａ）及び（ｂ）は、中心軸（長軸方向）を含む平面に平行なコア・シェルナノワイヤの断面ＴＥＭ写真であり、図５（ｃ）はシェル部分（シリコン酸化膜）の膜厚と酸化処理時間との関係を示すグラフである。図５（ａ）は、酸化処理時間が２分の場合、図５（ｂ）は、酸化処理時間が６分の場合のＴＥＭ像を示している。
酸化開始前のナノワイヤ素材（シリコンナノワイヤ）の直径は約６０ｎｍ程度であった。従来のナノワイヤの直径（約１０〜２０ｎｍ）に比べると、直径の大きなナノワイヤ（例えば５０〜１５０ｎｍ）を用意し、その表面を熱酸化することにより比較的厚い熱酸化膜（１５ｎｍ以上)を形成している。
シリコン酸化膜の厚さや膜質は、酸化の時間、温度、雰囲気に依存するため、形成すべきトランジスタの仕様に合わせて熱酸化の条件を決定する。本実施形態では、１１００℃の酸素雰囲気でラピットサーマルプロセスを行い、熱酸化膜を形成した。図５（ｃ）からわかるように、酸化時間の増加に伴いシェル部分酸化膜厚が比例的に増大している。
図６（ａ）は、熱酸化前におけるナノワイヤの中心軸（長軸）方向を垂直に横切る断面のＴＥＭ写真である。図６（ａ）から明らかなように、コア部分の断面は多角形（六角形）である。これは、シリコン単結晶の結晶構造を反映したファセットがナノワイヤの表面に現れていることを意味している。一方、図６（ｂ）は、酸素流量６リットル／分の雰囲気で１１００℃、４分の熱酸化を行った場合に得られるコア・シェルナノワイヤの中心軸（長軸）方向を垂直に横切る断面のＴＥＭ写真である。図６（ｂ）から明らかなように、コア部分の断面の輪郭は曲線（実質的に円または楕円）である。なお、酸化速度は結晶面方位依存性を有しているため、仮に熱酸化前のナノワイヤの断面が正六角形である場合、周囲から異方的に酸化が進行するため、コア部分の断面が真円になることなく、概略的に楕円の形状になりやすい。本明細書における「曲線」とは、極率半径が無限になる部分（直線部分）を実質的に含まない線であり、極率半径が位置によって大きく変動しない曲線である。
このように、熱酸化前のシリコン結晶ナノワイヤ素材が多角形の断面形状を有していても、その表面に１５ｎｍ以上の厚さの熱酸化膜を形成すると、酸化の進行に伴ってシリコン結晶と熱酸化膜との界面が曲面を形成するようになる。このような断面に変化するメカニズムは不明である。熱酸化の進行に伴って、コア部分１３ａの直径は小さくなるが、最終的にトランジスタに用いるコア・シェルナノワイヤ１３のコア部分１３ａの直径は５ｎｍ以上であることが好ましい。
一般に、コア・シェルナノワイヤ１３をゲート電極１２上に配置するとき、コア・シェルナノワイヤ１３のどの部分をゲート電極１２に対向させるかの制御は困難である。したがって、コア部分１３ａの断面が多角形の場合、多角形の辺または頂点のいずれが、ゲート電極１２に最も近い位置にくるかが不定である。トランジスタが完成した後、ゲート電極１２に電圧を印加すると、コア部分１３ａのうち最もゲート電極１２に近い位置に導電チャネルが形成される。このため、コア部分１３ａの断面が多角形であると、コア・シェルナノワイヤ１３が回転角度に応じてトランジスタ特性が変動する可能性がある。しかし、本実施形態におけるコア・シェルナノワイヤ１３は、コア部分１３ａの断面の輪郭が曲線であるため、このような問題が解決される。上記観点から、コア部分１３ａの断面の輪郭は円または楕円であることが好ましい。
なお、熱酸化の後、あるいは熱酸化に代えて、窒化工程を行っても高品質の絶縁性シェル部分１３ｂを形成することができる。本実施形態のように、シリコンナノワイヤ素材を用いる場合は、窒化工程を行うことにより、シリコン酸窒化膜やシリコン窒化膜で被覆されたナノワイヤを形成することができる。
次に、上記の方法で作製したコア・シェルナノワイヤ１３を溶媒に分散させる。具体的には、コア・シェルナノワイヤ１３が成長した基板（不図示）からコア・シェルナノワイヤ１３を剥離し、溶液に分散させる。コア・シェルナノワイヤ１３を基板から剥離する方法は、例えば基板に超音波処理を施して機械的に剥離する方法や、基板表面を薄くエッチングすることによって剥離する方法を用いるとよい。分散液の溶媒としては、水溶液、有機溶媒、または、水と有機溶媒を混合したものを用いることができる。有機溶媒としては、例えばエタノール、プロパノール、ペンタノール、ヘキサノール、エチレングリコールなどのアルコール、エチレングリコールモノメチルエーテルなどのエステル、メチルエチルケトンなどのケトン類、ヘキサン、オクタンなどのアルカン、テトラヒドロフラン、クロロホルムのような溶媒を用いることができる。水と有機溶媒の混合液体としては、水とアルコールの混合液、水とテトラヒドロフランの混合液などが使用可能である。
次に、図７Ａから図７Ｆを参照して、本実施形態におけるトランジスタの製造方法を説明する。
まず、図７Ａに示すように、リソグラフィー法を用いて、プラスティック基板１１上にレジストマスク層１６を形成する。レジストマスク層１６は、ゲート電極１２の形状及び位置を規定する開口部を有している。フォトリソグラフイ法によるレジストマスク層１６を使用する代わりに、インクジェット法を用いて形成した他のマスク部材を用いてもよい。
図７Ｂに示すように、プラスティック基板１１の上面のうちレジストマスク層１６によって覆われていない領域をエッチングすることにより、その領域に凹部を形成する。プラスティック基板１１のエッチングは、例えばＣＦ4や酸素ガスを用いた反応性イオンエッチングによって行うことができる。ただし、このような凹部の形成は、ドライエッチングに限定されず、ウェットエッチングによって行っても良いし、ドライエッチング及びウェットエッチングを組み合わせて行っても良い。本実施形態では、凹部の深さを１００〜３００ｎｍ程度に調節する。
図７Ｃに示すように、プラスティック基板１１上に、例えばスパッタ法によってゲート金属１７を堆積する。ゲート金属１７は例えば厚さ１００〜３００ｎｍ程度のアルミニウム膜である。ゲート金属１７の堆積は、スパッタ法に限定されず、蒸着法、金属微粒子インク塗布法を用いて行ってもよい。
図７Ｄに示すように、ゲート金属１７及びレジストマスク層１６をプラスティック基板１１から除去する。具体的には、有機系のレジスト除去液を用いてレジストマスク層１６を溶解し、レジストマスク層１６上に堆積したゲート金属１７をレジストマスク層１６とともに除去（リフトオフ）する。こうして、ゲート金属１７から所定パターンを有するゲート電極１２を形成する。本実施形態では、ゲート金属１７の膜厚をゲート電極形成領域の凹部の深さと同程度に設定することにより、ゲート電極１２の上面とプラスティック基板１１の上面とを整合させ、プラスティック基板１１の表面に大きな段差が形成されないようにしている。
図７Ｅに示すように、複数のコア・シェルナノワイヤ１３をゲート電極１２上に配置する。コア・シェルナノワイヤ１３の配置は、液体の流れを利用して配置させる方法、コア・シェルナノワイヤ１３の転写法、コア・シェルナノワイヤ１３の表面エネルギー制御によって配置させる方法を用いて行うことができる。本実施形態では、コア・シェルナノワイヤ１３を配置すべき領域に、所望形状の複数の溝を有するモールド（不図示）を密着させ、この溝内に上述したコア・シェルナノワイヤ分散液をフローさせる（フロー法）。このようなフロー法を用いると、コア・シェルナノワイヤ１３の位置をモールドの形状によって制御することが可能であり、コア・シェルナノワイヤ１３の方向は液体の流れによって規定することが可能となる。
図７Ｆに示すように、プラスティック基板１１上にソース電極１４及びドレイン電極１５を形成する。具体的には、まず、リソグラフィーにより、プラスティック基板１１の上面のうち、ソース電極１４・ドレイン電極１５が形成されるべき領域に開口部を有するレジストマスク層（不図示）を形成する。このレジストマスク層の開口部は、ソース電極１４・ドレイン電極１５とコア・シェルナノワイヤ１３とが接触するコンタクト領域を規定する。このコンタクト領域内に位置する絶縁性シェル部分１３ｂをフッ酸溶液によりエッチングし、コア部分１３ａを露出させた後、ソース・ドレイン電極材料であるニッケルをスパッタ法によりプラスティック基板１１上に堆積する。このとき、ニッケルはレジストの開口部内でコア・シェルナノワイヤ１３のコア部分と直接に接触する。この後、レジストマスク層上に堆積したニッケルをレジストマスク層とともにリフトオフする。なお、ソース・ドレイン電極１４、１５の形成は、インクジェット法により基板１１の所定領域上に電極材料を配置することによって行っても良い。
本実施形態の製造方法によれば、コア・シェルナノワイヤをフレキシブル基板上に配置する前に良質なゲート絶縁膜をナノワイヤに形成しているため、プラスティック基板の軟化温度に制約されることなく、チャネル領域の特性に優れたナノワイヤトランジスタをフレキシブル基板上に集積することが可能となる。
（実施形態２）
次に、図８（ａ）及び（ｂ）を参照しながら、本発明によるナノワイヤトランジスタの第２の実施形態を説明する。図８（ａ）は、本実施形態のナノワイヤトランジスタの構成を模式的に示す上面図であり、図８（ｂ）は、そのＤ−Ｄ’線断面図である。
次に、図８（ａ）及び（ｂ）を参照しながら、本発明によるナノワイヤトランジスタの第２の実施形態を説明する。図８（ａ）は、本実施形態のナノワイヤトランジスタの構成を模式的に示す上面図であり、図８（ｂ）は、そのＤ−Ｄ’線断面図である。
図８に示すように、本実施形態のナノワイヤトランジスタが実施形態１のナノワイヤトランジスタと大きく異なる点は、ゲート電極１２に溝２０が形成され、溝２０内にはコア・シェルナノワイヤ１３が配置されている点にある。
溝２０の断面形状は、四角形に限らず、図９（ａ）及び（ｂ）に記載のように、Ｖ字型やＵ字型であってもよい。本実施形態では、１つの溝２０に１本のコア・シェルナノワイヤ１３が配置されているが、１つの溝２０に複数本のコア・シェルナノワイヤ１３が配置されてもよい。
図９（ｃ）は、２層構造のゲート電極を備える例を示している。この例では、下層のゲート電極に形成した溝内にナノワイヤを配置した後、それらのナノワイヤを覆う上層のゲート電極を形成している。この上層のゲート電極は、下地の凹凸を反映した凹凸表面を有しており、この凹凸表面の凹部に他のナノワイヤを配置している。
図９（ｄ）は、深さの異なる溝にコア・シェルナノワイヤ１３を配置した場合におけるゲート電界が半導体コア部分１３ａに影響を与える領域（導電性の変調される領域）１３ｃを模式的に示す。図９（ｄ）に示すように、溝を有するゲート電極１２を用いると、平坦なゲート電極１２を用いる場合に比べて、半導体コア部分１３ａのうちゲート電極１２に対向する領域の実効的な面積が増加する。その結果、半導体コア部分１３ａ中の導電性が変調される領域１３ｃが増加することになる。従って、本実施形態のナノワイヤトランジスタでは、ゲート電極１２によりチャネルの導電性を変調できる領域が増加するため、電流駆動力やオン電流とオフ電流比を向上した高性能なナノワイヤトランジスタを実現することができる。
本実施形態のナノワイヤトランジスタを製造する方法は、基本的には実施形態１における製造方法と同様である。以下、図１０及び図１１を参照しながら、ゲート電極に溝を形成する方法の一例を説明する。
まず、図１０（ａ）に示すようにプラスティック基板１１上にゲート電極１２を形成する。ゲート電極１２の上面がプラスティック基板１１の上面よりも高くなるようにゲート電極１２を形成する。例えば、プラスティック基板１１上にレジストマスクなどの剥離層（図示せず）を堆積し、実施形態について説明した工程と同様の工程により、剥離層上にゲート電極材料を堆積した後、剥離層とともにリフトオフを行えばよい。次に、図１０（ｂ）に示すようにインプリントリソグラフィー法を用いてゲート電極１２上に溝２０を形成する。
また、図１１（ａ）に示すようにゲート電極１２を形成した後、図１１（ｂ）に示すようにゲート電極１２上をレーザー光２２でスキャンすることにより、ゲート電極１２上に溝２０を形成してもよい。レーザー光２２として、例えばフェムト秒赤外レーザーを用いると、基板温度を上昇させることなく加工することができる。ゲート電極１２上にレジスト層を形成した後、ホログラフィック露光及びエッチングを行うことにより、溝２０を形成することもできる。
なお、溝２０の側壁は、ゲート電極１２の一部から構成されていることが好ましいが、ゲート電極１２の表面にスリット状絶縁層を形成し、そのスリットを溝２０として利用してもよい。この場合、溝２０の側壁は絶縁体であるが、コア・シェルナノワイヤ１３を所定位置で保持する効果は充分に発揮することができる。溝２０の深さは、コア・シェルナノワイヤ１３の直径に応じて適切に設定される。例えば、溝２０の深さは、コア・シェルナノワイヤ１３の直径の１／１０以上５倍以下の範囲から設定され得る。
本実施形態によれば、溝２０にコア・シェルナノワイヤ１３を配置させるため、溝２０の方向にコア・シェルナノワイヤ１３を配向させることが容易になる。また、溝２０の形状及び大きさを調整することにより、ゲート電極１２を横切るコア・シェルナノワイヤ１３の本数をある程度制御することも可能となる。このため、ナノワイヤトランジスタの特性バラツキを抑制することができる。
なお、実施形態１におけるコア・シェルナノワイヤの半導体コア部分は、Ｓｉ、ＳｉＧｅなどの、Ｓｉを含有するＩＶ族半導体から形成されているが、本実施形態におけるコア・シェルナノワイヤ１３の半導体部分は、Ｓｉを含有する半導体結晶から形成されている必要はない。例えば、ＧａＡｓ、ＩｎＰ、ＩｎＡｓなどのＩＩＩ−Ｖ族半導体、またはＺｎＳ、ＺｎＳｅ、ＣＤＳなどのＩＩ−ＶＩ族半導体から形成されていてもよい。また、絶縁性シェル部分も、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、ハフニウム酸化膜などの絶縁物から形成され得る
（実施形態３）
次に、図１２（ａ）及び（ｂ）を参照しながら、本発明によるナノワイヤトランジスタの第３の実施形態を説明する。図１２（ａ）は、本実施形態のナノワイヤトランジスタの構成を模式的に示す上面図であり、図１２（ｂ）は、そのＥ−Ｅ’線断面図である。
次に、図１２（ａ）及び（ｂ）を参照しながら、本発明によるナノワイヤトランジスタの第３の実施形態を説明する。図１２（ａ）は、本実施形態のナノワイヤトランジスタの構成を模式的に示す上面図であり、図１２（ｂ）は、そのＥ−Ｅ’線断面図である。
図１２に示すように、本実施形態のナノワイヤトランジスタが実施形態１のナノワイヤトランジスタと大きく異なる点は、下部に位置するソース・ドレイン電極に溝が形成され、溝内にはコア・シェルナノワイヤが配置されている点にある。
本実施形態では、埋め込みソース電極２３及び埋め込みドレイン電極２４が基板１１に設けられており、これらの電極２３、２４の表面に複数の溝２０が形成されている。溝２０にはコア・シェルナノワイヤ１３が配置されている。実施形態２について説明したように、１つの溝２０に複数本のコア・シェルナノワイヤ１３が配置されてもよい。また、溝２０の断面形状も、四角形に限らず、Ｖ字型やＵ字型であってもよい。
本実施形態では、ソース電極が、埋め込みソース電極２３と上層ソース電極１４によって構成され、また、ドレイン電極が、埋め込みドレイン電極２４と上層ドレイン電極１５とによって構成されている。しかしながら、重要な点は、コア・シェルナノワイヤの下方に位置する電極２３，２４に溝が形成されていることであり、これらが基盤１１中に埋め込まれている必要はない。なお、溝２０は電極２３、２４だけではなく、ゲート電極１２にも形成されていてよい。
複数本のコア・シェルナノワイヤ１３からチャネルが形成されるナノワイヤトランジスタは、各々が１本のコア・シェルナノワイヤからチャネルが形成された複数のトランジスタを並列に接続した構成と回路的には等価である。このため、個々のコア・シェルナノワイヤ１３の形状や材料特性により、キンクが発生する場合がある。本実施形態では、ソース電極及びドレイン電極に形成した溝２０に長さの揃ったコア・シェルナノワイヤ１３を配置しているため、ナノワイヤトランジスタ特性のキンクを低減することができる。
次に、本実施形態の製造方法を説明する。この製造方法は、基本的には前述の実施形態について説明した方法と同様である。以下、図１３を参照しながら、溝２０を形成する方法の一例を説明する。
まず、図１３（ａ）に示すように、ゲート電極１２、埋め込みソース電極２３及び埋め込みドレイン電極２４を基板１１に形成する。これらの電極１２、２３、２４は、基板１１の表面より突出するように形成する。
次に、インプリントリソグラフィー法を用いて、図１３（ｂ）に示すように電極２３、２４に溝２０を形成する。また、電極１２は基板１１の表面とほぼ同じ高さにする。次に、図１３（ｃ）に示すように、ソース電極２３及びドレイン電極２４の溝２０にコア・シェルナノワイヤ１３を配置する。
本実施形態の製造方法によれば、溝２０にコア・シェルナノワイヤ１３を配置させるため、溝２０の方向にコア・シェルナノワイヤ１３を配向することが容易である。また、溝２０の形状により、ナノワイヤ１３の配置本数をある程度制御することも可能となる。ソース電極２３及びドレイン電極２４に溝２０を形成するため、長さの揃ったコア・シェルナノワイヤ１３を配置することができる。このため、ナノワイヤトランジスタの製造バラツキを抑制することができる。
（実施形態４）
図１４及び図１５を参照しながら、本発明によるナノワイヤトランジスタを備えるディスプレイの実施形態を説明する。本実施形態のディプレイは、有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いたディスプレイである。
図１４及び図１５を参照しながら、本発明によるナノワイヤトランジスタを備えるディスプレイの実施形態を説明する。本実施形態のディプレイは、有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いたディスプレイである。
図１４は、ディスプレイの構成を模式的に示す平面図であり、図１５は、画素近傍の回路図である。図１４に示されるディスプレイは、フレキシブル基板４０と、フレキシブル基板４上にマトリックス状に配列された複数の画素４５と、各画素を駆動するためのＸドライバ４１及びＹドライバ４２と、これらのドライバ４１、４２を画素４５に電気的に接続するＸ走査電極４３及びＹ走査電極４４とを備えている。
各画素４５には、有機ＥＬ素子が配置されている。有機ＥＬ素子は、その近傍に配置されたナノワイヤトランジスタを含む回路で制御される。このナノワイヤトランジスタは、前述の実施形態のいずれの構成を有していてもよい。フレキシブル基板４０上には、ナノワイヤトランジスタを制御するためのＸ走査電極４３、Ｙ走査電極４４、Ｘドライバ４１、及びＹドライバ４２が形成されている。
図１５を参照する。画素４５は、スイッチ用トランジスタ５０とドライバ用トランジスタ５１とによって制御される。Ｙドライバ４２からＹ走査電極４４を介してスイッチ用トランジスタ５０のソース電極に電圧が印加される。スイッチ用トランジスタ５０のドレイン電極とドライバ用トランジスタ５１のゲート電極とは電気的に接続されている。ドライバ用トランジスタ５１のドレイン電極は、画素の下部に配置された画素電極（図示せず）に電気的に接続されている。また、ドライバ用トランジスタ５１のソース電極には、画素を発光させるための電圧が印加される。
一方、スイッチ用トランジスタ５０のゲート電極には、Ｘドライバ４１からＸ走査電極４３を介して画像信号電圧が印加される。画像信号の電圧が印加されたスイッチ用トランジスタ５０から、ドライバ用トランジスタ５１のゲート電極に電圧が加えられる。これによって、ドライバ用トランジスタ５１から画素電極に電圧が加えられる。図示はしていないが、画素上には透明電極が配置されている。画素電極と透明電極との間に電圧が加わることによって、画素部分が発光する。
以下、図１６に示す構成を有する実施例について、トランジスタ特性を説明する。
図１６に示すナノワイヤトランジスタは、図４（ａ）及び図４（ｂ）を参照しながら説明した実施形態のナノワイヤナトランジスタに比較すると、ブラスティック基板１１の表面にＳｉＮからなるゲート絶縁膜（厚さ：２００ｎｍ）４が形成されている点で異なっている。他の点では、図１６の構成は、図４（ｂ）に示す構成と同様である。
本実施例におけるコア・シェルナノワイヤ１３のコア部分１３ａはシリコン、シェル部分はシリコン酸化膜から形成されている。シリコン酸化膜は、シリコンナノワイヤを熱酸化することによって形成されたものである。
ソース電極１４とドレイン電極１５との間に１０ボルトの印加を印加した状態で、ゲート電極１２に種々の大きさのゲート電圧を印加してトランジスタをＯＮ状態にした。そのときにソース電極１４とドレイン電極１５との間を流れるドレイン電流を測定した。測定結果を図１７に示す。図１７は、横軸がゲート電圧、縦軸がドレイン電流のグラフである。このグラフには、図１に示す構成を有する従来のナノワイヤトランジスタ（従来例）について測定した結果も示されている。実施例におけるシェル部分１３ｂの厚さは２０ｎｍ、ゲート絶縁膜４の厚さは実施例および従来ＴＦＴのいずれも２００ｎｍである。
図１７からわかるように、本実施例と従来ＴＦＴとを比較すると、本実施例では、トランジスタの導通時におけるドレイン電流（オン電流：Ｉon）が相対的に大きく、また、非導通時におけるドレイン電流（オフ電流：Ｉoff）が格段に小さい。オフ電流（Ｉoff）と「リーク電流」を意味し、少ないことが好ましい。図１７から明らかなように、本実施例のトランジスタは従来例よりも格段に優れたトランジスタ特性を示している。
図１８は、ドレイン電流とオン電流（Ｉon）およびオフ電流（Ｉoff）とシェル部分１３ｂの厚さとの関係を示すグラフである。グラフ左側の縦軸はゲート電圧が−３０ボルトのときのオン電流（Ｉon）であり、グラフ右側の縦軸はオフ電流（Ｉoff）の最終値である。シェル部分１３ｂが厚くなるほど、オフ電流（Ｉoff）が少なくなる。
図１９は、トランジスタのヒステリシス特性を示すグラフである。図１７に示す例では、ゲート電圧を０ボルトから−３０ボルトに低下させる場合と、ゲート電圧を０ボルトが−３０ボルトから０ボルトに上昇させる場合との間でゲート−ドレイン特性が異なっている。すなわち、ドレイン電流が１．０×１０-8Ａとなるときのゲート電圧の大きさがゲート電圧の増減方向によって異なっている。本明細書では、このようなゲート電圧の差異を「ヒステリシス」と称することとする。図１９は、このヒステリシスとシェル部分１３ｂの厚さとの関係を示すグラフである。図１９からわかるように、シェル部分１３ｂの厚さが１５ｎｍよりも小さくなると、ヒステリシスが大きくなる。
以上の結果から、シェル部分１３ｂの厚さは１５ｎｍ以上に設定することが好ましく、２０ｎｍ以上にすることが更に好ましい。
なお、形成すべきシェル部分１３ｂの厚さは、熱酸化を行なう前におけるナノワイヤ素材の直径に依存する。シェル部分１３ｂの厚さは、ナノワイヤ素材の直径の１５〜７５％の範囲に設定することが好ましい。この場合、熱酸化後におけるコア部分１３aの直径は、例えばシェル部分１３ｂの厚さの０．３〜６倍の範囲内になる。
本発明のナノワイヤトランジスタは、フレキシブル基板を用いた電子デバイスやディスプレイ等に好適に用いられる。
１ 基板
２ ゲート電極
３ ナノワイヤ
４ ゲート絶縁膜
５ ソース電極
６ ドレイン電極
１１ プラスティック基板
１２ ゲート電極
１３ コア・シェルナノワイヤ
１３ａ 半導体コア部分
１３ｂ 絶縁性シェル部分
１４ ソース電極
１５ ドレイン電極
１６ レジスト
１７ ゲート金属
２０ 溝
２１ モールド
２２ レーザー光
２３ 埋め込みソース電極
２４ 埋め込みドレイン電極
４０ フレキシブル基板
４１ Ｘドライバ
４２ Ｙドライバ
４３ Ｘ走査電極
４４ Ｙ走査電極
４５ 画素
５０ スイッチ用トランジスタ
５１ ドライバ用トランジスタ
２ ゲート電極
３ ナノワイヤ
４ ゲート絶縁膜
５ ソース電極
６ ドレイン電極
１１ プラスティック基板
１２ ゲート電極
１３ コア・シェルナノワイヤ
１３ａ 半導体コア部分
１３ｂ 絶縁性シェル部分
１４ ソース電極
１５ ドレイン電極
１６ レジスト
１７ ゲート金属
２０ 溝
２１ モールド
２２ レーザー光
２３ 埋め込みソース電極
２４ 埋め込みドレイン電極
４０ フレキシブル基板
４１ Ｘドライバ
４２ Ｙドライバ
４３ Ｘ走査電極
４４ Ｙ走査電極
４５ 画素
５０ スイッチ用トランジスタ
５１ ドライバ用トランジスタ
Claims (17)
- チャネル領域として機能するコア部分と、前記コア部分の表面を被覆する絶縁性シェル部分とを有する少なくとも１本のナノワイヤと、
前記ナノワイヤに接続されたソース電極及びドレイン電極と、
前記ナノワイヤにおけるコア部分の少なくとも一部における導電性を制御するゲート電極と、
を備えたナノワイヤトランジスタであって、
前記コア部分はＳｉを含有する半導体単結晶から形成され、その長軸方向を横切る断面の輪郭は曲線であり、
前記絶縁性シェル部分は、Ｓｉを含有する絶縁物から形成され、ゲート絶縁膜の少なくとも一部として機能するナノワイヤトランジスタ。 - 前記コア部分の前記断面の輪郭は近似的に円または楕円である請求項１に記載のナノワイヤトランジスタ。
- 前記コア部分の直径は２０ｎｍ以上、前記絶縁性シェル部分の厚さは１５ｎｍ以上である請求項２に記載のナノワイヤトランジスタ。
- 前記絶縁性シェル部分は、Ｓｉの酸化物またはＳｉの窒化物から形成されている請求項３に記載のナノワイヤトランジスタ。
- 前記絶縁性シェル部分は前記ゲート電極に接触している請求項１に記載のナノワイヤトランジスタ。
- 前記ゲート絶縁膜の他の一部として機能する絶縁層が前記絶縁性シェル部分と前記ゲート電極との間に設けられている請求項１に記載のナノワイヤトランジスタ。
- 前記絶縁性シェル部分は、前記ソース電極またはドレイン電極と前記コア部分とが接触する領域からは除去されている請求項１に記載のナノワイヤトランジスタ。
- 前記ナノワイヤを支持する絶縁性基板を備える請求項１に記載のナノワイヤトランジスタ。
- 前記ゲート電極上に前記ソース電極から前記ドレイン電極に向かう方向に対して平行に複数個の溝が形成されており、前記溝に前記ナノワイヤが配置されている請求項５に記載のナノワイヤトランジスタ。
- 前記ソース電極及びドレイン電極上に前記ゲート電極に垂直な方向に複数個の溝が形成されており、この溝に前記ナノワイヤが配置されている請求項５に記載のナノワイヤトランジスタ。
- 前記溝の長手方向を横切る断面の形状は、Ｖ字型、Ｕ字型または矩型である請求項９または１０に記載のナノワイヤトランジスタ。
- 前記基板が高分子材料、高分子材料及び無機材料の複合体から形成されている請求項８に記載のナノワイヤトランジスタ。
- 請求項１に記載のナノワイヤトランジスタを備える電子回路。
- 請求項１３に記載の電子回路を備える表示パネル。
- 請求項１４に記載の表示パネルを備える表示装置。
- チャネル領域として機能するコア部分と、前記コア部分の表面を被覆する絶縁性シェル部分とを有する少なくとも１本のナノワイヤを用意する工程と、
前記ナノワイヤに接続されるソース電極及びドレイン電極、及び前記ナノワイヤにおけるコア部分の少なくとも一部における導電性を制御するゲート電極を形成する工程と、
を備えるナノワイヤトランジスタの製造方法であって、
前記ナノワイヤを用意する工程と、
Ｓｉを含有する半導体単結晶から形成され、その長軸方向を横切る断面が多角形のナノワイヤ素材を形成する結晶成長工程と、
前記ナノワイヤ素材の表面を熱酸化することにより、前記表面に前記絶縁性シェル部分を形成する熱酸化工程と、
を含み、
前記熱酸化工程は、前記コア部分の長軸方向を横切る断面の輪郭が曲線になるように前記ナノワイヤ素材の表面を熱酸化する、ナノワイヤトランジスタの製造方法。 - 前記ナノワイヤ素材の直径は３５ｎｍ以上であり、
前記熱酸化工程では、前記絶縁性シェル部分の厚さが１５ｎｍ以上になるまで熱酸化を行う、請求項１６に記載のナノワイヤトランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007072887A JP4970997B2 (ja) | 2006-03-30 | 2007-03-20 | ナノワイヤトランジスタの製造方法 |
| US13/399,521 US8368049B2 (en) | 2006-03-30 | 2012-02-17 | Nanowire transistor and method for fabricating the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006093760 | 2006-03-30 | ||
| JP2006093760 | 2006-03-30 | ||
| JP2007072887A JP4970997B2 (ja) | 2006-03-30 | 2007-03-20 | ナノワイヤトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007294908A true JP2007294908A (ja) | 2007-11-08 |
| JP4970997B2 JP4970997B2 (ja) | 2012-07-11 |
Family
ID=38765161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007072887A Expired - Fee Related JP4970997B2 (ja) | 2006-03-30 | 2007-03-20 | ナノワイヤトランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8368049B2 (ja) |
| JP (1) | JP4970997B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008072479A1 (ja) * | 2006-12-13 | 2008-06-19 | Panasonic Corporation | ナノワイヤ及びナノワイヤを備える装置並びにそれらの製造方法 |
| JP2012244088A (ja) * | 2011-05-24 | 2012-12-10 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタおよびその製造方法 |
| KR101267222B1 (ko) | 2008-06-19 | 2013-05-23 | 경기대학교 산학협력단 | 나노와이어 트랜지스터와 이의 제조방법 |
| JP2013179274A (ja) * | 2012-02-09 | 2013-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタおよびその製造方法 |
| US8790998B2 (en) | 2008-12-16 | 2014-07-29 | Samsung Electronics Co., Ltd. | Method of forming core-shell type structure and method of manufacturing transistor using the same |
| KR101424816B1 (ko) * | 2008-02-18 | 2014-07-31 | 삼성전자주식회사 | 나노와이어를 포함하는 박막 트랜지스터 및 그의 제조방법 |
| JP2015088647A (ja) * | 2013-10-31 | 2015-05-07 | 日本電信電話株式会社 | 電界効果トランジスタの製造方法 |
| KR101838913B1 (ko) * | 2015-12-30 | 2018-03-15 | 한국과학기술원 | 복수의 나노와이어를 가진 터널링 전계효과 트랜지스터 및 그의 제조 방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2891281B1 (fr) * | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| US9412442B2 (en) * | 2012-04-27 | 2016-08-09 | The Board Of Trustees Of The University Of Illinois | Methods for forming a nanowire and apparatus thereof |
| WO2014093681A2 (en) * | 2012-12-13 | 2014-06-19 | Qiliang Li | High performance topological insulator transistors |
| US9435896B2 (en) * | 2013-07-31 | 2016-09-06 | Globalfoundries Inc. | Radiation detector based on charged self-assembled monolayers on nanowire devices |
| US9129825B2 (en) | 2013-11-01 | 2015-09-08 | International Business Machines Corporation | Field effect transistor including a regrown contoured channel |
| EP2887399B1 (en) * | 2013-12-20 | 2017-08-30 | Imec | A method for manufacturing a transistor device and associated device |
| US10553718B2 (en) * | 2014-03-14 | 2020-02-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices with core-shell structures |
| CN104124272B (zh) * | 2014-07-14 | 2017-09-26 | 华南师范大学 | 集成非极性GaN纳米线高电子迁移率晶体管及其制备方法 |
| CN105118860B (zh) * | 2015-08-18 | 2018-05-08 | 华南师范大学 | 一种集成有序GaN基纳米线阵列HEMT及其制备方法 |
| WO2017070030A1 (en) * | 2015-10-21 | 2017-04-27 | Massachusetts Institute Of Technology | Nanowire fet imaging system and related techniques |
| CN108336128B (zh) * | 2017-01-20 | 2020-12-04 | 清华大学 | 薄膜晶体管 |
| TWM564598U (zh) * | 2018-01-29 | 2018-08-01 | 永虹先進材料股份有限公司 | Oxidized fiber structure |
| US11768262B2 (en) | 2019-03-14 | 2023-09-26 | Massachusetts Institute Of Technology | Interface responsive to two or more sensor modalities |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290155A (ja) * | 1986-06-09 | 1987-12-17 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2002075907A (ja) * | 2000-08-30 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| WO2004111319A2 (en) * | 2002-12-09 | 2004-12-23 | The Regents Of The University Of California | Sacrificial template method of fabricating a nanotube |
| JP2006501690A (ja) * | 2002-09-30 | 2006-01-12 | ナノシス・インコーポレイテッド | ナノ−イネーブルな、ナノワイヤおよびナノワイヤ混成物が組み込まれた大面積マクロエレクトロニクス基板のアプリケーション |
| JP2006080519A (ja) * | 2004-09-07 | 2006-03-23 | Samsung Electronics Co Ltd | ワイヤチャンネルを有する電界効果トランジスタ及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2417992C (en) | 2000-08-22 | 2010-10-19 | President And Fellows Of Harvard College | Doped elongated semiconductors, growing such semiconductors, devices including such semiconductors and fabricating such devices |
| US7102605B2 (en) | 2002-09-30 | 2006-09-05 | Nanosys, Inc. | Integrated displays using nanowire transistors |
| US7067867B2 (en) | 2002-09-30 | 2006-06-27 | Nanosys, Inc. | Large-area nonenabled macroelectronic substrates and uses therefor |
| US7135728B2 (en) | 2002-09-30 | 2006-11-14 | Nanosys, Inc. | Large-area nanoenabled macroelectronic substrates and uses therefor |
| US20050253137A1 (en) | 2003-11-20 | 2005-11-17 | President And Fellows Of Harvard College | Nanoscale arrays, robust nanostructures, and related devices |
| JP2008506254A (ja) | 2004-07-07 | 2008-02-28 | ナノシス・インコーポレイテッド | ナノワイヤーの集積及び組み込みのためのシステムおよび方法 |
| KR100585157B1 (ko) | 2004-09-07 | 2006-05-30 | 삼성전자주식회사 | 다수의 와이어 브릿지 채널을 구비한 모스 트랜지스터 및그 제조방법 |
| KR101137865B1 (ko) | 2005-06-21 | 2012-04-20 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판 |
-
2007
- 2007-03-20 JP JP2007072887A patent/JP4970997B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-17 US US13/399,521 patent/US8368049B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290155A (ja) * | 1986-06-09 | 1987-12-17 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2002075907A (ja) * | 2000-08-30 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2006501690A (ja) * | 2002-09-30 | 2006-01-12 | ナノシス・インコーポレイテッド | ナノ−イネーブルな、ナノワイヤおよびナノワイヤ混成物が組み込まれた大面積マクロエレクトロニクス基板のアプリケーション |
| WO2004111319A2 (en) * | 2002-12-09 | 2004-12-23 | The Regents Of The University Of California | Sacrificial template method of fabricating a nanotube |
| JP2006080519A (ja) * | 2004-09-07 | 2006-03-23 | Samsung Electronics Co Ltd | ワイヤチャンネルを有する電界効果トランジスタ及びその製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008072479A1 (ja) * | 2006-12-13 | 2008-06-19 | Panasonic Corporation | ナノワイヤ及びナノワイヤを備える装置並びにそれらの製造方法 |
| US8198622B2 (en) | 2006-12-13 | 2012-06-12 | Panasonic Corporation | Nanowire, device comprising nanowire, and their production methods |
| KR101424816B1 (ko) * | 2008-02-18 | 2014-07-31 | 삼성전자주식회사 | 나노와이어를 포함하는 박막 트랜지스터 및 그의 제조방법 |
| KR101267222B1 (ko) | 2008-06-19 | 2013-05-23 | 경기대학교 산학협력단 | 나노와이어 트랜지스터와 이의 제조방법 |
| US8790998B2 (en) | 2008-12-16 | 2014-07-29 | Samsung Electronics Co., Ltd. | Method of forming core-shell type structure and method of manufacturing transistor using the same |
| JP2012244088A (ja) * | 2011-05-24 | 2012-12-10 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタおよびその製造方法 |
| JP2013179274A (ja) * | 2012-02-09 | 2013-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタおよびその製造方法 |
| JP2015088647A (ja) * | 2013-10-31 | 2015-05-07 | 日本電信電話株式会社 | 電界効果トランジスタの製造方法 |
| KR101838913B1 (ko) * | 2015-12-30 | 2018-03-15 | 한국과학기술원 | 복수의 나노와이어를 가진 터널링 전계효과 트랜지스터 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4970997B2 (ja) | 2012-07-11 |
| US8368049B2 (en) | 2013-02-05 |
| US20120156833A1 (en) | 2012-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4970997B2 (ja) | ナノワイヤトランジスタの製造方法 | |
| US7586130B2 (en) | Vertical field effect transistor using linear structure as a channel region and method for fabricating the same | |
| US6815294B2 (en) | Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof | |
| TWI338360B (en) | Nonometer-scale memory device utilizing self-aligned rectifying elements and method of making | |
| KR101337267B1 (ko) | 단결정 실리콘 나노와이어를 이용한 트랜지스터 제조방법 | |
| TWI463565B (zh) | 使用共形氮化物形成自上而下堅固之矽奈米結構的方法及其結構 | |
| KR20110084178A (ko) | 측면 성장 반도체 나노와이어 제조 방법 및 상기 방법에 의해 얻어진 트랜지스터 | |
| US20230352496A1 (en) | Array substrate and display panel | |
| KR100970217B1 (ko) | 전자 디바이스를 제조하는 방법 | |
| TW550797B (en) | Single electron transistor structure with self-aligned polysilicon spacer gate and its manufacturing method | |
| JP2009164161A (ja) | 電界効果トランジスタ | |
| KR100444270B1 (ko) | 음 미분 전도도를 갖는 반도체 소자의 제조 방법 | |
| KR100517126B1 (ko) | 양자점 크기를 조절할 수 있는 단전자 트랜지스터와동일한 ｓｏｉ기판에 집적할 수 있는 단전자 트랜지스터및 이중게이트 ｍｏｓｆｅｔ과 그 각각의 제조방법 | |
| JP2008041914A (ja) | 有機薄膜トランジスタ及びその製造方法。 | |
| US20060157709A1 (en) | Thin film transistor | |
| JP3977265B2 (ja) | 量子半導体装置及びその製造方法 | |
| US10978461B2 (en) | Antifuse array and method of forming antifuse using anodic oxidation | |
| JP2008016832A (ja) | 電界効果トランジスタ、ｔｆｔ駆動回路、パネルおよびディスプレイ | |
| KR100275206B1 (ko) | 엑사이머 레이저 방사에 의한 폴리실리콘 싱글일렉트론소자의 제조방법 | |
| KR20060010704A (ko) | 동일 평면 게이트 양자점 트랜지스터 제작 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120405 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |