JP2007286589A - 電気光学装置及びこれを備えた電子機器 - Google Patents

Abstract

【課題】電気光学装置を小型化し且つ高品質な画像表示を行う。
【解決手段】電気光学装置は、基板１０上の周辺領域において、画像信号供給回路のバッファ回路１０１ｂと、データ線６ａの配列方向に沿って延在する第１の配線部分６０１ａを夫々有する電源配線６０１とを備える。更に、バッファ回路１０１ｂ（５００）よりも上層側であって第１の配線部分６０１ａと異なる層に配置されると共にバッファ回路１０１ｂ（５００）に対して基板１０上で平面的に見て少なくとも部分的に重畳するように配線された第２の配線部分６０３ａを有し、且つ電源配線６０１に電気的に接続された電源用冗長配線を備える。
【選択図】図７

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。

この種の電気光学装置としては、基板上の画素領域において、互いに交差して配置された複数のデータ線及び複数の走査線と、データ線及び走査線の交差に対応してこれらの配線に電気的に接続された画素部が形成される。また、基板上の画素領域の周辺に位置する周辺領域には、各走査線を駆動するための走査線駆動回路及び各データ線に画像信号を供給するための画像信号供給回路が設けられる。

そして、電気光学装置の駆動時、走査線駆動回路より走査信号が供給されることにより、各走査線が選択されると共に、選択された走査線に対応する画素部に夫々、各データ線を介して画像信号が供給される。このような電気光学装置では、走査線駆動回路に対して画像信号供給回路のほうが高周波数の信号によって駆動される。

より具体的には、画像信号供給回路において、比較的高周波数のクロック信号及びその反転信号である反転クロック信号に基づくタイミングでシフトレジスタより転送信号が順次生成されると共に、バッファ回路において転送信号に基づいてバッファ信号が順次生成され、バッファ信号に基づくタイミングで画像信号が複数のデータ線に供給される。

また、画像信号供給回路は、高電位電源と、この高電位電源より低電位の低電位電源を一対とする複数系統の電源により駆動される。この複数系統の電源は、例えば外部回路より複数の電源配線を介して供給される。

特開２００４−１２６５５１号公報

ここで、上述したような電気光学装置を小型化する場合、周辺領域における走査線駆動回路及び画像信号供給回路等の配置面積の縮小を要し、これに伴って複数の電源配線も夫々細線化されることがある。このように各電源配線が細線化されると、その配線容量も少なくなることから電源配線の電位が変動し易くなる、即ち不安定となるおそれがある。例えば、画像信号供給回路に対するクロック信号等の供給経路となる信号線が、電源配線と近接して配置されると、比較的高周波数のクロック信号による干渉を受けて電源配線の電位が変動し易くなるなどの不具合が生じる。

これに伴って、画像信号供給回路において特にバッファ回路の各段で、電源電位が不安定となると、バッファ信号の波形に乱れが生じ、このような乱れが、各データ線に対応する画素部における画像表示に影響することで、表示画面上にデータ線の延在方向に沿う帯状の表示ムラとなって視認され、画像表示の品質が劣化するという問題点が生じる。

本発明は、例えば上述した問題点に鑑みなされたものであり、高品質な画像表示を行うと共に小型化することが可能な電気光学装置及び該電気光学装置を備えた電子機器を提供することを課題とする。

本発明の電気光学装置は上記課題を解決するために、基板上に、複数の画素部と、前記複数の画素部が設けられた画素領域に相交差するように配線された複数の走査線及び複数のデータ線と、前記画素領域の周辺に位置する周辺領域において、前記複数のデータ線の配列方向に沿って配置されると共にサンプリング信号を出力するバッファ回路を含み、前記バッファ回路から出力されたサンプリング信号に応じて画像信号を前記複数のデータ線に供給する画像信号供給回路と、前記配列方向に沿って延在する第１の配線部分を有し、電源電位を前記バッファ回路に供給する電源線と、前記バッファ回路よりも上層側であって前記第１の配線部分と異なる層に配置されると共に前記バッファ回路に対して前記基板上で平面的に見て少なくとも部分的に重畳するように配線された第２の配線部分を有し、且つ前記電源線に電気的に接続された電源用冗長配線とを備える。

本発明の電気光学装置によれば、その動作時には、各走査線が走査線駆動回路より供給される走査信号に基づいて選択されると共に、選択された走査線に対応する画素部には、画像信号供給回路より各データ線を介して画像信号が供給される。画像信号供給回路において、画像信号のデータ線に対する供給タイミングは、バッファ回路から順次生成されるバッファ信号に基づいて規定される。

また、画像信号供給回路には、例えば複数の電源線を介して複数系統の電源が供給され、高電位電源と低電位電源を一対とする２以上の系統の電源により、例えば複数のインバータが電気的に接続されて構成されるバッファ回路が駆動される。より具体的には、電源線はデータ線の配列方向に沿って延在する第１の配線部分を有しており、バッファ回路の各段は、第１の配線部分を介して電源が供給されることにより駆動され、転送信号をバッファリングしてバッファ信号を生成する。尚、本発明に係る「複数のデータ線の配列方向」とは、複数のデータ線が画素領域の一辺に沿って配列された方向、或いは、データ線の延びる方向に交わる方向を意味し、走査線の延びる方向である「Ｘ方向」と言い換えることもできる。

本発明の電気光学装置では、基板上の周辺領域には、電源線に電気的に接続された電源用冗長配線が形成される。より具体的には、電源用冗長配線は、バッファ回路よりも上層側であって第１の配線部分と異なる層に配置されると共にバッファ回路に対して基板上で平面的に見て少なくとも部分的に重畳するように配線される。

よって、本発明の電気光学装置では、電源線に対して電源用冗長配線を設け、第１の配線部分に対して第２の配線部分を基板上に並走させて形成することにより、実質的に、バッファ回路に対する電源の供給経路における配線容量を増加させることが可能となる。従って、電源線に加えて電源用冗長配線の細線化を要する場合にも、細線化に伴うバッファ回路に対する電源の供給経路における配線容量が著しく減少するのを防止することができる。その結果、電源線の第１の配線部分において著しく電位が変動するのを防止する、即ち電位を安定させることが可能となり、バッファ回路の各段の電源電位を安定化させることができる。

更に、電源用冗長配線における第２の配線部分を、電源線の第１の配線部分と異なる層に配置させることにより、電源線の第１の配線部分の配線形状等に大幅な変更を加えなくても、電源線に対して電源用冗長配線を設けることが可能となる。よって、電気光学装置の製造時、電源用冗長配線を容易に形成することができる。

加えて、電源用冗長配線において、第２の配線部分は、基板上においてバッファ回路より上層側に配置され、基板上で平面的に見てバッファ回路と少なくとも部分的に重畳するように形成される。よって、基板上の周辺領域において、電源用冗長配線を設けることで、バッファ回路、電源配線及び電源用冗長配線の配置に要する配置面積が大きくなるのを防止することができる。更に、基板上で平面的に見て、バッファ回路に対して重畳的に第２の配線部分を配置することにより、第２の配線部分より上層側に形成される配線等から、バッファ回路を電磁的にシールドすることが可能となる。これにより、バッファ回路の各段の動作をより安定化させることができる。

以上説明したような本発明の電気光学装置によれば、小型化に伴って、バッファ回路の各段の動作が不安定となることにより、サンプリング信号の波形が著しく乱れるのを防止することが可能となる。よって、画像信号供給回路において、サンプリング信号に応じて画像信号の供給タイミングが乱れるのを防止して、電気光学装置の表示画面上における帯状の表示ムラ等の表示不良の発生を防止することができる。従って、電気光学装置を容易に小型化すると共に、小型化しても高品質な画像表示を行うことが可能となる。

本発明の電気光学装置の一態様では、前記基板上に、前記周辺領域において、前記配列方向に沿って配列され、前記画像信号供給回路における、前記サンプリング信号が出力される複数の信号線と、該複数の信号線に夫々電気的に接続されると共に、前記配列方向に沿って配列された複数のサンプリング信号用冗長配線とを備える。

この態様によれば、バッファ回路の各段から出力されるサンプリング信号の出力経路の配線容量を、実質的に増加させることができ、この出力経路の電位を安定化させることが可能となる。その結果、サンプリング信号が出力される信号線が細線化されたとしても、サンプリング信号の出力経路における配線容量が著しく小さくなるのを防止することができるため、より確実にバッファ回路から出力されるサンプリング信号の波形の乱れを防止することが可能となる。

上述したサンプリング信号用冗長配線を備えた態様では、前記複数のサンプリング信号用冗長配線は夫々、前記第１の配線部分と異なる層に配置されると共に、前記基板上で平面的に見て前記第１の配線部分に対して少なくとも部分的に重畳するように配線されるように構成してもよい。

この場合には、電源線の第１の配線部分に加えて複数のサンプリング信号用冗長配線の配置に要する基板上の配置面積が大きくなるのを防止できる。更に、電源線の第１の配線部分の配線形状等に大幅な変更を加えなくても、複数のサンプリング信号用冗長配線を設けることができる。

上述したサンプリング信号用冗長配線を備える態様では、前記第２の配線部分は、前記複数のサンプリング信号用冗長配線と同一層に配置されると共に、前記配列方向に沿って配線されるように構成してもよい。

この場合には、サンプリング信号用冗長配線と同一層に配置されると共に、各サンプリング信号用冗長配線の配置に対して空いた領域に、電源用冗長配線の第２の配線部分が、電源線の第１の配線部分に並走して形成される。よって、各サンプリング信号用冗長配線及び電源用冗長配線の第２の配線部分について、一方に加えて他方を設ける場合に、パターン形状や配置などに大幅な設計変更を伴わずに、基板上の同一層に夫々形成することが可能となる。

上述した第２の配線部分とサンプリング信号用冗長配線とが同一層に配置される態様では、前記電源用冗長配線は、前記第２の配線部分から、前記バッファ回路の各段に対応して前記配列方向と交わる方向に沿って延在すると共に前記第１の配線部分と重畳的に形成された複数のコンタクト部分を有するように構成してもよい。

この場合には、サンプリング信号用冗長配線と同一層に且つ各サンプリング信号用冗長配線の配置を回避して、電源用冗長配線において第２の配線部分を形成する場合も、第２の配線部分と連続的にコンタクト部分を形成することにより、第１の配線部分と基板上で平面的に見て重畳する領域に対して、実質的に第２の配線部分の配置面積を拡張することが可能となる。よって、電源用冗長配線の第２の配線部分の配線容量をより大きく確保することができる。

上述した複数のコンタクト部分を有する態様では、前記複数のコンタクト部分の各々は、前記基板上で平面的に見て、前記複数のサンプリング信号用冗長配線のうち互いに隣接する２本のサンプリング信号用冗長配線間に形成されると共に、該２本のサンプリング信号用冗長配線の各々に近づくように、前記配列方向に広がって形成されてもよい。

この場合には、第１の配線部分と基板上で平面的に見て重畳する領域に対して、実質的に第２の配線部分の配置面積を、より一層、拡張することが可能となる。よって、電源用冗長配線の第２の配線部分の配線容量をより大きく確保することができる。更に、サンプリング信号用冗長配線の各々の近くに安定した電源が供給されるので、サンプリング信号の電位を、より一層、安定化できる。

本発明の電気光学装置の他の態様では、前記複数の画素部の各々は、前記データ線に電気的に接続された蓄積容量を含み、前記第１の配線部分が前記データ線と同一膜により形成されると共に、前記第２の配線部分は、前記データ線と異なる層に配置され且つ前記蓄積容量に電気的に接続された容量線と同一膜により形成される。

この態様によれば、電気光学装置の製造プロセスにおいて、基板上の周辺領域における電源配線の第１の配線部分及び電源用冗長配線の第２の配線部分を、データ線や各画素部における蓄積容量と共に形成することで、工程数を簡略化することが可能となる。尚、ここでいう「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜を意味する。

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備してなる。

本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うと共に小型化することが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）を用いた表示装置等を実現することも可能である。

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。

先ず、図１及び図２を参照して、本実施形態に係る液晶装置の全体構成について、説明する。ここに図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ´線での断面図である。

図１及び図２において、液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とから構成されている。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「画素領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。

シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。

シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。

ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域では、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。また、ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置される。そして、ＴＦＴアレイ基板１０上の周辺領域において、本発明に係る「画像信号供給回路」は、データ線駆動回路１０１及びサンプリング回路７を含んで構成される。

また、走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。

また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材で電気的に接続するための上下導通端子１０６が配置されている。

図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用素子としてのＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線上に画素電極９ａが、更にその上から配向膜（図２中において図示省略）が形成されている。尚、本実施形態では、画素スイッチング素子はＴＦＴのほか、各種トランジスタ或いはＴＦＤ等により構成されてもよい。

他方、対向基板２０上の画像表示領域１０ａには、格子状又はストライプ状の遮光膜２３が形成され、この遮光膜２３上（図２中遮光膜２３より下側）に、液晶層５０を介して複数の画素電極９ａと対向する対向電極２１が形成されている。更に、同図中には図示しない配向膜が形成される。

液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。

尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。

次に、液晶装置に係る電気的な構成について、図３及び図４を参照して説明する。ここに図３は、ＴＦＴアレイ基板上の周辺領域における各種駆動回路の配置関係や電気的な接続関係等の構成を概略的に示すブロック図であり、図４は、複数の画素部における各種素子、配線等の等価回路を示す回路図である。

図３において、ＴＦＴアレイ基板１０上における画素表示領域１０ａには、マトリクス状に配置された複数の画素電極９ａと、互いに交差して配列された複数の走査線１１ａ及びデータ線６ａとが形成され、走査線１１ａ及びデータ線６ａの交差に対応して画素に対応する画素部が構築されている。

また、ＴＦＴアレイ基板１０上における周辺領域には、本発明に係る「画像信号供給回路」を構成するデータ線駆動回路１０１及びサンプリング回路７、並びに走査線駆動回路１０４が設けられている。

走査線駆動回路１０４には、例えば外部回路（図示省略）より外部回路接続端子１０２を介して、Ｙクロック信号ＣＬＹ、反転Ｙクロック信号ＣＬＹｉｎｖ、ＹスタートパルスＤＹ、並びにＹ側高電位電源ＶＤＤＹ及びＹ側低電位電源ＶＳＳＹが供給される。走査線駆動回路１０４は、ＹスタートパルスＤＹが入力されると、Ｙクロック信号ＣＬＹ及び反転Ｙクロック信号ＣＬＹｉｎｖに基づくタイミングで走査信号を順次生成して出力する。

本実施形態では、データ線駆動回路１０１には、シフトレジスタ１０１ａ及びバッファ回路１０１ｂが含まれる。

シフトレジスタ１０１ａには、例えば外部回路より外部回路接続端子１０２を介して、Ｘクロック信号ＣＬＸ、反転Ｘクロック信号ＣＬＸｉｎｖ、ＸスタートパルスＤＸ、並びにＸ側高電位電源ＶＤＤＸ及びＸ側低電位電源ＶＳＳＸが供給される。

シフトレジスタ１０１ａは、所定周期のＸ側クロック信号ＣＬＸ及び反転Ｘクロック信号ＣＬＸｉｎｖ、ＸスタートパルスＤＸに基づいて、各段から転送信号ＳＲｉ（ｉ＝１、・・・、ｎ）を順次出力するように構成されている。

バッファ回路１０１ｂは、複数のインバータが電気的に接続されて構成されており、シフトレジスタ１０１ｂから順次出力される転送信号ＳＲｉに基づいて、サンプリング回路駆動信号Ｓｉとして出力する。尚、サンプリング回路駆動信号Ｓｉは、本発明に係る「サンプリング信号」の一例である。

転送信号ＳＲｉがバッファ回路１０１ｂを経由することで、サンプリング回路駆動信号Ｓｉによる後述のサンプリング回路７の駆動能力が向上される。

ここで、Ｘ側高電位電源ＶＤＤＸ及びＸ側低電位電源ＶＳＳＸは、これに対応する電源配線６０１及び６０２を介して、データ線駆動回路１０１における、シフトレジスタ１０１ａ及びバッファ回路１０１ｂに供給される。また、例えば、電源配線６０１及び６０２は夫々、シフトレジスタ１０１ａにＸクロック信号ＣＬＸ及び反転Ｘクロック信号ＣＬＸｉｎｖを供給するための信号線に近接して互いに配置され、これらの信号線と共に外部回路接続端子１０２から、シフトレジスタ１０１ａ及びバッファ回路１０１ｂの各々の周囲を迂回して、シフトレジスタ１０１ａ及びバッファ回路１０１ｂの各々まで配線される。

画像信号ＶＩＤ１〜ＶＩＤ６は、例えば外部回路により、例えば６相にシリアル−パラレル変換、即ち相展開されており、６本の画像信号線６を介してサンプリング回路７に供給される。６本の画像信号線６は夫々、電源配線６０１及び６０２に対して、シフトレジスタ１０１ａ及びバッファ回路１０１ｂ挟んで反対側から、これらシフトレジスタ１０１ａ及びバッファ回路１０１ｂの周囲を迂回して、外部回路接続端子１０２から引き回され、サンプリング回路７における各サンプリングスイッチ７１の配列方向（即ち、図３中データ線６ａの配列方向、或いはＸ方向）に沿って配線される。このように６本の画像信号線６を配線させることにより、走査線駆動回路１０４に供給されるＹクロック信号ＣＬＹ及び反転Ｙクロック信号ＣＬＹｉｎｖよりも、高周波数であるＸクロック信号ＣＬＸ及び反転Ｘクロック信号ＣＬＸｉｎｖの供給経路となる信号線から、各画像信号線６への電磁的な信号干渉を防止することが可能となる。

サンプリング回路７は、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴ若しくは相補型のＴＦＴから構成されたサンプリングスイッチ７１からなる。各サンプリングスイッチ７１には、データ線駆動回路１０１のバッファ回路１０１ｂから出力された信号が、サンプリング回路駆動信号Ｓｉとして、信号線１１４を介して供給される。

そして、各サンプリングスイッチ７ａは、サンプリング回路駆動信号Ｓｉに応じて、６本のデータ線６ａを１群とするデータ線群毎に、画像信号ＶＩＤ１〜ＶＩＤ６を供給する。従って、本実施形態では、複数のデータ線６ａをデータ線群毎に駆動するため、駆動周波数が抑えられる。

尚、クロック信号ＣＬＸやＣＬＹ等の各種タイミング信号は、例えば図示しない外部回路に形成されたタイミングジェネレータにて生成され、ＴＦＴアレイ基板１０上の各回路に外部回路接続端子１０２を介して供給される。また、各駆動回路の駆動に必要な電源等もまた例えば外部回路から供給される。更に、上下導通端子１０６から引き出された信号線には、例えば外部回路から対向電極電位ＬＣＣが供給される。対向電極電位ＬＣＣは、上下導通端子１０６を介して対向電極２１に供給される。対向電極電位ＬＣＣは、画素電極９ａとの電位差を適正に保持して液晶保持容量を形成するための対向電極２１の基準電位となる。

図４において、液晶装置の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号ＶＩＤｋ（但し、ｋ＝１、２、３、・・・、６）が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。また、ＴＦＴ３０のゲートにゲート電極３ａが電気的に接続されており、画素電極９ａはＴＦＴ３０のドレインに電気的に接続されている。

走査線駆動回路１０４から出力される走査信号Ｇ１、・・・、Ｇｍによって、各走査線１１ａは線順次に選択される。選択された走査線１１ａに対応する画素部において、ＴＦＴ３０にゲート電極３ａを介して走査信号Ｇｊ（但し、ｊ＝１、２、３、・・・、ｍ）が供給されると、ＴＦＴ３０はオン状態となり、画素電極９ａには、ＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａより画像信号ＶＩＤｋが所定のタイミングで供給される。これにより、液晶には、画素電極９ａ及び対向電極２１の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号ＶＩＤ１〜ＶＩＤ６に応じたコントラストをもつ光が出射する。

ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。この蓄積容量７０は、走査線１１ａに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量電極３００を含んでいる。

次に、上述の動作を実現する画素部の具体的構成について、図５を参照して説明する。ここに図５は、画素部の断面部分の構成を示す断面図である。尚、図５においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述する図７及び図８の各図について同様であり、係る縮尺については各図毎でも互いに異なることもある。

図５において、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴアレイ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。

ＴＦＴアレイ基板１０の側には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。

このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、シール材５２（図１及び図２参照）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。

一方、ＴＦＴアレイ基板１０上には、画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。以下では、この積層構造について、下から順に説明する。

先ず、ＴＦＴアレイ基板１０上において、第１層には、走査線１１ａが設けられ、走査線１１ａより上層側に下地絶縁膜１２が設けられている。

下地絶縁膜１２より上層側の第２層には、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、例えばＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、ゲート電極３ａ、ゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。また、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。

ここで、下地絶縁膜１２にはコンタクトホール１２ｃｖが掘られており、このコンタクトホール１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。

ＴＦＴアレイ基板１０上において、ＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９より上層側に第１層間絶縁膜４１が形成される。第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。更に、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。加えて、第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８８２が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。

第１層間絶縁膜４１より上層側の第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。

下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。また、容量電極３００は、後述する固定電位とされた容量線４００と電気的に接続されている。尚、誘電体膜７５は、例えば下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂというように二層構造を有する。

蓄積容量７０より上層側には、第２層間絶縁膜４２が形成される。第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が開孔されているとともに、前記容量線用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。更に、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するための、上述したコンタクトホール８８２が形成されている。

第２層間絶縁膜４２より上層側の第４層に、データ線６ａが設けられている。データ線６ａは、例えば、下層より順に、アルミニウムからなる層（図５における符号４１Ａ参照）、窒化チタンからなる層（図５における符号４１ＴＮ参照）、窒化シリコン膜からなる層(図５における符号４０１参照)の三層構造を有する膜として形成されている。更に、第４層には、データ線６ａと同一膜として、容量線用中継層６ａ１及び第２中継電極６ａ２が形成されている。

データ線６ａより上層側には、第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、前記の容量線４００と容量線用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。

第３層間絶縁膜４３より上層側の第５層には、容量線４００が形成されると共に、容量線４００と同一膜として、第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８０４及び８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。ここで、容量線４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。

最後に、第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、画素電極９ａ下には、第４層間絶縁膜４４が形成されている。第４層間絶縁膜４４には、画素電極９ａ及び前記の第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。画素電極９ａとＴＦＴ３０との間は、コンタクトホール８９及び第３中継層４０２並びに上述したコンタクトホール８０４、第２中継層６ａ２、コンタクトホール８８２、中継電極７１９、コンタクトホール８８１、下部電極７１及びコンタクトホール８３を介して、電気的に接続されることとなる。

以上説明したような画素部における構成は、各画素部において共通であり、図１から図３を参照して説明した画像表示領域１０ａには、かかる画素部における構成が周期的に形成されている。

次に、本実施形態において特徴的な画像信号供給回路側の構成について、図６から図８を参照して、より詳細に説明する。

図６には、データ線駆動回路及びサンプリング回路、その他各種信号線の配置関係及びこれらの電気的な接続関係を概略的に示してある。図６において、図３を参照して説明したように、シフトレジスタ１０１ａから順次出力される転送信号ＳＲｉは、バッファ回路１０１ｂの各段のバッファ単位回路５００に入力される。

図６に示すように、バッファ回路１０１ｂにおいて、各段のバッファ単位回路５００は、Ｘ方向（即ち、データ線６ａの配列方向）に沿って配置されている。また、電源配線６０１及び６０２の各々は、Ｘ方向に沿って延在する第１の配線部分６０１ａ及び６０２ａの各々を有しており、Ｘ側低電位電源ＶＳＳＸ及びＸ側高電位電源ＶＤＤＸは、各バッファ単位回路５００に第１の配線部分６０１ａ及び６０２ａを介して供給される。これにより各バッファ単位回路５００は駆動され、入力された転送信号ＳＲｉをバッファリングしてバッファ出力信号を生成し、これをサンプリング回路駆動信号Ｓｉとして、信号線１１４に出力する。

電源配線６０１及び６０２のうち、Ｘ側低電位電源ＶＳＳＸを供給する一の電源配線６０１に対して、電源用冗長配線６０３が電気的に接続されて形成される。電源用冗長配線６０３は、対応する電源配線６０１の第１の配線部分６０１ａに沿って、ＴＦＴアレイ基板１０上に第１の配線部分６０１ａと並走して配置される第２の配線部分６０３ａを有している。電源用冗長配線６０３は、第２の配線部分６０３ａにおいて、例えばバッファ回路１０１ｂの各段毎に、第１の配線部分６０１ａと電気的に接続される。

尚、本実施形態では、図３又は図６を参照して説明したように、データ線駆動回路１０１の、シフトレジスタ１０１ａ及びバッファ回路１０１ｂが夫々共通のＸ側高電位電源ＶＤＤＸ及びＸ側低電位電源ＶＳＳＸによって駆動される構成に限定されず、夫々、異なる電源によって駆動されるようにしてもよい。この場合、夫々異なる電源配線を経て、シフトレジスタ１０１ａ及びバッファ回路１０１ｂに、夫々異なる系統の電源が供給されることとなる。このように構成すれば、高周波数であるＸクロック信号ＣＬＸ及び反転Ｘクロック信号ＣＬＸｉｎｖの電磁的な信号干渉が電源を介してバッファ回路１０１ｂの各段の動作に与える影響を小さくすることが可能となる。

更に、本発明に係る画像信号供給回路において、データ線駆動回路１０１には例えばバッファ回路１０１ｂの出力信号の電位をシフトさせるレベルシフタ回路等が更に含まれるようにしてもよいし、データ線駆動回路１０１に対して更にＸクロック信号ＣＬＸ及び反転Ｘクロック信号ＣＬＸｉｎｖの各々の位相差を補正して、相互に反転信号とする位相差補正回路等を設けるようにしてもよい。

次に、第１の配線部分及び第２の配線部分の構成について、図７及び図８を参照して、より詳細に説明する。ここに図７は、第１の配線部分及び第２の配線部分、更にはバッファ出力信号用冗長配線の構成及び配置関係を示す平面図であり、図８は、図７のＡ−Ａ’断面図である。尚、図７には、バッファ回路１０１ｂにおける互いに隣接するバッファ単位回路５００に関して、これらのバッファ単位回路５００と、第１の配線部分６０１ａ、第２の配線部分６０３ａ、更にはバッファ出力信号用冗長配線１１４ａの各々との配置関係を示してある。

本実施形態では、図８に示すように、電源配線６０１において少なくとも第１の配線部分６０１ａが、好ましくは、図５を参照して説明したデータ線６ａと同一層に配置されると共に、これと同一膜により形成される。この場合、第１の配線部分６０１ａは、ＴＦＴアレイ基板１０上の周辺領域において、第２層間絶縁膜４２上に配置されることとなる。

また、電源用冗長配線６０３において少なくとも第２の配線部分６０３ａは、第１の配線部分６０１ａと異なる層であって、好ましくは図５を参照して説明した容量線４００と同一層に且つこれと同一膜により形成される。この場合、第２の配線部分６０３ａは、ＴＦＴアレイ基板１０上の周辺領域において、第３層間絶縁膜４３上に配置されることとなる。

ここで、各バッファ単位回路５００を構成するトランジスタ等の各種電子素子は、図７又は図８においてはその詳細な構成については図示を省略してあるが、例えば図５を参照して説明した画素スイッチング用のＴＦＴ３０と同一層に配置されて形成される。尚、バッファ単位回路５００の具体的な構成については、後に図９及び図１０を参照して説明する。

図７において、電源用冗長配線６０３において少なくとも第２の配線部分６０３ａは、ＴＦＴアレイ基板１０上においてバッファ単位回路５００よりも上層側に、バッファ単位回路５００に対してＴＦＴアレイ基板１０上で平面的に見て少なくとも部分的に重畳するように形成される。よって、図８において、第２の配線部分６０３ａの下層側に位置する領域に、バッファ単位回路５００が構築されている。また、第１の配線部分６０１ａは、その下層側における各バッファ単位回路５００を構成する電子素子と、電気的に接続されている。

そして、第２の配線部分６０３ａにおいて、各バッファ単位回路５００に対応して、第２の配線部分６０３ａと連続的に且つ同一層に、コンタクト部分６０３ｂが形成されている。即ち、電源用冗長配線６０３は、Ｘ方向に沿って延びる第２の配線部分６０３ａからＹ方向に沿って延在するコンタクト部分６０３ｂをバッファ単位回路５００毎に有している。そして、このコンタクト部分６０３ｂは、第３層間絶縁膜４３を貫通して形成されたコンタクトホール６１０を介して、第１の配線部分６０１ａと電気的に接続されている。

よって、本実施形態では、このように電源配線６０１の第１の配線部分６０１ａに対して電源用冗長配線６０３の第２の配線部分６０３ａが設けられるため、実質的に、バッファ回路１０１ｂに対する電源の供給経路における配線容量を増加させることが可能となる。従って、電源配線６０１において第１の配線部分６０１ａ、更には電源用冗長配線６０３において第２の配線部分６０３ａの細線化を要する場合にも、細線化に伴うバッファ回路１０１ｂに対するＸ側低電位電源ＶＳＳＸの供給経路における配線容量が著しく減少するのを防止することができる。

例えば、図３を参照して説明したように、ＴＦＴアレイ基板１０上の周辺領域において、比較的高周波数のＸクロック信号ＣＬＸ及び反転Ｘクロック信号ＣＬＸｉｎｖを供給するための信号線と、電源配線６０１及び６０２が近接して配置される場合に、電源配線６０１及び６０２の各々を細線化すると、Ｘクロック信号ＣＬＸ及び反転Ｘクロック信号ＣＬＸｉｎｖの電磁的な干渉により、電源配線６０１の電位が不安定となり、これに伴って第１の配線部分６０１ａの電位が不安定となるおそれがある。

これに対して、本実施形態では、電源配線６０１の第１の配線部分６０１ａにおいて、配線容量を確保して電位を安定させることが可能となり、バッファ回路１０１ｂの各バッファ単位回路５００の電源電位を安定化させることができる。

更に、電源用冗長配線６０３における第２の配線部分６０３ａが、ＴＦＴアレイ基板１０上で平面的に見てバッファ単位回路５００と重畳するように電源用冗長配線６０３を形成することで、バッファ回路１０１ｂ、電源配線６０１及び電源用冗長配線６０３の配置に要する配置面積が大きくなるのを防止できる。加えて、このように構成した場合、ＴＦＴアレイ基板１０上の周辺領域において、第２の配線部分６０３ａより上層側に形成される配線等から、各バッファ単位回路５００を電磁的にシールドすることが可能となる。これにより、各バッファ単位回路５００の動作をより安定化させることができる。

また、第２の配線部分６０３ａを、第１の配線部分６０１ａと異なる層に配置させることにより、第１の配線部分６０１ａの配線形状等に大幅な変更を加えなくても、電源配線６０１に対して電源用冗長配線６０３を設けることが可能となる。よって、液晶装置の製造時に、電源用冗長配線６０３を容易に形成することができる。

加えて、図７において、バッファ回路１０１ｂの各段からサンプリング回路駆動信号Ｓｉとしてのバッファ出力信号が出力される信号線１１４は、例えば、図５を参照して説明したＴＦＴ３０のゲート電極３ａと同一層に形成される。そして、各信号線１１４より上層側には、平面的に見てこの信号線１１４と重畳し且つこれに対応するパターン形状で、本発明に係る「サンプリング信号用冗長配線」の一例としてのバッファ出力信号用冗長配線１１４ａが形成される。よって、バッファ出力信号用冗長配線１１４ａは、図７中Ｘ方向（即ち、図３中データ線６ａの配列方向と同方向）に沿って、即ち第１の配線部分６０１ａに沿って、配列されて複数形成される。

また、これら複数のバッファ出力信号用冗長配線１１４ａは夫々、好ましくは、図８に示すように、第２の配線部分６０３ａと同一層に配置されると共に、第２の配線部分６０３ａと同一膜、即ち容量線４００と同一膜により形成される。更に、各バッファ出力信号用冗長配線１１４ａは、それよりも下層側に配置された対応する信号線１１４と電気的に接続されている。

よって、各バッファ単位回路５００から出力されるサンプリング回路駆動信号Ｓｉの出力経路の配線容量を、実質的に増加させることにより、この出力経路の電源電位を安定化させることが可能となる。その結果、各信号線１１４が細線化されたとしても、サンプリング回路駆動信号Ｓｉの出力経路における配線容量が著しく小さくなるのを防止することができるため、より確実にサンプリング回路駆動信号Ｓｉの波形の乱れを防止することが可能となる。

ここで、図７又は図８において、各バッファ出力信号用冗長配線１１４ａと、第１の配線部分６０１ａとの配置関係に着目すれば、各バッファ出力信号用冗長配線１１４ａは、ＴＦＴアレイ基板１０上で平面的に見て第１の配線部分６０１ａと少なくとも部分的に重畳するように形成されている。よって、各バッファ出力信号用冗長配線１１４ａを設けることで、ＴＦＴアレイ基板１０上において、第１の配線部分６０１ａに加えてバッファ出力信号用冗長配線１１４ａの配置に要する配置面積が大きくなるのを防止することが可能となる。また、この場合において、第１の配線部分６０１ａの配線形状等に大幅な変更を加えなくても、複数のバッファ出力信号用冗長配線１１４ａを設けることができる。

また、各バッファ出力信号用冗長配線１１４ａと、第２の配線部分６０３ａとの配置関係については、第２の配線部分６０３ａは、各バッファ出力信号用冗長配線１１４ａに対して、その配列方向（図７中Ｘ方向）に沿って並置されて形成される。

そして、図７において、各バッファ出力信号用冗長配線１１４ａのパターン形状に着目すれば、信号線１１４のパターン形状に対応して、第３層間絶縁膜４３上の第１の配線部分６０１ａと重畳する領域に空いた領域が規定されており、且つ信号線１１４におけるＸ方向に沿って延在する部分に対しては、バッファ出力信号用冗長配線１１４ａはその一部が重畳するように形成されている。これにより、一の信号線１１４におけるＸ方向に沿って延在する部分上において、この一の信号線１１４に電気的に接続される２つのバッファ出力信号用冗長配線１１４ａ間は、ＴＦＴアレイ基板１０上で平面的に見て、互いに連続的に形成されるのではなく、分離されて形成されている。

そして、このような２つのバッファ出力信号用冗長配線１１４ａ間に規定される空いた領域に、コンタクト部分６０３ｂは、第１の配線部分６０１ａ上において、第２の配線部分６０３ａと連続的に形成される。

よって、本実施形態では、バッファ出力信号用冗長配線１１４ａと第２の配線部分６０３ａとを、互いにパターン形状や配置などに大幅な設計変更を伴わずに、同一層に夫々形成することが可能となる。また、この場合に、第２の配線部分６０３ａと連続的にコンタクト部分６０３ｂを形成することにより、第１の配線部分６０１ａとＴＦＴアレイ基板１０上で平面的に見て重畳する領域に対して、実質的に第２の配線部分６０３ａの配置面積を拡張することが可能となる。よって、第２の配線部分６０３ａの配線容量をより大きく確保することができる。

加えて、図７において、複数のコンタクト部分６０３ｂの各々は、ＴＦＴアレイ基板１０上で平面的に見て、互いに隣接する２本のバッファ出力信号用冗長配線１１４ａ間（言い換えれば、相隣接する２本の信号線１１４間）に形成されると共に、この２本のバッファ出力信号用冗長配線１１４ａの各々に近づくように、Ｘ方向に広がって形成されている。言い換えれば、複数のコンタクト部分６０３ｂの各々は、第１の配線部分６０１ａと重畳する領域において、相隣接する２本のバッファ出力信号用冗長配線１１４ａ間の空いた領域を埋めるように形成されている。よって、第１の配線部分６０１ａとＴＦＴアレイ基板１０上で平面的に見て重畳する領域に対して、実質的に第２の配線部分６０３ａの配置面積を、より一層、拡張することが可能となる。よって、電源用冗長配線６０３の第２の配線部分６０３ａの配線容量をより大きく確保することができる。更に、バッファ出力信号用冗長配線１１４ａの各々の近くに安定した電源が供給されるので、バッファ信号の電位を、より一層、安定化できる。

従って、以上説明したような本実施形態によれば、小型化に伴って、バッファ回路１０１ｂの各段のバッファ単位回路５００の動作が不安定となることにより、バッファ出力信号（即ち、サンプリング回路駆動信号Ｓｉ）の波形が著しく乱れるのを防止することが可能となる。よって、サンプリング回路７において、サンプリング回路駆動信号Ｓｉに応じて画像信号ＶＩＤｋの供給タイミングが乱れるのを防止して、液晶装置の表示画面上における帯状の表示ムラ等の表示不良の発生を防止することができる。従って、液晶装置を容易に小型化すると共に、小型化しても高品質な画像表示を行うことが可能となる。

また、電源用冗長配線６０３や、電源配線６０１、更にはバッファ出力信号用冗長配線１１４ａを設ける場合に、いずれかのパターン形状や配置に大幅な設計変更を要することなく、夫々容易に形成することができる。更には、液晶装置の製造時に、電源用冗長配線６０３、電源配線６０１、及びバッファ出力信号用冗長配線１１４ａの夫々について、その少なくとも一部、より具体的には、第１の配線部分６０１ａ、第２の配線部分６０３ａ、及びバッファ出力信号用冗長配線１１４ａの少なくとも一部を、データ線６ａや容量線４００と共に形成することが可能となり、製造プロセスにおける工程数を簡略化することが可能となる。

次に、本実施形態に係る液晶装置のバッファ単位回路の具体的な構成について、図９及び図１０を参照して説明する。ここに図９は、バッファ単位回路の構成を示す等価回路図であり、図１０は、バッファ単位回路及び電源配線の具体的な構成を示す平面図である。

図９及び図１０に示すように、バッファ単位回路５００は、４個のインバータ５１１〜５１４が走査線１１ａに沿った方向（即ち、データ線６ａの配列方向或いはＹ方向）に並列接続されて構成されている。これにより、バッファ単位回路５００による駆動能力が高められている。

更に、図１０に示すように、インバータ５１１〜５１４は、いずれもチャネル幅方向がＹ方向に形成されたＰチャネル型及びＮチャネル型ＴＦＴを組み合わせた相補型ＴＦＴとして構成されている。即ち、インバータ５１１〜５１４は、いずれも、電源配線６０１の第１の配線部分６０１ａから引き出された引出配線６０１ｂと電源配線６０２の第１の配線部分６０２ａから引き出された引出配線６０２ｂ間において、Ｐチャネル型ＴＦＴ及びＮチャネル型ＴＦＴが直列接続されて構成されている。

より具体的には、インバータ５１１は、Ｐチャネル型ＴＦＴ５１１ａ及びＮチャネル型ＴＦＴ５１１ｂから構成されている。

ＴＦＴ５１１ａは、画素部における半導体層１ａ（図５参照）と同一膜から形成された半導体層、画素部におけるゲート電極３ａ（図５参照）と同一膜から形成されたゲート電極５１１ａｇ、ゲート電極５１１ａｇからの電界によりチャネルが形成される半導体層におけるＰ型チャネル領域、半導体層におけるソース領域５１１ａｓ及びドレイン領域５１１ａｄを備えている。

ソース領域５１１ａｓは、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通して開孔されたコンタクトホール８ａｓを介して、データ線６ａと同一膜から形成された引出配線６０１ｂと電気的に接続されている。引出配線６０１ｂは、上述したように、電源配線６０１の第１の配線部分６０１ａから引き出されており、Ｘ側低電位電源ＶＳＳＸが供給される。

ドレイン領域５１１ａｄは、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通して開孔されたコンタクトホール８ａｄを介して、データ線６ａと同一膜から形成された出力配線５５０と電気的に接続されている。

ＴＦＴ５１１ｂは、画素部における半導体層１ａと同一膜から形成された半導体層、画素部におけるゲート電極３ａと同一膜から形成されたゲート電極５１１ｂｇ、ゲート電極５１１ｂｇからの電界によりチャネルが形成される半導体層におけるＮ型チャネル領域、半導体層におけるソース領域５１１ｂｓ及びドレイン領域５１１ｂｄを備えている。

ソース領域５１１ｂｓは、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通して開孔されたコンタクトホール８ｂｓを介してデータ線６ａと同一膜から形成された引出配線６０２ｂと電気的に接続されている。引出配線６０２ｂは、上述したように、電源配線６０２の第１の配線部分６０２ａから引き出されており、Ｘ側高電位電源ＶＤＤＸが供給される。

ドレイン領域５１１ｂｄは、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通して開孔されたコンタクトホール８ｂｄを介して、出力配線５５０と電気的に接続されている。よって、ドレイン領域５１１ｂｄは、出力配線５５０を介してドレイン領域５１１ａｄと電気的に接続されている。

出力配線５５０は、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通して開孔されたコンタクトホール８０８を介して、画素部におけるゲート電極３ａと同一膜からなる信号線１１４と電気的に接続されている。また、出力配線５５０は、第３層間絶縁膜４３に開孔されたコンタクトホール８０７を介して、画素部における容量線４００と同一膜からなるバッファ信号用冗長配線１１４ａ（図７及び図８も参照）と電気的に接続されている。

インバータ５１２、５１３及び５１４は、インバータ５１１と概ね同様に構成されている。尚、インバータ５１１を構成するＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴのゲート電極は、シフトレジスタ１０１ｂから転送信号ＳＲｉが供給される信号線４０４と夫々電気的に接続されている。

尚、図１０に示すように、本実施形態では、信号線１１４のうち、第２の配線部分６０３ａからＹ方向に沿って延在するコンタクト部分６０３ｂ（図７も参照）の両側に配線された配線部分間に、画素部におけるゲート電極３ａと同一膜（言い換えれば、信号線１１４と同一膜）から形成された複数のダミー配線９１０が設けられている。複数のダミー配線９１０は、データ線６ａが延びる方向（即ちＹ方向）に沿って延びるようにそれぞれ配線されると共に、データ線６ａの配列方向（即ちＸ方向）に沿って、データ線６ａの配列ピッチと概ね同じ配列ピッチで配列されている。よって、ダミー配線９１０によって、上述したコンタクト部分６０３ｂの両側の配線部分が形成される領域におけるＴＦＴアレイ基板１０の表面に生じ得る凹凸と、前述の配線部分が形成されない領域におけるＴＦＴアレイ基板１０の表面に生じ得る凹凸との差を小さくすることができる。言い換えれば、ダミー配線９１０によって、ＴＦＴアレイ基板１０上の表面の凹凸を殆ど或いは完全に均一に生じさせることができる。従って、ＴＦＴアレイ基板１０の表面（より正確には、ＴＦＴアレイ基板１０上に積層された画素電極９ａより下層側の層間絶縁膜の表面）に生じた凹凸に対し、ＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）等の平坦化処理を施すことによって凹凸を除去した後の、ＴＦＴアレイ基板１０の表面の平坦性を高めることができる。これにより、例えば、ＴＦＴアレイ基板１０上のシール領域５２ａにおける表面の凹凸に起因して、シール材５２によってＴＦＴアレイ基板１０と対向基板２０とを所定の間隔で保持することが困難になる事態を回避できる。

次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここでは、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。ここに図１１は、プロジェクタの構成例を示す平面図である。

図１１に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。

液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。

ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。

尚、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。

尚、図１１を参照して説明した電子機器の他にも、モバイル型パーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。

また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。

本実施形態に係る液晶装置の構成を示す平面図である。 図１のＨ−Ｈ´線での断面図である。 ＴＦＴアレイ基板上の周辺領域における各種駆動回路の配置関係や電気的な接続関係等の構成を概略的に示すブロック図である。 複数の画素部における各種素子、配線等の等価回路を示す回路図である。 画素部の断面部分の構成を示す断面図である。 データ線駆動回路及びサンプリング回路、その他各種信号線の配置関係及びこれらの電気的な接続関係を概略的に示してある。 第１の配線部分及び第２の配線部分、更にはバッファ出力信号用冗長配線の構成及び配置関係を示す平面図である。 図７のＡ−Ａ´断面図である。 バッファ単位回路の構成を示す等価回路図である。 バッファ単位回路及び電源配線の具体的な構成を示す平面図である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。

符号の説明

６ａ…データ線、７…サンプリング回路、１０…ＴＦＴアレイ基板、１０ａ…画素領域、１１ａ…走査線、１０１ａ…シフトレジスタ、１０１ｂ…バッファ回路、６０１、６０２…電源配線、６０１ａ…第１の配線部分、６０３…電源用冗長配線、６０３ａ…第２の配線部分

Claims (8)

1. 基板上に、
   複数の画素部と、
   前記複数の画素部が設けられた画素領域に相交差するように配線された複数の走査線及び複数のデータ線と、
   前記画素領域の周辺に位置する周辺領域において、前記複数のデータ線の配列方向に沿って配置されると共にサンプリング信号を出力するバッファ回路を含み、前記バッファ回路から出力されたサンプリング信号に応じて画像信号を前記複数のデータ線に供給する画像信号供給回路と、
   前記配列方向に沿って延在する第１の配線部分を有し、電源電位を前記バッファ回路に供給する電源線と、
   前記バッファ回路よりも上層側であって前記第１の配線部分と異なる層に配置されると共に前記バッファ回路に対して前記基板上で平面的に見て少なくとも部分的に重畳するように配線された第２の配線部分を有し、且つ前記電源線に電気的に接続された電源用冗長配線と
   を備えたこと特徴とする電気光学装置。
2. 前記基板上に、
   前記周辺領域において、前記配列方向に沿って配列され、前記画像信号供給回路における、前記サンプリング信号が出力される複数の信号線と、
   該複数の信号線に夫々電気的に接続されると共に、前記配列方向に沿って配列された複数のサンプリング信号用冗長配線と
   を備えたことを特徴とする請求項１に記載の電気光学装置。
3. 前記複数のサンプリング信号用冗長配線は夫々、前記第１の配線部分と異なる層に配置されると共に、前記基板上で平面的に見て前記第１の配線部分に対して少なくとも部分的に重畳するように配線されることを特徴とする請求項２に記載の電気光学装置。
4. 前記第２の配線部分は、前記複数のサンプリング信号用冗長配線と同一層に配置されると共に、前記配列方向に沿って配線されることを特徴とする請求項２又は３に記載の電気光学装置。
5. 前記電源用冗長配線は、前記第２の配線部分から、前記バッファ回路の各段に対応して前記配列方向と交わる方向に沿って延在すると共に前記第１の配線部分と重畳的に形成された複数のコンタクト部分を有することを特徴とする請求項４に記載の電気光学装置。
6. 前記複数のコンタクト部分の各々は、前記基板上で平面的に見て、前記複数のサンプリング信号用冗長配線のうち互いに隣接する２本のサンプリング信号用冗長配線間に形成されると共に、該２本のサンプリング信号用冗長配線の各々に近づくように、前記配列方向に広がって形成されることを特徴とする請求項５に記載の電気光学装置。
7. 前記複数の画素部の各々は、前記データ線に電気的に接続された蓄積容量を含み、
   前記第１の配線部分が前記データ線と同一膜により形成されると共に、前記第２の配線部分は、前記データ線と異なる層に配置され且つ前記蓄積容量に電気的に接続された容量線と同一膜により形成されること
   を特徴とする請求項１から６のいずれか一項に記載の電気光学装置。
8. 請求項１から７のいずれか一項に記載の電気光学装置を具備してなる電子機器。

Images