JP2007281951A - インピーダンス変換回路及び電子機器 - Google Patents

インピーダンス変換回路及び電子機器 Download PDF

Info

Publication number
JP2007281951A
JP2007281951A JP2006106621A JP2006106621A JP2007281951A JP 2007281951 A JP2007281951 A JP 2007281951A JP 2006106621 A JP2006106621 A JP 2006106621A JP 2006106621 A JP2006106621 A JP 2006106621A JP 2007281951 A JP2007281951 A JP 2007281951A
Authority
JP
Japan
Prior art keywords
impedance
current
mirror circuit
current mirror
excessive input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006106621A
Other languages
English (en)
Other versions
JP4764234B2 (ja
Inventor
Kazuya Matsumoto
和也 松本
Hiroshi Suzunaga
浩 鈴永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006106621A priority Critical patent/JP4764234B2/ja
Priority to US11/697,524 priority patent/US8150073B2/en
Publication of JP2007281951A publication Critical patent/JP2007281951A/ja
Application granted granted Critical
Publication of JP4764234B2 publication Critical patent/JP4764234B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005Modifications of input or output impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Circuit For Audible Band Transducer (AREA)

Abstract

【課題】雑音特性を低下させることなく、過大入力印加後の復帰時間を改善したインピーダンス変換回路及びこれを備えた電子機器を提供する。
【解決手段】過大入力検出部と、カレントミラー回路と第1電流源とを含む復帰部と、インピーダンス変換部と、を備え、入力信号が所定の振幅範囲内の場合には、前記カレントミラー回路は前記第1電流源からの電流により駆動された高インピーダンスを有しつつ前記インピーダンス変換部に接続され、前記インピーダンス変換部は正常動作状態における出力信号を出力し、前記所定の振幅範囲を超えた過大入力信号が前記過大入力検出部において検出された場合には、前記過大入力検出部からの信号により前記第1電流源から前記カレントミラー回路への電流を増加させ、前記カレントミラー回路のインピーダンスを過渡的に低下させることを特徴とするインピーダンス変換回路が提供される。
【選択図】図1

Description

本発明は、インピーダンス変換回路及び電子機器に関し、例えば音声帯域を含む低周波数信号に対するインピーダンス変換回路及び電子機器に関する。
携帯電話や補聴器などの電子機器においてコンデンサマイクロフォンが広く使用されている。
このコンデンサマイクロフォンはインピーダンス変換回路に接続される。しかし、例えば携帯電話を落とした場合のように、大きな音や機械的に大きな衝撃が加わった場合に入力信号が過大となる。インピーダンス変換回路が正常動作に戻る復帰時間を早くするには抵抗素子などを対接地間に並列に接続することが必要である。コンデンサマイクロフォンの静電容量が約5pFと小さく、かつ20Hzから20kHzの範囲の音声帯域を扱う事から接続する抵抗を数ギガオーム程度にしないと低域カットオフ周波数が音声帯域に入る。さらに抵抗素子を大きくすると雑音電圧特性を良好に出来る。
復帰時間は、抵抗値を小さくするほうが短くできるが、低域カットオフ周波数及び雑音特性に関しては抵抗値を大きくすることが好ましいので、これらはトレードオフの関係にある。
入力容量が極めて小さく、かつ、出力抵抗の低いインピーダンス変換回路を電界効果トランジスタにより実現する技術開示例がある(特許文献1)。
特開2004−23621号公報
本発明は、雑音特性を低下させることなく、過大入力印加後の復帰時間を改善したインピーダンス変換回路及びこれを備えた電子機器を提供する。
本発明の一態様によれば、過大入力検出部と、カレントミラー回路と第1電流源とを含む復帰部と、インピーダンス変換部と、を備え、入力信号が所定の振幅範囲内の場合には、前記カレントミラー回路は前記第1電流源からの電流により駆動された高インピーダンスを有しつつ前記インピーダンス変換部に接続され、前記インピーダンス変換部は正常動作状態における出力信号を出力し、前記所定の振幅範囲を超えた過大入力信号が前記過大入力検出部において検出された場合には、前記過大入力検出部からの信号により前記第1電流源から前記カレントミラー回路への電流を増加させ、前記カレントミラー回路のインピーダンスを過渡的に低下させることを特徴とするインピーダンス変換回路が提供される。
また、本発明の他の一態様によれば、MOSトランジスタとコンデンサとを少なくとも含む過大入力検出部と、第1カレントミラー回路と第1電流源とを含む復帰部と、インピーダンス変換部と、を備え、入力信号が所定の振幅範囲内の場合には、前記第1カレントミラー回路は前記第1電流源からの電流により駆動された高インピーダンスを有しつつ前記インピーダンス変換部へ接続され、前記インピーダンス変換部は正常動作状態における出力信号を出力し、前記所定の振幅範囲を超えて前記MOSトランジスタの駆動電圧と同一極性の過大入力信号が印加された場合には前記MOSトランジスタがオンとなると共に前記コンデンサがまず放電し、その後充電が開始され、充電時間中のみ前記過大入力信号検出回路からの信号により前記第1電流源から前記第1カレントミラー回路への電流が増加され、前記第1カレントミラー回路のインピーダンスを過渡的に低下させ、前記所定の振幅範囲を超えて前記MOSトランジスタの駆動電圧と逆極性の過大入力信号が印加された場合には前記第1カレントミラー回路において入力端子に接続されたMOSトランジスタのドレインとソースが逆転した状態でオンしインピーダンスを低下させることを特徴とするインピーダンス変換回路が提供される。
また、本発明のさらに他の一態様によれば、MOSトランジスタとコンデンサとを少なくとも含む過大入力検出部と、第1電流源に接続された第1カレントミラー回路と、第2カレントミラー回路とを含む復帰部と、インピーダンス変換部と、を備え、入力信号が所定の振幅範囲内の場合には、前記第1カレントミラー回路は前記第1電流源からの電流により駆動された高インピーダンスを有しつつ前記インピーダンス変換部へ接続させ、前記インピーダンス変換部は正常動作状態における出力信号を出力し、前記所定の振幅範囲を超えて前記MOSトランジスタの駆動電圧と同一極性の過大入力信号が印加された場合には前記MOSトランジスタがオンとなると共に前記コンデンサがまず放電し、その後充電が開始され、充電時間中のみ前記過大入力信号検出回路からの信号により前記電流源前記第1カレントミラー回路への電流が増加され、前記第1カレントミラー回路のインピーダンスを過渡的に低下させ、前記所定の振幅範囲を超えて前記MOSトランジスタの駆動電圧と逆極性の過大入力信号が印加された場合には前記第2カレントミラー回路において入力端子に接続されたMOSトランジスタのドレインとソースが逆転した状態でオンしインピーダンスを低下させることを特徴とするインピーダンス変換回路が提供される。
本発明によれば、雑音特性を低下させることなく、過大入力印加後の復帰時間を改善したインピーダンス変換回路及びこれを備えた電子機器が提供される。
図1は、本発明の第1具体例にかかるインピーダンス変換回路を表すブロック図である。
コンデンサマイクロフォン10は、インピーダンス変換回路30の入力端子INに接続されている。コンデンサマイクロフォン10の静電容量は、例えば5pFと小である。互いに逆方向に並列接続された一対のダイオード12及び14は、ESD対策の他、過大入力に対するクランプの働きを有する。
入力信号の振幅が所定値内である正常動作状態において、入力信号はインピーダンス変換部20へ入力される。インピーダンス変換部20からの出力は、OUT端子から取り出される。
一方、極めて大きい音や機械的衝撃による過大入力信号は、過大入力検出部16で検出され、復帰部18のインピーダンスを過渡的に低下させ、コンデンサマイクロフォン10の静電容量と、復帰部18の過渡的インピーダンスにより決定する時定数経過後、復帰部18のインピーダンスは再び大に復帰する。この結果、正常動作状態において復帰部18の有する高インピーダンスにより音声帯域の下限より低く低域カットオフ周波数を設定でき、例えば雑音電圧で表される雑音特性の低下も抑制できる。すなわち、インピーダンス変換回路30は、過大入力印加後の復帰時間が早い高入力インピーダンス低雑音増幅器と言うこともできる。ここで、インピーダンス(Ω)は、Z=R+jX(R:抵抗、X:リアクタンス)で表すことができ、その絶対値
|Z|=(R+X1/2
の大きさによりインピーダンスの大、小を比較するものとする。
図2は、本発明の第2実施例にかかるインピーダンス変換回路30を表すブロック図である。なお、図1と同様の構成要素には、同一番号を付して詳細な説明を省略する。
復帰部18は、第1カレントミラー回路28及び第1電流源22を含む。また過大入力検出部16は、検出回路17及び第2電流源24を含む。第1カレントミラー回路28、インピーダンス変換部20は例えば、MOSトランジスタにより構成される。また、ダイオード12及びダイオード14を、MOSトランジスタのダイオード接続により形成すれば共通製造プロセスを採用できて、MOS集積回路化が容易となる。
なお、入力信号の振幅が所定値内である正常動作状態においては、第1カレントミラー回路28を第1電流源22からの微小定電流により非飽和領域で動作させるので、高インピーダンスにできる。一方、過大入力検出部16において過大入力を検出した場合、第2電流源24からの信号により第1電流源22から第1カレントミラー回路28への供給電流を過渡的に増加させる。この結果、第1カレントミラー回路28を飽和領域において動作させるのでインピーダンスを過渡的に低下させ、正常動作状態への復帰時間を早めることができる。なお、インピーダンス変換部20の出力信号を用いても過大入力を間接的に検出することが可能である。
ここで比較例について説明する。
図3は、比較例にかかるインピーダンス変換回路40を表すブロック図である。
コンデンサマイクロフォン10は、インピーダンス変換回路40の入力端子INに接続されている。ダイオード13及び15は、ESD対策の他、過大入力に対するクランプの働きがある。入力端子INに接続されている抵抗11は、数ギガオーム程度の値であり、半導体集積回路上においてシート抵抗が数百乃至数キロオームのポリシリコンなどを用いると、チップ面積の多くの部分を抵抗11で占めることになる。抵抗面積を低減するために低不純物濃度とすると、プロセス制御性が低下し温度係数が大となりやすい。
また、比較例におけるインピーダンス変換部21は、例えば接合型FETにより構成されているので、入力容量CINが数pFなどとなりMOSトランジスタと比較して大きい。これは、コンデンサマイクロフォン10の静電容量と比べて同程度であり、入力信号が分圧されることにより増幅利得を低減させるので好ましくない。これに対して、図2においては、入力容量が小さいMOSトランジスタを用いるために入力信号の分圧が小さい。また、MOSトランジスタでインピーダンス変換部を構成できるので、素子面積を非常に小さくできる。またMOSトランジスタの製造プロセスは安定している。さらに比較例においては抵抗値が一定であり過渡的にインピーダンスを低下させることが困難である。
さらに、コンデンサマイクロフォン10の小型化のために静電容量はより小さくする方向にある。従って、CINの小さいMOSトランジスタが好ましい。
図4は、本発明の第3具体例にかかるインピーダンス変換回路を表すブロック図である。なお、図2と同様の構成要素には、同一番号を付して詳細な説明を省略する。
復帰部18は、第1カレントミラー回路28及び第1電流源22を含む。また、検出回路17は、NMOSトランジスタ32、コンデンサ38、CMOSインバータ回路31、NMOSトランジスタ34からなる。過大入力検出部16は、この検出回路17、第2電流源24、第3電流源25とを含む。また、第1カレントミラー回路28及び第1電流源22と並列に第2カレントミラー回路36及び第4電流源26が接続されている。本具体例において、正常動作状態において、第1及び第2カレントミラー回路28、36は非飽和領域で動作し高インピーダンスである。
GNDに対してNMOSトランジスタの駆動電圧と同一極性の過大入力であると、NMOSトランジスタ32がオンし、CMOSインバータ回路31の出力電圧により次段のNMOSトランジスタ34が駆動され、電流源24を介して第1カレントミラー回路28への電流を増やしインピーダンスを低下させる。すなわち、過大入力を検出した後、コンデンサ38がまず放電され、電流源25からコンデンサ38へ充電される時間のみ入力端子のインピーダンスが低下する。コンデンサ38への充電完了後は、電流源24から第1カレントミラー回路28への電流供給は停止される。この結果、第1カレントミラー回路28は正常動作状態へと戻り、過渡的にインピーダンスを低下させることで復帰時間を小さくできる。この場合、第3電流源25からの電流値及びコンデンサ38の静電容量により、復帰時間を調整できる。
一方、NMOSトランジスタの駆動電圧とは逆極性の過大入力となると、第2カレントミラー回路36の入力端子側のMOSトランジスタのドレインとソースが逆転した状態でオンし、入力端子INのインピーダンスが低下することにより、復帰時間を小さくできる。この場合、第2カレントミラー回路36のゲート電圧を高く、または低くすることでり、復帰時間を調整することができる。
本具体例において、検出回路17におけるMOSトランジスタをNMOSトランジスタとする場合、ダイオード12及び14を構成するMOSトランジスタもNMOSとすると、閾値電圧などを揃えることが容易となるので、プロセスや温度による特性変動を抑制することができるのでより好ましい。
図5は、本発明の第4具体例にかかるインピーダンス変換回路のブロック図である。なお、図4と同様の構成要素には、同一番号を付して詳細な説明を省略する。
本具体例は、第3具体例から第2カレントミラー回路36及び第4電流源26を削除した構成を有する。本具体例における第1カレントミラー回路28は、負の過大入力に対して第3具体例における第2カレントミラー回路36とほぼ同様な作用を兼ね備えているので削除してもほぼ同様の効果を保持できる。この結果、チップ面積をより縮小できる。
図6は、第4具体例の変形例を表すブロック図である。
本変型例においては、定電流源のVCC端子は、出力端子OUTと独立に設ける。この結果、過大入力時におけるカレントミラー回路への電流を変化させることにより、インピーダンスを制御し、復帰時間を制御できる。
以上、第1乃至第4具体例のインピーダンス変換回路は、MOSプロセスによる半導体集積回路とすることが可能である。これにより、より小面積、均一な特性を有するチップが得られる。チップ小型化ができ、携帯無線機器、補聴器などを含む各種の電子機器の小型化が可能となる。
以上、図面を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。
例えば、インピーダンス変換回路を構成する過大入力検出部、復帰部、インピーダンス変換部、ダイオード、カレントミラー回路、検出回路、MOSトランジスタ、CMOSインバータ回路、電流源、コンデンサなどに関して当業者が各種設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
本発明の第1具体例にかかるインピーダンス変換回路のブロック図である。 本発明の第2具体例にかかるインピーダンス変換回路のブロック図である。 比較例にかかるインピーダンス変換回路のブロック図である。 本発明の第3具体例にかかるインピーダンス変換回路のブロック図である。 本発明の第4具体例にかかるインピーダンス変換回路のブロック図である。 第4具体例の変形例のブロック図である。
符号の説明
10・・・コンデンサマイクロフォン、16・・・過大入力検出部、18:復帰部、20・・・インピーダンス変換部、22・・・第1電流源、28・・・第1カレントミラー回路、30・・・インピーダンス変換回路、31・・・CMOSインバータ回路、32・・・NMOSトランジスタ、34・・・NMOSトランジスタ、38・・・コンデンサ

Claims (5)

  1. 過大入力検出部と、
    カレントミラー回路と第1電流源とを含む復帰部と、
    インピーダンス変換部と、
    を備え、
    入力信号が所定の振幅範囲内の場合には、前記カレントミラー回路は前記第1電流源からの電流により駆動された高インピーダンスを有しつつ前記インピーダンス変換部に接続され、前記インピーダンス変換部は正常動作状態における出力信号を出力し、
    前記所定の振幅範囲を超えた過大入力信号が前記過大入力検出部において検出された場合には、前記過大入力検出部からの信号により前記第1電流源から前記カレントミラー回路への電流を増加させ、前記カレントミラー回路のインピーダンスを過渡的に低下させることを特徴とするインピーダンス変換回路。
  2. MOSトランジスタとコンデンサとを少なくとも含む過大入力検出部と、
    第1カレントミラー回路と第1電流源とを含む復帰部と、
    インピーダンス変換部と、
    を備え、
    入力信号が所定の振幅範囲内の場合には、前記第1カレントミラー回路は前記第1電流源からの電流により駆動された高インピーダンスを有しつつ前記インピーダンス変換部へ接続させ、前記インピーダンス変換部は正常動作状態における出力信号を出力し、
    前記所定の振幅範囲を超えて前記MOSトランジスタ駆動電圧と同一極性の過大入力信号が印加された場合には前記MOSトランジスタがオンとなると共に前記コンデンサがまず放電し、その後充電が開始され、充電時間中のみ前記過大入力信号検出回路からの信号により前記第1電流源から前記第1カレントミラー回路への電流が増加され、前記第1カレントミラー回路のインピーダンスを過渡的に低下させ、
    前記所定の振幅範囲を超えた前記MOSトランジスタの駆動電圧と逆極性の過大入力信号が印加された場合には前記第1カレントミラー回路において入力端子に接続されたMOSトランジスタのドレインとソースが逆転した状態でオンしインピーダンスを低下させることを特徴とするインピーダンス変換回路。
  3. MOSトランジスタとコンデンサとを少なくとも含む過大入力検出部と、
    第1電流源に接続された第1カレントミラー回路と、第2カレントミラー回路とを含む復帰部と、
    インピーダンス変換部と、
    を備え、
    入力信号が所定の振幅範囲内の場合には、前記第1カレントミラー回路は前記第1電流源からの電流により駆動された高インピーダンスを有しつつ前記インピーダンス変換部へ接続させ、前記インピーダンス変換部は正常動作状態における出力信号を出力し、
    前記所定の振幅範囲を超えて前記MOSトランジスタの駆動電圧と同一極性の過大入力信号が印加された場合には前記MOSトランジスタがオンとなると共に前記コンデンサがまず放電し、その後充電が開始され、充電時間中のみ前記過大入力信号検出回路からの信号により前記電流源から前記第1カレントミラー回路への電流が増加され、前記第1カレントミラー回路のインピーダンスを過渡的に低下させ、
    前記所定の振幅範囲を超えて前記MOSトランジスタの駆動電圧と逆極性の過大入力信号が印加された場合には前記第2カレントミラー回路において入力端子に接続されたMOSトランジスタのドレインとソースが逆転した状態でオンしインピーダンスを低下させることを特徴とするインピーダンス変換回路。
  4. 前記過大入力検出部の前段に設けられ、入力端子と接地電位との間で互いに逆方向に並列接続された一対の整流素子をさらに備えたことを特徴とする請求項1〜3のいずれか1つに記載のインピーダンス変換回路。
  5. 請求項1〜4のいずれか1つに記載のインピーダンス変換回路と、
    前記インピーダンス変換回路の入力端子に接続されたコンデンサマイクロフォンと、
    を備えたことを特徴とする電子機器。

JP2006106621A 2006-04-07 2006-04-07 インピーダンス変換回路及び電子機器 Expired - Fee Related JP4764234B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006106621A JP4764234B2 (ja) 2006-04-07 2006-04-07 インピーダンス変換回路及び電子機器
US11/697,524 US8150073B2 (en) 2006-04-07 2007-04-06 Impedance converting circuit and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006106621A JP4764234B2 (ja) 2006-04-07 2006-04-07 インピーダンス変換回路及び電子機器

Publications (2)

Publication Number Publication Date
JP2007281951A true JP2007281951A (ja) 2007-10-25
JP4764234B2 JP4764234B2 (ja) 2011-08-31

Family

ID=38574581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006106621A Expired - Fee Related JP4764234B2 (ja) 2006-04-07 2006-04-07 インピーダンス変換回路及び電子機器

Country Status (2)

Country Link
US (1) US8150073B2 (ja)
JP (1) JP4764234B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507950A (ja) * 2008-10-29 2012-03-29 クゥアルコム・インコーポレイテッド 改善されたesd保護回路を有する増幅器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5554196B2 (ja) * 2009-10-23 2014-07-23 ローム株式会社 初段増幅回路およびそれを用いた電子機器
JP5588370B2 (ja) * 2011-01-25 2014-09-10 セイコーインスツル株式会社 出力回路、温度スイッチic、及び、電池パック
US9258660B2 (en) 2013-03-14 2016-02-09 Robert Bosch Gmbh Reset circuit for MEMS capacitive microphones
US11750960B2 (en) * 2021-10-20 2023-09-05 Infineon Technologies Ag Shock recovery for silicon microphone systems

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52130573A (en) * 1976-04-27 1977-11-01 Seiko Epson Corp Amplifier
JP2001231098A (ja) * 2000-02-15 2001-08-24 Mitsubishi Electric Corp マイクロフォン装置
JP2001238287A (ja) * 2000-02-25 2001-08-31 Mitsubishi Electric Corp マイクロフォン用フィルタおよびマイクロフォン装置
JP2002044788A (ja) * 2000-07-28 2002-02-08 Sumitomo Metal Ind Ltd マイクロフォン装置
JP2003243944A (ja) * 2002-02-15 2003-08-29 Sanyo Electric Co Ltd 高入力インピーダンス増幅器及びエレクトレットコンデンサマイクロフォン用の半導体集積回路。
JP2003526299A (ja) * 2000-03-10 2003-09-02 ノキア コーポレイション マイクロフォン構造
JP2005072974A (ja) * 2003-08-25 2005-03-17 Handotai Rikougaku Kenkyu Center:Kk 低電圧増幅回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4374363A (en) * 1980-11-03 1983-02-15 Previti Frank R Balanced impedance coupler
US4450413A (en) * 1981-03-10 1984-05-22 Olympus Optical Co., Ltd. Automatic signal level control device
US5097224A (en) * 1991-04-11 1992-03-17 Telex Communications, Inc. Self-biasing, low noise amplifier of extended dynamic range
JP3346623B2 (ja) 1993-10-27 2002-11-18 オリンパス光学工業株式会社 高性能な撮影レンズ
JP3371045B2 (ja) 1994-12-26 2003-01-27 株式会社オーディオテクニカ コンデンサマイクロホン
US6266423B1 (en) * 1998-04-15 2001-07-24 Aphex Systems, Ltd. Microphone output limiter
JP4227679B2 (ja) * 1998-05-07 2009-02-18 株式会社オーディオテクニカ インピーダンス変換器
US6781060B2 (en) * 2002-07-26 2004-08-24 X-Ray Optical Systems Incorporated Electrical connector, a cable sleeve, and a method for fabricating an electrical connection
JP4028766B2 (ja) 2002-06-19 2007-12-26 新日本無線株式会社 インピーダンス変換回路
US7372967B2 (en) * 2002-11-29 2008-05-13 Sigmatel, Inc. Microphone bias circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52130573A (en) * 1976-04-27 1977-11-01 Seiko Epson Corp Amplifier
JP2001231098A (ja) * 2000-02-15 2001-08-24 Mitsubishi Electric Corp マイクロフォン装置
JP2001238287A (ja) * 2000-02-25 2001-08-31 Mitsubishi Electric Corp マイクロフォン用フィルタおよびマイクロフォン装置
JP2003526299A (ja) * 2000-03-10 2003-09-02 ノキア コーポレイション マイクロフォン構造
JP2002044788A (ja) * 2000-07-28 2002-02-08 Sumitomo Metal Ind Ltd マイクロフォン装置
JP2003243944A (ja) * 2002-02-15 2003-08-29 Sanyo Electric Co Ltd 高入力インピーダンス増幅器及びエレクトレットコンデンサマイクロフォン用の半導体集積回路。
JP2005072974A (ja) * 2003-08-25 2005-03-17 Handotai Rikougaku Kenkyu Center:Kk 低電圧増幅回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507950A (ja) * 2008-10-29 2012-03-29 クゥアルコム・インコーポレイテッド 改善されたesd保護回路を有する増幅器

Also Published As

Publication number Publication date
JP4764234B2 (ja) 2011-08-31
US20070236252A1 (en) 2007-10-11
US8150073B2 (en) 2012-04-03

Similar Documents

Publication Publication Date Title
KR101871811B1 (ko) 잡음 필터를 사용한 mems 마이크로폰
KR101098047B1 (ko) 콘덴서 마이크의 증폭 회로
TWI392381B (zh) 偏壓麥克風的積體電路
US7259627B1 (en) True differential microphone amplifier
WO2011132240A1 (ja) コンデンサマイクロフォン用増幅装置
JP2015507877A (ja) 差動マイクロフォンおよび差動マイクロフォンの駆動方法
CN101287304B (zh) 具有厚氧化物输入级晶体管的深亚微米mos前置放大器
US20140097906A1 (en) Single Stage Buffer With Filter
JP4764234B2 (ja) インピーダンス変換回路及び電子機器
JP2007508755A (ja) マイクロフォン前置増幅器
CN1868114A (zh) 麦克风前置放大器
JP2007104358A (ja) Cmos増幅装置
EP1355416A1 (en) CMOS high impedance circuit
US7940940B2 (en) Muting circuit and semiconductor integrated circuit
US7924090B2 (en) Amplifying device
US8059836B2 (en) Microphone bias circuits
US8279011B2 (en) Amplifier circuit and method of signal amplification
US8270635B2 (en) Microphone circuit and method for preventing microphone circuit from generating noise when reset
JP4722655B2 (ja) 電源回路及びそれを用いたマイクロホンユニット
US20170019077A1 (en) Driver
JP4747862B2 (ja) 映像信号出力回路
JP2001211033A (ja) 低電流増幅回路
JP7438577B2 (ja) マイクロフォンセンサ用読み出し回路
JP2005109842A (ja) コンデンサ・マイクロフォン用増幅回路
JP4533707B2 (ja) アンプ装置、アンプ用電源回路およびオーディオ信号再生装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees