JP2007281054A - 電子部品実装構造体およびその製造方法 - Google Patents

電子部品実装構造体およびその製造方法 Download PDF

Info

Publication number
JP2007281054A
JP2007281054A JP2006102772A JP2006102772A JP2007281054A JP 2007281054 A JP2007281054 A JP 2007281054A JP 2006102772 A JP2006102772 A JP 2006102772A JP 2006102772 A JP2006102772 A JP 2006102772A JP 2007281054 A JP2007281054 A JP 2007281054A
Authority
JP
Japan
Prior art keywords
resin
electronic component
conductive
mounting structure
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006102772A
Other languages
English (en)
Other versions
JP4735378B2 (ja
Inventor
Naomi Ishizuka
直美 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006102772A priority Critical patent/JP4735378B2/ja
Publication of JP2007281054A publication Critical patent/JP2007281054A/ja
Application granted granted Critical
Publication of JP4735378B2 publication Critical patent/JP4735378B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】導電性、微細印刷性を保持したままで、更に十分な接着強度を確保でき、接続信頼性の高い実装構造体およびその製造方法を提供する。
【解決手段】電子部品の外部端子７と、部品実装用のパッド１が設置された回路基板２を、導電性粒子３と絶縁樹脂４を主成分とする導電性ペーストを硬化して形成された下向き剣山状の突起部を有する導電層５によって接続する。パッド１上にはは接着樹脂６が接着され、導電層５の突起部が接着樹脂６を貫通してパッド１に接触している。
【選択図】図１

Description

本発明は、電子部品実装構造体およびその製造方法に関し、特に鉛フリーの導電性粒子と絶縁樹脂を主成分とする導電性ペーストを介して回路基板上に電子部品を実装した実装構造体およびその製造方法に関する。
近年の環境意識の高まりにより、代表的な実装材料であるはんだに含まれる鉛が使用できなくなり、鉛を含まない、金、銀、銅、ニッケルなどの導電性粒子を含有した導電性ペーストを用いた実装技術が、近年注目を集めている。
しかしながら、一般的に、従来の導電性ペーストを用いた実装においては、電気的性質である導電性と機械的性質である接着強度は、両立することが難しいとされている。その理由としては、導電性ペーストは、主に導電性粒子とある程度の接着性を有する絶縁樹脂を主成分とした複合材料であるが、導電性を確保するためには、導電性粒子の含有量を増やして、導電性粒子同士の接点を増やすと共に、接合対象（例えば、回路基板のパッドと電子部品の外部電極）の間に、導電パスを確実に形成することが重要である。一方、接着強度は絶縁樹脂の含有量が要因として支配的であり、特に面積の大きい接着対象との間では、絶縁樹脂との接触点および接触面積を増やす必要がある。しかし、絶縁樹脂の含有量を増やすと、導電性粒子同士の接点が少なくなり、確実な導電パス形成が困難となるため、十分な導電性が得られなくなってしまう。更に、導電粒子量と絶縁樹脂含有量の混合割合を変えることは、導電性ペーストの作業性に大きく影響し、接合強度を改善するために、絶縁樹脂を多くしすぎると、微細なパターンへの印刷性、供給性が悪化する。
このように、導電性ペーストにおける導電性と接合強度は基本的にトレードオフの関係にあり、導電性ペーストを用いた実装においては、導電性と接合強度を両立することは困難であった。
導電性と接合強度の両立を試みた従来例としては、例えば、特許文献１などにより、導電性ペーストの構成材料、具体的には絶縁材料の種類、導電性粒子の形状、混合割合、粘度などのペーストの特性を調整することによって、特性の改善が図られている。しかし、これらの発明は従来品の導電性を重視したタイプの従来の導電性ペースト（特許文献１に記載された比較例１）との比較では、相対的に接合強度が改善されてはいるが（4.8MPa→12.2MPa）、接合強度を重視した従来の導電性ペースト（特許文献１に記載された比較例２）の接合強度に対しては半分程度であり（23.2MPa→12.2MPa）、十分な接合強度が得るまでは到っていない。
一方、上記比較例２のように接合強度を重視したタイプの導電性ペーストには以下の問題点がある。図８（ａ）〜（ｃ）は、この種導電性ペーストを用いた場合の製造方法を示す工程順の断面図である。まず、表面に電子部品の外部端子７を実装するためのパッド１を有する回路基板２上に、所定のパターンにて、銀などの導電性粒子３と熱硬化性の絶縁樹脂４が主成分である導電性ペースト１１をスクリーン印刷法、ディスペンス法、インクジェット法などの各種ペースト供給法を用いてパッド１上に供給する〔図８（ａ）〕。次に、電子部品の外部端子７を位置合わせして、前記導電性ペースト１７の上に設置し〔図８（ｂ）〕、前記導電性ペースト１７中に含まれる絶縁樹脂４が硬化する温度まで昇温することによって、前記外部端子７とパッド１を接合させる〔図８（ｃ）〕。しかし、図８に示すように、接合強度を重視したペーストは絶縁樹脂4とパッド１との接触面積を増やすため、樹脂を多くする配合となっているため、導電性ペースト中の体積当たりの導電性粒子の数が少なく、導電層５の導電パス５ａが繋がっていない箇所が存在したり、存在していても数が不十分であるため、例えば、特許文献１に記載された比較例２では、比抵抗が41.7μΩ・ｍと、非常に大きくなってしまう。また、接合ポイントによって導電性粒子の数にバラつきが出るなどの問題点があった。
特願２００３−４５２２８号公報
このように、現状の導電性ペーストの材料物性は、いまだ十分な導電性と十分な接合強度を両立させる領域には達しておらず、材料改良の手法のみでは、十分な接続信頼性が得られないという問題点があった。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、導電性を重視したタイプの導電性ペーストの導電性、微細印刷性を保持したままで、更に十分な接着強度を確保でき、接続信頼性の高い実装構造体およびその製造方法を提供することにある。
上記の課題を解決するため、本発明によれば、電子部品の外部端子と、回路基板上に設置された部品実装用のパッドとが電気的に接続された電子部品実装構造体において、電子部品の外部端子と回路基板上のパッドとの間に、導電性粒子と絶縁樹脂を主成分とする導電性ペーストを硬化して形成された、下方に向って延びる複数の突起部を有する導電層と、前記導電層の一部を構成する絶縁樹脂とは硬化特性が異なり、導電性を有しない接着樹脂を硬化してなる接着層とを有し、前記導電層の前記突起部が、前記接着層を貫通し、前記パッドに接触していることを特徴とする電子部品実装構造体、が提供される。
また、上記の課題を解決するため、本発明によれば、
（１）パッドを有する回路基板上に、接着樹脂を含み複数の貫通開口部を有する樹脂シートを配置する工程と、
（２）前記樹脂シートの上に、所定のパターンにて、導電性粒子と熱硬化性の絶縁樹脂を含む導電性ペーストを供給すると共に前記樹脂シートの前記貫通開口部に前記導電性ペーストの前記導電性粒子の一部を充填する工程と、
（３）前記回路基板上に電子部品をその外部端子を前記パッド上に位置決めして搭載する工程と、
（４）前記樹脂シートの接着樹脂と前記導電性ペーストの絶縁樹脂とを硬化させる工程と、
を有する電子部品実装構造体の製造方法、が提供される。
ここで、樹脂シートとしては、内側に熱硬化性もしくは紫外線硬化性の接着樹脂を含有し、外側は加熱消滅性の表面コート樹脂にて覆われた複数の貫通開口部を有するシートが用いられる。あるいは、半硬化された、複数の貫通開口部を有する熱硬化性樹脂シートが用いられる。そして、接着樹脂の硬化温度は、導電性ペースト中に含まれる絶縁樹脂のそれより高く設定されている。
［作用］
本発明の実装構造体およびその製造方法は、まず、表面に電子部品の外部端子を実装するためのパッドを有する回路基板上に、例えば、内側に熱硬化性の接着樹脂を含有し、外側は加熱消滅性の表面コート樹脂にて覆われた複数の貫通開口部を有する樹脂シートを回路基板の全面に設置する。なお、前記樹脂シートの貫通開口部は、後に供給する導電性ペーストに含まれる導電性粒子の粒形、形状に合わせて、導電性ペーストに含有される少なくとも一部の導電性粒子が充填されるよう調整するものとし、回路基板に接触する面は微弱性の接着剤を塗布しておくとになお良い。次に、前記樹脂シートの上に、所定のパターンにて、銀などの導電性粒子と熱硬化性の絶縁樹脂が主成分である導電性ペーストを供給すると共に、適度な塗布圧、塗布量の調整によって、貫通開口部に導電性ペーストの導電性粒子の一部を充填する。次に、電子部品の外部端子を供給された前記導電性ペーストの上に設置し、前記導電性ペースト中に含まれる絶縁樹脂が硬化する温度まで加熱することによって、前記外部端子を固定するとともに、前記樹脂シート上に供給した導電性ペーストと、貫通開口部に充填した導電性ペーストを一体で硬化させ、下向き剣山状の突起部を有する導電層を形成する。更に、前記樹脂シートの熱硬化性樹脂表面を覆う加熱消滅性の表面コート樹脂を溶解させ、内部の熱硬化性の接着樹脂が硬化する温度まで昇温することによって、既に硬化している下向き剣山状の突起部を有する導電層および回路基板上のパッドを接着させる。このとき、接着樹脂の硬化条件は、導電ペースト中の絶縁樹脂よりも硬化温度が高く、熱膨張係数も大きいものを用いることによって、接着樹脂の硬化収縮により導電層の突起部が回路基板のパッドに確実に接触し、確実に導通を確保できる。また、導電層以外の部分は接着樹脂で接着硬化されるため、パッドとの接続強度を確実に確保することが出来る。また、パッド以外の場所に布設された樹脂シートは、導電性粒子が充填されていないため、硬化後は絶縁樹脂膜となり、部品実装パッド以外の部分の保護膜となる。
従来の実装構造体において接合強度が最も低くなるのは回路基板のパッドと導電性ペーストとの界面である。このことは、導電性を重視して導電性粒子の割合を高くした導電性ペーストを用いた場合にも変わらない。本発明においては、導電性を重視した導電性ペーストを用いる一方で回路基板のパッドと導電性ペーストを硬化して形成される導電層の界面に貫通開口部を有する樹脂シートを硬化して形成した接着層を介在させて接合強度を高めている。このように構成された実装構造体では、下向き剣山状に形成された導電層により導通パスを確実に確保することができると共に、接着層により接合強度を高めることができる。
また、本発明の第２の効果は、接着樹脂を含む樹脂シートと、導電性樹脂を別々に供給する手法を採ることによって、それぞれの作業性や特性を損なうことなく、本来はトレードオフとされる導電性と接着強度を比較的容易になおかつ確実に両立することが可能である。また、対象となる回路基板に要求される接続信頼性のレベルに合わせてカスタマイズすることもでき、効率的かつ低コストで高信頼性接続を得ることが出来る。
更に、第３の効果は、樹脂シートは導電性粒子を充填していない部分は、硬化後は絶縁樹脂層となり、部品実装パッド以外の部分の保護膜とすることも出来るため、微細配線時のマイグレーションや基板表面からの吸湿などを防止し、実装構造体の信頼性を更に向上させることができる。
次に、本発明の実施の形態について図面を参照して詳細に説明する。
〔第１の実施の形態〕
図１は、本発明の第１の実施の形態の実装構造体を示す断面図である。そして、図２（ａ）〜（ｄ）は、本願発明の第１の実施の形態の製造方法を説明する工程順の断面図である。
図1に示すように、本実施の形態の実装構造体は、電子部品（図示せず）の外部端子７と、回路基板２上に設置された部品実装用のパッド１を、導電性粒子３と絶縁樹脂４を主成分とする導電性ペースト１１を硬化して形成された下向き剣山状の突起部を有する導電層５によって接続した上で、後述する樹脂シートに含有される接着樹脂６をパッドに接着し、導電層５の突起部が接着樹脂６を貫通するようにしたものである。この実装構造体によれば、前記導電性ペーストと、樹脂シートに含有される接着樹脂６の供給量を任意に調整することにより、導電性と接着強度をバランスよく保持させることが可能である。
すなわち、本願実施の形態では、導電層５に突起部を有せしめ、突起部の周辺を接着樹脂６で固める構造とすることによって、外部端子７とパッド１の電気的導通を、導電層５を介して確実に確保すると同時に、最も接合強度が弱いパッド１との接触面を接着樹脂６にて補強し、十分な接合強度を確保できるという効果がある。
なお、外部端子７は、半導体チップに形成されたバンプやＣＳＰ、ＢＧＡ等に形成されたはんだボールであってもよい。さらに、ＳＯＰやＱＦＰ等の外部リード端子であってもよい。
更に、図２を参照して、本願発明の第１の実施例の製造方法を詳細に説明する。また、第１の実施例の製造方法にて使用する網状樹脂シート９の平面図を図３（ａ）に、網状樹脂シート９を構成する樹脂繊維８の断面図を図３（ｂ）に、網状樹脂シート９の貫通開口部に導電性粒子を充填した状態を図３（ｃ）に示す。
まず、表面に電子部品の外部端子７を実装するためのパッド１を有する回路基板２上に、内側に熱硬化性の接着樹脂６含有し、外側を加熱消滅性の表面コート樹脂６aにて覆われた樹脂繊維８を編み込んでメッシュ状にした、複数の貫通開口部１０を有する網状樹脂シート９を回路基板２の全面に設置する。なお、網状樹脂シート９の貫通開口部１０は、後に供給する導電性ペースト１１に含まれる導電性粒子３の粒形、形状に合わせて、少なくとも一部の導電性粒子３が充填されるよう調整されるものとし、加熱消滅性の表面コート樹脂６ａは、網状樹脂シート９の柔軟性を損なわない程度に十分に薄いものとする。また、回路基板２に接触する面は微弱性の接着剤（図示せず）を塗布しておくとなお良い。次に、網状樹脂シート９の上に、所定のパターンにて、銀などの導電性粒子３と熱硬化性の絶縁樹脂４が主成分である導電性ペースト１１をスクリーン印刷法、ディスペンス法、インクジェット法などの各種ペースト供給法を用いてパッド１上供給すると共に、適度な塗布圧、塗布量の調整によって、貫通開口部１０に導電性ペースト１１の導電性粒子３の一部を充填する〔図２（ａ）、図３（ｃ）〕。次に、電子部品の外部端子７を位置合わせして、導電性ペースト１１の上に設置し〔図２（ｂ）〕、導電性ペースト１１中に含まれる絶縁樹脂４が硬化する温度まで昇温することによって、外部端子７を固定するとともに、網状樹脂シート９上に供給した導電性ペースト１１と、貫通開口部１０に充填した導電性ペースト１１を一体的に硬化させ、下向き剣山状の突起部を有する導電層５を形成する〔図２（ｃ）〕。このとき、導電性ペースト１１中の絶縁樹脂４は、硬化収縮により表面積が減少し、導電性粒子３は圧縮されて電気的導通を発現する。このとき、網状樹脂シート９に含有される接着樹脂６は、まだ硬化するに十分な温度に達していないため、樹脂シート自体はある程度の柔軟性を有しており、導電層５の硬化収縮にも追従して変形する。次に、更に昇温することによって、網状樹脂シート９の樹脂繊維８表面を覆う加熱消滅性の表面コート樹脂６aを溶解させ、内部の接着樹脂６が、既に硬化している導電層５の突起部周辺に回りこむようにし、それ以外の部分は接着樹脂６にて充填されるようにする。この状態で接着樹脂６が硬化する温度まで加熱して硬化することにより、本実施の形態の実装構造体を得る〔図２（ｄ）〕。
このとき、接着樹脂６としてその硬化温度が、導電ペースト１１中の絶縁樹脂４のそれよりも高いものを用いると共に、更に、絶縁樹脂４よりも熱膨張係数も大きいものを用いると、接着樹脂６の硬化収縮により導電層５の突起部が回路基板２のパッド１に押しつけられて接触し、確実に導通を確保することができてなお良い。
このように、本実施の形態の実装構造体は、導電層５以外の部分は接着樹脂６で接着硬化されるため、導電層５によって十分な導通を確保しながら、パッド１界面の接続強度を確実に確保することが出来る。更に、パッド１以外の場所に布設された網状樹脂シート９は、硬化後は絶縁樹脂膜１２となり、部品実装パッド１以外の表面回路などの保護膜とすることが出来る。
なお、本願発明の回路基板２は、例えば、ガラスエポキシ、ポリアミド、ポリテトラフルオロエチレン、フェノールなどの一般的な樹脂材料系基板、およびそのコンポジット基板はもちろん、アルミナ、窒化珪素などのセラミックス基板、ガラス基板、シリコンウェハ、シリコンチップなどあらゆる材料が使用できる。また、本願発明の回路基板２は、ＢＧＡ(ball grid array)やＣＳＰ(chip size package)等のインターポーザであってもよい。
また、本実施例の実装構造体の製造方法は、絶縁樹脂と接着樹脂の硬化方法として、加熱による硬化温度の違いによる例にて図示したが、いずれか一方が加熱以外の方法、例えば、紫外線硬化など別の硬化方法を用いるものであっても同様の効果が得られることは、明らかである。
このように、本願発明の実装構造体においては、供給する導電性ペーストを構成する導電性粒子の形状や大きさに合わせて、樹脂シートに任意の貫通開口部を設け、その開口部に任意の導電性粒子を充填して、導電性ペーストに含まれる絶縁樹脂を先に硬化することにより、下向き剣山状の突起部を有する導電層を形成し、更に、樹脂シートに内包された接着樹脂を硬化させることで、導通パスを確実に確保しながら、接合強度を保持できる実装構造体を提供することができる。
また、本願発明の実装構造体の製造方法は、接着樹脂を内包した樹脂シートと、導電性樹脂を別々に供給する手法を採ることによって、それぞれの作業性や特性を損なうことなく、本来はトレードオフとされる導電性と接着強度を比較的容易になおかつ確実に両立させることが可能である。従って、最終的な実装構造体における導電層と接着部のバランスを任意に設計し、得られる実装構造体に必要な接続信頼性に合わせたカスタマイズや最適化も容易であり、効率的かつ低コストで高信頼性接続を得ることが出来る。また、必要に応じて、前記接着樹脂６にリペアラブル樹脂を用いることにより、リペアおよびリワークが容易な実装構造体を提供することも可能である。
更に、樹脂シートを全面に張りつける工程を採ることによって、作業効率がアップできるだけでなく、導電性ペーストを塗布して、導電性粒子を充填しない限りは、樹脂シートは絶縁のままであるため、回路基板の表面に残留していても、特に問題はない。また、そのまま硬化してしまえば、部品実装パッド以外の表面回路などの保護膜とすることが出来るため、微細配線時のマイグレーションや基板表面からの吸湿などを防止し、実装構造体の信頼性を更に向上させることができる。
〔第１の実施の形態の他の製造方法〕
上記第１の実施の形態において、網状樹脂シート９に代えて、複数の貫通孔を有する平板状の樹脂シートを用いることもできる。そのための工程を、第１の実施の形態の別の製造方法として図４（ａ）〜（ｄ）に示す。また、第１の実施例の別の製造方法にて使用する平板状樹脂シート１４の平面図を図５（ａ）に、樹脂シート１４に導電性ペーストの導電性粒子２を充填したときの状態を図５（ｂ）に示す。
まず、表面に電子部品の外部端子７を実装するためのパッド１を有する回路基板２上に、内側に熱硬化性の接着樹脂６含有し、外側を加熱消滅性の表面コート樹脂６aにて覆われ、複数の貫通孔１３を有する平板状樹脂シート１４を回路基板２の全面に設置する。なお、樹脂シート１４の貫通孔１３は、後に供給する導電性ペースト１１に含まれる導電性粒子３の粒形、形状に合わせて、少なくとも一部の導電性粒子３が充填されるような孔径とし、加熱消滅性の表面コート樹脂６ａは、平板状樹脂シート１４の柔軟性を損なわない程度に十分に薄いものとする。また、回路基板２に接触する面は微弱性の接着剤（図示せず）を塗布しておくとなお良い。次に、平板状樹脂シート１４の上に、所定のパターンにて、銀などの導電性粒子３と熱硬化性の絶縁樹脂４が主成分である導電性ペースト１１をスクリーン印刷法、ディスペンス法、インクジェット法などの各種ペースト供給法を用いてパッド１上供給すると共に、適度な塗布圧、塗布量の調整によって、貫通孔１３に導電性ペースト１１の導電性粒子３の一部を充填する〔図４（ａ）、図５（ｂ）〕。次に、電子部品の外部端子７を位置合わせして、導電性ペースト１１の上に設置し〔図４（ｂ）〕、導電性ペースト１１中に含まれる絶縁樹脂４が硬化する温度まで昇温することによって、外部端子７を固定するとともに、平板状樹脂シート１４上に供給した導電性ペースト１１と、貫通孔１３に充填した導電性ペースト１１を一体的に硬化させ、下向き剣山状の突起部を有する導電層５を形成する。このとき、導電性ペースト１１中の絶縁樹脂４は、硬化収縮により表面積が減少し、導電性粒子３は圧縮されて電気的導通を発現する。このとき、平板状樹脂シート１４に含有される接着樹脂６は、まだ硬化するに十分な温度に達していないため、平板状樹脂シート１４自体はある程度の柔軟性を有しており、導電層５の硬化収縮にも追従して変形する〔図４（ｃ）〕。さらに、昇温することによって、平板状樹脂シート１４の表面を覆う加熱消滅性の表面コート樹脂６aを溶解させ、内部の接着樹脂６を開放し、既に硬化している下向き剣山状の導電層５および回路基板２上のパッド１を接着し硬化する。このとき、接着樹脂６の硬化温度は、導電ペースト１１中の絶縁樹脂４よりも高く、熱膨張係数も大きいものを用いることによって、接着樹脂６の硬化収縮により導電層５の下向き剣山状の先端部が回路基板２のパッド１に押しつけられて接触し、確実に導通を確保することができる。また、導電層５以外の部分は接着樹脂６で接着硬化されるため、パッド１界面の接続強度を確実に確保することが出来る。更に、パッド１以外の場所に布設された平板状樹脂シート１４は、硬化後は絶縁樹脂膜１２となり、部品実装パッド１以外の表面回路などの保護膜とすることが出来る〔図４（ｄ）〕。
これにより、本願発明の第１の実施例の形態の実装構造体を得る。なお、貫通孔３の形成方法は特に限定されたものではなく、平板状シートを作製して、後から任意の孔径での打ち抜き加工を行ってもよいし、初めから孔空き形状となるように一体成型法にて作製しても良い。
なお、図２（ｄ）、図４（ｄ）に示す工程において、絶縁樹脂膜１２は接着樹脂６と連続した膜として形成されるように描かれているが、パッド１などにより段差が生じる部位においては絶縁樹脂膜１２は、接着樹脂６などから分離された膜として形成されることが起こりうる。
〔第２の実施の形態〕
上記実施の形態において、導電性粒子３を粒子径の異なる複数種の導電性粒子で構成することができる。その構成を、第２の実施の形態として図６に示す。
本第２の実施の形態では、第１の実施例の導電性ペースト１１の導電性粒子３を粒子径が異なる2種類以上の導電性粒子で構成している。例えば、大粒径導電性粒子１５と、小粒径導電性粒子１６の二種の導電性粒子を含む導電性ペーストを使用する。そして、樹脂シート９（または１４）には小粒径導電性粒子１６のみが充填されるように貫通開口部１０（または貫通孔１３）の径を設定する。これにより、下向き剣山状の導電層５の突起部は、小粒径導電性粒子１６のみで形成接着され、大粒径導電性粒子１５は、接着樹脂６上に残るようにすることができる。このように構成された第２の実施の形態によれば、第１の実施の形態にて得られる効果に加えて、大粒径導電性粒子１５によって、外部端子7と接着樹脂６の間で任意のスタンドオフを確保することができるという効果が得られる。なお、小粒径導電性粒子１６には数ミクロン〜数ナノオーダーのものを用いても良い。
なお、本第２の実施の形態の製造方法としては、上記のようにあらかじめ粒子径の異なる２種類以上の導電性粒子を含有する導電性ペースト１１を用いる方法の他に、粒子径の異なる2種類のペーストを用意して導電性ペースト１１の供給を複数回に分けて行う製造方法を採用してもよい。具体的には、先に、小粒径導電性粒子１４を含む導電性ペーストを供給して、貫通開口部１０（または貫通孔１３）に充填した後、大粒径導電性粒子１５を含む導電性ペースト１１を樹脂シート９（または１４）上に更に追加して供給し、これらを一体で硬化して、下向き剣山状の導電層５を得る。いずれの場合も最終的には、図６に示される本実施の形態の実装構造体を得ることができる。
〔第３の実施の形態〕
上記実施の形態において、導電性粒子３を粒子形状が異なる導電性粒子で構成することができる。その構成を、第３の実施の形態として図７に示す。
本第３の実施の形態では、第１の実施例の導電性ペースト１１の導電性粒子３を粒子形状が異なる2種類以上の導電性粒子で構成している。一例としては、図６に示すように、フレーク状導電性粒子１７と、球状導電性粒子１８を使用し、そして、樹脂シート９（または１４）の貫通開口部１０（または貫通孔１３）には球状導電性粒子１８のみが充填できるように寸法を調節することによって、下向き剣山状の突起部を有する導電層５の突起部は、球状導電性粒子１６のみで形成され、フレーク状導電性粒子１７は、接着樹脂６上に残るようにすることができる。これにより、第１の実施の形態にて得られる効果に加えて、外部電極7と接着樹脂６の間には、接触点が多く、球状の導電性粒子よりの導電パスを形成しやすいフレーク状導電性粒子１７を重点的に充填することが出来るため、第１の実施の形態よりも更に導電率を向上できるという効果が得られる。なお、球状導電性粒子１８には数ミクロン〜数ナノオーダーのものを用いても良く、フレーク状導電性粒子１７は、他の針状粒子、金平糖のように複数の突起を粒子など、接触点を多く持つ導電性粒子に代替しても同様の効果が得られる。
なお、本第３の実施の形態の製造方法としては、上記のようにあらかじめ粒子形状の異なる２種類以上の導電性粒子を含有する導電性ペーストを用いる方法の他に、粒子形状の異なる2種類のペーストを用意して導電性ペーストの供給を複数回に分けて行う製造方法を適用してもよい。具体的には、先に、球状導電性粒子１８を含む導電性ペースト１１を供給して、貫通開口部１０（または貫通孔１３）に充填した後、フレーク状導電性粒子１７を含む導電性ペースト１１を樹脂シー９ト上に更に追加して供給し、これらを一体的に硬化させて、下向き剣山状の導電層５を得る。いずれの場合も最終的には、図７に示される実施の形態の実装構造体を得ることができる。
以上、本願発明の好ましい実施の形態について説明したが、本願発明はこれら実施の形態に限定されるものではなく、本願発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、上記第２の実施の形態と第３の実施の形態とを組み合わせることも可能である。また、樹脂シートとして上記の構成の樹脂シートに代えて半硬化の樹脂シートを用いることもできる。
本発明の第１の実施の形態の実装構造体を示す断面図。 本発明の第１の実施の形態の実装構造体の製造方法を示す工程順の断面図。 本発明の第１の実施の形態の実装構造体の製造方法に用いる網状樹脂シートの平面図、断面図および網状樹脂シートの貫通開口部に導電性粒子が充填された状態を示す平面図。 本発明の第１の実施の形態の実装構造体の別の製造方法を示す工程順の断面図。 本発明の第１の実施の形態の実装構造体の別の製造方法に用いられる平板状樹脂シートの平面図と平板状樹脂シートの貫通孔に導電性粒子が充填された状態を示す平面図。 本発明の第２の実施の形態の実装構造体を示す断面図。 本発明の第３の実施の形態の実装構造体を示す断面図。 従来の実装構造体の製造方法を示す工程順の断面図。
符号の説明
１ パッド
２ 回路基板
３ 導電性粒子
４ 絶縁樹脂
５ 導電層
５ａ 導電パス
６ 接着樹脂
６a 表面コート樹脂
７ 外部端子
８ 樹脂繊維
９ 樹脂シート
１０ 貫通開口部
１１ 導電性ペースト
１２ 絶縁樹脂膜
１３ 貫通孔
１４ 平板状樹脂シート
１５ 大粒径導電性粒子
１６ 小粒径導電性粒子
１７ フレーク状導電性粒子
１８ 球状導電性粒子

Claims (11)

  1. 電子部品の外部端子と、回路基板上に設置された部品実装用のパッドとが電気的に接続された電子部品実装構造体において、電子部品の外部端子と回路基板上のパッドとの間に、導電性粒子と絶縁樹脂を主成分とする導電性ペーストを硬化して形成された、下方に向って延びる複数の突起部を有する導電層と、前記導電層の一部を構成する絶縁樹脂とは硬化特性が異なり、導電性を有しない接着樹脂を硬化してなる接着層とを有し、前記導電層の前記突起部が、前記接着層を貫通し、前記パッドに接触していることを特徴とする電子部品実装構造体。
  2. 前記絶縁樹脂と前記接着樹脂とが熱硬化性樹脂であって、前記絶縁樹脂の硬化温度より前記接着樹脂の硬化温度の方が高いことを特徴とする請求項１に記載の電子部品実装構造体。
  3. 前記絶縁樹脂と前記接着樹脂との内いずれか一方が熱硬化性樹脂であり、いずれか他方が紫外線硬化性樹脂であることを特徴とする請求項１に記載の電子部品実装構造体。
  4. 前記絶縁樹脂の熱膨張係数より前記接着樹脂の熱膨張係数の方が大きいことを特徴とする請求項１から３のいずれかに記載の電子部品実装構造体。
  5. 前記導電層に含まれる前記導電性粒子が、2種類以上の直径が異なる球状、塊状の粒子が含まれていることを特徴とする請求項１から４のいずれかに記載の電子部品実装構造体。
  6. 前記導電層に含まれる前記導電性粒子が、２種類以上の異なる外観形状のものが含まれていることを特徴とする請求項１から５のいずれかに記載の電子部品実装構造体。
  7. 前記接着層が前記回路基板上の前記パッド上以外の領域上をも被覆していることを特徴とする請求項１から６のいずれかに記載の電子部品実装構造体。
  8. （１）パッドを有する回路基板上に、接着樹脂を含み複数の貫通開口部を有する樹脂シートを配置する工程と、
    （２）前記樹脂シートの上に、所定のパターンにて、導電性粒子と熱硬化性の絶縁樹脂を含む導電性ペーストを供給すると共に前記樹脂シートの前記貫通開口部に前記導電性ペーストの前記導電性粒子の一部を充填する工程と、
    （３）前記回路基板上に電子部品をその外部端子を前記パッド上に位置決めして搭載する工程と、
    （４）前記樹脂シートの接着樹脂と前記導電性ペーストの絶縁樹脂とを硬化させる工程と、
    を有する電子部品実装構造体の製造方法。
  9. 前記樹脂シートの接着樹脂と前記導電性ペーストの絶縁樹脂とは硬化条件が異なり、前記（４）の工程では、前記導電性ペーストの絶縁樹脂の硬化が行なわれた後に前記樹脂シートの接着樹脂の硬化が行なわれることを特徴とする請求項８に記載の電子部品実装構造体の製造方法。
  10. 前記樹脂シートは、繊維状で未硬化の接着樹脂の外側を加熱消滅性の表面コート樹脂にて覆った樹脂繊維を編み込んで形成されたものであることを特徴とする請求項８または９に記載の電子部品実装構造体の製造方法。
  11. 前記樹脂シートは、板状で未硬化の接着樹脂の外側を加熱消滅性の表面コート樹脂にて覆ったものであることを特徴とする請求項８から１０のいずれかに記載の電子部品実装構造体の製造方法。
JP2006102772A 2006-04-04 2006-04-04 電子部品実装構造体およびその製造方法 Expired - Fee Related JP4735378B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006102772A JP4735378B2 (ja) 2006-04-04 2006-04-04 電子部品実装構造体およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006102772A JP4735378B2 (ja) 2006-04-04 2006-04-04 電子部品実装構造体およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007281054A true JP2007281054A (ja) 2007-10-25
JP4735378B2 JP4735378B2 (ja) 2011-07-27

Family

ID=38682223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006102772A Expired - Fee Related JP4735378B2 (ja) 2006-04-04 2006-04-04 電子部品実装構造体およびその製造方法

Country Status (1)

Country Link
JP (1) JP4735378B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125741A1 (ja) * 2010-04-01 2011-10-13 株式会社フジクラ メンブレン配線板
JP2011238779A (ja) * 2010-05-11 2011-11-24 Mitsubishi Electric Corp 導電性接合構造体、これを用いた半導体装置および半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61171009A (ja) * 1985-01-24 1986-08-01 株式会社槌屋 異方導電性シ−ト
JPH04366630A (ja) * 1991-06-13 1992-12-18 Sharp Corp 異方性導電接着テープ
JPH09148702A (ja) * 1995-11-21 1997-06-06 Hitachi Chem Co Ltd 接続部材および該接続部材を用いた電極の接続構造・接続方法
JPH1041348A (ja) * 1996-07-22 1998-02-13 Honda Motor Co Ltd 電子部品と基板との接続ユニット
JPH11135567A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 異方性導電膜、半導体装置の製造方法
JPH11195860A (ja) * 1997-12-27 1999-07-21 Canon Inc 接着部材、該接着部材を備えたマルチチップモジュール、及び該接着部材による接着方法
JP2000149666A (ja) * 1998-11-13 2000-05-30 Citizen Watch Co Ltd 異方性導電膜
JP2004288959A (ja) * 2003-03-24 2004-10-14 Matsushita Electric Ind Co Ltd 電子回路装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61171009A (ja) * 1985-01-24 1986-08-01 株式会社槌屋 異方導電性シ−ト
JPH04366630A (ja) * 1991-06-13 1992-12-18 Sharp Corp 異方性導電接着テープ
JPH09148702A (ja) * 1995-11-21 1997-06-06 Hitachi Chem Co Ltd 接続部材および該接続部材を用いた電極の接続構造・接続方法
JPH1041348A (ja) * 1996-07-22 1998-02-13 Honda Motor Co Ltd 電子部品と基板との接続ユニット
JPH11135567A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 異方性導電膜、半導体装置の製造方法
JPH11195860A (ja) * 1997-12-27 1999-07-21 Canon Inc 接着部材、該接着部材を備えたマルチチップモジュール、及び該接着部材による接着方法
JP2000149666A (ja) * 1998-11-13 2000-05-30 Citizen Watch Co Ltd 異方性導電膜
JP2004288959A (ja) * 2003-03-24 2004-10-14 Matsushita Electric Ind Co Ltd 電子回路装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125741A1 (ja) * 2010-04-01 2011-10-13 株式会社フジクラ メンブレン配線板
US8993895B2 (en) 2010-04-01 2015-03-31 Fujikura Ltd. Membrane wiring board
JP2011238779A (ja) * 2010-05-11 2011-11-24 Mitsubishi Electric Corp 導電性接合構造体、これを用いた半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP4735378B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
US8390106B2 (en) Circuit board with built-in semiconductor chip and method of manufacturing the same
US8304897B2 (en) Thermal interface material design for enhanced thermal performance and improved package structural integrity
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
US20070127224A1 (en) Electronic circuit device and method of manufacturing the same
WO2009096216A1 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
US7432601B2 (en) Semiconductor package and fabrication process thereof
KR101697045B1 (ko) 혼성 프레임 패널을 포함하는 상호접속 구조물
JP2008311584A (ja) 半導体パッケージの実装構造
JP2006302929A (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US6946601B1 (en) Electronic package with passive components
US7638418B2 (en) Wiring substrate of a semiconductor component comprising rubber-elastic pads embedded in said wiring substrate and method for producing the same
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
JP3436170B2 (ja) 異方性導電フィルム、これを用いた半導体装置及びその製造方法
US8345444B2 (en) Structure with electronic component mounted therein and method for manufacturing such structure
US20090120675A1 (en) Mounted structural body and method of manufacturing the same
JP4735378B2 (ja) 電子部品実装構造体およびその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
EP2187436B1 (en) Electronic component
JP2008192984A (ja) 半導体装置及びその製造方法
JP2008288490A (ja) チップ内蔵基板の製造方法
JP4542842B2 (ja) 電極間接続構造
JP2004342766A (ja) 回路基板および電子部品実装体
JP2004071946A (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
JP4238671B2 (ja) 電子部品の実装構造
JP2005109415A (ja) 電子部品の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110212

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees