JP2007273949A - ナノ粒子を用いたトップゲート型薄膜トランジスタおよびその製造方法 - Google Patents

ナノ粒子を用いたトップゲート型薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2007273949A
JP2007273949A JP2007007284A JP2007007284A JP2007273949A JP 2007273949 A JP2007273949 A JP 2007273949A JP 2007007284 A JP2007007284 A JP 2007007284A JP 2007007284 A JP2007007284 A JP 2007007284A JP 2007273949 A JP2007273949 A JP 2007273949A
Authority
JP
Japan
Prior art keywords
nanoparticle
thin film
film transistor
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007007284A
Other languages
English (en)
Inventor
Sangsig Kim
サンシグ キム
Kyoung-Ah Cho
キョン−ア チョウ
Dong-Won Kim
ドン−ウォン キム
Jae-Won Jang
ジェ−ウォン ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry Academy Collaboration Foundation of Korea University
Original Assignee
Industry Academy Collaboration Foundation of Korea University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060029098A external-priority patent/KR100777265B1/ko
Priority claimed from KR1020060098467A external-priority patent/KR100792407B1/ko
Application filed by Industry Academy Collaboration Foundation of Korea University filed Critical Industry Academy Collaboration Foundation of Korea University
Publication of JP2007273949A publication Critical patent/JP2007273949A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/813—Of specified inorganic semiconductor composition, e.g. periodic table group IV-VI compositions
    • Y10S977/824—Group II-VI nonoxide compounds, e.g. CdxMnyTe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/892—Liquid phase deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 フレキシブル基板上に親水性のバッファ層を蒸着し、ナノ粒子膜の形成を容易にするだけでなく、熱処理されたナノ粒子を活性層として用い、ゲート絶縁層をナノ粒子膜上に形成させたトップゲート型トランジスタを作製し、低電圧駆動が可能であり、低温で作製可能なフレキシブル基板上にナノ粒子を用いたトップゲート型薄膜トランジスタおよびその製造方法を提供する。
【解決手段】 基板上にナノ粒子膜を形成させ、熱処理するステップと、ナノ粒子膜にソース電極とドレイン電極を形成させるステップと、ソースとドレイン電極が形成されたナノ粒子膜の上部に絶縁体を蒸着させ、ゲート絶縁層を形成させるステップと、ゲート絶縁層の上部に、トップゲート電極を形成させるステップとを含む。
【選択図】 図４

Description

本発明は、ナノ粒子を用いた薄膜トランジスタの製造方法、およびこれを用いて製造された薄膜トランジスタに関し、特に、基板上に親水性のバッファ層を蒸着し、ナノ粒子膜の形成を容易にするだけでなく、熱処理されたナノ粒子を活性層として用い、高誘電定数の絶縁体をゲート絶縁層として用い、前記ゲート絶縁層上にトップゲート電極を形成させることにより、低電圧駆動が可能であり、低温でも作製可能にしたナノ粒子を用いたトップゲート型薄膜トランジスタ、およびその製造方法に関する。
現在、液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）を含めたフラットパネルディスプレイにおいて用いられる薄膜電界効果トランジスタは、一般に、非晶質シリコン（ａ−Ｓｉ：Ｈ）または多結晶シリコンを活性層として用い、ゲート絶縁層としては、シリコン酸化物や窒化物を用いて作製している。
最近、低温工程が可能であり、低価の作製費用のために、ペンタセン、ヘキサチオフェン等の有機物を用いた薄膜トランジスタの作製についての研究が盛んに行われている。しかしながら、有機薄膜トランジスタの場合、移動度、物理的および化学的安定性等において根本的な限界を有していて、現在まで、無機半導体を中心に研究されてきた工程にそのまま適用するのには困難があった。
このような問題点を解決するために、１９９９年アメリカ・ＭＩＴ大学のＢ．Ａ．Ｒｉｄｌｅｙ、Ｂ．Ｎｉｖｉ、Ｊ．Ｍ．Ｊａｃｏｂｓｏｎは、ＣｄＳｅナノ粒子を用いて、薄膜トランジスタを作製した（Ｓｃｉｅｎｃｅ、２８６巻、７４６頁参照）。
この研究では、１ｃｍ２／Ｖｓｅｃ水準の電界効果移動度と、１０４以上の電流点滅比を有する典型的なトランジスタを作製し、ナノ粒子を用いた薄膜トランジスタの可能性を提示した。また、２００５年アメリカ・ＩＢＭのＤ．Ｖ．ＴａｌａｐｉｎとＣ．Ｂ．Ｍｕｒｒａｙは、ＰｂＳｅナノ粒子を用いて、薄膜トランジスタを作製した（Ｓｃｉｅｎｃｅ、３１０巻、８６頁参照）。
この研究では、ヒドラジンをナノ粒子膜に化学的に処理し、膜伝導度を向上させ、熱処理を通じて、ｎチャネルおよびｐチャネルトランジスタを作製した。このように無機半導体ナノ粒子を用いる場合、有機薄膜トランジスタと同様に、溶液状態の工程による長所が得られ、有機物質と関連した根本的な問題点も解決することができる。
しかしながら、殆どの有機薄膜トランジスタを含めて、今まで開発された、無機半導体ナノ粒子を用いたトランジスタは、シリコン基板を酸化したＳｉＯ２をゲート絶縁層として用いたバックゲート型のトランジスタであり、トランジスタの作動のために、数十Ｖ以上のゲート電圧が求められる。
本発明は、前記問題点に鑑みなされたものであり、フレキシブル基板上に親水性のバッファ層を蒸着し、ナノ粒子膜の形成を容易にするだけでなく、熱処理されたナノ粒子を活性層として用い、ゲート絶縁層をナノ粒子膜上に形成させたトップゲート型トランジスタを作製し、低電圧駆動が可能であり、低温で作製可能なナノ粒子を用いたトップゲート型薄膜トランジスタおよびその製造方法を提供することを目的とする。
前記の目的を達成するため、本発明に係るナノ粒子を用いた薄膜トランジスタの製造方法をなす構成手段は、ナノ粒子を用いた薄膜トランジスタの製造方法であって、基板上にナノ粒子膜を形成させ、熱処理するステップと、前記ナノ粒子膜にソース電極とドレイン電極を形成させるステップと、前記ソースとドレイン電極が形成されたナノ粒子膜の上部に絶縁体を蒸着させ、ゲート絶縁層を形成させるステップと、前記ゲート絶縁層の上部に、トップゲート電極を形成させるステップとを含んでなることを特徴とする。
また、前記基板と前記ナノ粒子膜との間に、親水性物質としてバッファ層を蒸着形成するステップをさらに含むことを特徴とする。
また、前記基板は、シリコン基板、ガラス基板、およびフレキシブル基板のいずれか一つであることを特徴とする。
また、前記フレキシブル基板は、プラスチック基板であることが好ましく、前記プラスチック基板は、ＰＥＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）、ＰＥＮ（Ｐｏｌｙｅｔｈｙｌｅｎａｐｔｈａｎａｔｅ）、ＰＣ（Ｐｏｌｙｃａｒｂｏｎａｔｅ）、およびＰＥＳ（Ｐｏｌｙｅｔｈｙｌｅｎ ｓｕｌｆｏｎｅ）のいずれか一つであることが好ましい。
また、前記バッファ層は、親水性の無機物または親水性の有機物であることを特徴とし、前記親水性の無機物は、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、Ｌａ２Ｏ３、およびＳｉＯ２のいずれか一つであることが好ましい。
また、前記親水性の無機物は、原子層蒸着法（ＡＬＤ）またはスパッタ法または有機金属化学気相蒸着法（ＭＯＣＶＤ）を用いて形成されることを特徴とする。
また、前記有機物は、ＡＩＤＣＮ、Ｐｏｌｙａｎｉｌｉｎｅ、Ｃｄ−ＡＡ（Ａｒａｃｈｉｄａｔｅ）、ＰＶＰ、ＰＶＡ、ＰＥＤＯＴのいずれか一つであることを特徴とし、前記有機物は、反応ガスとしてＯ３を用いた紫外線（ＵＶ）工程、または反応ガスとしてＯ２を用いたプラズマ工程を通じて、表面が親水化することを特徴とする。
また、前記有機物は、スピンコート法、スプレー法、Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ法、およびプリント法のいずれか一つを用いて蒸着形成されることを特徴とする。
また、前記バッファ層の厚さは、２ｎｍ〜２０ｎｍの範囲であることを特徴とする。
また、前記バッファ層は、１００℃〜１５０℃の範囲の温度で、前記基板上に蒸着されることを特徴とする。
また、前記ナノ粒子膜を形成させるステップは、ナノ粒子を溶媒に分散させ、ナノ粒子溶液を用意する工程と、前記ナノ粒子溶液に沈殿剤を混合させる工程と、前記沈殿剤が含まれたナノ粒子溶液を前記基板上に蒸着する工程と、を含んでなることを特徴とする。
また、前記ナノ粒子は、ＨｇＴｅ、ＨｇＳｅ、ＨｇＳ、ＣｄＴｅ、ＣｄＳｅ、ＣｄＳ、ＺｎＴｅ、ＺｎＳｅ、ＺｎＳ、ＰｂＴｅ、ＰｂＳｅ、ＰｂＳ、およびＺｎＯのいずれか一つであることを特徴とし、前記沈殿剤が含まれたナノ粒子溶液を、前記基板上に蒸着する方法は、スピンコート法、ディップコート法、スタンプ法、スプレー法、Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ法、およびプリント法のいずれか一つを用いることが好ましい。
また、前記熱処理は、１００℃〜１８５℃で１０〜２００分間行われることを特徴とする。
また、前記ゲート絶縁層は、高誘電定数の絶縁体を、前記ナノ粒子膜上に蒸着して形成するが、このような絶縁体としては、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＳｉＯ２のような無機物や、ＡＩＤＣＮ、Ｐｏｌｙａｎｉｌｉｎｅ、Ａｒａｃｈｉｄａｔｅ、ＰＶＰ、ＰＶＡ、ＰＥＤＯＴのような有機物のいずれか一つが、前記ナノ粒子膜の上部に蒸着されて形成されることを特徴とする。
また、前記高誘電定数の絶縁体を前記ナノ粒子膜の上部に蒸着するときの基板温度は、１００℃〜１８５℃の範囲とし、前記ゲート絶縁層の厚さは、１０ｎｍ〜５００ｎｍの範囲であることを特徴とする。
さらに、また他の本発明であるナノ粒子を用いたトップゲート型薄膜トランジスタに関する構成手段は、フレキシブル基板上に親水性物質で蒸着されて形成されるバッファ層と、前記バッファ層上に蒸着されて熱処理されるナノ粒子膜と、前記ナノ粒子膜上に形成されるソース電極およびドレイン電極と、前記ソースとドレイン電極が形成されたナノ粒子膜の上部に絶縁体を蒸着させて形成されるゲート絶縁層と、前記ゲート絶縁層の上部に形成されるトップゲート電極とを備えてなることを特徴とする。
本発明のナノ粒子を用いたトップゲート型薄膜トランジスタおよびその製造方法によれば、基板上に親水性のバッファ層を蒸着することにより、ナノ粒子膜の形成を容易にするだけでなく、プラスチック基板上において、ナノ粒子を活性層として用いて、トップゲート絶縁層を用いて低ゲート電圧で駆動可能であるトップゲート型薄膜トランジスタを製造することができる。したがって、作製工程が低温で可能であるので、フレキシブルプラスチック基板や透明基板に適用することができ、溶液状態の工程が可能であるので、薄膜トランジスタの作製費用の節減効果も得られる。
また、プラスチック基板を用いることができるので、透明、かつフレキシブルな薄膜トランジスタを製造することができ、特に、大面積が可能であり、常温でのナノ粒子層の蒸着が可能であるので、高価の高真空蒸着装備を必要とせず、作製費用の節減は、産業化の適用可能性が極めて高い。
また、無機物半導体ナノ粒子を用いて半導体薄膜トランジスタを製造するので、高電荷移動度を有し、化学的な安定性が高く、熱的耐久性が高く、高電圧に強いという長所がある。
また、プラスチック基板上に形成された既存の半導体薄膜トランジスタは、チャネルが非晶質や多結晶であるが、本発明によれば、プラスチック基板上に半導体ナノ粒子を用いた半導体薄膜トランジスタのチャネルは、殆ど単結晶物質であるという特徴的長所を有しており、高電荷移動度を有する。
以下、本発明の好ましい実施の形態を、添付図面に基づいて詳しく説明する。
本発明に係るナノ粒子を用いた薄膜トランジスタの製造方法をなす構成手段は、基本的に、基板上にナノ粒子膜を形成させ、熱処理するステップと、前記ナノ粒子膜にソース電極とドレイン電極を形成させるステップと、前記ソースとドレイン電極が形成されたナノ粒子膜の上部に絶縁体を蒸着させ、ゲート絶縁層を形成させるステップと、前記ゲート絶縁層の上部に、トップゲート電極を形成させるステップとを含んでなることを特徴とする。
さらに、他の本発明の構成手段は、前記基板と前記ナノ粒子膜との間に、親水性物質としてバッファ層を蒸着形成するステップをさらに含むことを特徴とする。この際、前記基板は、シリコン基板、ガラス基板、およびフレキシブル基板のいずれか一つであることを特徴とする。
以下では、前記基板と前記ナノ粒子膜との間に親水成物質を用いて形成されるバッファ層を含むナノ粒子を用いた薄膜トランジスタの製造方法についてのみ説明する。前記バッファ層を含まないナノ粒子を用いた薄膜トランジスタの製造方法についても、下記の説明が同様に適用される。
図１乃至図４は、本発明に係るナノ粒子を用いたトップゲート型薄膜トランジスタ素子の製造工程を示す断面図である。
はじめに、図１に示すように、フレキシブル基板１０の上部に、親水性物質としてバッファ層１５を形成させる。フレキシブル基板１０は、フレキシブルなものであれば、多様な基板を使用可能である。例えば、フレキシブルなプラスチック基板が使用され得る。
本発明に係る薄膜トランジスタは、低温の工程で製造可能であるので、プラスチック基板を用いることができる。プラスチック基板１０としてフレキシブルなプラスチック基板を用いる場合は、ＰＥＴ、ＰＥＮ、ＰＣ、およびＰＥＳ等を含めた全てのプラスチック基板のいずれか一つが使用可能である。
このようなプラスチック基板１０上に形成されるバッファ層１５は、親水性の無機物または親水性の有機物を用いて形成される。すなわち、バッファ層１５は、無機物や有機物を用いて形成することができるが、親水性である物質で形成されることが好ましい。
バッファ層１５を親水性の無機物で形成する場合は、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、Ｌａ２Ｏ３、およびＳｉＯ２等を含めた全ての無機物のいずれか一つを用いることができる。前記親水性の無機物であるＡｌ２Ｏ３は、多様な方法により蒸着され得るが、本発明では、ＡＬＤ、ＭＯＣＶＤ、およびスパッタ法を用いて、前記Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、Ｌａ２Ｏ３、およびＳｉＯ２等を含めた全ての親水性の無機物を、プラスチック基板１０上に蒸着することにより、バッファ層１５を形成する。
一方、バッファ層１５を親水性の有機物を用いる場合は、ＡＩＤＣＮ、Ｐｏｌｙａｎｉｌｉｎｅ、Ｃｄ−ＡＡ（Ａｒａｃｈｉｄａｔｅ）、ＰＶＰ、ＰＶＡ、およびＰＥＤＯＴ等を含めた全ての有機物のいずれか一つを用いる。前記有機物は、親水性を呈するように処理されなければならない。したがって、前記有機物は、反応ガスとしてＯ３を用いた紫外線（ＵＶ）工程、または反応ガスとしてＯ２を用いたプラズマ工程を通じて、表面が親水化する。
前記親水性の有機物は、多様な方法により蒸着形成されるが、本発明では、スピンコート法、スプレー法、Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ法、およびプリント法のいずれか一つを用いて蒸着形成され得る。
このようなバッファ層１５は、多様な厚さに形成されるが、本発明では、２ｎｍ〜２００ｎｍの範囲の厚さに蒸着形成されることが好ましい。この厚さにバッファ層１５を形成するときは、蒸着温度としては、比較的に低温である１００℃〜１５０℃の温度で前記基板上に蒸着される。
このようにプラスチック基板１０上にバッファ層１５を形成することにより、後述するナノ粒子溶液は、親水性であるため、プラスチック基板１０に蒸着されにくいという問題点を克服可能であるという効果が得られる。
このようにプラスチック基板１０上にバッファ層１５を形成した後は、図２に示すように、バッファ層１５上にナノ粒子膜２０を形成させる。
以下、このようなバッファ層１５上にナノ粒子膜を形成させる工程について具体的に説明する。
はじめに、所定のナノ粒子を溶媒に分散させ、ナノ粒子溶液を用意する。この際、溶媒に分散されるナノ粒子の濃度は、０．０１〜１ｍｇ／μｌであることが好ましい。このようにナノ粒子溶液が用意された後は、２−プロパノールのような沈殿剤と、前記ナノ粒子溶液を混合する。
この際、混合体積比は、１：１００〜１：１で混合する。その後、前記沈殿剤が含まれたナノ粒子溶液を、バッファ層１５上に蒸着させることにより、バッファ層１５上にナノ粒子膜２０を形成させるようになる。
前記工程において用いられるナノ粒子は、多様に構成され得るが、本発明では、ＨｇＴｅ、ＨｇＳｅ、ＨｇＳ、ＣｄＴｅ、ＣｄＳｅ、ＣｄＳ、ＺｎＴｅ、ＺｎＳｅ、ＺｎＳ、ＰｂＴｅ、ＰｂＳｅ、ＰｂＳ、およびＺｎＯ等を含めた全ての半導体ナノ粒子のいずれか一つを用いる。
また、前記沈殿剤が含まれたナノ粒子溶液をバッファ層１５上に蒸着する方法は、スピンコート法、ディップコート法、スタンプ法、スプレー法、プリント法、および他の溶液処理技術のいずれか一つを用いて、バッファ層１５上にナノ粒子膜２０を形成させる。
このような工程により、バッファ層１５上にナノ粒子膜２０が形成された後は、ナノ粒子膜２０を所定の温度で熱処理する工程を行う。このような熱処理工程は、ナノ粒子の種類に応じて、１００℃〜１８５℃で１０〜２００分間行われる。現在使用中であるＰＥＳフレキシブルプラスチック基板の融点は１８５℃であるので、前記範囲の低温で熱処理を行うことができる。
このような熱処理工程は、ナノ粒子膜の結晶性を向上させ、移動度を向上させる役割と、ナノ粒子膜と基板との間の粘着力を向上させることにより、フォトリソグラフィー工程上で発生するナノ粒子層と基板上で発生する粘着力の減少による、ナノ粒子層と基板との分離という問題点を防止する役割をする。
図５は、ＨｇＴｅナノ粒子膜を１５０℃で１８０分間熱処理した後、電流の大きさを測定したグラフである。図５に示すように、熱処理を行わなかったグラフ（「ａ」と示す）と、熱処理を行ったグラフ（「ｂ」と示す）とを比較すると、熱処理を行った場合の電流の大きさが１０５倍以上増加することがわかる。前記熱処理が行われたナノ粒子膜２０部分は、活性層として動作され得る。
このようにナノ粒子膜に熱処理を行った後は、図３に示すように、ナノ粒子膜２０上にソース電極３１とドレイン電極３２を電子ビームまたはフォトリソグラフィー法や金属マスクを用いて形成する。
このようにソース電極３１とドレイン電極３２をナノ粒子膜２０上に形成した後は、図４に示すように、ソース電極３１とドレイン電極３２が形成されたナノ粒子膜２０の上部に、高誘電定数を有する絶縁体を蒸着させ、ゲート絶縁層４０を形成させる。その後、ゲート絶縁層４０の上部に、電子ビームまたはフォトリソグラフィー法や金属マスクを用いてゲート電極５０を形成させる。
ゲート絶縁層４０は、ナノ粒子膜２０上に高誘電定数の絶縁体を蒸着して形成するが、このような絶縁体としては、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＳｉＯ２等を含めた全ての無機絶縁体や、ＡＩＤＣＮ、Ｐｏｌｙａｎｉｌｉｎｅ、Ａｒａｃｈｉｄａｔｅ、ＰＶＰ、ＰＥＤＯＴ等を含めた全ての有機絶縁体のいずれか一つが該当されることが好ましい。
このような絶縁体を前記ナノ粒子膜の上部に蒸着するときの基板の温度は、常温（１００℃以上）〜１８５℃とし、ゲート絶縁層の厚さは、１０ｎｍ〜５００ｎｍとすることが好ましい。
図６は、上記した工程により形成されるプラスチック基板を用いて作製されたトップゲート型薄膜トランジスタの上面を示す光学顕微鏡写真である。また、図７は、本発明の実施の形態により、透明なプラスチック基板を用いて作製したトップゲート型トランジスタを示す写真であり、図８は、本発明の実施の形態により、透明なプラスチック基板を用いて作製したトップゲート型トランジスタを曲げた様子を示す写真である。図７および図８に示すように、透明なプラスチック基板を用いてトップゲート型薄膜トランジスタを作製する場合は、透明、かつフレキシブルな特性を有することができる。
図９および図１０は、本発明により、プラスチック基板上に形成されたトップゲート型トランジスタの特性を示すグラフであり、ここでは、ＨｇＴｅナノ粒子膜を活性層として用いており、トップゲートとして、ＡＬＤで蒸着された６０ｎｍ厚さのＡｌ２Ｏ３ゲート絶縁層を用いて作製した。この際のソースとドレインとの間隔は１０μｍ、幅は、１０００μｍである。
図９は、ゲート電極に印加される不連続的な電圧（ＶＧ）において、ドレインおよびソース電極に印加される電圧（ＶＤＳ）に対するドレイン電流（ＩＤ）の依存性を示す。ゲート電圧が小さくなるほど、ドレイン電流が増加することにより、ｐチャネルトランジスタであることがわかる。
図１０は、ゲート電圧によるドレイン電流を示している。固定されたＶＤＳ＝１０Ｖにおいて、
曲線の傾きを用いて計算された電界効果移動度は、０．８８ｃｍ２／Ｖｓである。また、トップゲート型薄膜トランジスタが、プラスチック基板上において、ナノ粒子溶液状態の工程を通じて作製されて報告された例が、現在まではなく、本発明で初めて試みられた。
以上、本発明の好ましい実施の形態について説明したが、これは例示のためのものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の思想を逸脱しない範囲内で種々の変形または修正が可能である。従って、本発明の保護範囲は、前述した実施の形態に限定されるのではなく、特許請求の範囲によって定められるものである。
本発明の実施の形態によるナノ粒子を用いてフレキシブル基板上にトップゲート型薄膜トランジスタを製造する工程の順序を示す断面図である。 本発明の実施の形態によるナノ粒子を用いてフレキシブル基板上にトップゲート型薄膜トランジスタを製造する工程の順序を示す断面図である。 本発明の実施の形態によるナノ粒子を用いてフレキシブル基板上にトップゲート型薄膜トランジスタを製造する工程の順序を示す断面図である。 本発明の実施の形態によるナノ粒子を用いてフレキシブル基板上にトップゲート型薄膜トランジスタを製造する工程の順序を示す断面図である。 本発明の実施の形態により、ＨｇＴｅナノ粒子膜を１５０℃で１８０分間熱処理した後、電流の大きさを測定したグラフである。 本発明の実施の形態によるトップゲート型薄膜トランジスタの上面を示す光学顕微鏡写真である。 本発明の実施の形態により、プラスチック基板を用いて作製したトップゲート型トランジスタを示す写真である。 本発明の実施の形態により、プラスチック基板を用いて作製したトップゲート型トランジスタを曲げた様子を示す写真である。 本発明により、プラスチック基板上に形成されたトップゲート型トランジスタの特性を示すグラフである。 本発明により、プラスチック基板上に形成されたトップゲート型トランジスタの特性を示すグラフである。
符号の説明
１０ 基板
１５ バッファ層
２０ ナノ粒子膜
３１ ソース電極
３２ ドレイン電極
４０ ゲート絶縁層
５０ トップゲート電極

Claims (20)

  1. ナノ粒子を用いた薄膜トランジスタの製造方法であって、
    基板上にナノ粒子膜を形成させ、熱処理するステップと、
    前記ナノ粒子膜にソース電極とドレイン電極を形成させるステップと、
    前記ソースとドレイン電極が形成されたナノ粒子膜の上部に絶縁体を蒸着させ、ゲート絶縁層を形成させるステップと、
    前記ゲート絶縁層の上部に、トップゲート電極を形成させるステップと、
    を含むことを特徴とするナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  2. 前記基板と前記ナノ粒子膜との間に、親水性物質としてバッファ層を蒸着形成するステップをさらに含むことを特徴とする請求項１に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  3. 前記基板は、シリコン基板、ガラス基板、およびフレキシブル基板のいずれか一つであることを特徴とする請求項１または２に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  4. 前記フレキシブル基板は、プラスチック基板であることを特徴とする請求項３に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  5. 前記プラスチック基板は、ＰＥＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）、ＰＥＮ（Ｐｏｌｙｅｔｈｙｌｅｎａｐｔｈａｎａｔｅ）、ＰＣ（Ｐｏｌｙｃａｒｂｏｎａｔｅ）、およびＰＥＳ（Ｐｏｌｙｅｔｈｙｌｅｎ
    ｓｕｌｆｏｎｅ）のいずれか一つであることを特徴とする請求項４に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  6. 前記バッファ層は、親水性の無機物または親水性の有機物であることを特徴とする請求項２に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  7. 前記親水性の無機物は、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、Ｌａ２Ｏ３、およびＳｉＯ２のいずれか一つであることを特徴とする請求項６に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  8. 前記親水性の無機物は、原子層蒸着法（ＡＬＤ）またはスパッタ法または有機金属化学気相蒸着法（ＭＯＣＶＤ）を用いて形成されることを特徴とする請求項７に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  9. 前記有機物は、ＡＩＤＣＮ、Ｐｏｌｙａｎｉｌｉｎｅ、Ｃｄ−ＡＡ（Ａｒａｃｈｉｄａｔｅ）、ＰＶＰ、ＰＶＡ、ＰＥＤＯＴのいずれか一つであることを特徴とする請求項６に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  10. 前記有機物は、反応ガスとしてＯ３を用いた紫外線（ＵＶ）工程、または反応ガスとしてＯ２を用いたプラズマ工程を通じて、表面が親水化することを特徴とする請求項９に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  11. 前記有機物は、スピンコート法、スプレー法、Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ法、およびプリント法のいずれか一つを用いて蒸着形成されることを特徴とする請求項１０に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  12. 前記バッファ層の厚さは、２ｎｍ〜２０ｎｍの範囲であることを特徴とする請求項２に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  13. 前記バッファ層は、１００℃〜１５０℃の範囲の温度で、前記基板上に蒸着されることを特徴とする請求項２に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  14. 前記ナノ粒子膜を形成させるステップは、
    ナノ粒子を溶媒に分散させ、ナノ粒子溶液を用意する工程と、
    前記ナノ粒子溶液に沈殿剤を混合させる工程と、
    前記沈殿剤が含まれたナノ粒子溶液を前記基板上に蒸着する工程と、
    を含むことを特徴とする請求項１または２に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  15. 前記ナノ粒子は、ＨｇＴｅ、ＨｇＳｅ、ＨｇＳ、ＣｄＴｅ、ＣｄＳｅ、ＣｄＳ、ＺｎＴｅ、ＺｎＳｅ、ＺｎＳ、ＰｂＴｅ、ＰｂＳｅ、ＰｂＳ、およびＺｎＯのいずれか一つであることを特徴とする請求項１４に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  16. 前記沈殿剤が含まれたナノ粒子溶液を、前記基板上に蒸着する方法は、スピンコート法、ディップコート法、スタンプ法、スプレー法、Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ法、およびプリント法のいずれか一つを用いることを特徴とする請求項１４に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  17. 前記熱処理は、１００℃〜１８５℃で１０〜２００分間行われることを特徴とする請求項１または２に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  18. 前記ゲート絶縁層は、高誘電定数の絶縁体を、前記ナノ粒子膜上に蒸着して形成するが、このような絶縁体としては、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＳｉＯ２のような無機物や、ＡＩＤＣＮ、Ｐｏｌｙａｎｉｌｉｎｅ、Ｃｄ−ＡＡ（Ａｒａｃｈｉｄａｔｅ）、ＰＶＰ、ＰＶＡ、ＰＥＤＯＴのような有機物のいずれか一つが、前記ナノ粒子膜の上部に蒸着されて形成されることを特徴とする請求項１または２に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  19. 前記高誘電定数の絶縁体を前記ナノ粒子膜の上部に蒸着するときの基板温度は、１００℃〜１８５℃の範囲とし、前記ゲート絶縁層の厚さは、１０ｎｍ〜５００ｎｍの範囲であることを特徴とする請求項１８に記載のナノ粒子を用いたトップゲート型薄膜トランジスタの製造方法。
  20. ナノ粒子を用いた薄膜トランジスタにおいて、
    フレキシブル基板上に親水性物質で蒸着されて形成されるバッファ層と、
    前記バッファ層上に蒸着されて熱処理されるナノ粒子膜と、
    前記ナノ粒子膜上に形成されるソース電極およびドレイン電極と、
    前記ソースとドレイン電極が形成されたナノ粒子膜の上部に絶縁体を蒸着させて形成されるゲート絶縁層と、
    前記ゲート絶縁層の上部に形成されるトップゲート電極と、
    を備えることを特徴とするナノ粒子を用いたトップゲート型薄膜トランジスタ。
JP2007007284A 2006-03-30 2007-01-16 ナノ粒子を用いたトップゲート型薄膜トランジスタおよびその製造方法 Pending JP2007273949A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060029098A KR100777265B1 (ko) 2006-03-30 2006-03-30 나노 입자를 이용한 전면 게이트 박막 트랜지스터 및 그제조 방법
KR1020060098467A KR100792407B1 (ko) 2006-10-10 2006-10-10 플렉시블 기판 상에 나노 입자를 이용한 전면 게이트 박막트랜지스터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2007273949A true JP2007273949A (ja) 2007-10-18

Family

ID=38557483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007007284A Pending JP2007273949A (ja) 2006-03-30 2007-01-16 ナノ粒子を用いたトップゲート型薄膜トランジスタおよびその製造方法

Country Status (2)

Country Link
US (1) US7972931B2 (ja)
JP (1) JP2007273949A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212722A (ja) * 2011-03-30 2012-11-01 Fujifilm Corp 薄膜トランジスタの製造装置およびその製造方法、ならびにプログラム

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2457872A (en) * 2008-02-13 2009-09-02 Univ Ind & Acad Collaboration Thin-film transistor using nano-crystalline thin-film as active layer, and method for fabricating the same
KR101878732B1 (ko) * 2011-06-24 2018-07-16 삼성전자주식회사 그래핀 기재 및 이를 채용한 투명전극과 트랜지스터
CN104037233B (zh) * 2014-06-10 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、oled背板和显示装置
CN113224143B (zh) * 2021-04-22 2022-09-20 南京理工大学 基于二硫化钨/锑化镓结型场效应晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210107A (ja) * 2003-12-26 2005-08-04 Sony Corp 半導体装置及びその製造方法
JP2006041317A (ja) * 2004-07-29 2006-02-09 Sony Corp 有機半導体パターン及び有機半導体層のパターニング方法、有機半導体装置及びその製造方法、並びに表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294401B1 (en) * 1998-08-19 2001-09-25 Massachusetts Institute Of Technology Nanoparticle-based electrical, chemical, and mechanical structures and methods of making same
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
US6930059B2 (en) * 2003-02-27 2005-08-16 Sharp Laboratories Of America, Inc. Method for depositing a nanolaminate film by atomic layer deposition
US7879696B2 (en) * 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
GB2416428A (en) * 2004-07-19 2006-01-25 Seiko Epson Corp Method for fabricating a semiconductor element from a dispersion of semiconductor particles
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US20060071205A1 (en) * 2004-09-24 2006-04-06 Hewlett-Packard Development Company, L.P. Nanocrystal switch
US20060088962A1 (en) * 2004-10-22 2006-04-27 Herman Gregory S Method of forming a solution processed transistor having a multilayer dielectric
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210107A (ja) * 2003-12-26 2005-08-04 Sony Corp 半導体装置及びその製造方法
JP2006041317A (ja) * 2004-07-29 2006-02-09 Sony Corp 有機半導体パターン及び有機半導体層のパターニング方法、有機半導体装置及びその製造方法、並びに表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212722A (ja) * 2011-03-30 2012-11-01 Fujifilm Corp 薄膜トランジスタの製造装置およびその製造方法、ならびにプログラム

Also Published As

Publication number Publication date
US7972931B2 (en) 2011-07-05
US20070228376A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
US7768042B2 (en) Thin film transistor including titanium oxides as active layer and method of manufacturing the same
CN102024846B (zh) 3端子电子器件和2端子电子器件
Benwadih et al. High mobility flexible amorphous IGZO thin-film transistors with a low thermal budget ultra-violet pulsed light process
Secor et al. High-performance inkjet-printed indium-gallium-zinc-oxide transistors enabled by embedded, chemically stable graphene electrodes
US8847313B2 (en) Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
Seon et al. Spin-coated CdS thin films for n-channel thin film transistors
Li et al. Performance improvement for solution-processed high-mobility ZnO thin-film transistors
Priyadarshini et al. Effect of annealing ambient on SnO2 thin film transistors
CN101047130B (zh) 使用纳米颗粒的顶栅薄膜晶体管及其制造方法
CN104205340B (zh) 导电薄膜、用于形成导电薄膜的涂布液、场效应晶体管、以及用于生产场效应晶体管的方法
Lee et al. DNA-base guanine as hydrogen getter and charge-trapping layer embedded in oxide dielectrics for inorganic and organic field-effect transistors
Sun et al. Low-temperature sintering of in-plane self-assembled ZnO nanorods for solution-processed high-performance thin film transistors
CN100565826C (zh) 一种ZnO背栅纳米线场效应管的制备方法
Hamlin et al. Heterojunction transistors printed via instantaneous oxidation of liquid metals
US7972931B2 (en) Top-gate thin-film transistors using nanoparticles and method of manufacturing the same
McMorrow et al. Solution-processed self-assembled nanodielectrics on template-stripped metal substrates
Luo et al. Contact‐Engineering of Self‐Aligned‐Gate Metal Oxide Transistors Processed via Electrode Self‐Delamination and Rapid Photonic Curing
Park et al. New n-Type $\hbox {TiO} _ {2} $ Transparent Active Channel TFTs Fabricated With a Solution Process
KR100983544B1 (ko) 산화티타늄을 활성층으로 갖는 박막 트랜지스터의 제조 방법 및 그 구조
KR102036972B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR100792407B1 (ko) 플렉시블 기판 상에 나노 입자를 이용한 전면 게이트 박막트랜지스터 및 그 제조 방법
Ismail et al. Fabrication of p-type organic field effect transistor using PMMA: TiO2 as nanocomposite dielectric layer
KR100930057B1 (ko) 산화티타늄을 활성층으로 갖는 박막 트랜지스터의 제조방법 및 그 구조
Constantinou et al. Interface passivation and trap reduction via a solution-based method for near-zero hysteresis nanowire field-effect transistors
US20140197405A1 (en) Rfid tags based on self-assembly nanoparticles

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110518

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110719