CN104205340B - 导电薄膜、用于形成导电薄膜的涂布液、场效应晶体管、以及用于生产场效应晶体管的方法 - Google Patents

导电薄膜、用于形成导电薄膜的涂布液、场效应晶体管、以及用于生产场效应晶体管的方法 Download PDF

Info

Publication number
CN104205340B
CN104205340B CN201380015030.3A CN201380015030A CN104205340B CN 104205340 B CN104205340 B CN 104205340B CN 201380015030 A CN201380015030 A CN 201380015030A CN 104205340 B CN104205340 B CN 104205340B
Authority
CN
China
Prior art keywords
metal oxide
conductive film
gold
tin
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380015030.3A
Other languages
English (en)
Other versions
CN104205340A (zh
Inventor
松本真二
植田尚之
中村有希
安部由希子
高田美树子
曾根雄司
早乙女辽
早乙女辽一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN104205340A publication Critical patent/CN104205340A/zh
Application granted granted Critical
Publication of CN104205340B publication Critical patent/CN104205340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/445—Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

提供导电薄膜，其包含：含有铟和锡的金属氧化物；以及金。

Description

导电薄膜、用于形成导电薄膜的涂布液、场效应晶体管、以及 用于生产场效应晶体管的方法
技术领域
本发明涉及导电薄膜、用于形成导电薄膜的涂布液、场效应晶体管、以及用于生产场效应晶体管的方法。
背景技术
近来，已经积极发展了有源矩阵显示装置(例如，液体显示装置、发光显示装置和电泳显示装置)，其中在以矩阵形式排列的每个显示图像元件中提供由薄膜场效应晶体管(FET)形成的开关元件。
在这些发展中，已将注意力放在了用氧化物半导体膜形成FET并且将这种FET应用到电子器件、光学器件等的技术上，所述氧化物半导体膜在FET的沟道形成区域中的元件之间具有高载流子迁移率和较少的变化。例如，提出了使用氧化锌(ZnO)、In2O3、In-Ga-Zn-O等作为氧化物半导体膜的FET。
当前需要具有大显示面积的显示装置。在以大面积显示的显示装置中，由于在对FET的沟道的接线中发生的电阻造成的信号延迟问题变得显著。因此，在FET的生产中，理想地使用具有低电阻率的材料作为接线、源电极和漏电极的材料。这种材料的实例包括金属。
在FET具有均由具有低电阻率的金属形成的源电极和漏电极直接与氧化物半导体膜接触的结构的情况中，其接触电阻增加。已经认为增加接触电阻的因素之一是在氧化物半导体膜与源电极和漏电极的接触表面上形成肖特基势垒结。
因此，期望提供具有低电阻率的电极，并且与氧化物半导体膜形成优异的电连接。
为了解决上述问题，公开了这样的方法：提供在源电极和漏电极之前用于形成欧姆接触的缓冲层以及氧化物半导体层，并且使用具有低电阻的金属用于电极(参见PTL1)。根据公开的方法，可以生产具有优异特性的FET。然而，由于该方法需要缓冲层，因此增加了一些FET的生产过程。
此外，公开了FET，其使用导电氧化物比如掺杂锡的氧化铟(ITO)和掺杂锌的氧化铟(IZO)用于源电极和漏电极，并且使用氧化物半导体用于活性层(参见PTL2和PTL3)。然而，导电氧化物的电阻率一般高于金属的电阻率。因此，公开的技术不能同时获得低电阻率和与氧化物半导体膜的优异的电连接。
因此，当前需要具有低电阻率并且能够与氧化物半导体膜形成优异的电连接而不增加生产过程的阶段的导电薄膜。
引用列表
专利文献
PTL1：日本专利申请特许公开(JP-A)号2010-62546
PTL2：JP-A号2010-156963
PTL3：JP-A号2010-98280
发明内容
技术问题
本发明旨在解决本领域中上述的各种问题并且实现以下目的。本发明的目的是提供具有低电阻率并且能够与氧化物半导体膜形成优异的电连接而不增加生产过程的阶段的导电薄膜。
问题的解决方案
用于解决上述问题的手段如下：
本发明的导电膜包含：
含铟和锡的金属氧化物；以及
金。
发明的有益效果
本发明可解决本领域中上述的各种问题，并且可提供具有低电阻率并且能够与氧化物半导体膜形成优异的电连接而不增加生产过程的阶段的导电薄膜。
附图简述
图1A是图示说明在导电薄膜中和在导电薄膜和氧化物半导体薄膜之间的界面处的电连接的示例图(部分1)。
图1B是图示说明在导电薄膜中和在导电薄膜和氧化物半导体薄膜之间的界面处的电连接的示例图(部分2)。
图1C是图示说明在导电薄膜中和在导电薄膜和氧化物半导体薄膜之间的界面处的电连接的示例图(部分3)。
图2是图示说明底栅和底部触点场效应晶体管的一个实例的示意性截面图。
图3是图示说明底栅和顶部触点场效应晶体管的一个实例的示意性截面图。
图4是图示说明顶栅和底部触点场效应晶体管的一个实例的示意性截面图。
图5是图示说明顶栅和顶部触点场效应晶体管的一个实例的示意性截面图。
图6A是图示说明用于生产本发明的场效应晶体管的方法的一个实例的示意性截面图(部分1)。
图6B是图示说明用于生产本发明的场效应晶体管的方法的一个实例的示意性截面图(部分2)。
图6C是图示说明用于生产本发明的场效应晶体管的方法的一个实例的示意性截面图(部分3)。
图6D是图示说明用于生产本发明的场效应晶体管的方法的一个实例的示意性截面图(部分4)。
图7A是在实施例中获得的结果的图(部分1)。
图7B是在实施例中获得的结果的图(部分2)。
具体实施方式
(导电薄膜)
本发明的导电薄膜至少包含含有铟和锡的金属氧化物以及金，并且如果必要的话可进一步包含其它组分。
<金属氧化物>
根据预期目的适当选择金属氧化物而没有任何限制，条件是其含有铟和锡，但其优选为铟锡氧化物(ITO)，因为ITO具有相对高的电导率。
根据预期目的适当选择铟和锡的比例而没有任何限制，但是锡原子数与铟原子数的比例，即，[锡(B)/铟(A)]优选为0.01至0.25，更优选为0.05至0.15。
当[锡(B)/铟(A)]在上述优选的范围内时，可保持低的金属氧化物的电导率。当[锡(B)/铟(A)]在上述更优选的范围内时，其效果变得更显著。
根据预期目的适当选择金属氧化物的形状而没有任何限制，但优选为粒状。
在金属氧化物的形状是粒状的情况中，根据预期目的适当选择其颗粒的平均粒径而没有任何限制。然而，其上限优选为1μm或更小，更优选为500nm或更小，并且甚至更优选为100nm或更小。其下限优选为1nm或更大，更优选为5nm或更大，并且甚至更优选为10nm或更大。
可以例如通过扫描电子显微镜测量导电薄膜中每种类型的颗粒的平均粒径。在扫描电子显微镜下观察导电薄膜的截面，并且测量导电薄膜的截面上100个金颗粒的粒径。测量的粒径的平均值被测定为平均粒径。注意，在颗粒是球形的情况中，其直径被测量为粒径。在颗粒具有不规则形状的情况中，最大直径和最小直径的平均值被测定为粒径。
<金>
根据预期目的适当选择金而没有任何限制。
根据预期目的适当选择金的形状而没有任何限制，并且其实例包括球形、扁圆和多面体。其中，球形是优选的。注意，球形并不限于球体。
根据预期目的适当选择金的平均粒径而没有任何限制，但其上限优选为1μm或更小，更优选为500nm或更小，并且甚至更优选为100nm或更小。其下限优选为1nm或更大，更优选为5nm或更大，并且甚至更优选为10nm或更大。
在导电薄膜被用于具有小装置尺寸的晶体管的源电极和漏电极的情况中，半导体与电极的接触区域宽几微米至几十微米。由此金属氧化物和金具有在上述范围内的尺寸(例如，1nm至1μm)，使导电薄膜中的金属氧化物和半导体基本均匀地与彼此接触，并且因此可期望电性能的均化。
根据预期目的适当选择导电薄膜中铟原子数(A)、锡原子数(B)和金原子数(C)而没有任何限制，但(A)、(B)和(C)的比例[C/(A+B+C)]优选为0.21至0.78，即，(A)、(B)和(C)满足下式(1)，因为可以获得极低的电阻率，并且可以实现与氧化物半导体膜的优异的电连接。
0.21≤[C/(A+B+C)]≤0.78 式(1)
当比例[C/(A+B+C)]少于0.21时，导电薄膜的电阻率与金属氧化物的电阻率没有太大差别，所述金属氧化物是导电薄膜的组分，并且可以保持高的导电薄膜的电阻率。当比例[C/(A+B+C)]超过0.78时，与氧化物半导体膜的电连接可能受损。
当使导电薄膜与氧化物半导体膜接触时，电连接为接触电阻。导电薄膜的接触电阻小。
比例[C/(A+B+C)]优选为0.21或更多，更优选为0.28或更多。
当比例[C/(A+B+C)]为0.21或更多时，导电薄膜的电阻率显著降低。这可能是由于随着由具有低电阻率的金颗粒形成的导电沟道在导电薄膜中形成，导电薄膜的电阻率整体下降，其可通过逾渗理论来解释。在逾渗理论中，由绝缘材料和导电材料组成的复合材料的电导率的显示通过以下来解释：当导电材料的浓度超过某水平(阈值)时，形成通过整个系统连接的团簇(cluster)。为了形成这种通过整个系统连接的团簇，导电材料的比例(浓度)需要到某水平或更大，并且这个比例(浓度)的最小值被称作逾渗阈值。因此，通过给予在导电薄膜中具有低电阻率的金颗粒超过逾渗阈值的浓度，由于金颗粒引起的导电开始在导电薄膜的电阻上主导地起作用，并且因此导电薄膜的电阻整体可保持足够低。
比例[C/(A+B+C)]优选为0.78或更小，更优选为0.61或更小。
为了与n型氧化物半导体形成优异的电连接，一般优选的是电极材料的逸出功小。逸出功的测量可以通过例如大气光电子能谱装置AC-2(由Riken Keiki Co.,Ltd.制造)来执行。由于金属氧化物的逸出功相对较小，所以金属氧化物趋于容易与n型氧化物形成半导体的欧姆接触。另一方面，由于金的逸出功相对较大，则金趋于容易与n型氧化物形成半导体的肖特基势垒结，其可增加接触电阻。
当比例[C/(A+B+C)]大于0.78时，金可以存在于导电薄膜和氧化物半导体之间的连接界面上。然而，当比例[C/(A+B+C)]为0.78或更小时，导电薄膜中存在的金属氧化物有助于与氧化物半导体的电连接，并且因此导电薄膜和氧化物半导体可基本上形成欧姆接触。因此，在导电薄膜被用于薄膜场效应晶体管(FET)的源电极和漏电极的情况中，可以保持低接触电阻，并且可获得优异的电流-电压特性。
当比例[C/(A+B+C)]大于0.78时，导电薄膜的大部分表面可被具有低电阻率的金占据。在这种情况中，导电薄膜与氧化物半导体之间的接触界面由肖特基势垒结主导。因此，当将导电薄膜的上述区域用作FET的源电极和漏电极时，接触电阻高，并且因此难以获得优异的电流-电压特性。
参考图1A至1C，接下来将详细描述在导电薄膜中和在导电薄膜与氧化物半导体薄膜之间的界面处的电连接。
图1A至1C中的实心箭头指示具有低接触电阻的部分，在此在氧化物半导体薄膜和导电薄膜中包含的金属氧化物颗粒之间形成欧姆接触。图1A至1C中的虚线箭头指示在导电薄膜中彼此接触的金颗粒之间具有低电阻的部分。图1A示意性地图解其中比例[C/(A+B+C)]小于0.21的情况。图1B示意性地图解其中比例[C/(A+B+C)]为0.21或更大但为0.78或更小的情况。图1C示意性地图解其中比例[C/(A+B+C)]大于0.78的情况。当导电薄膜为图1A的状态时，在氧化物半导体薄膜和导电薄膜中包含的金属氧化物颗粒之间大部分形成欧姆接触，并且因此导电薄膜和氧化物半导体薄膜之间的接触电阻变低。然而，遍及导电薄膜，导电薄膜中包含的金颗粒彼此不接触，并且因此导电薄膜的电阻变高。当导电薄膜处于图1C的状态时，导电薄膜中包含的金颗粒遍及导电薄膜与彼此接触，并且因此导电薄膜的电阻变低。然而，在导电薄膜和氧化物半导体薄膜之间小部分形成欧姆接触，并且因此导电薄膜和氧化物半导体薄膜之间的接触电阻变高。当导电薄膜处于图1B的状态中时，导电薄膜和氧化物半导体薄膜之间大部分形成欧姆接触，并且导电薄膜中包含的金颗粒遍及导电薄膜彼此接触。结果，导电薄膜和氧化物半导体薄膜之间的接触电阻低，并且导电薄膜本身的电阻低。在FET中，源电极和漏电极的电阻以及在每个电极和半导体之间的界面处的电阻越低，电流-电压性能可以越好。因此，当本发明的导电薄膜用作与氧化物半导体薄膜形成欧姆接触的电极时，FET可以在器件性能方面被改善。尤其是当导电薄膜处于图1B的状态中时，FET可以在器件性能方面更多地改善。
如上所述，可以理解，通过满足式(1)可获得具有低电阻率的导电薄膜，以及与n型氧化物半导体的优异的电连接。
通过选择几乎不被氧化的金作为有助于降低电阻率的金属，即使当通过在氧化气氛中进行的工艺或高温工艺形成导电薄膜时，也可保持低的导电薄膜的电阻率。
导电薄膜优选为通过以下获得的导电薄膜：在支撑体(support)上施加下述的用于形成本发明的导电薄膜的涂布液；将施加的涂布液干燥，并且烘烤干燥的涂布液，因为可容易获得导电薄膜，并且可获得具有大面积的导电薄膜。
根据预期目的适当选择导电薄膜的形状而没有任何限制，并且其实例包括板、线和图案化的形状。
根据预期目的适当选择导电薄膜的尺寸而没有任何限制。
根据预期目的适当选择导电薄膜的结构而没有任何限制，但优选的是将金分散在由金属氧化物形成的薄膜中。通过以下可容易获得这种结构：将下述的用于形成本发明的导电薄膜的涂布液施加到支撑体上，干燥并且随后烘烤施加的涂布液。
根据预期目的适当选择导电薄膜的平均厚度而没有任何限制，但其优选为40nm至2μm，更优选为70nm至1μm。
通过借助原子力显微镜(Nano-Im，由Pacific Nanotechnology,Inc.制造)在导电薄膜上随机选择的4个点测量导电薄膜厚度并且计算测量值的平均值，可以测定平均厚度。
<导电薄膜的生产方法>
根据预期目的适当选择导电薄膜的生产方法而没有任何限制，并且其实例包括：干法，比如溅射；和使用涂布方法的湿法，比如丝网印刷、辊涂、浸涂、旋涂、喷墨印刷和纳米印刷。具体而言，由喷墨印刷代表的滴涂方法是优选的，因为可容易获得导电薄膜，并且可获得具有大面积的导电薄膜。
在通过涂布方法形成导电薄膜的情况中，导电薄膜可通过以下获得：制备用于形成导电薄膜的涂布液，将用于形成导电薄膜的涂布液施加到支撑体上，干燥并且随后烘烤。对于用于形成导电薄膜的涂布液，例如，下述的用于形成本发明的导电薄膜的涂布液是优选的。
根据预期目的适当选择支撑体而没有任何限制，并且其实例包括玻璃衬底和塑料衬底。
在导电薄膜被用作使用氧化物半导体的场效应晶体管的源电极和漏电极的情况中，支撑体的实例包括衬底、栅绝缘层和半导电层(活性层)。根据预期目的适当选择衬底的形状、结构和尺寸而没有任何限制。根据预期目的适当选择衬底的材料而没有任何限制，并且其实例包括玻璃衬底和塑料衬底。
当通过喷墨印刷或纳米印刷作为涂布方法进行涂布时，涂布可以在室温下进行。然而，支撑体优选地被加热到大约30℃至大约100℃，可以防止用于形成导电薄膜的涂布液在刚刚沉积在支撑体表面上之后湿润和扩散。
根据预期目的适当选择干燥而没有任何限制，条件是其在可以将用于形成导电薄膜的涂布液上的挥发性组分去除的条件下进行。注意，在干燥期间不需要完全去除挥发性组分，并且挥发性组分可以去除足够的量，其不会不利地影响烘烤。
根据预期目的适当选择烘烤的温度而没有任何限制，条件是其等于或高于形成作为导电薄膜的主要组分的金属氧化物(含有铟和锡的金属氧化物)的温度，并且等于或低于支撑体的变形温度。烘烤的温度优选为250℃至600℃。
根据预期目的适当选择用于烘烤的气氛而没有任何限制，并且其实例包括含氧的气氛，比如在氧气中，以及在大气中。此外，烘烤的气氛可以是惰性气体，比如氮气。
通过烘烤后在大气、惰性气体或还原气体中进行退火处理，可以进一步改进导电薄膜的电特性、可靠性和均匀性。
根据预期目的适当选择烘烤的持续时间而没有任何限制。
导电薄膜具有低电阻，并且可以实现与氧化物半导体膜的优异的电连接，并且因此导电薄膜可以适用于场效应晶体管的源电极和漏电极。
通过将X射线用于激发内壳层电子的X射线荧光光谱法，并且测量从样品发射的特征X射线(荧光X射线)，可以进行导电薄膜中所含的每种元素的定量分析。因此，通过X射线荧光光谱法可以测定导电薄膜中所含元素的原子数的比。
当测量材料的X射线吸收光谱时，获得具有不连续部分的光谱，并且造成这种不连续的能量被称作吸收边缘。吸收边缘能量被认为是发射具有其顺序(K,L,.....)的荧光X射线所需的最小能量。
通过具有等于或高于吸收边缘的能量的X射线在原子的内壳层形成空隙，并且随后将电子从外壳层转移。由此引起的能量差作为荧光X射线发射。因为内壳层的能量是由于元素引起，所以荧光X射线的波长对于元素也是唯一的。因此，通过实验上测定测量样品的荧光X射线的波长，可以分析构成测量样品的元素。
(用于形成导电薄膜的涂布液)
用于形成本发明的导电薄膜的涂布液至少包含金、以及铟和锡的组合、含有铟和锡的金属氧化物、氧化铟和氧化锡的组合、或其任意组合，并且如果需要的话可进一步包含其它组分，比如有机溶剂。
用于形成导电薄膜的涂布液的实例包括：包含铟、锡、金、以及有机溶剂的涂布液；包含金、含铟和锡的金属氧化物、以及有机溶剂的涂布液；和包含氧化铟、氧化锡、金、以及有机溶剂的涂布液。
<金属氧化物>
根据预期目的适当选择金属氧化物而没有任何限制，条件是其含有铟和锡，但其优选为铟锡氧化物(ITO)，因为ITO具有相对高的电导率。
根据预期目的适当选择铟和锡的比例而没有任何限制，但是锡原子数与铟原子数的比例，即，[锡(B)/铟(A)]优选为0.01至0.25，更优选为0.05至0.15。
当[锡(B)/铟(A)]在上述优选的范围内时，可保持低的金属氧化物的电导率。当[锡(B)/铟(A)]在上述更优选的范围内时，其效果变得更显著。
根据预期目的适当选择金属氧化物的形状而没有任何限制，并且其实例包括球形、扁圆和多面体。其中，球形是优选的。注意，球形并不限于球体。
根据预期目的适当选择金属氧化物的平均粒径而没有任何限制，但其上限优选为1μm或更小，更优选为100nm或更小，并且甚至更优选为50nm或更小。其下限优选为1nm或更大，更优选为5nm或更大，并且甚至更优选为10nm或更大。
可以例如通过扫描电子显微镜测量用于形成导电薄膜的涂布液中每种类型的颗粒的平均粒径。
金属氧化物可以选自商品。其商品的实例包括ITO纳米颗粒分散液(Tomoe WorksCo.,Ltd.，平均粒径：20nm，金属含量：按质量计10.1％)。
<氧化铟和氧化锡>
通过将用于形成导电薄膜的涂布液施加到支撑体上，干燥，并且随后烘烤，使氧化铟和氧化锡形成为含有铟和锡的金属氧化物，例如，铟锡氧化物(ITO)。
根据预期目的适当选择铟和锡的比例而没有任何限制，但是锡原子数与铟原子数的比例，即，[锡(B)/铟(A)]优选为0.01至0.25，更优选为0.05至0.15。
当[锡(B)/铟(A)]在上述优选的范围内时，可保持低的金属氧化物的电导率。当[锡(B)/铟(A)]在上述更优选的范围内时，其效果变得更显著。
<金>
根据预期目的适当选择金而没有任何限制。
根据预期目的适当选择金的形状而没有任何限制，并且其实例包括球形、扁圆和多面体。其中，球形是优选的。注意，球形并不限于球体。
根据预期目的适当选择金的平均粒径而没有任何限制，但其上限优选为1μm或更小，更优选为100nm或更小，并且甚至更优选为50nm或更小。其下限优选为1nm或更大，更优选为5nm或更大，并且甚至更优选为10nm或更大。
金可以选自商品。其商品的实例包括由ULVAC Materials Co.,Ltd.制造的Au-1Cden(平均粒径：5nm，金属含量：按质量计51％)，以及由Harima Chemicals Group,Inc.制造的NPG-J(平均粒径：7nm，金属含量：按质量计57.5％)。
已知具有几纳米至几十纳米的平均粒径的金属纳米颗粒以显著低于其熔点的温度烧结。因此，当平均粒径在上述范围内时，可以期望烧结温度降低。而且，在通过滴涂方法比如喷墨印刷形成导电薄膜的情况中，小的平均粒径对于防止喷嘴堵塞是有效的。
根据预期目的适当选择在用于形成导电薄膜的涂布液中的铟原子数(A)、锡原子数(B)和金原子数(C)而没有任何限制，但(A)、(B)和(C)的比例[C/(A+B+C)]优选为0.21至0.78，即，(A)、(B)和(C)满足下式(1)，因为可以获得极低的电阻率，并且可以实现与氧化物半导体膜的优异的电连接。
0.21≤[C/(A+B+C)]≤0.78 式(1)
优选的范围、更优选的范围以及其理由与用于导电薄膜的描述中所述的那些相同。
<有机溶剂>
根据预期目的适当选择有机溶剂而没有任何限制，并且其实例包括：烃，比如十四烷；环烃，比如环己烷和环十二烷；以及芳族烃，比如甲苯、二甲苯和1,3,5-三甲基苯。这些可以单独或组合使用。
根据预期目的适当选择用于形成导电薄膜的涂布液中有机溶剂的量而没有任何限制，但其优选为按质量计40％至按质量计90％，更优选为按质量计50％至按质量计85％。当其量小于按质量计40％时，分散的颗粒可以沉淀。当其量大于按质量计90％时，颗粒的浓度过低，并且因此可能不获得足够的膜厚度。当其量在上述更优选的范围内时，分散的颗粒不易沉淀，并且可容易获得预期的膜厚度。
用于形成本发明的导电薄膜的所述涂布液适合作为用于形成本发明的导电薄膜的涂布液。尤其，满足上述式(1)的用于形成导电薄膜的涂布液适合作为用于形成场效应晶体管的源电极和漏电极的涂布液。
(场效应晶体管)
本发明的场效应晶体管至少含有栅电极、源电极、漏电极、活性层和栅绝缘层，并且如果需要的话，可进一步包含其它元件。
例如，通过生产本发明的场效应晶体管的方法，可以生产本发明的场效应晶体管。
<栅电极>
根据预期目的适当选择栅电极而没有任何限制，条件是其是用于施加栅电压的电极。
根据预期目的适当选择栅电极的材料而没有任何限制，并且其实例包括：金属，比如铂、钯、金、银、铜、锌、铝、镍、铬、钽、钼和钛；任何上面列举的金属的合金；以及任何上面列举的金属的混合物。其其它的实例包括：导电氧化物，比如氧化铟、氧化锌、氧化锡、氧化镓和氧化铌；任何上面列举的氧化物的复合化合物；以及任何上面列举的氧化物的混合物。
根据预期目的适当选择栅电极的平均厚度而没有任何限制，但其优选为40nm至2μm，更优选为70nm至1μm。
<栅绝缘层>
根据预期目的适当选择栅绝缘层而没有任何限制，条件是其是在栅电极和活性层之间形成的绝缘层。
根据预期目的适当选择栅绝缘层的材料而没有任何限制，并且其实例包括无机绝缘材料和有机绝缘材料。
无机绝缘材料的实例包括二氧化硅、氧化铝、氧化钽、二氧化钛、氧化钇、氧化镧、二氧化铪、氧化锆、氮化硅、氮化铝、以及任何上面列举的材料的混合物。
有机绝缘材料的实例包括聚酰亚胺、聚酰胺、聚丙烯酸酯、聚乙烯醇、以及酚醛清漆树脂。
根据预期目的适当选择栅绝缘层的厚度而没有任何限制，但其优选为50nm至3μm，更优选为100nm至1μm。
<源电极和漏电极>
源电极和漏电极是用于提取电流的电极，并且由本发明的导电薄膜形成。
根据预期目的适当选择源电极和漏电极的每个的平均厚度而没有任何限制，但其优选为40nm至2μm，更优选为70nm至1μm。
<活性层>
根据预期目的适当选择活性层而没有任何限制，条件是其是由氧化物半导体形成并且在源电极和漏电极之间形成的活性层。
氧化物半导体的实例包括n型氧化物半导体。
n型氧化物半导体的实例包括In-Mg氧化物半导体和In-Zn氧化物半导体。
根据预期目的适当选择活性层的平均厚度而没有任何限制，但其优选为1nm至200μm，更优选为5nm至100μm。
根据预期目的适当选择场效应晶体管的结构而没有任何限制，其实例包括底栅和底部触点(图2)、底栅和顶部触点(图3)、顶栅和底部触点(图4)以及顶栅和顶部触点(图5)。
注意，在图2至5中，“1”是衬底，“2”是栅电极，“3”是栅绝缘层，“4”是源电极，“5”是漏电极，并且“6”是活性层。
本发明的场效应晶体管可适合用作像素驱动电路和逻辑电路的场效应晶体管，比如液晶显示器、有机EL显示器和电致变色显示器。
(用于生产场效应晶体管的方法)
用于生产本发明的场效应晶体管的方法(第一生产方法)包含：在衬底上形成栅电极；在栅电极上形成栅绝缘层；在栅绝缘层上以将源电极和漏电极彼此分离开的方式形成源电极和漏电极；并且在栅绝缘层上的一个区域中形成由氧化物半导体形成的活性层，该区域是源电极和漏电极之间的沟道区域。
此外，用于生产本发明的场效应晶体管的方法(第二生产方法)包含：在衬底上以将源电极和漏电极彼此分离开的方式形成源电极和漏电极；在衬底上的一个区域中形成由氧化物半导体形成的活性层，该区域是源电极和漏电极之间的沟道区域；在活性层上形成栅绝缘层；并且在栅绝缘层上形成栅电极。
<第一生产方法>
第一生产方法将在下文中解释。
-衬底-
根据预期目的适当选择衬底的形状、结构和尺寸而没有任何限制。
根据预期目的适当选择衬底的材料而没有任何限制，并且其实例包括玻璃衬底和塑料衬底。
根据预期目的适当选择玻璃衬底而没有任何限制，并且其实例包括无碱玻璃和石英玻璃。
根据预期目的适当选择塑料衬底而没有任何限制，并且其实例包括聚碳酸酯(PC)、聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)和聚萘二甲酸乙二酯(PEN)。
注意，衬底优选地经过预处理，比如氧等离子体、UV臭氧和UV辐射洗涤，以便清洁其表面并且改进与另一层的粘合。
-栅电极的形成-
根据预期目的适当选择栅电极的形成而没有任何限制，条件是其包含在衬底上形成栅电极，并且其实例包括：(i)通过溅射或浸涂形成膜，然后通过光刻法图案化，以及(ii)通过印刷工艺比如喷墨印刷、纳米印刷和凹版印刷直接形成具有预期形状的膜。
-栅绝缘层的形成-
根据预期目的适当选择栅绝缘层的形成而没有任何限制，条件是其在栅电极上形成栅绝缘层，并且其实例包括：(i)通过溅射或浸涂形成膜，然后通过光刻法图案化；以及(ii)通过印刷工艺比如喷墨印刷、纳米印刷和凹版印刷直接形成具有预期形状的膜。
-源电极和漏电极的形成-
根据预期目的适当选择源电极和漏电极的形成而没有任何限制，条件是其包含在栅绝缘层上以将源电极和漏电极彼此分离开的方式形成源电极和漏电极，并且源电极和漏电极均是通过施加用于形成本发明的导电薄膜的涂布液形成的，并且均由导电薄膜形成。
根据预期目的适当选择施加(涂布)方法而没有任何限制，并且其实例包括丝网印刷、辊涂、浸涂、旋涂、喷墨印刷和纳米印刷。
当通过喷墨印刷或纳米印刷作为涂布方法进行涂布时，涂布可以在室温下进行。然而，支撑体(例如，栅绝缘层)优选地被加热到大约30℃至大约100℃，可以防止用于形成导电薄膜的涂布液在刚刚沉积在支撑体表面上之后湿润和扩散。
在涂布之后，优选地进行干燥和烘烤。
根据预期目的适当选择干燥而没有任何限制，条件是其在可以将用于形成导电薄膜的涂布液上的挥发性组分去除的条件下进行。注意，在干燥期间不需要完全去除挥发性组分，并且挥发性组分可以去除足够的量，其不会不利地影响烘烤。
根据预期目的适当选择烘烤的温度而没有任何限制，条件是其等于或高于形成作为导电薄膜主要组分的金属氧化物(含有铟和锡的金属氧化物)的温度，并且等于或低于支撑体的变形温度。烘烤的温度优选为250℃至600℃。
根据预期目的适当选择用于烘烤的气氛而没有任何限制，并且其实例包括含氧的气氛，比如在氧气中，以及在大气中。此外，烘烤的气氛可以是惰性气体，比如氮气。
通过烘烤后在大气、惰性气体或还原气体中进行退火处理，可以进一步改进导电薄膜的电特性、可靠性和均匀性。
根据预期目的适当选择烘烤的持续时间而没有任何限制。
-活性层的形成-
根据预期目的适当选择活性层的形成而没有任何限制，条件是其包含在栅绝缘层上的一个区域中形成由氧化物半导体形成的活性层，该区域是源电极和漏电极之间的沟道区域。
在第一生产方法中，进行源电极和漏电极的形成以及活性层的形成的顺序不是受限的。活性层的形成可以在源电极和漏电极的形成之后进行。而且，源电极和漏电极的形成可以在活性层的形成之后进行。
当在第一生产方法中活性层的形成是在源电极和漏电极的形成之后进行时，可以生产底栅和底部触点场效应晶体管。
当在第一生产方法中源电极和漏电极的形成是在活性层的形成之后进行时，可以生产底栅和顶部触点场效应晶体管。
将在下文中参考图6A至6D解释底栅和底部触点场效应晶体管的生产方法。
首先，通过溅射在衬底1(例如，玻璃衬底)上形成导电膜(例如，铝)，并且通过蚀刻将形成的导电膜图案化，从而形成栅电极2(图6A)。
然后，通过溅射在栅电极2和衬底1上形成栅绝缘层3(例如，SiO2)以便用栅绝缘层3覆盖栅电极2(图6B)。
之后，例如通过喷墨印刷，将用于形成导电薄膜的涂布液施加到栅绝缘层3上，并且使施加的涂布液经受热处理，从而形成均由导电薄膜形成的源电极4和漏电极5(图6C)。
然后，通过溅射在栅绝缘层3上形成氧化物半导体膜(例如，In-Zn氧化物半导体)以便覆盖源电极4和漏电极5之间形成的沟道区域，并且通过蚀刻将形成的氧化物半导体膜图案化，从而形成活性层6(图6D)。
以如上所述的方式生产场效应晶体管。
<第二生产方法>
第二生产方法将在下文中进行解释。
-衬底-
根据预期目的适当选择衬底而没有任何限制，并且其实例包括如第一生产方法中的实例所列举的那些衬底。
-源电极和漏电极的形成-
根据预期目的适当选择源电极和漏电极的形成而没有任何限制，条件是其含有在衬底上以将源电极和漏电极彼此分离开的方式形成源电极和漏电极，并且源电极和漏电极均通过施加用于形成本发明的导电薄膜的涂布液而形成，并且均由导电薄膜形成。其工艺的实例包括如在第一生产方法中源电极和漏电极的形成中列举的那些。
-活性层的形成-
根据预期目的适当选择活性层的形成而没有任何限制，条件是其包含在衬底上的一个区域中形成由氧化物半导体形成的活性层，该区域是源电极和漏电极之间的沟道区域。
-栅绝缘层的形成-
根据预期目的适当选择栅绝缘层的形成而没有任何限制，条件是其包含在活性层上形成栅绝缘层，并且其工艺的实例包括如在第一生产方法中栅绝缘层的形成中列举的那些。
-栅电极的形成-
根据预期目的适当选择栅电极的形成，条件是其包含在栅绝缘层上形成栅电极，并且其工艺的实例包括如在第一生产方法中栅电极的形成中列举的那些。
在第二生产方法中，进行源电极和漏电极的形成以及活性层的形成的顺序不是受限的。活性层的形成可以在源电极和漏电极的形成之后进行。而且，源电极和漏电极的形成可以在活性层的形成之后进行。
当在第二生产方法中活性层的形成是在源电极和漏电极的形成之后进行时，可以生产顶栅和底部触点场效应晶体管。
当在第二生产方法中源电极和漏电极的形成是在活性层的形成之后进行时，可以生产顶栅和顶部触点场效应晶体管。
实施例
本发明的实施例将在下文中进行解释，但是以下实施例不应被解读为以任何方式限制本发明的范围。
(实施例1至5以及比较实施例1至2)
<用于形成导电薄膜的涂布液的制备>
通过混合和搅拌商业可得的ITO纳米颗粒分散液(Tomoe Works Co.,Ltd.，平均粒径：20nm，金属含量：按质量计10.1％)和金纳米金属油墨(Au-1Cden，由ULVAC MaterialsCo.,Ltd.制造，平均粒径：5nm，金属含量：按质量计51％)制备用于形成导电薄膜的涂布液。将ITO纳米颗粒分散液与金金属油墨混合，以便具有如表1中所示的铟锡氧化物(ITO)和金的混合比例。注意，保持混合比例与形成的导电薄膜中的相同，并且其原子数的比例如表1中所示。
表1
注意，在表1以及图7A和7B中，E表示“10的指数”。例如，“1.0E-01”表示“0.1”，而“1.0E-05”表示“0.00001”。
表1中的值被在图7A的图上作图，其中垂直轴是导电薄膜的体积电阻率，并且水平轴是金原子数的比例。它们也在图7B的图上被作图，其中垂直轴是晶体管的通态电流(A)，其源电极和漏电极均由导电薄膜形成，水平轴是金原子数的比例。虚线和破折号线指示导电薄膜的可接受的体积电阻率值和场效应晶体管的通态电流，其如以下所述。当本发明的导电薄膜用于源电极和漏电极时，其体积电阻率优选为1.0E-3Ωcm或更小，更优选为2.0E-4Ωcm或更小。使用本发明的导电薄膜的场效应晶体管的通态电流优选为1.0E-4A或更大，更优选为1.5E-4A或更大。
<导电薄膜的生产>
借助于喷墨装置将获得的用于形成导电薄膜的涂布液施加到玻璃衬底上。将其上已经施加了用于形成导电薄膜的涂布液的玻璃衬底在120℃的热板上加热10分钟，而后在大气中在300℃加热1小时，从而形成线形导电薄膜，其具有4mm的平均长度、50μm的平均宽度和100nm的平均厚度。
<场效应晶体管的生产>
-栅电极的形成-
在玻璃衬底上通过给予大约100nm的厚度的DC溅射形成钼膜。其后，在其上施加光致抗蚀剂，并且使施加的光致抗蚀剂经受预烘烤，通过曝光装置的曝光，并且之后显影，从而形成抗蚀剂图案，其具有与待形成的栅电极相同的图案。而且，用由磷酸、硝酸和乙酸的混合物形成的蚀刻液进行蚀刻，从而去除没有形成抗蚀剂图案的钼膜的区域。其后，去除抗蚀剂图案，从而形成栅电极。
-栅绝缘层的形成-
在形成的栅电极和玻璃衬底上通过给予大约200nm的厚度的RF溅射形成SiO2膜。其后，在其上施加光致抗蚀剂，并且使施加的光致抗蚀剂经受预烘烤，通过曝光装置的曝光，并且之后显影，从而形成抗蚀剂图案，其具有与待形成的栅绝缘层相同的图案。而且，用使用缓冲的氢氟酸的蚀刻液进行蚀刻，从而去除没有形成抗蚀剂图案的SiO2膜的区域。其后，去除抗蚀剂图案，从而形成栅绝缘层。
-活性层的形成-
在形成的栅绝缘层上，通过根据JP-A号2010-74148的[0074]至[0075]段中所述方法的RF溅射形成In-Mg氧化物薄膜(平均厚度：50nm)，其将形成活性层。
-源电极和漏电极的形成-
借助于给予预期图案的喷墨装置将制备的用于形成导电薄膜的涂布液施加到形成的活性层上。将生成物在120℃的热板上加热10分钟，而后在大气中以300℃加热1小时，从而形成均由本发明的导电薄膜形成的源电极和漏电极。注意，用源电极宽度规定的沟道宽度被设定为400μm，并且用源电极和漏电极之间的空间规定的沟道长度被设定为50μm。
以所述的方式生产场效应晶体管。
<评估>
-体积电阻率-
借助于由Keithley Instruments Inc.制造的半导体参数分析器4200SCS测量每个获得的导电薄膜的体积电阻率。通过双端(two-terminal)方法测量当将从-1V变为+1V或从+1V变为-1V的电压施加在纵向长4mm的导电薄膜的边缘时的电流，从而测量导电薄膜的体积电阻率。结果在表1中显示。
从表1中发现，当比例[C/(A+B+C)]是0.21或更大时，导电薄膜的体积电阻率显著降低。这可能是因为，由于导电薄膜中金的浓度超过逾渗阈值，金的电导率开始对于导电薄膜的电阻起主导作用，并且因此导电薄膜的电阻率整体下降。
-FET通态电流-
借助于半导体参数分析器测量每个获得的场效应晶体管的源电极和漏电极之间运转的电流(通态电流)Id，在所述分析器中源-漏电压Vd被设定在20V，并且电压Vg被设定在30V。结果在表示1显示。
从表1中发现，当比例[C/(A+B+C)]大于0.78时，通态电流显著降低。这可能是因为，随着金占据源电极和漏电极的大部分表面，电极和氧化物半导体之间的接触电阻增加，并且因此电流-电压特性恶化。
如从图7B的图中清晰可见，当比例[C/(A+B+C)]为0.21或更大但为0.78或更小时，在使用本发明的导电薄膜用于其源电极和漏电极的FET中观察到高的通态电流。并且，当比例[C/(A+B+C)]为0.28或更大但为0.61或更小时，观察到更高的通态电流。即，图7A和7B的图指示，通过施加本发明的导电薄膜至使用氧化物半导体的FET的源电极和漏电极，可获得有利的器件性能。
本发明的实施方式，例如，如下：
<1>导电薄膜，其包含：
含有铟和锡的金属氧化物；和
金。
<2>根据<1>所述的导电薄膜，其中铟原子数(A)、锡原子数(B)和金原子数(C)满足下式(1)：
0.21≤[C/(A+B+C)]≤0.78 式(1)
<3>根据<1>或<2>所述的导电薄膜，其中所述导电薄膜通过以下方法形成，其包含：
将用于形成导电膜的涂布液施加到支撑体上，所述涂布液含有金、以及铟和锡的组合、含有铟和锡的金属氧化物、氧化铟和氧化锡的组合、或者其任何组合；
将所述施加的涂布液干燥；并且
烘烤所述干燥的涂布液。
<4>用于形成导电薄膜的涂布液，其包含：
铟和锡的组合、含有铟和锡的金属氧化物、氧化铟和氧化锡的组合、或者其任何组合；以及
金。
<5>根据<4>所述的涂布液，其中铟原子数(A)、锡原子数(B)和金原子数(C)满足下式(1)：
0.21≤[C/(A+B+C)]≤0.78 式(1)。
<6>场效应晶体管，其包含：
栅电极，其配置用于施加栅电压；
源电极和漏电极，二者均配置用于引出电流；
活性层，其由氧化物半导体形成，并且在所述源电极和所述漏电极之间形成；以及
栅绝缘层，其在所述栅电极和所述活性层之间形成，
其中所述源电极和所述漏电极均由根据<1>至<3>中任意一项所述的导电薄膜形成。
<7>用于生产场效应晶体管的方法，其包含：
在衬底上形成栅电极；
在所述栅电极上形成栅绝缘层；
在所述栅绝缘层上以将源电极和漏电极彼此分离开的方式形成所述源电极和所述漏电极，其中所述源电极和所述漏电极均由导电薄膜形成；并且
在所述栅绝缘层上的一个区域中形成由氧化物半导体形成的活性层，所述区域是所述源电极和所述漏电极之间的沟道区域，
其中所述形成所述源电极和所述漏电极包含施加根据<4>或<5>所述的用于形成导电薄膜的涂布液，以便形成均由所述导电薄膜形成的所述源电极和所述漏电极。
<8>用于生产场效应晶体管的方法，包括：
在衬底上以将源电极和漏电极彼此分离开的方式形成所述源电极和所述漏电极；
在所述衬底上的一个区域中形成由氧化物半导体形成的活性层，所述区域是所述源电极和所述漏电极之间的沟道区域；
在所述活性层上形成栅绝缘层；并且
在所述栅绝缘层上形成栅电极，
其中所述形成所述源电极和所述漏电极包含施加根据<4>或<5>所述的用于形成导电薄膜的涂布液，以便形成均由所述导电薄膜形成的所述源电极和所述漏电极。
参考标记列表
1：衬底
2：栅电极
3：栅绝缘层
4：源电极
5：漏电极
6：活性层

Claims (7)

1.场效应晶体管，其包括：
n-型氧化膜；和
与所述场效应晶体管的所述n-型氧化膜接触的导电膜，所述导电膜包含：
含有铟和锡的金属氧化物；和
金颗粒，其中铟原子数(A)、锡原子数(B)和金原子数(C)满足下式(1)：
0.28≤[C/(A+B+C)]≤0.61式(1)，并且
其中在包含所述金属氧化物和所述金颗粒的导电膜中，所述金属氧化物由具有平均粒径在10nm到100nm范围内的金属氧化物颗粒组成，并且所述金颗粒在所述金属氧化物颗粒的外部并且具有在10nm到100nm范围内的平均粒径，并且所述金属氧化物颗粒与在所述金属氧化物颗粒外部的所述金颗粒在所述导电膜内彼此接触，和
其中在所述金属氧化物颗粒外部并具有在10nm到100nm范围内的平均粒径的所述金颗粒遍及所述导电膜彼此接触以形成互相连接的金颗粒的网络。
2.根据权利要求1所述的场效应晶体管，其中所述金颗粒和所述金属氧化物颗粒存在于所述导电膜的表面上，其中所述表面与所述n-型氧化膜接触。
3.根据权利要求1或2所述的场效应晶体管，其中所述导电膜通过以下方法形成，其包括：
将用于形成导电膜的涂布液施加到支撑体上，所述涂布液含有金、以及铟和锡的组合、含有铟和锡的金属氧化物、氧化铟和氧化锡的组合、或者其任何组合；
将所述施加的涂布液干燥；并且
烘烤所述干燥的涂布液。
4.用于形成与场效应晶体管的n-型氧化膜接触的导电膜的涂布液，其包含：
铟和锡的组合、含有铟和锡的金属氧化物、氧化铟和氧化锡的组合、或者其任何组合；
金颗粒，以及
有机溶剂，其中铟原子数(A)、锡原子数(B)和金原子数(C)满足下式(1)：
0.28≤[C/(A+B+C)]≤0.61 式(1)，并且
其中在包含所述金属氧化物和所述金颗粒的导电膜中，所述金属氧化物由具有平均粒径在10nm到100nm范围内的金属氧化物颗粒组成，并且所述金颗粒在所述金属氧化物颗粒的外部并且具有在10nm到100nm范围内的平均粒径，并且所述金属氧化物颗粒与在所述金属氧化物颗粒外部的所述金颗粒在导电膜内彼此接触，和
其中在所述金属氧化物颗粒外部并具有在10nm到100nm范围内的平均粒径的金颗粒遍及所述导电膜彼此接触以形成互相连接的金颗粒的网络。
5.根据权利要求4所述的涂布液，其中所述金颗粒和所述金属氧化物颗粒存在于所述导电膜的表面上，其中所述表面与所述n-型氧化膜接触。
6.场效应晶体管，其包含：
栅电极，其配置用于施加栅电压；
源电极和漏电极，二者均配置用于引出电流；
活性层，其由氧化物半导体形成，并且在所述源电极和所述漏电极之间形成；以及
栅绝缘层，其在所述栅电极和所述活性层之间形成，
其中所述源电极和所述漏电极中的至少一种由根据权利要求1所述的导电膜形成。
7.与n-型氧化膜接触的导电膜，其包含：
含有铟和锡的金属氧化物；和
金颗粒，其中铟原子数(A)、锡原子数(B)和金原子数(C)满足下式(1)：
0.21≤[C/(A+B+C)]≤0.78 式(1)，并且
其中在包含所述金属氧化物和所述金颗粒的导电膜中，所述金属氧化物由具有平均粒径在10nm到100nm范围内的金属氧化物颗粒组成，并且所述金颗粒在所述金属氧化物颗粒的外部并且具有在10nm到100nm范围内的平均粒径，并且所述金属氧化物颗粒与在所述金属氧化物颗粒外部的所述金颗粒在所述导电膜内彼此接触，和
其中在所述金属氧化物颗粒外部并具有在10nm到100nm范围内的平均粒径的金颗粒遍及所述导电膜彼此接触以形成互相连接的金颗粒的网络。
CN201380015030.3A 2012-03-19 2013-03-14 导电薄膜、用于形成导电薄膜的涂布液、场效应晶体管、以及用于生产场效应晶体管的方法 Active CN104205340B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-062117 2012-03-19
JP2012062117 2012-03-19
JP2013044888A JP6051960B2 (ja) 2012-03-19 2013-03-07 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP2013-044888 2013-03-07
PCT/JP2013/058199 WO2013141330A1 (en) 2012-03-19 2013-03-14 Electroconductive thin film, coating liquid for forming electroconductive thin film, field-effect transistor, and method for producing field-effect transistor

Publications (2)

Publication Number Publication Date
CN104205340A CN104205340A (zh) 2014-12-10
CN104205340B true CN104205340B (zh) 2018-03-06

Family

ID=49222782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380015030.3A Active CN104205340B (zh) 2012-03-19 2013-03-14 导电薄膜、用于形成导电薄膜的涂布液、场效应晶体管、以及用于生产场效应晶体管的方法

Country Status (7)

Country Link
US (1) US9978877B2 (zh)
EP (1) EP2828892B1 (zh)
JP (1) JP6051960B2 (zh)
KR (1) KR101705956B1 (zh)
CN (1) CN104205340B (zh)
TW (1) TWI518796B (zh)
WO (1) WO2013141330A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6672611B2 (ja) 2014-07-03 2020-03-25 株式会社リコー エレクトロクロミック化合物、エレクトロクロミック組成物及び表示素子及び調光素子
US10115828B2 (en) * 2015-07-30 2018-10-30 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6828293B2 (ja) 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
US10600916B2 (en) 2015-12-08 2020-03-24 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10170635B2 (en) 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10388738B2 (en) 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
WO2019217524A1 (en) * 2018-05-08 2019-11-14 Actuated Medical, Inc. Reduced force device for intravascular access and guidewire placement
JP7326795B2 (ja) 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN114725205A (zh) * 2022-06-07 2022-07-08 惠科股份有限公司 阵列基板及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1306046A (zh) * 1999-12-02 2001-08-01 三菱综合材料株式会社 导电颜料粉和用该导电颜料粉形成的透明导电膜

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973001A (ja) * 1995-07-06 1997-03-18 Sony Corp 反射防止膜
EP0753762B1 (en) * 1995-07-06 2002-03-27 Sony Corporation Electrically conductive, anti-reflection coating
US6830823B1 (en) * 1997-02-24 2004-12-14 Superior Micropowders Llc Gold powders, methods for producing powders and devices fabricated from same
JP4411672B2 (ja) * 1997-10-23 2010-02-10 住友金属鉱山株式会社 透明導電層形成用塗布液とその製造方法
TW432397B (en) 1997-10-23 2001-05-01 Sumitomo Metal Mining Co Transparent electro-conductive structure, progess for its production, transparent electro-conductive layer forming coating fluid used for its production, and process for preparing the coating fluid
US6853134B2 (en) * 2003-05-20 2005-02-08 Canon Kabushiki Kaisha Anode structure for organic light emitting device
JP4254743B2 (ja) 2005-05-13 2009-04-15 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP4880951B2 (ja) 2005-09-06 2012-02-22 キヤノン株式会社 半導体素子、薄膜トランジスタ、及び薄膜ダイオード
KR101344483B1 (ko) 2007-06-27 2013-12-24 삼성전자주식회사 박막 트랜지스터
US20100289997A1 (en) 2008-01-21 2010-11-18 Nec Corporation Display device
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
TWI508282B (zh) 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5644071B2 (ja) 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5640478B2 (ja) 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
JP5622457B2 (ja) * 2010-07-01 2014-11-12 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
EP2426720A1 (en) 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1306046A (zh) * 1999-12-02 2001-08-01 三菱综合材料株式会社 导电颜料粉和用该导电颜料粉形成的透明导电膜

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Au-doped Indium Tin Oxide Ohmic Contacts to p-Type GaN;H.Guo etc.;《Journal of Electronic Materials》;20100309;第39卷(第5期);第494-498页 *

Also Published As

Publication number Publication date
EP2828892A4 (en) 2015-03-04
KR101705956B1 (ko) 2017-02-22
TW201340219A (zh) 2013-10-01
JP2013225666A (ja) 2013-10-31
EP2828892B1 (en) 2019-10-16
KR20140141617A (ko) 2014-12-10
WO2013141330A1 (en) 2013-09-26
JP6051960B2 (ja) 2016-12-27
US20150028334A1 (en) 2015-01-29
US9978877B2 (en) 2018-05-22
CN104205340A (zh) 2014-12-10
TWI518796B (zh) 2016-01-21
EP2828892A1 (en) 2015-01-28

Similar Documents

Publication Publication Date Title
CN104205340B (zh) 导电薄膜、用于形成导电薄膜的涂布液、场效应晶体管、以及用于生产场效应晶体管的方法
US20100140600A1 (en) Thin film transistors incorporating interfacial conductive clusters
TWI476494B (zh) 包含一薄膜電晶體之顯示器基板及顯示器裝置
CN102082170B (zh) 非晶态氧化物半导体材料、场效应晶体管和显示装置
US9263685B2 (en) Thin film transistor
JP4572543B2 (ja) 電界効果型トランジスタ並びにそれを用いた液晶表示装置
TWI511202B (zh) 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及ｘ線數位攝影裝置
JP4036454B2 (ja) 薄膜トランジスタ。
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
CN105765720B (zh) 半导体装置
WO2011013682A1 (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
US9564481B2 (en) Fully-printed carbon nanotube thin film transistor circuits for organic light emitting diode
Chen et al. Hydrogen induced redox mechanism in amorphous carbon resistive random access memory
CN107078164A (zh) 薄膜晶体管及其制造方法
WO2010053171A1 (ja) スイッチング素子及びその製造方法
Held et al. Dense Carbon Nanotube Films as Transparent Electrodes in Low‐Voltage Polymer and All‐Carbon Transistors
Park et al. Efficient TADF-based blue OLEDs with 100% stretchability using titanium particle-embedded indium zinc oxide mesh electrodes
JP2011187509A (ja) 電子素子基板及びその製造方法
JP2009239178A (ja) 半導体装置
JP2008227316A (ja) 半導体装置、半導体装置の製造方法および電子機器
KR102384852B1 (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
Han et al. Contact resistance between Au and solution-processed CNT
EP2685506A1 (en) Thin-film transistor, electronic circuit, display and method of manufacturing the same
Gueye et al. Operando hard X-ray photoelectron spectroscopy study of buried interface chemistry of Au/InO1. 16C0. 04/Al2O3/p+-Si stacks
KR20090058167A (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant