JP2007266386A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2007266386A JP2007266386A JP2006090535A JP2006090535A JP2007266386A JP 2007266386 A JP2007266386 A JP 2007266386A JP 2006090535 A JP2006090535 A JP 2006090535A JP 2006090535 A JP2006090535 A JP 2006090535A JP 2007266386 A JP2007266386 A JP 2007266386A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- heat sink
- mold resin
- convex portion
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】電子部品を搭載したセラミック基板をヒートシンク上に搭載し、これらをモールド樹脂にて封止してなる電子装置において、モールド樹脂の成型時にて、ヒートシンクの反りの影響を受けることなく、セラミック基板の反りを抑制する。
【解決手段】ヒートシンク10の一面11のうちセラミック基板20が搭載される部位に、当該部位の一部を突出させた凸部13を設け、セラミック基板20を凸部13上に支持し、セラミック基板20とヒートシンク10との間のうち凸部13を除く部位に、モールド樹脂40を充填した。
【選択図】図1
【解決手段】ヒートシンク10の一面11のうちセラミック基板20が搭載される部位に、当該部位の一部を突出させた凸部13を設け、セラミック基板20を凸部13上に支持し、セラミック基板20とヒートシンク10との間のうち凸部13を除く部位に、モールド樹脂40を充填した。
【選択図】図1
Description
本発明は、電子部品を搭載したセラミック基板をヒートシンク上に搭載し、これらをモールド樹脂にて封止してなる電子装置に関する。
この種の電子装置として、本出願人は先に、特願2004−291398号にて、ヒートシンクと、ヒートシンクの一面上に搭載されたセラミックよりなるセラミック基板と、セラミック基板の上に搭載された電子部品と、ヒートシンク、セラミック基板および電子部品を封止するモールド樹脂とを備えるものを提案している。
ここで、この種の電子装置においては、セラミック基板はシリコーン接着剤などの柔らかい接着剤を介してヒートシンク上に貼り付けられ、この状態でモールド樹脂による成型を行う。
また、これらのヒートシンクの多くは、プレス加工により形成されたものであるが、ヒートシンクの形状を形成するために多数のプレス工程を経ていくうちに、ヒートシンクに反りが生じてしまうことがある。
この反ったヒートシンクにセラミック基板を貼り付ける際、セラミック基板とヒートシンクとの間の接着剤の層が均一に厚さとならず、成型時のモールド樹脂の圧力(成形圧)は、セラミック基板の上面からのみ加わるため、柔らかい接着剤が変形する。このことにより、セラミック基板が折り曲げられた状態となり、基板の反り、ひいては割れを招く恐れがある。
本発明は、上記問題に鑑みてなされたものであり、電子部品を搭載したセラミック基板をヒートシンク上に搭載し、これらをモールド樹脂にて封止してなる電子装置において、モールド樹脂の成型時にて、ヒートシンクの反りの影響を受けることなく、セラミック基板の反りを抑制することを目的とする。
上記目的を達成するため、本発明は、ヒートシンク(10)の一面(11)のうちセラミック基板(20)が搭載される部位に、当該部位の一部を突出させた凸部(13)を設け、セラミック基板(20)を凸部(13)上に支持し、セラミック基板(20)とヒートシンク(10)との間のうち凸部(13)を除く部位に、モールド樹脂(40)を充填したことを特徴とする。
それによれば、ヒートシンク(10)の一面(11)に設けた凸部(13)にてセラミック基板(20)を浮かせて支持するとともに、凸部(13)以外の部位にてセラミック基板(20)とヒートシンク(10)との間にモールド樹脂(40)を充填するので、成型時のモールド樹脂(40)の圧力は、セラミック基板(20)の上下両面に加わることになり、ヒートシンク(10)の反りの影響を受けることなく、セラミック基板(20)の反りを抑制できる。
また、この構成において、セラミック基板(20)の上に電子部品として発熱する発熱素子(31)が搭載されている場合、ヒートシンク(10)の一面(11)のうち発熱素子(31)の直下に位置する部位に、凸部(13)を設け、この凸部(13)とセラミック基板(20)とを熱的に接続してもよい。
それによれば、発熱素子(31)からの熱を凸部(13)からヒートシンク(10)へ放熱しやすくなる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1において、(a)は本発明の第1実施形態に係る電子装置100のモールド樹脂40を透過してモールド樹脂40内部の各部を示す概略平面図であり、(b)は(a)中のA−A一点鎖線に沿った概略断面図である。なお、図1(b)では、モールド樹脂40内部の各部について断面であるかないかに関わらずハッチングを施してあり、ボンディングワイヤ50など一部省略してある。このことは、後述する実施形態における電子装置の断面図についても同様である。
図1において、(a)は本発明の第1実施形態に係る電子装置100のモールド樹脂40を透過してモールド樹脂40内部の各部を示す概略平面図であり、(b)は(a)中のA−A一点鎖線に沿った概略断面図である。なお、図1(b)では、モールド樹脂40内部の各部について断面であるかないかに関わらずハッチングを施してあり、ボンディングワイヤ50など一部省略してある。このことは、後述する実施形態における電子装置の断面図についても同様である。
また、図2は、図1中のヒートシンク10単体の概略構成を示す図であり、(a)はヒートシンク10の一面11の平面図、(b)は(a)の矢印B方向から見たヒートシンク10の側面図である。
図1に示されるように、本実施形態の電子装置100は、大きくは、ヒートシンク10と、ヒートシンク10の一面11上に搭載されたセラミックよりなるセラミック基板20と、セラミック基板20の上に搭載された電子部品30、31、32と、ヒートシンク10、セラミック基板20および電子部品30〜32を封止するモールド樹脂40とを備えて構成されている。
電子部品30〜32は、セラミック基板20上に搭載可能な実装部品であれば、特に限定するものではないが、本実施形態では、電子部品は、マイコンなどとして機能するICチップ30、MOSトランジスタなどのパワー素子31、およびコンデンサ32により構成されている。ここで、パワー素子31は、駆動時に発熱する発熱素子31として構成されている。
これら電子部品30〜32は、図1に示されるように、セラミック基板20の一面上にはんだや導電性接着剤などの図示しないマウント材を介して接続され、必要に応じて金やアルミニウムなどからなるボンディングワイヤ50を介してセラミック基板20に電気的に接続されている。
ここで、セラミック基板20としては、たとえばアルミナなどのセラミックよりなる配線基板を採用でき、複数の層が積層されたセラミック積層基板または単層のセラミック基板などを採用することができる。このようなセラミック基板には、厚膜導体などを印刷してなる図示しない配線パターンが形成されている。
また、図1に示されるように、セラミック基板20の周囲には、リード60が設けられており、モールド樹脂40内において、これらリード60とセラミック基板20の一面とは、上記ボンディングワイヤ50を介して電気的に接続されている。
このリード60は、通常のリードフレーム材料、すなわち銅や42アロイなどの板材から作られたものである。そして、リード60は、モールド樹脂40から突出するアウターリードの部分にて、外部と電気的に接続されるようになっており、このリード60を介して本電子装置100と外部との電気的なやりとりが可能となっている。
そして、セラミック基板20は、ヒートシンク10における当該セラミック基板20の搭載面である一面11上に搭載され、ヒートシンク10によって支持されている。このヒートシンク10は、一般的なヒートシンク材料、たとえば鉄系金属やCuなどよりなるもので、本例では矩形板状をなしている。
このヒートシンク10は、駆動時において、その一面11上に搭載されているセラミック基板20およびそのセラミック基板20上の各電子部品30〜32から発生する熱を放熱するためのものである。
そして、本実施形態では、ヒートシンク10、セラミック基板20、電子部品30〜32、ボンディングワイヤ50およびリード60のインナーリードは、モールド樹脂40により封止されている。
ここで、ヒートシンク10の放熱性を高めるべく、ヒートシンク10の一面11とは反対側の他面12(図1(b)、図2(b)参照)は、モールド樹脂40から露出させるか、モールド樹脂40の外面に極力近い構成とする。
モールド樹脂40は、通常の半導体パッケージに用いられるエポキシ系樹脂などのモールド材料からなり、成形金型を用いたトランスファーモールド法などにより成形されるものである。
かかる本実施形態の電子装置100においては、図1、図2に示されるように、ヒートシンク10の一面11のうちセラミック基板20が搭載される部位には、当該部位の一部を突出させた凸部13が設けられている。なお、ヒートシンク10の一面11のうちセラミック基板20が搭載される部位とは、当該一面11のうちのセラミック基板20が重ね合わせられる領域である。
本実施形態では、凸部13は、セラミック基板20と接する部分が球もしくは円錐などの点接触となるようなものであり、ヒートシンク10の一面11に3点以上設けられている。本例では、球面状の凸部13が3点設けられている。このような凸部13はプレス加工やエッチング加工などにより形成できる。
なお、図2(a)には、ヒートシンク10の一面11側の平面構成が示されているが、このヒートシンク10の周囲には、モールド樹脂40の外形を示す仮想線を一点鎖線にて示しており、さらに、モールド樹脂40の成型時における金型のゲートKの位置も破線にて示してある。
そして、セラミック基板20は、この凸部13上に3点支持された状態で搭載されている。ここで、セラミック基板20と各凸部13とは、従来のセラミック基板とヒートシンクとを接続するシリコーン接着剤などと同様の接着剤70により接着され、固定されている。
このように凸部13にて支持されたセラミック基板20は、この凸部13以外の部分では、ヒートシンク10の一面11から浮いた状態となっている。そして、図1(b)に示されるように、セラミック基板20とヒートシンク10との隙間、すなわち、セラミック基板20とヒートシンク10との間のうち凸部13を除く部位には、モールド樹脂40が充填されている。
次に、本電子装置100の製造方法について述べる。まず、セラミック基板20の一面上に上記の各電子部品30〜32を搭載し、これら電子部品30〜32のうち必要な部分にワイヤボンディングを行う。
また、ヒートシンク10の一面11上にセラミック基板20を、接着剤70を介して図2に示されるように搭載し、ヒートシンク10の凸部13上にセラミック基板20を支持固定する。
また、各リード60とセラミック基板20との間、および、各リード60とセラミック基板20上の電子部品30〜32のうちの必要なものとの間を、ワイヤボンディングにて接続する。ここまでの段階で、図1においてモールド樹脂40の無い状態のワークが形成される。
次に、このワークを、モールド樹脂40を成型する金型に投入し、モールド樹脂40による成型を行う。このとき、本実施形態では、セラミック基板20とヒートシンク10との間のうち凸部13を除く部位に、モールド樹脂40が充填される。そして、樹脂成形の終了後、必要に応じてリードフレームのカットなどを行うことにより、本実施形態の電子装置100ができあがる。
ところで、本実施形態によれば、成型時には、ヒートシンク10の一面11に設けた凸部13にてセラミック基板20を浮かせて支持した状態で、凸部13以外の部位にてセラミック基板20とヒートシンク10との間にモールド樹脂40が充填されるので、モールド樹脂40の圧力は、セラミック基板20の上下両面に加わることになる。
図1(b)では、ヒートシンク10が多少反った状態を示しているが、従来では、セラミック基板20とヒートシンク10との間には、柔らかい接着剤が存在しており、このようなヒートシンク10の反りによって当該接着剤の厚さが不均一になる。そして、従来では、成型時には、セラミック基板20の上面のみから加わる成形圧によって、接着剤が変形し、セラミック基板20までも反ってしまう。
その点、本実施形態によれば、セラミック基板20の上下両面に加わる成形圧によって、ヒートシンク10の反りの影響を受けることなく、セラミック基板20の変形を抑制できる。その結果、セラミック基板20の反りや割れを防止できる。
(第2実施形態)
図3において、(a)は本発明の第2実施形態に係る電子装置200のモールド樹脂40を透過してモールド樹脂40内部の各部を示す概略平面図であり、(b)は(a)中のC−C一点鎖線に沿った概略断面図である。
図3において、(a)は本発明の第2実施形態に係る電子装置200のモールド樹脂40を透過してモールド樹脂40内部の各部を示す概略平面図であり、(b)は(a)中のC−C一点鎖線に沿った概略断面図である。
また、図4は、図3中のヒートシンク10単体の概略構成を示す図であり、(a)はヒートシンク10の一面11の平面図、(b)は(a)の矢印D方向から見たヒートシンク10の側面図である。
図3、図4に示されるように、本実施形態の電子装置200も、上記第1実施形態と同様に、凸部13は、セラミック基板20と接する部分が球もしくは円錐などの点接触となるようなものが、ヒートシンク10の一面11に3点以上設けられ、本例では、球面状の凸部13が3点設けられている。
ここで、上記第1実施形態と相違するところは、本実施形態では、ヒートシンク10の一面11のうち、セラミック基板20の上に搭載されている発熱素子としてのパワー素子31に対応する部位に、凸部13が設けられている点である。
このパワー素子31に対応する凸部13は、そのサイズは特に限定しないが、本例では他の凸部13よりも面積が大きく、ヒートシンク10の一面11のうちパワー素子31の直下に位置する部位に設けられている。そして、このパワー素子31に対応する凸部13とセラミック基板20とが、接着剤70を介して熱的に接続されている。
本実施形態によれば、上記第1実施形態と同様の作用効果を奏するとともに、発熱素子31の直下にヒートシンク10の凸部13を配置することにより、発熱素子31の熱をモールド樹脂40を介さずに、直接ヒートシンク10へ伝熱させることで効率的な放熱が可能となる。
(第3実施形態)
図5において、(a)は本発明の第3実施形態に係る電子装置300のモールド樹脂40を透過してモールド樹脂40内部の各部を示す概略平面図であり、(b)は(a)中のE−E一点鎖線に沿った概略断面図である。
図5において、(a)は本発明の第3実施形態に係る電子装置300のモールド樹脂40を透過してモールド樹脂40内部の各部を示す概略平面図であり、(b)は(a)中のE−E一点鎖線に沿った概略断面図である。
また、図6は、図5中のヒートシンク10単体の概略構成を示す図であり、(a)はヒートシンク10の一面11の平面図、(b)は(a)中のF−F一点鎖線に沿った概略断面図である。
上記各実施形態では、ヒートシンク10の一面11に形成された凸部13は、セラミック基板20と接着剤70を介して点接触する形状のものであったが、面接触するものであってもよい。
本実施形態では、ヒートシンク10のうちセラミック基板20が搭載される側の面に、エッチングやプレスなどによって溝を形成し、この溝の底面をヒートシンク10の一面11とすることにより、凸部13を形成している。
ここでは、図5、図6に示されるように、凸部13は、一方向に沿って延びるストライプ状のものである。この凸部13および凸部13間の溝が延びる方向は、モールド樹脂40の成型時に金型のゲートK(図6参照)から樹脂充填の最終部に向かう方向と同一の方向である。
それにより、成型時には、モールド樹脂40が凸部13間の溝に沿って流れやすく、凸部13以外の部位にてセラミック基板20とヒートシンク10との間にモールド樹脂40を、適切に充填できる。
その結果、本実施形態においても、成型時にモールド樹脂40の圧力を、セラミック基板20の上下両面に加えることができ、基板の反りの低減および割れへの対策として同様な効果を得ることができる。
(第4実施形態)
図7において、(a)は本発明の第4実施形態に係る電子装置400のモールド樹脂40を透過してモールド樹脂40内部の各部を示す概略平面図であり、(b)は(a)中のG−G一点鎖線に沿った概略断面図である。
図7において、(a)は本発明の第4実施形態に係る電子装置400のモールド樹脂40を透過してモールド樹脂40内部の各部を示す概略平面図であり、(b)は(a)中のG−G一点鎖線に沿った概略断面図である。
また、図8は、図7中のヒートシンク10単体の概略構成を示す図であり、(a)はヒートシンク10の一面11の平面図、(b)は(a)中のH−H一点鎖線に沿った概略断面図である。
本実施形態は、上記第3実施形態の変形例であり、セラミック基板20と面接触する凸部13の形状を一部変えたものである。本実施形態の電子装置400においても、上記第3実施形態と同様、モールド樹脂40をセラミック基板20とヒートシンク10との隙間に適切に導いて、充填を行うことができ、上記第3実施形態と同様の作用効果を得ることができる。
(他の実施形態)
なお、凸部13としては、ヒートシンク10の一面11上にセラミック基板20を支持して、成型時に、セラミック基板20とヒートシンク10との隙間にモールド樹脂40を充填できるものであればよく、上記各図にしめされるものに限定されない。
なお、凸部13としては、ヒートシンク10の一面11上にセラミック基板20を支持して、成型時に、セラミック基板20とヒートシンク10との隙間にモールド樹脂40を充填できるものであればよく、上記各図にしめされるものに限定されない。
また、上記実施形態では、凸部13とセラミック基板20とは接着剤70を介して固定されていたが、可能ならば、凸部13とセラミック基板20とは直接接した状態でモールド樹脂40の封止により固定されていてもよい。
10…ヒートシンク、11…ヒートシンクの一面、13…凸部、
20…セラミック基板、30…電子部品としてのICチップ、
31…電子部品であり発熱素子としてのパワー素子、
32…電子部品としてのコンデンサ、40…モールド樹脂。
20…セラミック基板、30…電子部品としてのICチップ、
31…電子部品であり発熱素子としてのパワー素子、
32…電子部品としてのコンデンサ、40…モールド樹脂。
Claims (2)
- ヒートシンク(10)と、前記ヒートシンク(10)の一面(11)上に搭載されたセラミックよりなるセラミック基板(20)と、前記セラミック基板(20)の上に搭載された電子部品(30〜32)と、前記ヒートシンク(10)、前記セラミック基板(20)および前記電子部品(30〜32)を封止するモールド樹脂(40)とを備える電子装置において、
前記ヒートシンク(10)の一面(11)のうち前記セラミック基板(20)が搭載される部位には、当該部位の一部を突出させた凸部(13)が設けられており、
前記セラミック基板(20)は、前記凸部(13)上に支持されており、
前記セラミック基板(20)と前記ヒートシンク(10)との間のうち前記凸部(13)を除く部位には、前記モールド樹脂(40)が充填されていることを特徴とする電子装置。 - 前記セラミック基板(20)の上には、前記電子部品として発熱する発熱素子(31)が搭載されており、
前記ヒートシンク(10)の一面(11)のうち前記発熱素子(31)の直下に位置する部位に、前記凸部(13)が設けられ、この凸部(13)と前記セラミック基板(20)とが熱的に接続されていることを特徴とする請求項1に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006090535A JP2007266386A (ja) | 2006-03-29 | 2006-03-29 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006090535A JP2007266386A (ja) | 2006-03-29 | 2006-03-29 | 電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007266386A true JP2007266386A (ja) | 2007-10-11 |
Family
ID=38639067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006090535A Withdrawn JP2007266386A (ja) | 2006-03-29 | 2006-03-29 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007266386A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011003680A (ja) * | 2009-06-18 | 2011-01-06 | Hitachi Automotive Systems Ltd | 電子回路封入装置 |
-
2006
- 2006-03-29 JP JP2006090535A patent/JP2007266386A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011003680A (ja) * | 2009-06-18 | 2011-01-06 | Hitachi Automotive Systems Ltd | 電子回路封入装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5759413B2 (ja) | 発光ダイオードパッケージ | |
US7518219B2 (en) | Integrated heat spreader lid | |
KR101391924B1 (ko) | 반도체 패키지 | |
JP5387685B2 (ja) | 半導体装置の製造方法 | |
JP2008141140A (ja) | 半導体装置 | |
JP5126201B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP5098239B2 (ja) | モールドパッケージおよびその製造方法 | |
JP4307362B2 (ja) | 半導体装置、リードフレーム及びリードフレームの製造方法 | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2006100759A (ja) | 回路装置およびその製造方法 | |
US7816773B2 (en) | Package structure and manufacturing method thereof | |
JP5381175B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2013258354A (ja) | モールドパッケージおよびその製造方法 | |
JP4647673B2 (ja) | 放熱型多穿孔半導体パッケージ | |
JP2007266386A (ja) | 電子装置 | |
JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2007134585A (ja) | 半導体装置及びその製造方法 | |
JP2005311099A (ja) | 半導体装置及びその製造方法 | |
JP4695672B2 (ja) | 半導体装置 | |
JP4995764B2 (ja) | リード支持型半導体パッケージ | |
KR20120117483A (ko) | 전력 반도체 패키지 및 그 제조방법 | |
JP2007234683A (ja) | 半導体装置およびその製造方法 | |
JP2011061055A (ja) | 半導体装置の製造方法 | |
JP4060020B2 (ja) | 半導体装置 | |
JP2008147267A (ja) | 半導体装置とその製造方法、および放熱板付きリードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080516 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090616 |