JP2007266139A - 半導体装置及び基板 - Google Patents

半導体装置及び基板 Download PDF

Info

Publication number
JP2007266139A
JP2007266139A JP2006086625A JP2006086625A JP2007266139A JP 2007266139 A JP2007266139 A JP 2007266139A JP 2006086625 A JP2006086625 A JP 2006086625A JP 2006086625 A JP2006086625 A JP 2006086625A JP 2007266139 A JP2007266139 A JP 2007266139A
Authority
JP
Japan
Prior art keywords
substrate
opening
chips
semiconductor device
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006086625A
Other languages
English (en)
Inventor
Hajime Tomokage
肇 友景
Kumo Sai
雲 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FUKUOKA PREF GOV SANGYO KAGAKU
Fukuoka Industry Science and Technology Foundation
Original Assignee
FUKUOKA PREF GOV SANGYO KAGAKU
Fukuoka Industry Science and Technology Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FUKUOKA PREF GOV SANGYO KAGAKU, Fukuoka Industry Science and Technology Foundation filed Critical FUKUOKA PREF GOV SANGYO KAGAKU
Priority to JP2006086625A priority Critical patent/JP2007266139A/ja
Publication of JP2007266139A publication Critical patent/JP2007266139A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 ワイヤーボンディング手法を使用することなく、積層されたチップと基板とを電気的に接続することを可能にした半導体装置及びそれに用いられる基板を提供することを目的とする。
【解決手段】 複数のチップ３ａ，３ｂ，３ｃ，３ｄと各チップに電気的に接続する基板５とを備えた半導体装置１では、基板５には段差によって生じる断面積が異なる複数の層状の開口領域からなる凹み部７であってその開口方向に対して投射が行われた場合に各開口領域が当該開口領域よりも上層にある開口領域に包含される凹み部７が形成されており、複数のチップ３ａ，３ｂ，３ｃ，３ｄは各開口領域に対応する形状のものを含み、基板５の凹み部７に形成された接続端子は、開口領域に対応して積層されたチップに形成された接続端子に直結されることを特徴とする。
【選択図】 図１

Description

本発明は、半導体装置及び基板に関し、複数のチップと前記各チップに電気的に接続する基板とを備えた半導体装置、及び、それに用いられる基板に関する。
近年ＬＳＩ製造プロセス技術の進歩によりＬＳＩの基板への集積度が一層進んでおり、ＳｉＰ（System In a Package）という概念も出てきた。ＳｉＰは、微小なプリント基板（多層基板を含む）上に複数のＩＣチップ（以下、チップという。）や受動素子を実装して微小なシステムを製造する技術をいう。シリコンチップ上に回路を書き込んでシステムを作製するＳｏＣ（System On a Chip）に比較して、i)既存のチップを用いれば短期間に量産が可能、ii)小さな設備投資で、iii)少量多品種の生産に有利などの利点を有する。
ところで、チップと基板との電気的接続には、通常、ワイヤーボンディングという手法が用いられる。特に、チップが重ねられた場合には、２段目以降には、ワイヤーボンディングが使われている（非特許文献１、非特許文献２、特許文献１、特許文献２参照）。なお、特許文献３、４に示されるように、ワイヤーボンディングが使われていない場合もあるが、いずれもチップの積層を前提とした場合ではなく、１つのチップに対して一つの基板というセットが前提とされている。
ルネサス システムインパッケージ総合カタログ（２００５．４） ＴＯＳＨＩＢＡ システムカタログ ＳｉＰ（System in Package） ２００４ semiconductor 特開２００１−１４８４５７号公報 特開平７−１０６４６５号公報 特開２００５−１８３９２４号公報 特開２００１−１６８２６９号公報
しかしながら、上記のように、特にチップが積層された場合にはワイヤーボンディングが使われており、以下のような問題がある。
ワイヤーが使用されるため、組み立ての際にピンセットがワイヤーに引っかかって切れることがある。
また、ワイヤーによる配線部分が生じる結果、特にチップの積層によって生じるワイヤーの配線部分が長くなってしまう傾向があり、信号の遅延時間が長くなってしまう傾向がある。
さらに、チップの積層による多層化が進む結果、同一平面上に形成される基板側の接続口（接続端子）の数が増えてしまって配置位置が過密化するとともに、ワイヤー同士が接触して短絡しないようにした状態で基板側の接続口（接続端子）の配置位置を考慮しなければならず、このような制約下での配置には限界が生じやすかった。
さらに、チップの表面が基板側に向いてワイヤーボンディングが行われるため、チップ表面のパターンが露出してしまい、傷がついてしまう場合があった。
ゆえに、本発明は、上記問題を解決するために、ワイヤーボンディング手法を使用することなく、積層されたチップと基板とを電気的に接続することを可能にした半導体装置及びそれに用いられる基板を提供することを目的とする。
請求項１に係る発明は、複数のチップと前記各チップに電気的に接続する基板とを備えた半導体装置であって、前記基板には、段差によって生じる断面積が異なる複数の層状の開口領域からなる凹み部であってその開口方向に対して投射が行われた場合に各開口領域が当該開口領域よりも上層にある開口領域に包含される凹み部が形成されており、前記複数のチップは前記各開口領域に対応する形状のものを含み、前記基板の凹み部に形成された接続端子は、前記開口領域に対応して積層されたチップに形成された接続端子に直結されることを特徴とするものである。
請求項２に係る発明は、請求項１において、前記各開口領域の断面が多角形であるものである。
請求項３に係る発明は、複数のチップと前記各チップに電気的に接続する基板とを備えた半導体装置であって、前記基板には、凹み部であってその開口方向に対して投射が行われた場合に各開口断面領域が当該開口断面領域よりも上部側にある開口断面領域に含まれる凹み部が形成されており、前記複数のチップは前記各開口断面領域に対応する形状のものを含み、前記基板の凹み部に形成された接続端子は、前記開口断面領域に対応して積層されたチップに形成された接続端子に直結されることを特徴とするものである。
請求項４に係る発明は、複数のチップが積層されたチップ群と前記チップ群に電気的に接続する基板とを備えた半導体装置であって、前記チップ群又は前記基板には、凹み部であってその開口方向に対して投射が行われた場合に各開口断面領域が当該開口断面領域よりも開口表層側にある開口断面領域に含まれる凹み部が形成されており、前記基板又は前記チップ群には、前記凹み部に対応する形状部分が形成されており、前記凹み部に形成された接続端子は、前記凹み部に対応する形状部分に形成された接続端子に直結することを特徴とするものである。
請求項５に係る発明は、請求項１から４のいずれかにおいて、前記直結する接続端子のいずれか一方が雄形状をしており、他方が雌形状をしていることを特徴とするものである。
請求項６に係る発明は、請求項１から５のいずれかに記載の半導体装置に用いられる基板である。
請求項７に係る発明は、請求項６において、低温焼成セラミックスによって成形されたき基板である。
以上のような構成により、ワイヤーが使用されることなく、基板側と積層されたチップ側の接続端子が直結するため、例えば組み立ての際にピンセットがワイヤーに引っかかって切れることも起きない。また、ワイヤーが使用されないことから、ワイヤーの配線部分が生じない結果、その配線部分による信号の遅延時間が発生することを抑えることができる。さらに、基板側と積層されたチップの接続端子が平面的に配置されるのではなく、空間的な配置が可能となって、その配置の自由度が大きくなり、チップの積層化を進めて集積度を大きくできる。さらに接続端子の配置関係からチップ表面のパターンが基板側に向かわせることも容易である結果、パターンに傷がついてしまうことを防止できる。さらに、凹み部が形成されてその凹み部が利用されてチップと基板との電気的接続が行われる結果、半導体装置としての厚みを薄くできる方向とできる。
図１は、本発明の実施の形態に係る半導体装置の概略断面図である。図２は図１の基板５の部分を示した断面図である。図３は図２の要部拡大図である。図４は図３の開口方向から見た状態を示した図である。図５は、図１のチップの接続端子の状態を説明するための図である。
半導体装置１は、複数のチップ３ａ，３ｂ，３ｃ，３ｄとそれぞれに電気的に接続する基板５とを備えている。複数のチップ３ａ〜３ｄは積層されてチップ群３として基板５の凹み部７に取り付けられる。凹み部７は、図３に示すように、段差部９ａ，９ｂ，９ｃによる段差によって生じる断面積が異なる複数の層状の開口領域８ａ，８ｂ，８ｃが含まれるように形成されている。また、凹み部７は、図４に示すように、図３に示す開口方向に対して投射が行われた場合に各開口領域８ａ，８ｂ，８ｃが当該開口領域よりも上層にある開口領域に包含されるように形成されている。具体的に説明すると、開口領域８ｃはそれよりも上層にある開口領域８ａ，８ｂに含まれ、開口領域８ｂはそれよりも上層にある開口領域８ａに含まれている。
チップ群３は基板５と電気的に接続するために、基板５の凹み部７における第３層の開口領域８ｃに対応する形状のチップ３ｄが開口領域８ｃに位置づけられ、第２層の開口領域８ｂに対応する形状のチップ３ｃがチップ３ｄよりも上に積層されて開口領域８ｂに位置づけられ、第１層の開口領域８ａに対応する形状のチップ３ｂがチップ３ｃよりも上に積層されて開口領域８ａに位置づけられ、チップ３ａがチップ３ｂの上に積層される。チップ３ａの形状は図５に示すように直方体であり、チップ３ｄ，３ｃ，３ｂの形状も開口領域８ｃ、８ｂ、８ａに対応する形状であって直方体である。したがって、チップ３ａ〜３ｄの断面は、四角形である。
上記四角形のような多角形とすることで、チップ３ｄ、３ｃ、３ｂと開口領域８ｃ，８ｂ，８ａとの位置決めが容易となる関係ができている。
また、図５に示すように、チップ３ａにはその表面にパッドを形成した後に針を接続した雄形状の接続端子１３が設けられており、この接続端子１３に対応する雌形状の接続端子１１が基板５に設けられている。他の雌形状の接続端子１１に対応する雄形状の接続端子が各チップ３ｂ、３ｃ、３ｄに設けられている。雄雌形状による接続によって、取り付けの容易化が可能であり、また取り付け後の固定力・支持力を担保できる。そして、チップ３ａ〜３ｄの接続端子と基板の接続端子１１とは、ワイヤーボンディングを用いることなく、取り付け状態において直結できる位置関係となっている。
このようにしてチップ群３の各チップ３ａ，３ｂ，３ｃ，３ｄと基板５内とが電気的に接続し、基板５内の内部配線を通じて信号のやりとりが行われ、半導体装置１として動作可能となっている。
図６は、本発明の他の実施の形態に係る半導体装置の概略断面図である。以下、
図１の場合と異なる点を述べる。
図６の実施の形態では、半導体装置１５の基板１７の接続端子とチップ群１９のチップ１９ａ，１９ｂ，１９ｃ，１９ｄの接続端子間との電気的接続に、チップ側の表面にはんだバンプを形成して基板とをフリップチップボンドにより方法が利用されている。このような雄雌形状による接続ではなくても、ワイヤーボンディングを用いずに電気的に直結させるようなものであっても、凹み部を用いること、或いはワイヤーボンディングを使わないことによる効果は得られる。
その効果を簡単にまとめると、以下のものがある。第１に、ワイヤーが使用されることなく、基板側と積層されたチップ側の接続端子が直結するため、例えば組み立ての際にピンセットがワイヤーに引っかかって切れることも起きない。第２に、ワイヤーが使用されないことから、ワイヤーの配線部分が生じない結果、その配線部分による信号の遅延時間が発生することを抑えることができる。第３に、基板側と積層されたチップの接続端子が平面的に配置されるのではなく、空間的な配置が可能となって、その配置の自由度が大きくなり、チップの積層化を進めて集積度を大きくできる。第４に、接続端子の配置関係からチップ表面のパターンが基板側に向かわせることも容易である結果、パターンに傷がついてしまうことを防止できる。第５に、凹み部が形成されてその凹み部が利用されてチップと基板との電気的接続が行われる結果、半導体装置としての厚みを薄くできる方向とできる。
なお、上記実施の形態では基板側に凹み部を設けたが、チップ群側に凹み部を設けるような工夫を行うことを妨げるものではない。
また、図１〜図５に示した接続端子の雄雌形状の関係において、チップ側を雄形状としたが、基板側を雄形状としてもよい。
さらに、上記実施の形態では、凹み部が図３に示すように断面積が異なる四角柱の形の開口領域が層状になったものを示したが、四角柱に限らず、他の多角柱、円柱、その他の柱状体、さらには、円筒、筒状体、これらの組合せが層状になったものでもよい。
さらに、上記実施の形態では、凹み部が段差によって層状で各層毎に断面積を同じ積層形式としたが、各層毎の面積が同一である必要は無く、例えば、上方に向いて広がるテーパ状のものでもよい、さらには凹み部が半球状のものであってもよい。すなわち、凹み部が、その開口方向に対して投射が行われた場合に各開口断面領域が当該開口断面領域よりも上部側にある開口断面領域に含まれるものであってもよい。
さらに、上記実施の形態では、段差を生じさせるように段差部をリング状に形成したが、その一部だけを形成するようにしてもよい。
さらに、上記実施の形態では、基板の接続端子の配置位置が凹み部の開口方向に対して垂直方向としているが、平行な関係で配置してもよい。その場合、チップ側の接続端子の配置もそれに直結するような位置に設ければよい。
さらに、上記実施の形態では、基板の材質は特に限定されず、低温焼成セラミックス基板、他の無機系材料基板（セラミックス基板、金属系基板、その他の基板（ガラス基板、シリコン基板を含む））、有機系材料基板（紙基材銅張積層板、ガラス基材銅張積層板、コンポジット銅張積層板、耐熱熱可塑性基板、フレキシブル基板など）であってもよい。また、セラミックス基板は、強度、耐熱などの点から多層基板として好ましく、上記した低温焼成セラミックス（ＬＴＣＣ）基板のほか、アルミナ基板（ＨＴＣＣ）、ＡｌＮ（窒化アルミニウム）基板、ＳｉＣ（炭化けい素）基板であってもよい。
本発明の実施の形態に係る半導体装置の概略断面図である。 図１の基板５の部分を示した断面図である。 図２の要部拡大図である。 図３の開口方向から見た状態を示した図である。 図１のチップの接続端子の状態を説明すうための図である。 本発明の他の実施の形態に係る半導体装置の概略断面図である。
符号の説明
１，１５ 半導体装置
３，１９ チップ群
３ａ，３ｂ，３ｃ，３ｄ チップ
５，１７ 基板
７ 凹み部
８ａ，８ｂ，８ｃ 開口領域
９ａ，９ｂ，９ｃ 段差部
１１，１３ 接続端子

Claims (7)

  1. 複数のチップと前記各チップに電気的に接続する基板とを備えた半導体装置であって、
    前記基板には、段差によって生じる断面積が異なる複数の層状の開口領域からなる凹み部であってその開口方向に対して投射が行われた場合に各開口領域が当該開口領域よりも上層にある開口領域に包含される凹み部が形成されており、
    前記複数のチップは前記各開口領域に対応する形状のものを含み、前記基板の凹み部に形成された接続端子は、前記開口領域に対応して積層されたチップに形成された接続端子に直結されることを特徴とする、半導体装置。
  2. 前記各開口領域の断面は多角形である、請求項１記載の半導体装置。
  3. 複数のチップと前記各チップに電気的に接続する基板とを備えた半導体装置であって、
    前記基板には、凹み部であってその開口方向に対して投射が行われた場合に各開口断面領域が当該開口断面領域よりも上部側にある開口断面領域に含まれる凹み部が形成されており、
    前記複数のチップは前記各開口断面領域に対応する形状のものを含み、前記基板の凹み部に形成された接続端子は、前記開口断面領域に対応して積層されたチップに形成された接続端子に直結されることを特徴とする、半導体装置。
  4. 複数のチップが積層されたチップ群と前記チップ群に電気的に接続する基板とを備えた半導体装置であって、
    前記チップ群又は前記基板には、凹み部であってその開口方向に対して投射が行われた場合に各開口断面領域が当該開口断面領域よりも開口表層側にある開口断面領域に含まれる凹み部が形成されており、
    前記基板又は前記チップ群には、前記凹み部に対応する形状部分が形成されており、前記凹み部に形成された接続端子は、前記凹み部に対応する形状部分に形成された接続端子に直結することを特徴とする、半導体装置。
  5. 前記直結する接続端子のいずれか一方が雄形状をしており、他方が雌形状をしていることを特徴とする、請求項１から４のいずれかに記載の半導体装置。
  6. 請求項１から５のいずれかに記載の半導体装置に用いられる基板。
  7. 低温焼成セラミックスによって成形された請求項６記載の基板。
JP2006086625A 2006-03-27 2006-03-27 半導体装置及び基板 Pending JP2007266139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006086625A JP2007266139A (ja) 2006-03-27 2006-03-27 半導体装置及び基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006086625A JP2007266139A (ja) 2006-03-27 2006-03-27 半導体装置及び基板

Publications (1)

Publication Number Publication Date
JP2007266139A true JP2007266139A (ja) 2007-10-11

Family

ID=38638859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006086625A Pending JP2007266139A (ja) 2006-03-27 2006-03-27 半導体装置及び基板

Country Status (1)

Country Link
JP (1) JP2007266139A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304895B2 (en) 2009-08-31 2012-11-06 Electronics And Telecommunications Research Institute Semiconductor package and method of fabricating the same
US8455992B2 (en) 2010-10-12 2013-06-04 Electronics And Telecommunications Research Institute Semiconductor package and method of fabricating the same
JP2022145598A (ja) * 2021-03-19 2022-10-04 ナントン アクセス セミコンダクター シーオー．，エルティーディー 埋め込みパッケージ構造及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304895B2 (en) 2009-08-31 2012-11-06 Electronics And Telecommunications Research Institute Semiconductor package and method of fabricating the same
US8697491B2 (en) 2009-08-31 2014-04-15 Electronics And Telecommunications Research Institute Semiconductor package and method of fabricating the same
US8455992B2 (en) 2010-10-12 2013-06-04 Electronics And Telecommunications Research Institute Semiconductor package and method of fabricating the same
US8633057B2 (en) 2010-10-12 2014-01-21 Electronics And Telecommunications Research Institute Semiconductor package and method of fabricating the same
JP2022145598A (ja) * 2021-03-19 2022-10-04 ナントン アクセス セミコンダクター シーオー．，エルティーディー 埋め込みパッケージ構造及びその製造方法
JP7405888B2 (ja) 2021-03-19 2023-12-26 ナントン アクセス セミコンダクター シーオー．，エルティーディー 埋め込みパッケージ構造及びその製造方法

Similar Documents

Publication Publication Date Title
JP6677380B2 (ja) 高密度有機ブリッジデバイスおよび方法
US10586759B2 (en) Interconnection substrates for interconnection between circuit modules, and methods of manufacture
KR20070088177A (ko) 반도체 패키지 및 그 제조 방법
US10651150B2 (en) Multichip module including surface mounting part embedded therein
JP2010080752A (ja) 半導体装置の製造方法
TW200411892A (en) Semiconductor device and laminated semiconductor device
TW201715666A (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
JP6508416B2 (ja) プローブカード用積層配線基板およびこれを備えるプローブカード
JPWO2011078349A1 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP2008042064A (ja) セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法
US8582314B2 (en) Interconnection structure, interposer, semiconductor package, and method of manufacturing interconnection structure
JP2007266139A (ja) 半導体装置及び基板
JP5389752B2 (ja) 電子部品パッケージの製造方法
JP2018032773A (ja) 電子部品搭載用基板、電子装置および電子モジュール
KR100813623B1 (ko) 가요성 필름, 이를 이용한 반도체 패키지 및 제조방법
US11367709B2 (en) Semiconductor chip stack arrangement and semiconductor chip for producing such a semiconductor chip stack arrangement
JP4128945B2 (ja) 半導体装置
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP6271882B2 (ja) 配線基板および電子装置
JP4843515B2 (ja) 半導体チップの積層構造
JP2006269796A (ja) 配線基板のピン構造
JP2004228142A (ja) 半導体素子およびマルチチップパッケージ
TWI442539B (zh) 發光二極體封裝結構
JP2007165758A (ja) 半導体装置およびその製造方法
JP2006349402A (ja) プローブ、多層基板、及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601