JP2007264409A - 電気泳動表示媒体における画素電極と隔壁とが形成された第一基板の製造方法及び電気泳動表示媒体 - Google Patents

Abstract

【課題】隔壁と画素電極とを備えた電気泳動表示媒体の効率的な製造を可能にする。
【解決手段】ＴＦＴ素子を画素毎に形成したＴＦＴ形成基板に対して、前記ＴＦＴ形成基板の前記ＴＦＴ素子が形成された面に、隔壁形成材料を塗布またはラミネートして、それを型で加圧し、前記平坦面と対向する位置に所定の厚さの残膜部と、前記凹部と対向する位置に前記凹部と同じ形状の前記隔壁を前記ＴＦＴ形成基板に形成する。これによれば、残膜部をＴＦＴの保護膜とすることができる。その後、残膜部の表面から前記ドレイン電極まで貫通する孔を空け、そこに画素電極を形成する。
【選択図】 図３

Description

本発明は、電気泳動表示媒体における画素電極と隔壁とが形成された第一基板の製造方法及び電気泳動表示媒体に関する。

従来から、互いに対向して設けられた一対の基板の間に、正負どちらかの電荷を有する帯電粒子を分散させた分散媒を封入した電気泳動表示媒体が知られている。

このような電気泳動表示媒体においては、どちらか一方の基板が透明な材料で形成されている。この透明な基板の外側の面は表示面として機能する。帯電粒子は電界を加えられることによって基板間を移動し、この移動に伴い表示面には任意の画像が表示される。

電気泳動表示媒体として、互いに色と極性の異なる２種類の帯電粒子が基板間に封入されていて、表示面側の基板に集まる粒子の種類を切り替えることにより画像の表示を切り替えるものがある。また、他の電気泳動表示媒体として、１種類の帯電粒子が封入されていて、帯電粒子が表示面側の基板に集まっているときは帯電粒子の色が表示され、帯電粒子が反対側の基板に集まっているときは分散媒の色が表示されることによって画像の表示を切り替えるものがある。

これらの電気泳動表示媒体においては、一般的に帯電粒子の比重と分散媒の比重とは異なる。このため電気泳動表示媒体の基板間において、帯電粒子が偏在し易いという問題がある。そこで、この一対の基板間に隔壁を配置して、その基板間を複数の区画領域に区画し、帯電粒子が偏在してしまうことを防止した電気泳動表示媒体が考えられている。

また、特許文献１には、一方の基板に画素毎に対応して設けられた複数の画素電極を備え、他方の基板に全部の画素に対して共通に設けられた一つの共通電極を備えた電気泳動表示媒体が記載されている。このような電気泳動表示媒体によれば、共通電極及び画素電極に印加する電圧を制御することにより画像の表示が切換えられる。

一般に、この画素電極に印加する電圧を制御するために薄膜トランジスタ（以下、ＴＦＴと称す）が使用される。このＴＦＴには劣化を防止するために表面に保護膜が形成される。

特開２００１−３４３６７２号公報

しかしながら、上述の隔壁と画素電極とを備えた電気泳動表示媒体を製造する場合、従来はＴＦＴの保護膜と、隔壁とを別々の工程で形成する必要があるので、隔壁と画素電極とを備えた電気泳動表示媒体の製造に際し、工程数が多くなり効率的ではなかった。

本発明は、上述した問題点を解決するためになされたものであり、隔壁と画素電極とを備えた電気泳動表示媒体の効率的な製造を可能にする。

この目的を達成するために請求項１記載の電気泳動表示媒体における前記第一基板の製造方法は、画素電極と隔壁とが形成された第一基板と、前記第一基板の隔壁が形成された面に対向して配置され且つ共通電極が形成された第二基板と、前記第一基板と前記第二基板との基板間に帯電粒子を分散させた分散媒とを備えた電気泳動表示媒体における前記第一基板の製造方法であって、ソース電極と、前記ソース電極と所定の間隔を隔てて設けられたドレイン電極と、前記ソース電極および前記ドレイン電極に共通して接する半導体と、前記半導体に電界を加えるためのゲート電極と、前記半導体と前記ゲート電極とを絶縁するゲート絶縁膜とを備えたＴＦＴ素子を画素毎に形成したＴＦＴ形成基板に対して、前記ＴＦＴ形成基板の前記ＴＦＴ素子が形成された面に、隔壁形成材料を塗布またはラミネートする隔壁形成材料載置工程と、平坦面と前記平坦面から凹んだ凹部とを備えた型を前記ＴＦＴ形成基板上に配置する配置工程と、前記隔壁形成材料を塗布またはラミネートした前記ＴＦＴ形成基板を前記型で加圧し、前記平坦面と対向する位置に所定の厚さの残膜部と、前記凹部と対向する位置に前記凹部と同じ形状の前記隔壁を前記ＴＦＴ形成基板に形成する加圧工程と、前記加圧工程後、前記ＴＦＴ形成基板から前記型を離す離型工程と、前記残膜部の表面から前記ドレイン電極まで貫通する貫通孔を形成する貫通孔形成工程と、前記貫通孔を介して前記ドレイン電極と接続された前記画素電極を前記残膜部の表面に形成する画素電極形成工程と、を備える。

また、請求項２に記載の電気泳動表示媒体における前記第一基板の製造方法は、請求項１記載の電気泳動表示媒体における前記第一基板の製造方法であって、前記配置工程において、前記ＴＦＴ形成基板と直行する方向である第一方向から見たときに前記ドレイン電極と前記平坦面とが重なるように、前記型を前記ＴＦＴ形成基板上に配置することを特徴とする。

また、請求項３に記載の電気泳動表示媒体における前記第一基板の製造方法は、請求項１または請求項２記載の電気泳動表示媒体における前記第一基板の製造方法であって、前記貫通孔形成工程は、レーザアブレーション法により前記貫通孔を形成することを特徴とする。

また、請求項４に記載の電気泳動表示媒体における前記第一基板の製造方法は、請求項２記載の電気泳動表示媒体における前記第一基板の製造方法であって、前記ドレイン電極が、前記レーザアブレーション法で使用されるレーザを反射する材料で形成されていることを特徴とする。

また、請求項５に記載の電気泳動表示媒体における前記第一基板の製造方法は、請求項１から請求項４のいずれかに記載の電気泳動表示媒体における前記第一基板の製造方法であって、前記型は、前記第一方向から見たときに格子状に見える前記凹部と、前記凹部により複数の区画平坦部に区画された前記平坦面を備えた型であって、前記配置工程において、前記第一方向から見たときに、一つの前記ドレイン電極に対して一つの前記区画平坦部が重なるように前記型を配置し、前記加圧工程において、前記型で加圧することにより前記第一方向から見たときに格子状に見える前記隔壁を形成し、前記画素電極形成工程が、前記隔壁により区画される前記残膜部の表面に導電性高分子を混合した液体を滴下し、前記滴下した液体を乾燥させる工程であることを特徴とする。

また、請求項６に記載の電気泳動表示媒体における前記第一基板の製造方法は、請求項５記載の電気泳動表示媒体における前記第一基板の製造方法であって、前記画素電極形成工程前に、前記加圧工程により形成された前記隔壁の表面に撥水膜を形成する撥水膜形成工程を備え、前記画素電極形成工程において、水溶性の前記導電性高分子を混合した水を滴下することを特徴とする。

また、請求項７に記載の電気泳動表示媒体における前記第一基板の製造方法は、請求項５記載の電気泳動表示媒体における前記第一基板の製造方法であって、前記隔壁形成材料載置工程において、撥水性の隔壁材料を塗布またはラミネートし、前記画素電極形成工程において、水溶性の前記導電性高分子を混合した水を滴下することを特徴とする。

また、請求項８に記載の電気泳動表示媒体における前記第一基板の製造方法は、請求項１から請求項７のいずれかに記載の電気泳動表示媒体における前記第一基板の製造方法であって、前記配置工程において、前記第一方向から見たときに前記ソース電極及び前記ゲート電極と前記凹部とが対向するように前記型を配置したことを特徴とする。

また、請求項９に記載の電気泳動表示媒体における前記第一基板の製造方法は、請求項１から請求項８のいずれかに記載の電気泳動表示媒体における前記第一基板の製造方法であって、前記隔壁形成材料載置工程において、有色の前記隔壁形成材料を塗布またはラミネートし、前記配置工程において、前記第一方向から見たときに前記半導体と前記凹部とが対向するように前記型を配置することを特徴とする。

また、請求項１０に記載の電気泳動表示媒体は、請求項１から請求項９に記載のいずれかの方法により製造された画素電極と隔壁とが形成された第一基板を備える。

請求項１記載の製造方法によれば、隔壁と画素電極とを備えた第一基板を効率的に製造することができる。

また、請求項２記載の製造方法によれば、請求項１記載の製造方法が奏する効果に加え、配置工程において、ＴＦＴ形成基板と直行する方向である第一方向から見たときにドレイン電極と前記平坦面とが重なるように、型をＴＦＴ形成基板上に配置するので、残膜部の表面からドレイン電極まで貫通する貫通孔を形成し易い。

また、請求項３記載の製造方法によれば、請求項１または請求項２記載の製造方法が奏する効果に加え、レーザアブレーション法により貫通孔を形成するので、効率よく孔を開けることができる。

また、請求項４記載の製造方法によれば、請求項３記載の製造方法が奏する効果に加え、ドレイン電極が、レーザアブレーション法で使用されるレーザを反射する材料で形成されているので、レーザアブレーション法によりドレイン電極にまで孔が開くことを防止できる。

また、請求項記５載の製造方法によれば、請求項１から請求項４のいずれかに記載の製造方法が奏する効果に加え、隔壁により区画される残膜部の表面に導電性高分子を混合した液体を滴下し、乾燥するだけで画素電極が形成できるので、効率的に第一基板を製造することができる。

また、請求項６記載の製造方法によれば、請求項５記載の製造方法が奏する効果に加え、隔壁の表面に撥水膜を形成するので、隔壁の表面に導電性高分子が付着することを防止することができる。

また、請求項７記載の製造方法によれば、請求項５記載の製造方法が奏する効果に加え、隔壁の表面に撥水膜を形成するので、隔壁の表面に導電性高分子が付着することを防止することができる。

また、請求項８記載の製造方法によれば、請求項１から請求項７のいずれかに記載の製造方法が奏する効果に加え、ソース電極、ゲート電極からの電界が表示に悪影響を及ぼさない第一基板を製造することができる。

また、請求項記９載の製造方法によれば、請求項１から請求項８のいずれかに記載の製造方法が奏する効果に加え、黒色の隔壁により光が吸収されるので、半導体に光が照射されることによる半導体の劣化を防止した第一基板を製造することができる。

また、請求項１０記載の電気泳動表示媒体によれば、効率的に製造される。

以下、本発明の実施の形態について図面を参照して説明する。先ず、後述する本発明の画素電極と隔壁とが形成された第一基板の製造方法で、製造された画素電極と隔壁とが形成された第一基板を備えた電気泳動表示媒体１０について説明する。

図１は、電気泳動表示媒体１０の概略断面図である。電気泳動表示媒体１０は画素電極５が形成された第一基板１と、共通電極４が形成された第二基板２と、スペーサ３と、帯電粒子６と、分散媒７と、電界制御部８とを備える。尚、電気泳動表示媒体１０は第二基板２側に画像を表示させる。

第一基板１の一方の面に画素電極５が形成されている。また、第二基板２の一方の面に共通電極４が形成されている。画素電極は、画素毎に一つずつ対応して設けられた複数の電極である。共通電極は、全部の画素に対して共通に設けられた電極である
第一基板１と第二基板２とは、それぞれ画素電極５と共通電極４とが互いに対向するようにして配置されている。

第一基板１には隔壁部１０１が一体に形成されている。隔壁部１０１は、第二基板２側へ突出した部分である。

このため電気泳動表示媒体１０において、隔壁部１０１は、基板間を複数の区画領域に分割し、後述の帯電粒子６が偏在してしまうことを防止する。第一基板１の詳細は後述する。

スペーサ３は、共通電極４と画素電極５とのギャップを所定間隔、例えば２５μｍに固定するために、第一基板１と第二基板２とに挟まれる位置に配置されている。尚、スペーサ３は第一基板１及び第二基板２の外周部に配置されている。尚、本実施形態ではスペーサ３の高さは２５μｍである。

帯電粒子６と分散媒７とは、第一基板１と、第二基板２と、スペーサ３とで区画される領域内に配置されている。尚、第一基板１と、第二基板２と、スペーサ３とで区画される領域内において、分散媒７は複数の帯電粒子６を分散して保持している。

分散媒７は絶縁性の液体である。分散媒７としては、芳香族炭化水素溶媒（例えば、ベンゼン、トルエン、キシレンなど）、脂肪族炭化水素溶媒（例えば、ヘキサン、シクロヘキサンなどの直鎖又は環状パラフィン系炭化水素溶媒、イソパラフィン系炭化水素溶媒、ケロシンなど）、ハロゲン化炭化水素溶媒（例えば、クロロホルム、トリクロロエチレン、ジクロロメタン、トリクロロトリフルオロエチレン、臭化エチルなど）、シリコーンオイルのようなオイル状のポリシロキサン、又は、高純度石油などが挙げられる。

帯電粒子６は負の極性に帯電されており、黒色に着色されている。分散媒７は白色に着色されている。この帯電粒子の黒色と分散媒７の白色との組み合わせにより画像が表示される。

電界制御部８は共通電極４に印加する電圧、または、画素電極５に印加する電圧をそれぞれ制御する。共通電極４は電界制御部８と電気的に接続されている。また、画素電極４は後述するゲート電極１０４（図３参照）、ソース電極１０６（図３参照）、及び、ドレイン電極１０７（図３参照）を介して、電界制御部８と電気的に接続されている。これにより共通電極４と画素電極５との間に電界が発生し、分散媒７中の負の極性に帯電された帯電粒子６の移動が制御される。これにより、表示を切換えることができる。

ここで、第一基板１について詳細に説明する。図１に示すように、隔壁部１０１は断面がコの字状になるように第二基板２側へ突出している。突出した隔壁部１０１の高さは、２０μｍである。スペーサの高さが２５μｍであるので、隔壁部１０１の下面と第一基板１の画素電極５が形成されている面との間には５μｍの隙間が存在する。

図２は、隔壁部１０１及び画素電極５が形成された面から見た場合の第一基板１を一部拡大した正面図である。

図２に示すように、隔壁部１０１は幅２０μｍの直線状の凸部が格子状に重なるようにして形成されている。

また、格子状の隔壁部１０１により区画された一辺の長さが２００μｍの正方形の領域に、画素電極５が形成されている。

即ち、そして図２の紙面上において上下若しくは左右に隣り合う画素電極５同士は２０μｍの間隔を隔てて、第一基板１上にマトリクス状に規則正しく配列されている。

画素電極５はそれぞれ後述のＴＦＴと接続されている。このため、画素電極５に印加される電圧は電界制御部８によりそれぞれ独立して制御される。

図３は第一基板１の画素電極５を切断するＡ−Ａ線の断面であるＡ−Ａ断面を図３矢視方向から見たときの断面の一部を拡大した拡大図である。図３に示すように、第一基板１は隔壁部１０１と残膜部１０２とを備えた層１０３と、ゲート電極１０４と、ゲート絶縁膜１０５と、ソース電極１０６と、ドレイン電極１０７と、半導体１０８と、支持基板１０９とを備える。

支持基板１０９にはソース電極１０６とドレイン電極１０７とが形成されている。ソース電極１０６とドレイン電極１０７とが形成された支持基板１０９の上には、ドレイン電極１０７と、そのドレイン電極１０７に対応するソース電極１０６との両方に接するように半導体１０６が形成されている。

ソース電極１０６、ドレイン電極１０７、半導体１０８が形成された支持基板１０９の上には、ゲート絶縁膜１０５が形成されている。

このゲート絶縁膜１０５の上にはゲート電極１０４が形成されている。ゲート電極１０４は後述するように、直線部２０１と対向部２０２とを備える。ゲート電極１０４はこの対向部２０２が、ゲート絶縁膜１０５を介して半導体１０８と対向するように形成されている。

ゲート電極１０４が形成されたゲート絶縁膜１０５の上には、隔壁部１０１と残膜部１０２とを備えた層１０３が形成されている。隔壁部１０１は上述したように格子状に形成された、第二基板２側に突出した部分である。残膜部１０２は隔壁部１０１以外の領域である。尚、層１０３は黒色に着色されている。

上方から見た場合に隔壁部１０１によって区画される残膜部１０２の表面の領域（以下画素電極形成領域２０３と称す）には、上述の画素電極５が形成されている。

残膜部１０２及びゲート絶縁膜１０５にはドレイン電極１０７まで貫通するコンタクトホール１１０が形成されており、このコンタクトホール１１０を介して画素電極５とドレイン電極１０７は電気的に接続されている。

第一基板１を上方からみた場合におけるソース電極１０６とドレイン電極１０９との位置関係を模式的に示す模式図を図４に示す。尚、図４は説明に不要な部分を省略して記載した。

図４に示すように、支持基板１０９には細長い線状のソース電極１０６が、長手方向を同一方向にして所定間隔毎に並べられている。

一本のソース電極１０６の右隣には、所定の距離を隔ててｎ個のドレイン電極１０７が形成されている。一本のソース電極１０６にｎ個のドレイン電極１０７が対応して形成されている場合ソース電極１０６がｍ本形成されているとすると、ドレイン電極１０７の総数はｍ×ｎ個となる。即ち、ドレイン電極１０７はｍ行ｎ列のマトリクス状に配置されている。ドレイン電極１０７は行方向にｍ個、列方向にｎ個配置されている。この複数のドレイン電極１０７は矩形である。また、一本のソース電極１０６に対応するこの複数のドレイン電極１０７は、ソース電極１０６の長手方向と同一の方向に所定間隔を隔てて並べられている。

このようにソース電極１０６とドレイン電極１０７は支持基板１０９に形成されている。ソース電極１０６とドレイン電極１０７とが形成された支持基板１０９の上には、ソース電極１０６とドレイン電極１０７との両方と接するように半導体１０８が形成されている。

第一基板１を上方から見た場合におけるソース電極１０６とドレイン電極１０７と半導体１０８との位置関係を模式的に示す模式図を図５に示す。尚、図５は説明に不要な部分を省略して記載した。

図５に示すように、一つのドレイン電極１０７に対応して一つの半導体１０８が形成されている。半導体１０８はドレイン電極１０７と、そのドレイン電極１０７の左隣に形成されたソース電極１０６との両方に接するように形成されている。

第一基板１を上方から見た場合におけるソース電極１０６とドレイン電極１０７と半導体１０８とゲート電極１０４との位置関係を模式的に示す模式図を図６に示す。尚、図６は説明に不要な部分を省略して記載した。

図６に示すように、支持基板１０９にはゲート電極１０４が、長手方向を同一方向にして所定間隔毎に並べられている。上方から見たときにゲート電極１０４の長手方向は、ソース電極１０６の長手方向と略垂直に交わる。行方向に並べられたｍ個のドレイン電極１０７に対応して一つのゲート電極１０４が対応して備えられている。

ゲート電極１０４は細長い直線状の直線部２０１と、直線部２０１から同一方向に突出したｍ個の対向部２０２とを備える。対向部２０２は上述したように半導体１０８と対向する位置に配置される。

第一基板１を上方から見た場合における隔壁部１０１とソース電極１０６とドレイン電極１０７と半導体１０８とゲート電極１０４との位置関係を模式的に示す模式図を図７に示す。

図７に示すように、隔壁部１０１は、ゲート電極１０４、ソース電極１０６及び半導体１０８と対向する位置に形成されている。ゲート電極１０４、ソース電極１０６及び半導体１０８は、上方からみた場合に隔壁部１０１が形成された領域内に全て収まるように形成されている。

このように、上方からみた場合にゲート電極１０４及びソース電極１０６が隔壁部１０１に隠れるように配置している。このため、画素電極５とゲート電極１０４と、若しくは、画素電極５とソース電極１０６とが対向しない。たとえば、画素電極５とゲート電極１０４と、若しくは、画素電極５とソース電極１０６とが対向してしまうと、画素電極５とゲート電極１０４と、若しくは、画素電極５とソース電極１０６とがコンデンサのようになって、電気が蓄えられることがない。これでは、消費電力が増大したり、駆動時間が長くなってしまうとうい問題がある。本実施例のように配置するとこのような問題を防止することができる。

また、各画素電極５に電圧を印加する際に、ゲート電極１０４及びソース電極１０６に印加される電圧により、帯電粒子が移動するという不都合を防止することができる。ゲート電極１０４及びソース電極１０６に印加される電圧の影響を受けずに、画素電極５に印加される電圧により適正に帯電粒子は制御される。

また、上方からみた場合に半導体１０８は隔壁部１０１に隠れるように配置している。尚、層１０３（隔壁部１０１）は黒色に着色されている。よって、この電気泳動表示媒体１０によれば、屋外で使用するような場合、隔壁部１０１により光が吸収される。このため、半導体１０８に光が照射されることが防止され、半導体１０８の劣化を防ぐことができる。

また、上方から見た場合に、ドレイン電極１０７と画素電極形成領域２０３とは、互いに一部対向するように配置されている。上方から見たときに、ドレイン電極１０７は１辺の長さが５０μmの正方形である。そのうち、４５μｍ×４５μｍの面積が画素電極形成領域２０３と対向するように配置すれば、コンタクトホール１１０を容易に形成できる。この互いに対向する領域にコンタクトホール１１０が形成されている。

ゲート電極１０４に電圧が印加されると半導体１０８に電圧が印加され、ドレイン電極１０７とソース電極１０６が半導体１０８を介して電気的に接続される。従って、ソース電極１０６に所定の電圧が印加された状態でゲート電極１０４に電圧が印加されると、ドレイン電極１０７及び画素電極５にもソース電極１０６に印加された電圧と同様の所定の電圧が印加される。ソース電極１０６及びゲート電極１０４はそれぞれ電界制御部８と接続されている。電界制御部８によりソース電極１０６及びゲート電極１０４に印加される電圧が制御され、これにより画素電極５に印加される電圧が制御される。

次に、電気泳動表示媒体１０の動作について説明する。電界制御部８により、共通電極４に０Ｖの電圧が印加され、且つ、画素電極５に４０Ｖの電圧が印加されると、電極間には上向きの電界が発生し、負の極性を有する帯電粒子６は第二基板２側に移動する。このため、電気泳動表示媒体１０の上面には帯電粒子６の黒色が表示される。

また、電界制御部８に共通電極４に０Ｖの電圧が印加され、画素電極５に−４０Ｖの電圧が印加されると、電極間には下向きの電界が発生し、負の極性を有する帯電粒子６は第一基板１側に移動する。このため、電気泳動表示媒体１０の上面には分散媒７の白色が表示される。

電界制御部８は、複数存在する画素電極５に印加する電圧をそれぞれ独立して制御することにより、画素毎に表示させる色の切り替えを行なうことができる。尚、画素の大きさは画素電極５の大きさで決定される。

上述の第一基板１及び第二基板２は、透明な柔軟性のある材料で形成されている。電気泳動表示媒体１０は第二基板２及び第一基板１が柔軟性のある材料で形成されているため、この電気泳動表示媒体は折り曲げて使用できる。

第二基板２は、透明なポリエチレンテレフタレート（以下、ＰＥＴと称す）で形成されている。共通電極４は透明な酸化インジウムスズ（以下、ＩＴＯと称す）で形成されている。

第一基板１の層１０３は黒色に着色されたＰＭＭＡ（ポリメチルメタアクリレート）で形成されている。また、ゲート電極１０４、ソース電極１０６及びドレイン電極１０７はＰＤＯＴ：ＰＳＳで形成されている。半導体１０８はＰ３ＨＴ（ポリ３ヘキシルチオフェン）で形成されている。画素電極５はＰＥＤＯＴ（ポリエチレンジオキシチオフェン）で形成されている。ゲート絶縁膜１０５はポリイミド（ＰＩ）で形成されている。支持基板１０９はＰＥＴ（ポリエチレンテレフタレート）、またはＰＥＮ（ポリエチレンナフタレート）などで形成されている。

画素電極５と隔壁部１０１とが形成された第一基板１の製造方法の第一実施形態について説明する。第一実施形態の製造方法は、ＴＦＴ形成基板３００に隔壁形成材料を塗布またはラミネートする隔壁形成材料載置工程、型をＴＦＴ形成基板３００の上に配置する配置工程と、隔壁形成材料を塗布またはラミネートしたＴＦＴ形成基板３００を後述の型２０で加圧し、所定の厚さの残膜部１０２と隔壁部１０１とをＴＦＴ形成基板３００に形成する加圧工程と、ＴＦＴ形成基板３００から型２０を離す離型工程と、残膜部１０２とゲート絶縁膜１０５とに、ドレイン電極１０７まで貫通するコンタクトホール１１０を形成する貫通孔形成工程と、コンタクトホール１１０を介してドレイン電極１０７と接続された画素電極５を残膜部１０２の画素電極形成領域２０３に形成する画素電極形成工程とを備える。以下、各工程について詳細に説明する。

先ず、上述の支持基板１０９の上に、ＴＦＴ素子として上述のソース電極１０６、ドレイン電極１０７、半導体１０８、ゲート絶縁膜１０５、及び、ゲート電極１０４を形成したＴＦＴ形成基板３００を用意する。図８にこのＴＦＴ形成基板３００の概略断面図を示す。

先ず、隔壁形成材料載置工程において、このＴＦＴ形成基板３００のＴＦＴ素子が形成された面に黒色に着色されたＰＭＭＡ（ポリメチルメタアクリレート）を塗布する。尚、ＰＭＭＡが本発明の隔壁形成材料に相当する。ＰＭＭＡはスピンコートにより所定の厚みだけ塗布される。図９にこの隔壁形成材料が塗布されたＴＦＴ形成基板３００の概略断面図を示す。

次に、配置工程において、隔壁形成材料が塗布されたＴＦＴ形成基板３００は、型２０及び基板保持部２２が設置された図示しない加熱機構付プレス装置に配置される。図１０に加熱機構付プレス装置に配置されたＴＦＴ形成基板３００の概略断面図を示す。ここで加熱機構付プレス装置について説明する。

加熱機構付プレス装置は本発明の本質とは関係ないので、全体を図示しないが、加熱機構付プレス装置は支持板１５と支持板１６とを備える。支持板１５と支持板１６とは互いに対向して配置される。

支持板１６は、加熱機構付プレス装置において所定の位置に上面を水平にして固定されて配置されている。支持板１６は内部に、ＴＦＴ形成基板３００を加熱するための熱源であるヒータを備える。

支持板１５は、加熱機構付プレス装置において、支持板１５と対向する位置であって且つ支持板１６に対して鉛直方向の上方の位置に、鉛直方向に上下動可能に配置されている。尚、支持板１５の上下動する距離はプレスする物に応じて適宜設定できる。支持板１５は内部に、ＴＦＴ形成基板３００を加熱するための熱源であるヒータを備える。

型２０はプレス面を鉛直方向の下側にして、上下動可能な支持板１５に固定されている。基板保持部２２はプレス面を鉛直方向の上側にして、支持板１６に固定されている。尚、型２０及び基板保持部２２は、それぞれ支持板１５若しくは支持板１６に取り外し可能なように固定されている。

型２０のプレス面は、平坦な面である平坦部２３と、平坦部２３の所定の位置に平坦部２３から凹んだ凹部２１が形成されている。型２０のプレス面を正面から見たときに、凹部２１は格子状に見えるように形成されている。

このような加熱機構付プレス装置の基板保持部２２の平坦なプレス面上にＴＦＴ形成基板３００が配置工程において配置される。このとき図７で示したような位置に隔壁部１０１を形成するために、ＴＦＴ形成基板３００と直行する方向である第一方向から見たときに、ソース電極１０６及びゲート電極１０４及び半導体１０８と、凹部２１とが対向するように位置決めされる。尚、ＴＦＴ形成基板３００は隔壁形成材料が塗布された面を鉛直方向の上側にして配置される。

また、図７に示したような位置に画素電極形成領域２０３を形成するために、平坦部２３とドレイン電極１０７の一部が対向するように位置決めされる。

次に、支持板１５を鉛直方向のＴＦＴ形成基板に近づける方向に移動させ、型２０のプレス面と、ＴＦＴ形成基板３００とを接触させる。そして、支持板１５及び支持板１６に内蔵されたヒータによりＴＦＴ形成基板３００が加熱される。熱源であるヒータで発生した熱が型２０または基板保持部２２を介してＴＦＴ形成基板３００を２００℃に加熱する。

この加熱により隔壁材料として塗布されたＰＭＭＡが軟化し塑性加工しやすくなる。ここで、隔壁材料以外の、ＴＦＴ形成基板の材料は２００℃に加熱されても軟化しない材料で形成されていることが望ましい。

次に、加圧工程において、型２０をＴＦＴ形成基板３００に押付けて加圧した状態で一定時間保持する。すると凹部２１内に軟化した隔壁形成材料の一部が突出し、凹部２１と同じ形状の凸部が形成される。尚、凹部２１内に突出した凸部は、上述した電気泳動表示媒体１０における隔壁部１０１となる。また、凹部２１内に突出しなかった残りの部分は、上述した電気泳動表示媒体１０における残膜部１０２となる。図１１に加圧工程におけるＴＦＴ形成基板３００の概略断面図を示す。

次に、支持板１５及び支持板１６のヒータの設定温度を例えば６０℃に設定し、一定時間放置することによっておよそ６０℃までＴＦＴ形成基板３００を冷却する。これにより軟化していた隔壁形成材料は加圧工程時よりも硬化する。これにより、型２０とＴＦＴ形成基板３００とが剥がれ易くなる。

次に、離型工程において、ＴＦＴ形成基板３００から型２０が剥がされて、ＴＦＴ形成基板上に隔壁部１０１と残膜部１０２とを備えた層１０３が形成される。層１０３が形成されたＴＦＴ形成基板３００の概略断面図を図１２に示す。

次に、貫通孔形成工程において、残膜部１０２とゲート絶縁層１０５とに貫通孔を開け、図７に示したように電極形成領域２０３とドレイン電極１０７とが対向する位置に、コンタクトホール１１０を形成する。コンタクトホール１１０はレーザアブレーション法により形成する。尚、上述したようにドレイン電極１０７はＰＥＤＯＴで形成されているため、レーザ光を反射する。このため、ドレイン電極１０７まで孔が開けられることが防止される。図１３にコンタクトホール１１０が形成されたＴＦＴ形成基板３００の概略断面図を示す。

次に、画素電極形成工程において、隔壁部１０１により区画される残膜部１０２の表面の領域である画素電極形成領域２０３に導電性高分子を混合した液体を滴下し、滴下した液体を乾燥させる。これにより、画素電極形成領域２０３にコンタクトホール１１０を介してドレイン電極１０７と接続された画素電極５が形成される。このとき、導電性高分子を混合した液体としては、ＰＥＤＯＴを混合した水溶液を用いる。図１４に画素電極５が形成されたＴＦＴ形成基板３００の概略断面図を示す。このようにして、第一基板１が完成する。

次に、画素電極５と隔壁部１０１とが形成された第一基板１の製造方法の第二実施形態について説明する。第二実施形態では、離型工程までは第一の実施形態と同様である。

第二実施形態では離型工程の後、撥水膜形成工程において、層１０３の形成されたＴＦＴ形成基板３００に撥水膜１１１を形成する。撥水膜１１１はアモルファスフッ素樹脂を用いて、スピンコートやディッピングにより、層１０３の表面に形成される。図１５は撥水膜１１１を形成したＴＦＴ形成基板３００の概略断面図である。

次に、貫通孔形成工程において、撥水膜１１１、残膜部１０２及びゲート絶縁膜１０５にレーザアブレーション法によりコンタクトホール１１０を形成する。図１６は撥水膜１１１を形成したＴＦＴ形成電極３００にコンタクトホール１１０が形成された場合のＴＦＴ形成基板３００の概略断面図である。

その後、第一実施形態と同様に画素電極形成工程により画素電極を形成する。このとき、層１０３の表面が撥水膜１１１でコーティングされているので、導電性高分子を混合した水溶液が、隔壁部１０１の上面や側面の余分な場所に付着することが防止される。図１７は、撥水膜１１１を形成した後、画素電極５を形成したＴＦＴ形成基板３００の概略断面図である。

次に、画素電極５と隔壁部１０１とが形成された第一基板１の製造方法の第三実施形態について説明する。第三実施形態では隔壁形成材料としてフッ素系樹脂を用いる。この場合、加圧工程の前の加熱の際に、ＴＦＴ形成電極３００をフッ素系樹脂が軟化する温度まで加熱する。その他は第一実施形態と同様であるので説明を省略する。

第三実施形態の隔壁形成材料であるフッ素系樹脂は、撥水性の樹脂であるため、第二実施形態同様、画素電極形成工程において、導電性高分子を混合した水溶液が隔壁１０１の上面や側面の余分な位置に付着することを防止することができる。

本発明の電気泳動表示媒体における隔壁及び基板の製造方法、及び、電気泳動表示媒体は、上記した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

上述の第一実施形態においては、貫通孔形成工程において、レーザアブレーション法によりコンタクトホール１１０を形成したが、その他の方法によりコンタクトホール１１０を形成しても良い。例えば、ゲート絶縁膜１０５及び層１０３を一般にポジ型のレジストとして使用されるＯＦＰＲ８００（東京応化製）などの樹脂により形成し、貫通孔形成工程においてフォトリソグラフィ法によりコンタクトホール１１０を形成するようにしても良い。

また、上述の第一実施形態においては、電極形成工程において水溶性の導電性高分子であるＰＥＤＯＴを混合した水溶液を滴下、乾燥し、画素電極５を形成するものとして説明したが、蒸着法によりＡｕを画素電極形成領域２０３に蒸着することにより、画素電極５を形成しても良い。

また、上述の第一実施形態においては、撥水膜１１１がアモルファスフッ素樹脂により形成されるものとして説明したが、その他の材料としてシリコーン樹脂が挙げられる。

また、上述の第一実施形態においては、隔壁形成材料としてアクリル樹脂であるＰＭＭＡを使用するものとして説明したが、その他の材料としてＰＩ，ＰＣ（ポリイミド、ポリカーボネート）を使用しても良い。

また、上述の第二実施形態においては、隔壁形成材料として撥水性の樹脂であるフッ素系樹脂を使用するのとして説明したが、その他の材料としてシリコーン樹脂などを使用しても良い。

また、上述の第一実施形態において、隔壁形成材料が黒色に着色されているものとして説明したが、使用する半導体１０８を劣化させる光を吸収する色であればその他の色に着色されていても良い。

また、上述の第一実施形態においては、水溶性の導電性高分子としてＰＥＤＯＴを用いるものとして説明したが、その他の材料として例えば、ＰＰＶ（ポリフェニレンビニレン）、ポリアニリン、ポリチオフェン、ポリピロール等が挙げられる。

また、上述の第一実施形態においては、ゲート電極１０４、ソース電極１０６及びドレイン電極１０７がＰＥＤＯＴ：ＰＳＳで形成されたものとして説明したが、その他の材料として例えば、Ａｇナノインク、Ａｌ、Ｃｒ、Ａｕなどが挙げられる。

また、上述の第一実施形態においては、ゲート絶縁膜１０５がＰＩで形成されたものとして説明したが、その他の材料として例えば、樹脂類としてＰＭＭＡ、ＰＶＰ（ポリパラビニルフェノール）、ＰＶＡ（ポリビニルアルコール）等が挙げられる。また、無機物としてＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５等が挙げられる。ＳｉＯ_２やＳｉＮで形成する場合はスパッタやＣＵＤ法で製膜される。Ａｌ_２Ｏ_３やＴａ_２Ｏ_５で形成する場合は陽極酸化という手法で製膜される。

また、上述の第一実施形態においては、半導体１０８がＰ３ＨＴで形成されたものとして説明したが、その他の材料として例えば、オリゴチオフェン類、ペンセン等が挙げられる。

また、上述の第一実施形態においては、隔壁形成材料載置工程において、ＰＭＭＡをスピンコートにより所定の厚みだけ塗布するものとして説明したが、隔壁材料をラミネートして形成してもよい。

また、上述の第一実施形態における第一基板１は、ゲート電極をソースドレイン電極の後に形成する、いわゆるトップゲート型であるが、ゲート電極が下に来るボトムゲート型でも今回の発明が適用できるのは言うまでもない。図１８にボトムゲート型のＴＦＴ素子を備えた第一基板５００の所定の断面であるＡ−Ａ断面の一部を拡大した拡大図を示す。

図１８に示すように、第一基板５００は隔壁部１０１と残膜部１０２とを備えた層１０３と、ゲート電極１０４と、ゲート絶縁膜１０５と、ソース電極１０６と、ドレイン電極１０７と、半導体１０８と、支持基板１０９とを備える。

図３とは異なり、支持基板１０９にはゲート電極１０４が形成されている。ゲート電極が形成された支持基板１０９の上には、ゲート絶縁膜１０５が形成されている。

このゲート絶縁膜１０５の上にはソース電極１０６とドレイン電極１０７とが形成されている。そして、ドレイン電極１０７と、そのドレイン電極１０７に対応するソース電極１０６との両方に接するように形成された半導体１０６が形成されている。そしてその上に層１０３が形成されている。尚、ボトムゲート型では残膜部１０２のみにコンタクトホール１１０が形成されており、そのコンタクトホール１１０を介してドレイン電極１０７と電気的に接続されるように画素電極５が形成されている。

本願発明によれば、隔壁と画素電極とを備えた電気泳動表示媒体の効率的な製造を可能になる。

電気泳動表示媒体１０の概略断面図。 隔壁部１０１及び画素電極５が形成された面から見た場合の第一基板１を一部拡大した正面図。 第一基板１のＡ−Ａ断面の一部を拡大した拡大図。 第一基板１を上方からみた場合におけるソース電極１０６とドレイン電極１０９との位置関係を示す模式図。 第一基板１を上方から見た場合におけるソース電極１０６とドレイン電極１０７と半導体１０８との位置関係を示す模式図。 第一基板１を上方から見た場合におけるソース電極１０６とドレイン電極１０７と半導体１０８とゲート電極１０４との位置関係を示す模式図。 第一基板１を上方から見た場合における隔壁部１０１とソース電極１０６とドレイン電極１０７と半導体１０８とゲート電極１０４との位置関係を示す模式図。 ＴＦＴ形成基板３００の概略断面図。 隔壁形成材料が塗布されたＴＦＴ形成基板３００の概略断面図。 加熱機構付プレス装置に配置されたＴＦＴ形成基板３００の概略断面図。 加圧工程におけるＴＦＴ形成基板３００の概略断面図。 層１０３が形成されたＴＦＴ形成基板３００の概略断面図。 コンタクトホール１１０が形成されたＴＦＴ形成基板３００の概略断面図。 画素電極５が形成されたＴＦＴ形成基板３００の概略断面図。 撥水膜１１１を形成したＴＦＴ形成基板３００の概略断面図。 撥水膜１１１を形成したＴＦＴ形成基板３００にコンタクトホール１１０が形成された場合のＴＦＴ形成電極３００の概略断面図。 撥水膜１１１を形成した後、画素電極５を形成したＴＦＴ形成基板３００の概略断面図。 ボトムゲート型のＴＦＴ素子を備えた第一基板５００の所定の断面であるＡ−Ａ断面の一部を拡大した拡大図。

符号の説明

１、５００ 第一基板
２ 第二基板
３ スペーサ
４ 共通電極
５ 画素電極
６ 帯電粒子
７ 分散媒
８ 電界制御部
１０ 電気泳動表示媒体
１５、１６ 支持板
２０ 型
２１ 凹部
２２ 基板保持部
２３ 平坦部
１０１ 隔壁部
１０２ 残膜部
１０３ 層
１０４ ゲート電極
１０５ ゲート絶縁膜
１０６ ソース電極
１０７ ドレイン電極
１０８ 半導体
１０９ 支持基板
１１０ コンタクトホール
１１１ 撥水膜
２０１ 直線部
２０２ 対向部
２０３ 画素電極形成領域
３００ ＴＦＴ形成基板

Claims (10)

1. 画素電極と隔壁とが形成された第一基板と、前記第一基板の隔壁が形成された面に対向して配置され且つ共通電極が形成された第二基板と、前記第一基板と前記第二基板との基板間に帯電粒子を分散させた分散媒とを備えた電気泳動表示媒体における前記第一基板の製造方法において、
   ソース電極と、前記ソース電極と所定の間隔を隔てて設けられたドレイン電極と、前記ソース電極および前記ドレイン電極に共通して接する半導体と、前記半導体に電界を加えるためのゲート電極と、前記半導体と前記ゲート電極とを絶縁するゲート絶縁膜とを備えたＴＦＴ素子を画素毎に形成したＴＦＴ形成基板に対して、
   前記ＴＦＴ形成基板の前記ＴＦＴ素子が形成された面に、隔壁形成材料を塗布またはラミネートする隔壁形成材料載置工程と、
   平坦面と前記平坦面から凹んだ凹部とを備えた型を前記ＴＦＴ形成基板上に配置する配置工程と、
   前記隔壁形成材料を塗布またはラミネートした前記ＴＦＴ形成基板を前記型で加圧し、前記平坦面と対向する位置に所定の厚さの残膜部と、前記凹部と対向する位置に前記凹部と同じ形状の前記隔壁を前記ＴＦＴ形成基板に形成する加圧工程と、
   前記加圧工程後、前記ＴＦＴ形成基板から前記型を離す離型工程と、
   前記残膜部の表面から前記ドレイン電極まで貫通する貫通孔を形成する貫通孔形成工程と、
   前記貫通孔を介して前記ドレイン電極と接続された前記画素電極を前記残膜部の表面に形成する画素電極形成工程と、
   を備える電気泳動表示媒体における画素電極と隔壁とが形成された第一基板の製造方法。
2. 前記配置工程において、前記ＴＦＴ形成基板と直行する方向である第一方向から見たときに前記ドレイン電極と前記平坦面とが重なるように、前記型を前記ＴＦＴ形成基板上に配置することを特徴とする請求項１記載の電気泳動表示媒体における画素電極と隔壁とが形成された第一基板の製造方法。
3. 前記貫通孔形成工程は、レーザアブレーション法により前記貫通孔を形成することを特徴とする請求項１または請求項２記載の電気泳動表示媒体における画素電極と隔壁とが形成された第一基板の製造方法。
4. 前記ドレイン電極が、前記レーザアブレーション法で使用されるレーザを反射する材料で形成されていることを特徴とする請求項２記載の電気泳動表示媒体における画素電極と隔壁とが形成された第一基板の製造方法。
5. 前記型は、前記第一方向から見たときに格子状に見える前記凹部と、前記凹部により複数の区画平坦部に区画された前記平坦面を備えた型であって、
   前記配置工程において、前記第一方向から見たときに、一つの前記ドレイン電極に対して一つの前記区画平坦部が重なるように前記型を配置し、
   前記加圧工程において、前記型で加圧することにより前記第一方向から見たときに格子状に見える前記隔壁を形成し、
   前記画素電極形成工程が、前記隔壁により区画される前記残膜部の表面に導電性高分子を混合した液体を滴下し、前記滴下した液体を乾燥させる工程であることを特徴とする請求項１から請求項４のいずれかに記載の電気泳動表示媒体における画素電極と隔壁とが形成された第一基板の製造方法。
6. 前記画素電極形成工程前に、前記加圧工程により形成された前記隔壁の表面に撥水膜を形成する撥水膜形成工程を備え、
   前記画素電極形成工程において、水溶性の前記導電性高分子を混合した水を滴下することを特徴とする請求項５記載の電気泳動表示媒体における画素電極と隔壁とが形成された第一基板の製造方法。
7. 前記隔壁形成材料載置工程において、撥水性の隔壁材料を塗布またはラミネートし、
   前記画素電極形成工程において、水溶性の前記導電性高分子を混合した水を滴下することを特徴とする請求項５記載の電気泳動表示媒体における画素電極と隔壁とが形成された第一基板の製造方法。
8. 前記配置工程において、前記第一方向から見たときに前記ソース電極及び前記ゲート電極と前記凹部とが対向するように前記型を配置したことを特徴とする請求項１から請求項７のいずれかに記載の電気泳動表示媒体における画素電極と隔壁とが形成された第一基板の製造方法。
9. 前記隔壁形成材料載置工程において、有色の前記隔壁形成材料を塗布またはラミネートし、
   前記配置工程において、前記第一方向から見たときに前記半導体と前記凹部とが対向するように前記型を配置することを特徴とする請求項１から請求項８のいずれかに記載の電気泳動表示媒体における画素電極と隔壁とが形成された第一基板の製造方法。
10. 請求項１から請求項９に記載のいずれかの方法により製造された画素電極と隔壁とが形成された第一基板を備えた電気泳動表示媒体。
    

Images