WO2007116732A1

WO2007116732A1 - 電気泳動表示媒体における画素電極と隔壁とが形成された第一基板の製造方法及び電気泳動表示媒体

Info

Publication number: WO2007116732A1
Application number: PCT/JP2007/056370
Authority: WO
Inventors: Masaaki Kurita; Chisato Yoshimura
Original assignee: Brother Kogyo Kabushiki Kaisha
Priority date: 2006-03-29
Filing date: 2007-03-27
Publication date: 2007-10-18
Also published as: JP2007264409A

Abstract

　ＴＦＴ素子を画素毎に形成したＴＦＴ形成基板（３００）に対して、前記ＴＦＴ形成基板（３００）の前記ＴＦＴ素子が形成された面に、隔壁形成材料を塗布またはラミネートし、凸部（２３）と凹部（２１）とを備えた型（２０）で加圧し、凸部（２３）と対向する位置に所定の厚さの画素電極配置部（１０２）と、凹部（２１）と対向する位置に前記凹部（２１）と同じ形状の前記隔壁（１０１）をＴＦＴ形成基板（３００）に形成する。その後、画素電極配置部（１０２）の表面（２０３）からドレイン電極（１０７）まで貫通する貫通孔（１１０）を空け、画素電極配置部（１０２）の表面（２０３）に画素電極（５）を形成する。

Description

電気泳動表示媒体における画素電極と隔壁とが形成された第一基板の製造方法及び電気泳動表示媒体

技術分野

[0001] 本発明は、電気泳動表示媒体における画素電極と隔壁とが形成された第一基板の製造方法及び電気泳動表示媒体に関する。

背景技術

[0002] 従来から、互いに対向して設けられた一対の基板の間に、極性の異なる 2種類の帯電粒子を分散させた分散媒を封入した電気泳動表示媒体が知られている。

[0003] このような電気泳動表示媒体においては、どちらか一方の基板が透明な材料で形成されている。この透明な基板の外側の面は表示面として機能する。帯電粒子は電界をカ卩えられることによって基板間を移動し、この移動に伴い表示面には任意の画像が表示される。

[0004] 電気泳動表示媒体として、互いに色と極性の異なる 2種類の帯電粒子が基板間に封入されていて、表示面側の基板に集まる粒子の種類を切り替えることにより画像の表示を切り替えるものがある。また、他の電気泳動表示媒体として、 1種類の帯電粒子が封入されていて、帯電粒子が表示面側の基板に集まっているときは帯電粒子の色が表示され、帯電粒子が反対側の基板に集まっているときは分散媒の色が表示されることによって画像の表示を切り替えるものがある。

[0005] これらの電気泳動表示媒体においては、一般的に帯電粒子の比重と分散媒の比重とは異なる。このため電気泳動表示媒体の基板間において、帯電粒子が偏在し易いという問題がある。そこで、この一対の基板間に隔壁を配置して、その基板間を複数の区画領域に区画し、帯電粒子が偏在してしまうことを防止した電気泳動表示媒体が考えられている。

[0006] さらに、特許文献 1には、一方の基板に画素毎に対応して設けられた複数の画素電極を備え、他方の基板に全部の画素に対して共通に設けられた一つの共通電極を備えた電気泳動表示媒体が記載されてヽる。このような電気泳動表示媒体によれば、共通電極及び画素電極に印加する電圧を制御することにより画像の表示が切換えられる。

[0007] 一般に、この画素電極に印加する電圧を制御するために薄膜トランジスタ（以下、 T FTと称す)が使用される。この TFTには劣化を防止するために表面に保護膜が形成される。

[0008] 特許文献 1 :特開 2001— 343672号公報

発明の開示

発明が解決しょうとする課題

[0009] し力しながら、上述の隔壁と画素電極とを備えた電気泳動表示媒体を製造する場合、従来は TFTの保護膜と、隔壁とを別々の工程で形成する必要があるので、隔壁と画素電極とを備えた電気泳動表示媒体の製造に際し、工程数が多くなり効率的ではなかった。

[0010] 本発明は、上述した問題点を解決するためになされたものであり、隔壁と画素電極とを備えた電気泳動表示媒体の効率的な製造を可能にする。

課題を解決するための手段

[0011] この目的を達成するために、本発明の電気泳動表示媒体における前記第一基板の製造方法は、画素毎に設けられた複数の画素電極と、前記複数の画素電極を隔てるための隔壁と、前記複数の画素電極に対応して設けられ、ソース電極と、前記ソース電極と所定の間隔を隔てて配置されたドレイン電極と、前記ソース電極及び前記ドレイン電極に共通して接する半導体と、前記半導体に電界をカ卩えるためのゲート電極と、前記半導体と前記ゲート電極とを絶縁するゲート絶縁膜とを備えた TFT素子と、を備えた第一基板と、前記第一基板の前記隔壁が形成された面に対向して配置され且つ共通電極が形成された第二基板と、前記第一基板と前記第二基板との間に帯電粒子を分散させた分散媒と、を備えた電気泳動表示媒体における前記第一基板の製造方法であって、前記 TFT素子が前記画素毎に形成された TFT基板に隔壁形成材料を塗布又はラミネートする隔壁形成材料塗布工程と、凹部と凸部とを備えた型を前記隔壁形成材料が塗布された TFT基板に押し付けて、前記 TFT基板の前記凹部と対向する位置に前記凹部と対応する前記隔壁と、前記 TFT基板の前記凸部と対向する位置に前記画素電極が配置される画素電極配置部とを形成する加圧ェ程と、前記加圧工程後、前記画素電極配置部の表面から前記ドレイン電極まで貫通する貫通孔を形成する貫通孔形成工程と、前記貫通孔を介して前記ドレイン電極と接続される前記画素電極を前記画素電極配置部に形成する画素電極形成工程と、を備える。

[0012] このような製造方法によれば、隔壁と第一基板とを別工程で製造する必要がなぐ隔壁と画素電極とを備えた第一基板を効率的に製造することができる。

[0013] また、前記加圧工程にお!ヽて、前記画素電極配置部は、前記 TFT基板と直行する方向である第一方向から見たときに前記ドレイン電極と重なるように形成されるのが好ましい。

[0014] このような製造方法によれば、画素電極配置部は、 TFT基板と直行する方向である第一方向から見たときにドレイン電極と重なるように形成されるので、画素電極配置部からドレイン電極まで貫通する貫通孔を形成し易い。

[0015] また、前記貫通孔形成工程は、レーザアブレーシヨン法により前記貫通孔を形成するのが好ましい。

[0016] このような製造方法によれば、レーザアブレーシヨン法により貫通孔を形成するので

、効率よく孔を開けることができる。

[0017] また、前記ドレイン電極は、前記レーザアブレーシヨン法で使用されるレーザを反射する材料で形成されて、るのが好ま U、。

[0018] このような製造方法によれば、ドレイン電極力レーザアブレーシヨン法で使用されるレーザを反射する材料で形成されてヽるので、レーザアブレーシヨン法によりドレイン電極にまで孔が開くことを防止できる。

[0019] また、前記型は、前記第一方向から見たときに格子状に見える前記凹部と、前記凹部により区画された複数の前記凸部を備えた型であって、前記加圧工程において、前記第一方向から見たときに、一つの前記ドレイン電極に対して一つの前記凸部が重なるように前記隔壁形成材料を加圧し、格子状に前記隔壁を形成するのが好ましい。

[0020] このような製造方法によれば、格子状に隔壁を形成するので、帯電粒子の偏在を防止することができる。

[0021] また、前記画素電極形成工程は、前記隔壁により区画される前記画素電極配置部に導電性高分子を混合した液体を滴下し、前記滴下した液体を乾燥させるのが好ましい。

[0022] このような製造方法によれば、隔壁により区画される画素電極配置部に導電性高分子を混合した液体を滴下し、乾燥するだけで画素電極が形成できるので、効率的に第一基板を製造することができる。

[0023] また、前記第一基板の製造方法は、前記画素電極形成工程前に、前記加圧工程により形成された前記隔壁及び前記画素電極配置部の表面に撥水膜を形成する撥水膜形成工程を備え、前記画素電極形成工程において、水溶性の前記導電性高分子を混合した水を滴下するのが好まし、。

[0024] このような製造方法によれば、隔壁の表面に撥水膜を形成するので、隔壁の表面に導電性高分子が付着することを防止することができる。

[0025] また、前記第一基板の製造方法は、前記隔壁形成材料塗布工程にお!ヽて、撥水性の隔壁材料を塗布またはラミネートし、前記画素電極形成工程において、水溶性の前記導電性高分子を混合した水を滴下するのが好ましい。

[0026] このような製造方法によれば、隔壁の表面に撥水膜を形成するので、隔壁の表面に導電性高分子が付着することを防止することができる。

[0027] また、前記第一基板の製造方法は、前記加圧工程において、前記第一方向から見たときに前記ソース電極及び前記ゲート電極と重なる位置に、前記隔壁を形成するのが好ましい。

[0028] このような製造方法によれば、ソース電極、ゲート電極からの電界が表示に悪影響を及ぼさな、第一基板を製造することができる。

[0029] また、前記隔壁形成材料塗布工程にお!ヽて、有色の前記隔壁形成材料を塗布またはラミネートし、前記加圧工程において、前記第一方向から見たときに前記半導体と前記隔壁が重なるように、前記隔壁を形成するのが好ま、。

[0030] このような製造方法によれば、黒色の隔壁により光が吸収されるので、半導体に光が照射されることによる半導体の劣化を防止した第一基板を製造することができる。 [0031] また、電気泳動表示媒体は、上記の方法により製造された画素電極と隔壁とが形成された第一基板を備える。

[0032] このような電気泳動表示媒体によれば、効率的に製造される。

発明の効果

[0033] 本発明は、隔壁と画素電極とを備えた電気泳動表示媒体の効率的な製造を可能にする。

図面の簡単な説明

[0034] [図 1]電気泳動表示媒体 10の概略断面図。

[図 2]隔壁部 101及び画素電極 5が形成された面力も見た場合の第一基板 1を一部拡大した正面図。

[図 3]第一基板 1の A— A断面の一部を拡大した拡大図。

[図 4]第一基板 1を上方 (第一方向）からみた場合におけるソース電極 106とドレイン電極 109との位置関係を示す模式図。

[図 5]第一基板 1を上方 (第一方向）から見た場合におけるソース電極 106とドレイン電極 107と半導体 108との位置関係を示す模式図。

[図 6]第一基板 1を上方 (第一方向）から見た場合におけるソース電極 106とドレイン電極 107と半導体 108とゲート電極 104との位置関係を示す模式図。

[図 7]第一基板 1を上方 (第一方向）から見た場合における隔壁部 101とソース電極 1

06とドレイン電極 107と半導体 108とゲート電極 104との位置関係を示す模式図。

[図 8]TFT形成基板 300の概略断面図。

[図 9]PMMAが塗布された TFT形成基板 300の概略断面図。

[図 10]加熱機構付プレス装置に配置された TFT形成基板 300の概略断面図。

[図 11]加圧工程における TFT形成基板 300の概略断面図。

[図 12]層 103が形成された TFT形成基板 300の概略断面図。

[図 13]コンタクトホール 110が形成された TFT形成基板 300の概略断面図。

[図 14]画素電極 5が形成された TFT形成基板 300の概略断面図。

[図 15]撥水膜 111を形成した TFT形成基板 300の概略断面図。

[図 16]撥水膜 111を形成した TFT形成基板 300にコンタクトホール 110が形成された場合の TFT形成電極 300の概略断面図。

[図 17]撥水膜 111を形成した後、画素電極 5を形成した TFT形成基板 300の概略断面図。

[図 18]ボトムゲート型の TFT素子を備えた第一基板 500の所定の断面である A— A 断面の一部を拡大した拡大図。

符号の説明

1, 500 第一基板

2 第二基板

3 スぺーサ

4 共通電極

5 画素電極

6 帯電粒子

7 分散媒

8 電界制御部

10 電気泳動表示媒体

15、 16 支持板

20 型

21 凹部

22 基板保持部

23 凸部

101 隔壁部

102 画素電極配置部

103 層

104 ゲート電極

105 ゲート絶縁膜

106 ソース電極

107 ドレイン電極

108 半導体 109 支持基板

110 コンタクトホール

111 撥水膜

201 直線部

202 対向部

203 画素電極形成領域

300 TFT形成基板

発明を実施するための最良の形態

[0036] 以下、本発明の実施の形態について図面を参照して説明する。

[0037] 図 1は、本実施の形態による電気泳動表示媒体 10の概略断面図である。電気泳動表示媒体 10は画素電極 5が形成された第一基板 1と、共通電極 4が形成された第二基板 2と、スぺーサ 3と、帯電粒子 6と、分散媒 7と、電界制御部 8とを備えている。尚、電気泳動表示媒体 10は第二基板 2側に画像を表示させる。

[0038] 第一基板 1の一方の面に画素電極 5が形成されて、る。また、第二基板 2の一方の面に共通電極 4が形成されている。画素電極 5は、画素毎に一つずつ対応して設けられた複数の電極である。共通電極 4は、全部の画素に対して共通に設けられた電極である。第一基板 1と第二基板 2とは、それぞれ画素電極 5と共通電極 4とが互いに対向するようにして配置されている。第二基板 2及び共通電極 4は、透明な材質で形成されている。

[0039] 第一基板 1には隔壁部 101がー体に形成されている。隔壁部 101は、第二基板 2 側へ突出した部分である。

[0040] このため電気泳動表示媒体 10において、隔壁部 101は、基板間を複数の区画領域に分割し、後述の帯電粒子 6が偏在してしまうことを防止する。第一基板 1の詳細は後述する。

[0041] スぺーサ 3は、共通電極 4と画素電極 5とのギャップを所定間隔、本実施の形態ではに固定するために、第一基板 1と第二基板 2とに挟まれる位置に配置されている。尚、スぺーサ 3は第一基板 1及び第二基板 2の外周部に配置されている。尚、本実施形態ではスぺーサ 3の高さは 25 μ mである。 [0042] 帯電粒子 6と分散媒 7とは、第一基板 1と、第二基板 2と、スぺーサ 3とで区画される領域内に配置されている。尚、第一基板 1と、第二基板 2と、スぺーサ 3とで区画される領域内にぉ、て、分散媒 7は複数の帯電粒子 6を分散して保持して、る。

[0043] 分散媒 7は絶縁性の液体である。分散媒 7としては、芳香族炭化水素溶媒 (例えば、ベンゼン、トルエン、キシレンなど）、脂肪族炭化水素溶媒 (例えば、へキサン、シク口へキサンなどの直鎖又は環状パラフィン系炭化水素溶媒、イソパラフィン系炭化水素溶媒、ケロシンなど）、ハロゲンィ匕炭化水素溶媒 (例えば、クロ口ホルム、トリクロロェチレン、ジクロロメタン、トリクロ口トリフルォロエチレン、臭化工チルなど）、シリコーンォィルのようなオイル状のポリシロキサン、又は、高純度石油などが挙げられる。

[0044] 帯電粒子 6は負の極性に帯電されており、黒色に着色されている。分散媒 7は白色に着色されている。この帯電粒子の黒色と分散媒 7の白色との組み合わせにより画像が表示される。

[0045] 電界制御部 8は共通電極 4に印加する電圧、及び、画素電極 5に印加する電圧をそれぞれ制御する。共通電極 4は電界制御部 8と電気的に接続されている。また、画素電極 4は後述するゲート電極 104 (図 3参照）、ソース電極 106 (図 3参照）、及び、ドレイン電極 107 (図 3参照）を介して、電界制御部 8と電気的に接続されている。これにより共通電極 4と画素電極 5との間に電界が発生し、分散媒 7中の負の極性に帯電された帯電粒子 6の移動が制御される。これにより、表示を切り替えることができる。

[0046] ここで、第一基板 1について詳細に説明する。図 1に示すように、隔壁部 101は断面がコの字状になるように第二基板 2側へ突出している。本実施形態では、突出した隔壁部 101の高さが 20 μ m、スぺーサの高さが 25 μ mであるため、隔壁部 101の下面と第一基板 1の画素電極 5が形成されている面との間には 5 μ mの隙間が存在する。

[0047] 図 2は、隔壁部 101及び画素電極 5が形成された面から見た場合の第一基板 1を一部拡大した正面図である。

[0048] 図 2に示すように、隔壁部 101は幅 20 mの直線状の凸部が格子状に重なるようにして形成されている。

[0049] また、格子状の隔壁部 101により区画された一辺の長さが 200 mの正方形の領域に、画素電極 5が形成されている。

[0050] 即ち、図 2の紙面上において上下若しくは左右に隣り合う画素電極 5同士は 20 /z m の間隔を隔てて、第一基板 1上にマトリクス状に規則正しく配列されている。

[0051] 画素電極 5はそれぞれ後述の TFT素子と接続されている。このため、画素電極 5に印加される電圧は電界制御部 8によりそれぞれ独立して制御される。

[0052] 図 3は、図 2の第一基板 1の画素電極 5を切断する A— A線の断面拡大図である。

図 3に示すように、第一基板 1は隔壁部 101と画素電極配置部 102とを備えた層 103 と、ゲート電極 104と、ゲート絶縁膜 105と、ソース電極 106と、ドレイン電極 107と、半導体 108と、支持基板 109とを備える。

[0053] 支持基板 109にはソース電極 106とドレイン電極 107とが形成されている。ソース電極 106とドレイン電極 107とが形成された支持基板 109の上には半導体 108が形成されている。半導体 108は、ドレイン電極 107と、そのドレイン電極 107に対応するソース電極 106との両方に接するように形成されている。

[0054] ソース電極 106、ドレイン電極 107、半導体 108が形成された支持基板 109の上には、ゲート絶縁膜 105が形成されている。

[0055] このゲート絶縁膜 105の上にはゲート電極 104が形成されている。ゲート電極 104 は後述するように、直線部 201と対向部 202とを備える（図 6参照)。ゲート電極 104 はこの対向部 202が、ゲート絶縁膜 105を介して半導体 108と対向するように形成されている。

[0056] ゲート電極 104が形成されたゲート絶縁膜 105の上には、隔壁部 101と画素電極配置部 102とを備えた層 103が形成されてヽる。隔壁部 101は上述したように格子状に形成された、第二基板 2側に突出した部分である。画素電極配置部 102は隔壁部 101以外の領域である。尚、層 103は黒色に着色されている。

[0057] 上方力も見た場合に隔壁部 101によって区画される画素電極配置部 102の表面の領域 (以下画素電極形成領域 203と称す）には、上述の画素電極 5が形成されている。

[0058] 画素電極配置部 102及びゲート絶縁膜 105にはドレイン電極 107まで貫通するコンタクトホール 110が形成されており、このコンタクトホール 110を介して画素電極 5とドレイン電極 107は電気的に接続されている。

[0059] 第一基板 1を上方からみた場合におけるソース電極 106とドレイン電極 107との位置関係を模式的に示す模式図を図 4に示す。尚、図 4は説明に不要な部分を省略して己載し 7こ。

[0060] 図 4に示すように、支持基板 109には細長い線状のソース電極 106が、長手方向を同一方向にして所定間隔毎に並べられている。

[0061] 一本のソース電極 106の右隣には、所定の距離を隔てて n個のドレイン電極 107が形成されている。一本のソース電極 106に n個のドレイン電極 107が対応して形成されている場合、ソース電極 106が m本形成されているとすると、ドレイン電極 107の総数は m X n個となる。即ち、ドレイン電極 107は m行 n列のマトリクス状に配置されている。ドレイン電極 107は行方向に m個、列方向に n個配置されている。この複数のドレイン電極 107は矩形である。また、一本のソース電極 106に対応するこの複数のドレイン電極 107は、ソース電極 106の長手方向と同一の方向に所定間隔を隔てて並べられている。

[0062] 第一基板 1を上方から見た場合におけるソース電極 106とドレイン電極 107と半導体 108との位置関係を模式的に示す模式図を図 5に示す。尚、図 5は説明に不要な部分を省略して記載した。

[0063] 図 5に示すように、一つのドレイン電極 107に対応して一つの半導体 108が形成されている。半導体 108はドレイン電極 107と、そのドレイン電極 107の左隣に形成されたソース電極 106との両方に接するように形成されて!ヽる。

[0064] 第一基板 1を上方から見た場合におけるソース電極 106とドレイン電極 107と半導体 108とゲート電極 104との位置関係を模式的に示す模式図を図 6に示す。尚、図 6 は説明に不要な部分を省略して記載した。

[0065] 図 6に示すように、支持基板 109にはゲート電極 104力長手方向を同一方向にして所定間隔毎に並べられている。ゲート電極 104は細長い直線状の直線部 201と、直線部 201から同一方向に突出した m個の対向部 202とを備える。対向部 202は上述したように半導体 108と対向する位置に配置される。上方から見たときにゲート電極 104の直線部 201は、ソース電極 106の長手方向と略垂直に交わる。また、対向部 202は、 m個のドレイン電極 107に対応して配置される。

[0066] 第一基板 1を上方から見た場合における隔壁部 101とソース電極 106とドレイン電極 ₁₀₇と半導体 ₁₀₈とゲート電極 ₁₀₄との位置関係を模式的に示す模式図を図 7に示す。

[0067] 図 7に示すように、隔壁部 101は、ゲート電極 104、ソース電極 106及び半導体 10 8と対向する位置に形成されている。ゲート電極 104、ソース電極 106及び半導体 10 8は、上方からみた場合に隔壁部 101が形成された領域内に全て収まるように形成されている。

[0068] このように、上方からみた場合にゲート電極 104及びソース電極 106が隔壁部 101 に隠れるように配置している。このため、画素電極 5とゲート電極 104と、若しくは、画素電極 5とソース電極 106とが対向しない。たとえば、画素電極 5とゲート電極 104と、若しくは、画素電極 5とソース電極 106とが対向してしまうと、画素電極 5とゲート電極 104と、若しくは、画素電極 5とソース電極 106とがコンデンサのようになって、電気が蓄えられてしまう。これでは、消費電力が増大したり、駆動時間が長くなつてしまうという問題がある。本実施形態のように配置するとこのような問題を防止することができる。

[0069] また、ゲート電極 104及びソース電極 106が隔壁部 101に隠れるように配置されるため、各画素電極 5に電圧を印加する際にゲート電極 104及びソース電極 106に印加される電圧から、直接影響を受けて帯電粒子が移動するとヽぅ不都合を防止することができる。つまり、帯電粒子は、ゲート電極 104及びソース電極 106に印加される電圧の影響を受けずに、画素電極 5に印加される電圧により適正に制御される。

[0070] また、上方からみた場合に半導体 108は隔壁部 101に隠れるように配置している。

層 103 (隔壁部 101)は黒色に着色されている。よって、この電気泳動表示媒体 10によれば、屋外で使用するような場合、隔壁部 101により光が吸収される。このため、半導体 108に光が照射されることが防止され、半導体 108の劣化を防ぐことができる。

[0071] また、上方から見た場合に、ドレイン電極 107と画素電極形成領域 203とは、互いに一部対向するように配置されている。上方から見たときに、ドレイン電極 107は 1辺の長さが 50 mの正方形である。そのうち、 45 mX 45 mの面積が画素電極形成領域 203と対向するように配置すれば、コンタクトホール 110を容易に形成できる。この互いに対向する領域にコンタクトホール 110が形成されて!、る。

[0072] ゲート電極 104に電圧が印加されると半導体 108に電圧が印加され、ドレイン電極 107とソース電極 106が半導体 108を介して電気的に接続される。従って、ソース電極 106に所定の電圧が印加された状態でゲート電極 104に電圧が印加されると、ドレイン電極 107及び画素電極 5にもソース電極 106に印加された電圧と同様の所定の電圧が印加される。ソース電極 106及びゲート電極 104はそれぞれ電界制御部 8 と接続されている。電界制御部 8によりソース電極 106及びゲート電極 104に印加される電圧が制御され、これにより画素電極 5に印加される電圧が制御される。

[0073] 次に、電気泳動表示媒体 10の動作について説明する。電界制御部 8により、共通電極 4に 0Vの電圧が印加され、且つ、画素電極 5に 40Vの電圧が印加されると、電極間には上向きの電界が発生し、負の極性を有する帯電粒子 6は第一基板 1側に移動する。このため、電気泳動表示媒体 10の上面には分散媒 7の白色が表示される。

[0074] また、電界制御部 8により共通電極 4に 0Vの電圧が印加され、画素電極 5に 40V の電圧が印加されると、電極間には下向きの電界が発生し、負の極性を有する帯電粒子 6は第二基板 2側に移動する。このため、電気泳動表示媒体 10の上面には帯電粒子 6の黒色が表示される。

[0075] 電界制御部 8は、複数存在する画素電極 5に印加する電圧をそれぞれ独立して制御することにより、画素毎に表示させる色の切り替えを行なうことができる。尚、画素の大きさは画素電極 5の大きさで決定される。

[0076] 上述の第一基板 1及び第二基板 2は、柔軟性のある材料で形成されて、る。そのため、この電気泳動表示媒体 10は折り曲げて使用できる。

[0077] 第二基板 2は、透明なポリエチレンテレフタレート (以下、 PETと称す)で形成されている。共通電極 4は透明な酸化インジウムスズ (以下、 ITOと称す)で形成されている

[0078] 第一基板 1の層 103は黒色に着色された PMMA (ポリメチルメタアタリレート）で形成されている。また、ゲート電極 104、ソース電極 106及びドレイン電極 107は PED OT (ポリエチレンジォキシチォフェン）： PSS (ポリスチレンスノレフォン酸）で开成されている。半導体 108は P3HT (ポリ 3へキシルチオフェン）で形成されている。画素電極 5は PEDOTで形成されて、る。ゲート絶縁膜 105はポリイミド（PI)で形成されて!ヽる。支持基板 109は PET、または PEN (ポリエチレンナフタレート）などで形成されている。

[0079] 画素電極 5と隔壁部 101とが形成された第一基板 1の製造方法の第一実施形態について説明する。第一実施形態の製造方法は、 TFT形成基板 300に隔壁形成材料を塗布またはラミネートする隔壁形成材料塗布工程と、隔壁形成材料を塗布またはラミネートした TFT形成基板 300を後述の型 20で加圧し、所定の厚さの画素電極配置部 102と隔壁部 101とを TFT形成基板 300に形成する加圧工程と、画素電極配置部 102とゲート絶縁膜 105とに、ドレイン電極 107まで貫通するコンタクトホール 110 を形成する貫通孔形成工程と、コンタクトホール 110を介してドレイン電極 107と接続された画素電極 5を画素電極配置部 102の画素電極形成領域 203に形成する画素電極形成工程とを備える。以下、各工程について詳細に説明する。

[0080] 先ず、支持基板 109、 TFT素子としてソース電極 106、ドレイン電極 107、半導体 1 08、ゲート絶縁膜 105、及び、ゲート電極 104を備えた TFT形成基板 300を用意する。図 8にこの TFT形成基板 300の概略断面図を示す。

[0081] 先ず、隔壁形成材料塗布工程において、この TFT形成基板 300の TFT素子が形成された面に、隔壁形成材料を塗布する。本実施形態では、隔壁形成材料として、黒色に着色された PMMA (ポリメチルメタアタリレート）を用いる。 PMMAはスピンコートにより所定の厚みだけ塗布される。図 9にこの PMMAが塗布された TFT形成基板 300の概略断面図を示す。

[0082] 次に、加圧工程にお!、て、 PMMAが塗布された TFT形成基板 300は、型 20及び基板保持部 22が設置された図示しなヽ加熱機構付プレス装置に配置され、加圧される。図 10に加熱機構付プレス装置に配置された TFT形成基板 300の概略断面図を示す。ここで加熱機構付プレス装置にっ、て説明する。

[0083] 加熱機構付プレス装置は、支持板 15と支持板 16とを備える。支持板 15と支持板 1 6とは互いに対向して配置される。

[0084] 支持板 16は、加熱機構付プレス装置において所定の位置に上面を水平にして固定されて配置されている。支持板 16は内部に、 TFT形成基板 300を加熱するための熱源であるヒータを備える。

[0085] 支持板 15は、加熱機構付プレス装置において、支持板 16と対向する位置であって且つ支持板 16に対して鉛直方向の上方の位置に、鉛直方向に上下動可能に配置されている。尚、支持板 15の上下動する距離はプレスする物に応じて適宜設定できる。支持板 15は内部に、 TFT形成基板 300を加熱するための熱源であるヒータを備える。

[0086] 型 20はプレス面を鉛直方向の下側にして、上下動可能な支持板 15に固定されている。基板保持部 22はプレス面を鉛直方向の上側にして、支持板 16に固定されている。尚、型 20及び基板保持部 22は、それぞれ支持板 15若しくは支持板 16に取り外し可能なように固定されて、る。

[0087] 型 20のプレス面は、プレス面の所定の位置に凹部 21と、凹部 21以外の部分である凸部 23とを備えている。型 20のプレス面を正面から見たときに、凹部 21は格子状に見えるように形成されてヽる。

[0088] このような加熱機構付プレス装置の基板保持部 22の平坦なプレス面上に TFT形成基板 300が配置され、図 7で示したような位置に隔壁部 101を形成するために、 T FT形成基板 300と直行する方向である第一方向から見たときに、ソース電極 106及びゲート電極 104及び半導体 108と、凹部 21とが対向するように位置決めされる。尚、TFT形成基板 300は PMMAが塗布された面を鉛直方向の上側にして配置される

[0089] また、図 7に示したような位置に画素電極形成領域 203を形成するために、凸部 23 とドレイン電極 107の一部が対向するように位置決めされる。

[0090] 次に、支持板 15を鉛直方向の TFT形成基板に近づける方向に移動させ、型 20のプレス面と、 TFT形成基板 300とを接触させる。そして、支持板 15及び支持板 16に内蔵されたヒータにより TFT形成基板 300が加熱される。熱源であるヒータで発生した熱が型 20または基板保持部 22を介して TFT形成基板 300を例えば 200°Cに加熱する。

[0091] この加熱により PMMAが軟ィ匕し塑性カ卩ェしゃすくなる。ここで、隔壁材料以外の、 TFT形成基板の材料は 200°Cに加熱されても軟ィ匕しな、材料で形成されて、ることが望ましい。

[0092] 次に、型 20を TFT形成基板 300に押付けて加圧した状態で一定時間保持する。

すると凹部 21内に軟ィ匕した PMMAの一部が突出し、凹部 21と対応した形状の凸部が形成される。尚、凹部 21内に突出した凸部は、上述した電気泳動表示媒体 10における隔壁部 101となる。また、凹部 21内に突出しな力つた残りの部分は、上述した電気泳動表示媒体 10における画素電極配置部 102となる。図 11に加圧工程における TFT形成基板 300の概略断面図を示す。

[0093] 次に、支持板 15及び支持板 16のヒータの設定温度を例えば 60°Cに設定し、一定時間放置することによっておよそ 60°Cまで TFT形成基板 300を冷却する。これにより軟ィ匕していた PMMAは加圧工程時よりも硬化する。これにより、型 20と TFT形成基板 300とが剥がれ易くなる。

[0094] 次に、 TFT形成基板 300から型 20が剥がされて、 TFT形成基板上に隔壁部 101 と画素電極配置部 102とを備えた層 103が形成される。層 103が形成された TFT形成基板 300の概略断面図を図 12に示す。

[0095] 次に、貫通孔形成工程において、画素電極配置部 102とゲート絶縁層 105とに貫通孔を開け、図 7に示したように電極形成領域 203とドレイン電極 107とが対向する位置に、コンタクトホール 110を形成する。コンタクトホール 110はレーザアブレーション法により形成する。尚、上述したようにドレイン電極 107は PEDOTで形成されているため、レーザ光を反射する。このため、ドレイン電極 107まで孔が開けられることが防止される。図 13にコンタクトホール 110が形成された TFT形成基板 300の概略断面図を示す。

[0096] 次に、画素電極形成工程において、隔壁部 101により区画される画素電極配置部 102の表面の領域である画素電極形成領域 203に導電性高分子を混合した液体を滴下し、滴下した液体を乾燥させる。これにより、画素電極形成領域 203にコンタクトホール 110を介してドレイン電極 107と接続された画素電極 5が形成される。このとき、導電性高分子を混合した液体としては、 PEDOTを混合した水溶液を用いる。図 1 4に画素電極 5が形成された TFT形成基板 300の概略断面図を示す。このようにして、第一基板 1が完成する。 [0097] 次に、画素電極 5と隔壁部 101とが形成された第一基板 1の製造方法の第二実施形態について説明する。第二実施形態では、離型工程までは第一の実施形態と同様である。

[0098] 第二実施形態では貫通孔形成工程の前、撥水膜形成工程にお!ヽて、層 103の形成された TFT形成基板 300に撥水膜 111を形成する。撥水膜 111はアモルファスフッ素榭脂を用いて、スピンコートやデイツビングにより、層 103の表面に形成される。図 15は撥水膜 111を形成した TFT形成基板 300の概略断面図である。

[0099] 次に、貫通孔形成工程において、撥水膜 111、画素電極配置部 102及びゲート絶縁膜 105にレーザアブレーシヨン法によりコンタクトホール 110を形成する。図 16は撥水膜 111を形成した TFT形成電極 300にコンタクトホール 110が形成された場合の TFT形成基板 300の概略断面図である。

[0100] その後、第一実施形態と同様に画素電極形成工程により画素電極 5を形成する。このとき、層 103の表面が撥水膜 111でコーティングされているので、導電性高分子を混合した水溶液が、隔壁部 101の上面や側面の余分な場所に付着することが防止される。図 17は、撥水膜 111を形成した後、画素電極 5を形成した TFT形成基板 300 の概略断面図である。

[0101] 次に、画素電極 5と隔壁部 101とが形成された第一基板 1の製造方法の第三実施形態について説明する。第三実施形態では隔壁形成材料としてフッ素系榭脂を用いる。この場合、加圧工程の加熱の際に、 TFT形成電極 300をフッ素系榭脂が軟ィ匕する温度まで加熱する。その他は第一実施形態と同様であるので説明を省略する。

[0102] 第三実施形態の隔壁形成材料であるフッ素系榭脂は、撥水性の榭脂であるため、第二実施形態同様、画素電極形成工程において、導電性高分子を混合した水溶液が隔壁 101の上面や側面の余分な位置に付着することを防止することができる。

[0103] 本発明の電気泳動表示媒体における隔壁及び基板の製造方法、及び、電気泳動表示媒体は、上記した実施形態に限定されるものではなぐ本発明の要旨を逸脱しな、範囲内にお、て種々変更をカ卩ぇ得ることは勿論である。

[0104] 上述の第一実施形態においては、貫通孔形成工程において、レーザアブレーション法によりコンタクトホール 110を形成した力その他の方法によりコンタクトホール 11 0を形成しても良い。例えば、ゲート絶縁膜 105及び層 103を一般にポジ型のレジストとして使用される OFPR800 (東京応化製)などの榭脂により形成し、貫通孔形成ェ程にぉ、てフォトリソグラフィ法によりコンタクトホール 110を形成するようにしても良ヽ

[0105] また、上述の第一実施形態においては、電極形成工程において水溶性の導電性高分子である PEDOTを混合した水溶液を滴下、乾燥し、画素電極 5を形成するものとして説明した力蒸着,スパッタ, CVD法などにより Cr、 Ni、 Ag、 Al、 Auなどの金属材料を画素電極形成領域 203に蒸着することにより、画素電極 5を形成しても良ヽ。

[0106] また、上述の第一実施形態においては、撥水膜 111がアモルファスフッ素榭脂により形成されるものとして説明したが、その他の材料としてシリコーン榭脂が挙げられる

[0107] また、上述の第一実施形態にお!、ては、隔壁形成材料としてアクリル榭脂である P

MMAを使用するものとして説明した力その他の材料として PI (ポリイミド）， PC (ポリカーボネート）を使用しても良い。

[0108] また、上述の第二実施形態にお!、ては、隔壁形成材料として撥水性の榭脂であるフッ素系榭脂を使用するのとして説明したが、その他の材料としてシリコーン榭脂などを使用しても良い。

[0109] また、上述の第一実施形態において、隔壁形成材料が黒色に着色されているものとして説明したが、使用する半導体 108を劣化させる光を吸収する色であればその他の色に着色されてヽても良ヽ。

[0110] また、上述の第一実施形態においては、水溶性の導電性高分子として PEDOTを用いるものとして説明した力その他の材料として例えば、 PPV (ポリフエ-レンビ-レン）、ポリア-リン、ポリチォフェン、ポリピロール等が挙げられる。

[0111] また、上述の第一実施形態においては、ゲート電極 104、ソース電極 106及びドレイン電極 107が PEDOT: PSSで形成されたものとして説明した力その他の材料として例えば、 Agナノインク、 Al、 Cr、 Auなどが挙げられる。

[0112] また、上述の第一実施形態においては、ゲート絶縁膜 105が PIで形成されたものとして説明した力その他の材料として例えば、榭脂類として PMMA、 PVP (ポリパラビュルフエノール）、 PVA (ポリビュルアルコール)等が挙げられる。また、無機物として SiO、 SiN、 Al O、 Ta O等が挙げられる。 SiOや SiNで形成する場合はスパッ

2 2 3 2 5 2

タゃ CVD法で製膜される。 Al Oや Ta Oで形成する場合は陽極酸化という手法で

2 3 2 5

製膜される。

[0113] また、上述の第一実施形態においては、半導体 108が P3HTで形成されたものとして説明したが、その他の材料として例えば、オリゴチォフェン類、ペンタセンなどのァセン類、フラーレン類、カーボンナノチューブ等が挙げられる。

[0114] また、上述の第一実施形態においては、隔壁形成材料載置工程において、 PMM Aをスピンコートにより所定の厚みだけ塗布するものとして説明したが、隔壁材料をラミネートして形成してもよ!/、。

[0115] また、上述の第一実施形態における第一基板 1は、ゲート電極をソースドレイン電極の後に形成する、いわゆるトップゲート型である力ゲート電極が下に来るボトムゲート型でも今回の発明が適用できるのは言うまでもない。図 18にボトムゲート型の TF T素子を備えた第一基板 500の所定の断面である A— A断面の一部を拡大した拡大図を示す。

[0116] 図 18に示すように、第一基板 500は隔壁部 101と画素電極配置部 102とを備えた層 103と、ゲート電極 104と、ゲート絶縁膜 105と、ソース電極 106と、ドレイン電極 10 7と、半導体 108と、支持基板 109とを備える。

[0117] 図 3とは異なり、支持基板 109にはゲート電極 104が形成されている。ゲート電極が形成された支持基板 109の上には、ゲート絶縁膜 105が形成されている。

[0118] このゲート絶縁膜 105の上にはソース電極 106とドレイン電極 107とが形成されている。そして、ドレイン電極 107と、そのドレイン電極 107に対応するソース電極 106との両方に接するように形成された半導体 106が形成されて、る。そしてその上に層 1 03が形成されている。尚、ボトムゲート型では画素電極配置部 102のみにコンタクトホール 110が形成されており、そのコンタクトホール 110を介してドレイン電極 107と電気的に接続されるように画素電極 5が形成されてヽる。

産業上の利用可能性

[0119] 本願発明によれば、隔壁と画素電極とを備えた電気泳動表示媒体の効率的な製造を可能とする。

Claims

請求の範囲

[1] 画素毎に設けられた複数の画素電極 (5)と、前記複数の画素電極 (5)を隔てるための隔壁（101)と、前記複数の画素電極（5)に対応して設けられ、ソース電極（106 )と、前記ソース電極（106)と所定の間隔を隔てて配置されたドレイン電極（107)と、前記ソース電極 (106)及び前記ドレイン電極 (107)に共通して接する半導体（108) と、前記半導体（108)に電界をカ卩えるためのゲート電極（104)と、前記半導体（108 )と前記ゲート電極（104)とを絶縁するゲート絶縁膜 (105)とを備えた TFT素子と、を備えた第一基板 (1)と、前記第一基板 (1)の前記隔壁（101)が形成された面に対向して配置され且つ共通電極 (4)が形成された第二基板 (2)と、前記第一基板（1)と前記第二基板 (2)との間に帯電粒子 (6)を分散させた分散媒 (7)と、を備えた電気泳動表示媒体（10)における前記第一基板（1)の製造方法であって、

前記 TFT素子が前記画素毎に形成された TFT基板 (300)に隔壁形成材料を塗布又はラミネートする隔壁形成材料塗布工程と、

凹部（21)と凸部（23)とを備えた型 (20)を前記隔壁形成材料が塗布された TFT 基板 (300)に押し付け、前記 TFT基板 (300)の前記凹部（21)と対向する位置に前記凹部（21)と対応する前記隔壁（101)と、前記 TFT基板 (300)の前記凸部（23)と対向する位置に前記画素電極（5)が配置される画素電極配置部（102)とを形成する加圧工程と、

前記加圧工程後、前記画素電極配置部（102)の表面（203)から前記ドレイン電極 (107)まで貫通する貫通孔（110)を形成する貫通孔形成工程と、

前記貫通孔を介して前記ドレイン電極（107)と接続される前記画素電極 (5)を前記画素電極配置部（102)の表面（203)に形成する画素電極形成工程と、

を備えることを特徴とする電気泳動表示媒体（10)における第一基板（1)の製造方法。

[2] 前記加圧工程にお!ヽて、前記画素電極配置部（102)は、前記 TFT基板 (300)と直行する方向である第一方向から見たときに前記ドレイン電極（107)と重なるように形成されることを特徴とする請求項 1に記載の第一基板（ 1)の製造方法。

[3] 前記貫通孔形成工程は、レーザアブレーシヨン法により前記貫通孔（110)を形成することを特徴とする請求項 1に記載の電気泳動表示媒体（10)における第一基板（ 1)の製造方法。

[4] 前記ドレイン電極（107)力前記レーザアブレーシヨン法で使用されるレーザを反射する材料で形成されていることを特徴とする請求項 3に記載の電気泳動表示媒体 (

10)における第一基板（1)の製造方法。

[5] 前記型 (20)は、前記第一方向から見たときに格子状に見える前記凹部（21)と、前記凹部（21)により区画された複数の前記凸部（23)を備えた型 (20)であって、前記加圧工程において、前記第一方向から見たときに、一つの前記ドレイン電極（

107)に対して一つの前記凸部（23)が重なるように前記隔壁形成材料を加圧し、格子状に前記隔壁（101)を形成することを特徴とする請求項 2に記載の電気泳動表示媒体 (10)における第一基板 (1)の製造方法。

[6] 前記画素電極形成工程は、前記隔壁（101)により区画される前記画素電極配置部（102)の表面（203)に導電性高分子を混合した液体を滴下し、前記滴下した液体を乾燥させることを特徴とする請求項 1に記載の電気泳動表示媒体（10)における第一基板 (1)の製造方法。

[7] 前記画素電極形成工程前に、前記加圧工程により形成された前記隔壁（101)及び前記画素電極配置部（102)の表面 (203)に撥水膜 (111)を形成する撥水膜形成工程を備え、

前記画素電極形成工程にお!ヽて、水溶性の前記導電性高分子を混合した水を滴下することを特徴とする請求項 6記載の電気泳動表示媒体（10)における第一基板（ 1)の製造方法。

[8] 前記隔壁形成材料塗布工程にお!ヽて、撥水性の隔壁材料を塗布またはラミネートし、

前記画素電極形成工程にお!ヽて、水溶性の前記導電性高分子を混合した水を滴下することを特徴とする請求項 6に記載の電気泳動表示媒体（10)における第一基板 (1)の製造方法。

[9] 前記加圧工程において、前記第一方向から見たときに前記ソース電極（106)及び前記ゲート電極（104)と重なる位置に、前記隔壁（21)を形成することを特徴とする請求項 2に記載の電気泳動表示媒体（10)における第一基板（1)の製造方法。

[10] 前記隔壁形成材料塗布工程において、有色の前記隔壁形成材料を塗布又はラミネートし、

前記加圧工程において、前記第一方向から見たときに前記半導体（108)と前記隔壁が重なるように、前記隔壁を形成することを特徴とする請求項 2に記載の電気泳動表示媒体 (10)における第一基板 (1)の製造方法。

[11] 請求項 1から請求項 10に記載のいずれかの方法により製造された画素電極（5)と隔壁（101)とが形成された第一基板 (1)を備えた電気泳動表示媒体 (10)。