JP2007258762A - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
JP2007258762A
JP2007258762A JP2006076524A JP2006076524A JP2007258762A JP 2007258762 A JP2007258762 A JP 2007258762A JP 2006076524 A JP2006076524 A JP 2006076524A JP 2006076524 A JP2006076524 A JP 2006076524A JP 2007258762 A JP2007258762 A JP 2007258762A
Authority
JP
Japan
Prior art keywords
dielectric multilayer
multilayer substrate
layer
ground conductor
microstrip line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006076524A
Other languages
English (en)
Inventor
Yoshihiro Tsubota
吉弘 坪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006076524A priority Critical patent/JP2007258762A/ja
Publication of JP2007258762A publication Critical patent/JP2007258762A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Waveguides (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

【課題】 マイクロストリップ線路が相互接続される多層基板において、マイクロストリップ線路の接地導体間の電位差や、マイクロストリップ線路パターンと接地導体間の経路差を緩和し、電気特性の劣化を低減することを目的とする。
【解決手段】 マイクロストリップ線路パターン及び中間層に設けられた接地導体層を有し、接地導体層より下層側に段差を有した第1の誘電体多層基板と、マイクロストリップ線路パターン及び中間層に設けられた接地導体層を有し、接地導体層より下層側に、第1の誘電体多層基板の段差部分に対向配置された段差を有した第2の誘電体多層基板と、第1、第2の誘電体多層基板の段差部分に配置されるとともに第1、第2の誘電体多層基板の接地導体層に接した突起部を有し、第1、第2の誘電体多層基板が載置されたキャリアを備える。
【選択図】 図2

Description

本発明は、主としてマイクロ波帯、及びミリ波帯の高周波信号を伝送する多層基板に関するものである。
従来、キャリア上に配置された2つの多層高周波回路基板を接続するために、基板上のマイクロストリップ線路をボンディングワイヤによって電気的に接続していた。このような多層高周波回路基板の接続部では、一方の多層高周波回路基板のマイクロストリップ線路を流れる信号電流が、ボンディングワイヤを介して他方の多層高周波回路基板のマイクロストリップ線路に流れる。また、一方の多層高周波回路基板の接地導体を流れるグラウンド電流が、基板側面に設けた接地導体膜や接地用スルーホールを通ってキャリアに流れ、キャリアや接地導体膜、接地用スルーホールを介して、他方の多層高周波回路基板の接地導体に流れる。(例えば、特許文献1参照)。
特開平9−321501(図9、10)
しかし、特許文献1に示すような、従来の多層高周波回路基板の接続構造では、以下に説明するような問題があった。
まず、このような多層高周波回路基板では、多層基板の表層にあるマイクロストリップ線路パターンと、多層基板の中間層にある接地導体により、マイクロストリップ線路が構成される。このマイクロストリップ線路パターンに高周波信号が、また接地導体にグラウンド電流が流れ、高周波が伝搬する。
この多層高周波回路基板同士を接続し、高周波を伝搬させる場合、多層基板をキャリアまたはケース上に半田付けや導電性接着剤により固定するとともに、マイクロストリップパターン間をワイヤやリボンによって接続する。また、中間層の接地導体は接地用スルーホールを介して最下層の接地導体に接続され、最下層の接地導体間はキャリアを介して相互接続される。
このように構成することで、マイクロストリップ線路上を流れる高周波信号の電流は、ワイヤまたはリボンを介して直接接続される一方、グランド電流は中間層接地導体から接地用スルーホールを流れ、最下層の接地導体からキャリアを介して隣接の接地導体に流れマイクロ波が伝搬する。
この際、接地用スルーホールは高周波信号に対してインダクタンス成分を有するため、多層基板内部の接地用スルーホールを介してグラウンド電流が流れた場合、接地用スルーホールで接続されている、中間層及び最下層の2つの接地導体間には高周波信号の電位差を生じる。特に、高周波信号の周波数が高い場合や多層基板の厚さが厚い場合、スルーホールの高周波信号に対するインピーダンスは高くなるため、2つの接地導体間の電位差は大きくなる。
このように、接地導体の接続経路上で2つの接地導体の間に電位差が生じると、2つの接地導体で挟まれた基板内層に不要伝搬モードが励振されてしまう。このため、高周波回路間の不要結合などの原因となり、高周波回路の特性を劣化させてしまうという問題があった。
また、マイクロストリップ線路パターン間と接地導体間の接続経路の相違によって、マイクロストリップ線路間を伝送される高周波信号電流と、接地導体間を伝送されるグランド電流との間に経路差(電気長の差)を生じ、この経路差によってワイヤまたはリボン等の接続線路に、電波放射や高周波信号の反射が生じ、接続部における高周波信号の反射特性が大きく劣化してしまうという問題も生じていた。
この発明は、係る課題を解決するために成されたものであり、マイクロストリップ線路が相互接続される多層基板において、マイクロストリップ線路の接地導体間の電位差や、マイクロストリップ線路パターンと接地導体間の経路差を緩和し、電気特性の劣化を低減することを目的とする。
この発明に係る多層基板は、表層に設けられたストリップ導体及び中間層に設けられた接地導体層を有したマイクロストリップ線路と、マイクロストリップ線路の接地導体層より下層側に段差を有した第1の誘電体多層基板と、表層に設けられたストリップ導体及び中間層に設けられた接地導体層を有したマイクロストリップ線路と、マイクロストリップ線路の接地導体層より下層側に、第1の誘電体多層基板の段差部分に対向配置された段差を有した第2の誘電体多層基板と、第1、第2の誘電体多層基板の段差部分に配置されて第1、第2の誘電体多層基板の接地導体層に接した突起部を有し、第1、第2の誘電体多層基板が載置された導体部材と、を備えたものである。
この発明によれば、マイクロストリップ線路のグラウンドがキャリアまたはケース等の導体部材に直に接続されるので、高周波信号電流とグラウンド電流の経路差をなくすことができ、経路差による放射や反射を抑えることが可能となる。
実施の形態1.
この発明に係る実施の形態1による多層基板は、誘電体多層基板間の接続部において、相互接続されるマイクロストリップ線路の接地導体の下部に段差を設け、キャリアやケースに突起を設けて接地導体に密着させることにより、マイクロ波やミリ波等のRF(Radio Frequency)信号の伝送時にグランド電流の経路差を低減することを特徴としている。以下、これについて図を用いて説明する。
図1は、実施の形態1による多層基板を構成する2つの誘電体多層基板の接続構造を示す斜視図であり、図2は多層基板の接続部を示す断面図である。
図において、第1の誘電体多層基板10は、第1の上層誘電体多層基板11と、第1の下層誘電体多層基板14とが上下に積層されて構成される。第1の上層誘電体多層基板11は、第1のマイクロストリップ線路19が設けられている。第1のマイクロストリップ線路19は、第1の上層誘電体多層基板11の表層に設けられたストリップ導体である第1のマイクロストリップ線路パターン13と、裏面に設けられた第1の接地導体15とを有して構成される。第1の接地導体15は、第1の上層誘電体多層基板11と第1の下層誘電体多層基板14間の中間層に設けられる。第1の上層誘電体多層基板11は、凹状に刳り貫かれたキャビティ70内に半導体チップ12が載置されている。第1の上層誘電体多層基板11の下層には、第1の下層誘電体多層基板14が段違いで接合され、空隙部が形成されている。すなわち、第1の上層誘電体多層基板11における第1の接地導体15より下層側に段差18が設けられている。
また、第2の誘電体多層基板20は、第2の上層誘電体多層基板21と、第1の下層誘電体多層基板24とが上下に積層されて構成される。第2の上層誘電体多層基板21は、第2のマイクロストリップ線路29が設けられている。第2のマイクロストリップ線路29は、第2の上層誘電体多層基板21の表層に設けられたストリップ導体である第2のマイクロストリップ線路パターン23と、裏面に設けられた第2の接地導体25とを有して構成される。第2の接地導体25は、第2の上層誘電体多層基板21と第2の下層誘電体多層基板24間の中間層に設けられる。第2の上層誘電体多層基板21は、凹状に刳り貫かれたキャビティ70内に半導体チップ22が載置されている。第2の上層誘電体多層基板21の下層には、第2の下層誘電体多層基板24が段違いで接合され、空隙部が形成されている。すなわち、第2の上層誘電体多層基板21における第2の接地導体25より下層側に段差28が設けられている。段差18と段差28は相互に対向配置されている。
半導体チップ12、22は、半導体素子が実装されたMIC(monolithic microwave circuit)や、MMIC(monolithic microwave integrated circuit)等のマイクロ波帯やミリ波帯の高周波信号を処理する高周波回路で構成される。半導体チップ12の上面に複数個形成された導体パッド(端子)16は、それぞれ第1の誘電体多層基板10上の導体パッド17や、第1のマイクロストリップ線路パターン13に、ボンディングワイヤを介在して接続される。半導体チップ22の上面に複数個形成された導体パッド(端子)26は、それぞれ第2の誘電体多層基板20上の導体パッド27や、第1のマイクロストリップ線路パターン23に、金のボンディングワイヤや金のリボン等の導体接続部材50を介在して接続される。
キャリア1は、鉄ニッケルコバルト合金等の金属導体で形成された導体部材を用いる。或いは、セラミック基板の表面を導体層でメタライズした導体部材を用いても良い。キャリア1の上面には、上面が平坦な突起部2が設けられている。キャリア1の上には、第1の誘電体多層基板10と第2の誘電体多層基板20とがそれぞれ載置され、半田や、樹脂の混成された接着剤に導体粒子が含有された導電性接着剤等の、接合材または接着剤60により接合されている。勿論、第1、第2の誘電体多層基板10、20を、キャリア1にねじ止めすることによって接合しても良い。
このように、キャリア1、第1の誘電体多層基板10、及び第2の誘電体多層基板20が接合されることにより、実施の形態1による多層基板が構成される。これによって、第1のマイクロストリップ線路19と第2のマイクロストリップ線路29が電気的に接続される。
また、段差18及び段差28で形成される空間内に、突起部2が収容され、第1の接地導体15と第2の接地導体25が突起部2の上面3に接して、接合材または接着剤60により密接に接合されている。このようにして、第1の接地導体15及び第2の接地導体25が、直接キャリア1に接地するための段構造が構成され、第1の接地導体15と第2の接地導体25とが電気的に接続される。
第1の上層誘電体多層基板11の一端部と第2の上層誘電体多層基板21の一端部とは、互いに近接して配置されている。各多層基板の製造上の寸法公差や組立誤差等の制約により、間隙を0にすることは出来ないが、この間隙は小さくなる程好ましい。
なお、この間隙の底部200には、突起部2の上面3に相当する箇所に、接合材または接着剤60がはみ出ないように細心の注意を払う必要がある。このため、接合材または接着剤60として半田を用いる場合は、底部200に半田濡れ性の低い誘電体や半田レジストを塗布すると良い。また、接着剤を用いる場合は、底部200周辺の接着剤の塗布量が少なくする、または0になるように調整すれば良い。
図3は、キャリア1と第1の誘電体多層基板10の接合作業の状態を示しており、(a)は第1の上層誘電体多層基板15、(b)は第1の下層誘電体多層基板14、(c)はキャリア1を示す。
図において、まず、キャリア1の上に、接合材または接着剤60により第1の下層誘電体多層基板14を接合する。次に、第1の下層誘電体多層基板14の上に、接合材または接着剤60により第1の上層誘電体基板15を接合することにより、接合作業がなされる。なお、キャリア1と第2の誘電体多層基板20の接合も同様にして行われるので、ここではその説明を略する。
また、図3(a)に示すように、第1の上層誘電体多層基板15に設けられたキャビティ70の底面には、接地導体15に接続された複数の接地導体ビア71が配列されている。これによって、半導体チップ12を実装したときに、半導体チップ12のグランドを十分に取ることができる。また、接地導体ビア71は、半導体チップ12による発熱を放熱するためのサーマルビアとしても機能する。
次に、第1の誘電体多層基板10と第2の誘電体多層基板20との接続部分での動作について説明する。
第1のマイクロストリップ線路パターン13上を流れる高周波信号の電流は、ボンディングワイヤまたは導体リボン等の導体接続部材50を介して、直接隣接する第2のマイクロストリップ線路パターン23に流れる。また、第1の接地導体15を流れるグランド電流は、キャリア1の突起部2の表面に流れ、この電流が隣接する第2の接地導体25に直接流れる。
このようにして、グラウンド電流が接地導体からキャリアを介して、直接隣接の接地導体に流れるので、特許文献1に示された従来の技術のように、接地用スルーホールによるインダクタンス成分が生じることがなく、基板内層に不要伝搬モードが励振されてしまうことがない。さらに、第1、第2の接地導体15、25がキャリア1に直に接続され、キャリア1の突起部2を介して直線的に接続されているので、高周波信号電流とグラウンド電流の経路差を無くすことができる。また、接地用スルーホールを介在しないので、基板端面までの間で接地導体がグラウンド電流に対してオープンスタブのように動作することもなく、接続部での共振に起因して発生する、高周波信号の反射特性の劣化が生じることもなくなる。
以上のように構成することで、マイクロストリップ線路間の接続部において、良好な伝搬特性を得ることが可能となるとともに、インダクタンス成分を打ち消すような整合回路を設ける必要もなく、高周波回路の簡素化ができるという利点がある。
ここで、比較例として、特許文献1に示されるような従来の多層基板の接続構造を、図4に示す。
図において、第1の誘電体多層基板80は、誘電体多層基板81、85が積層されて構成される。誘電体多層基板81の表層にはマイクロストリップ線路パターン82が形成され、誘電体多層基板81、85の中間層には接地導体83が設けられて、マイクロストリップ線路が構成される。第2の誘電体多層基板90は、誘電体多層基板91、95が積層されて構成される。誘電体多層基板91の表層にはマイクロストリップ線路パターン92が形成され、誘電体多層基板91、95の中間層には接地導体93が設けられて、マイクロストリップ線路が構成される。第1、第2の誘電体多層基板80、90は、一端部が対向し、離間してキャリア99上に載置される。また、接地導体83、93は接地用スルーホール86、96により接地導体98に接続され、接地導体98を介してキャリア99に接続される。なお、ギャップdは両基板間の寸法公差に応じた大きさとなる。
この場合、マイクロストリップ線路パターンに高周波信号が、また接地導体83、93にグラウンド電流が流れ、高周波が伝搬する。離間したマイクロストリップ線路パターン間は導電性部材50によって電気的に接続される。中間層の接地導体83、93は接地用スルーホール86、96を介して最下層の接地導体98に接続され、相互に電気的に接続する。このように構成することで、マイクロストリップ線路上を流れる高周波信号の電流は、ワイヤまたはリボンを介して直接接続される一方、グランド電流は中間層接地導体83からそれぞれ迂回して接地用スルーホール86を流れ、最下層の接地導体88からキャリア99を介して隣接の接地導体98、接地用スルーホール96及び接地導体93と流れ、マイクロ波が伝搬する。
ここで、接地用スルーホールのインダクタンス成分により、接地用スルーホールで接続されている2つの接地導体の間には高周波信号の電位差を生じる。これによって従来の多層基板は、2つの接地導体で挟まれた基板内層に不要伝搬モードが励振されてしまうため、マイクロストリップ線路に接続される高周波回路間で不要結合を生じ、高周波特性が劣化する。また、接地用スルーホールからそれぞれ基板端面までの間の接地導体がグラウンド電流に対してオープンスタブのように動作するため、この部分の長さが高周波信号の波長のおよそ1/4の長さ、あるいはその奇数倍の長さになる周波数において共振を生じて、接続部における高周波信号の反射特性が大きく劣化する。さらに、グランド電流は図中の矢印に示した経路gを流れ、経路fとの間に経路差を生じる。この経路差を伝搬信号におけるπ/2の位相差に設定できればいいが、困難を極める。また、ギャップdを0にすることは不可能であり、図4に示す構造では、接地導体83、93を直に接続することは出来ない。
しかし、この実施の形態1による多層基板は、上掲したとおり、表層に第1のマイクロストリップ線路パターン13(ストリップ導体)が設けられ、中間層に接地導体層15が設けられてマイクロストリップ線路19が構成された第1の上層誘電体基板11と、第1の上層誘電体基板11が積層される第1の下層誘電体基板14と、を有した第1の誘電体多層基板10と、表層に第2のマイクロストリップ線路パターン23(ストリップ導体)が設けられ、中間層に接地導体層25が設けられてマイクロストリップ線路29が構成された第2の上層誘電体基板21と、第2の上層誘電体基板21が積層される第2の下層誘電体基板24と、を有した第2の誘電体多層基板20と、第1、第2の誘電体多層基板10、20を載置するとともに、突起部2が設けられたキャリア1(導体部材)とを備え、第1の誘電体多層基板10は、第1のマイクロストリップ線路19の一端部側における接地導体層15の下層側で第1の下層誘電体基板14が除去された空隙部を有し、第2の誘電体多層基板20は、第2のマイクロストリップ線路29の一端部側における接地導体層25の下層側で第2の下層誘電体基板24が除去された空隙部を有して、第1、第2の誘電体多層基板10、20の空隙部が対向配置されるとともに、キャリア1の突起2が各空隙部内の接地導体層15、25に接して配置され、第1、第2の誘電体多層基板10、20は、マイクロストリップ線路13、23の一端部側で、第1、第2のマイクロストリップ線路パターン13、23(ストリップ導体)が相互接続されたことを特徴とする。
これによって実施の形態1による多層基板は、多層基板のマイクロストリップ線路の接続部分について、マイクロストリップ線路のグラウンド電流が流れる中間層の接地導体を、キャリアに直接半田付け、接着、ネジ止め等により電気的に接地できる段差構造とすることで、マイクロストリップ線路のグラウンドがキャリアに直に接続されるので、高周波信号電流とグラウンド電流の経路差を無くすことができ、経路差による放射や反射を抑えることが可能となる。
次いで、この実施の形態1による他の実施態様について説明する。
図5は、実施の形態1による多層基板の接続部の、第1の他の実施態様を説明する図であり、図1、2と同一符号のものは同一のものを示す。図5(a)は図1に対応したキャリア1と第1の誘電体多層基板10との接続前の状態を示し、(b)はキャリア1と第1の誘電体多層基板10との他の接続態様を示す図である。なお、第2の誘電体多層基板20の接続についても、同様のため説明を省く。
図(a)において、キャリア1の突起2は、図の矢印の方向に移動すると、第1の誘電体多層基板10の段差19に嵌合し、突起2の上面3が第1の誘電体多層基板10の接地導体15に接して接合される。
一方、図(b)において、第1の誘電体多層基板10は、第1の誘電体多層基板10における接地導体15の下層側に凹溝部31が形成されている。キャリア1の突起5は、図の矢印の方向に移動すると、第1の誘電体多層基板10の凹溝部31に嵌合する。この際、突起5の上面が第1の誘電体多層基板10の接地導体15に接して接合される。突起5は、図1、2に示した突起2と同様に、第1、第2の接地導体15、25を電気的に直に接続するグランドとして機能する。
図6は、実施の形態1による多層基板の接続部における、第2の他の実施態様を説明する図であり、図1、2と同一符号のものは同一のものを示す。
図6(a)において、キャリア1は、半田または導電性接着剤7によって、塊状部材6を上面に接合して、突起部を構成している。この塊状部材6は、半田または導電性接着剤60によって、第1、第2の接地導体15、25に接して密接に接合される。これによって塊状部材6は、図1、2に示した突起2と同様に、第1、第2の接地導体15、25を電気的に直に接続するグランドとして機能する。さらに、第1、第2の接地導体15、25の高さ寸法にばらつきがあっても、半田または導電性接着剤60による接合層で寸法ばらつきを吸収することができる。
また、図6(b)に示すように、塊状部材6を、径の大きさが規定された導体スペーサが含有された接着剤で接着しても良い。これによって、塊状部材6を所定の高さに設置することが可能となる。
図7は、実施の形態1による多層基板の接続部における、第3の他の実施態様を説明する図であり、図1、2と同一符号のものは同一のものを示す。
図において、この実施態様では、キャリア1の代わりに、金属製のケース100(導体部材)を用いたことを特徴とする。ケース100には、キャリア1と同様にして、突起2が設けられており、突起2が第1、第2の接地導体15、25に接して密接に接合される。ケース100の上面には、上蓋101が溶接されて、気密が維持される。
以上説明したとおり、この実施の形態には他の各種実施態様があり、発明の主旨とするところを満足すれば、図1〜図7に限られたものではないことは、論を待たない。
この発明の実施の形態1による多層基板を示す斜視図である。 この発明の実施の形態1による多層基板の接続構造を示す断面図である。 この発明の実施の形態1による多層基板の積層作業を示す斜視図である。 従来の多層基板を示す断面図である。 この発明の実施の形態1による多層基板の第1の他の態様を示す図である。 この発明の実施の形態1による多層基板の第2の他の態様を示す図である。 この発明の実施の形態1による多層基板の第3の他の態様を示す図である。
符号の説明
1 キャリア(導体部材)、2 突起部、10 第1の誘電体多層基板、11 第1の上層誘電体基板、13 第1のマイクロストリップ線路パターン(ストリップ導体)、14 第1の下層誘電体基板、15 接地導体層、19 マイクロストリップ線路、20 第2の誘電体多層基板、21 第2の上層誘電体基板、23 第2のマイクロストリップ線路パターン(ストリップ導体)、24 第2の下層誘電体基板、25 接地導体層、29 マイクロストリップ線路、100 ケース(導体部材)。

Claims (2)

  1. 表層に設けられたストリップ導体及び中間層に設けられた接地導体層を有したマイクロストリップ線路と、マイクロストリップ線路の接地導体層より下層側に段差を有した第1の誘電体多層基板と、
    表層に設けられたストリップ導体及び中間層に設けられた接地導体層を有したマイクロストリップ線路と、マイクロストリップ線路の接地導体層より下層側に、上記第1の誘電体多層基板の段差部分に対向配置された段差を有した第2の誘電体多層基板と、
    上記第1、第2の誘電体多層基板の段差部分に配置されて第1、第2の誘電体多層基板の接地導体層に接した突起部を有し、上記第1、第2の誘電体多層基板が載置された導体部材と、
    を備えた多層基板。
  2. 表層にストリップ導体が設けられ、中間層に接地導体層が設けられて第1のマイクロストリップ線路が構成された上層誘電体基板と、上層誘電体基板が積層される下層誘電体基板と、を有した第1の誘電体多層基板と、
    表層にストリップ導体が設けられ、中間層に接地導体層が設けられて第2のマイクロストリップ線路が構成された上層誘電体基板と、上層誘電体基板が積層される下層誘電体基板と、を有した第2の誘電体多層基板と、
    上記第1、第2の誘電体多層基板を載置するとともに、突起部が設けられた導体部材と、
    を備え、
    上記第1の誘電体多層基板は、上記第1のマイクロストリップ線路の一端部側における接地導体層の下層側で下層誘電体基板が除去された空隙部を有し、
    上記第2の誘電体多層基板は、上記第2のマイクロストリップ線路の一端部側における接地導体層の下層側で下層誘電体基板が除去された空隙部を有し、
    上記第1、第2の誘電体多層基板の空隙部が対向配置されるとともに、上記導体部材の突起が上記各空隙部内の接地導体層に接して配置され、
    上記第1、第2の誘電体多層基板は、第1、第2のマイクロストリップ線路の一端部側で、上記第1、第2のストリップ導体が相互接続されたことを特徴とする多層基板。
JP2006076524A 2006-03-20 2006-03-20 多層基板 Pending JP2007258762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006076524A JP2007258762A (ja) 2006-03-20 2006-03-20 多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006076524A JP2007258762A (ja) 2006-03-20 2006-03-20 多層基板

Publications (1)

Publication Number Publication Date
JP2007258762A true JP2007258762A (ja) 2007-10-04

Family

ID=38632614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006076524A Pending JP2007258762A (ja) 2006-03-20 2006-03-20 多層基板

Country Status (1)

Country Link
JP (1) JP2007258762A (ja)

Similar Documents

Publication Publication Date Title
US6794961B2 (en) High frequency circuit module
JP2001320208A (ja) 高周波回路及びそれを用いたモジュール、通信機
JP5518086B2 (ja) 素子収納用パッケージおよび実装構造体
EP0977298B1 (en) High-frequency module
JP2007287916A (ja) 電子部品パッケージ
WO2010013610A1 (ja) 平面アンテナ
EP1085594B1 (en) High frequency circuit apparatus
WO2015064637A1 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JP2007150526A (ja) サスペンデット線路及び高周波パッケージ
JP3663898B2 (ja) 高周波モジュール
EP1444733B1 (en) Electronic device carrier adapted for transmitting high frequency signals
JP4448461B2 (ja) 半導体パッケージの作製方法
JP2616698B2 (ja) 複合高周波回路モジュール
JP2798070B2 (ja) 複合マイクロ波集積回路
JP2007258762A (ja) 多層基板
JP7573040B2 (ja) 配線基体および電子装置
JP2008263360A (ja) 高周波基板装置
WO2022070856A1 (ja) 配線基体および電子装置
JP2005340713A (ja) マルチチップモジュール
JP7325303B2 (ja) 無線モジュール
JP2004297465A (ja) 高周波用パッケージ
KR101264106B1 (ko) 도파관 및 도파관의 제조 방법
JP2005130406A (ja) 導波管部材および導波管ならびに高周波モジュール
JP2004088504A (ja) 高周波素子収納用パッケージ
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ