JP2007251879A - デジタルオーディオインターフェース信号復調回路 - Google Patents

Abstract

【課題】回路規模と消費電力を増大させずに、基準クロックの変更に回路を変更することなく対応できるようにする。
【解決手段】レート判別部１０１によって、基準クロックの立上りエッジ、または立下りエッジの何れか一方を用いて、デジタルオーディオインターフェース信号の変化点から次の変化点までの区間長を基準クロックのサイクル数で計数して、サンプリング周波数を判別する。次に閾値決定部１０３によって、判別したサンプリング周波数に対応した閾値を、閾値テーブル１０２から呼び出し、その閾値に基づいて、デジタルオーディオインターフェース信号中のパルスが、複数種類の単位パルスの何れに対応するかをパターン判別部１０４で判別する。そして、ビット抽出・プリアンブル検出部１０５で、パターン判別部１０４の判別結果に基づいて、同期パターンの検出および復調したデジタルオーディオ信号を出力する。
【選択図】図１

Description

本発明は、デジタルオーディオ機器間でデータの伝送に使用されるデジタルオーディオインターフェース信号を受信し、デジタルオーディオ信号を復調するデジタルオーディオインターフェース信号復調回路に関するものである。

デジタルオーディオ機器には、伝送されたデジタルオーディオインターフェース信号から、デジタルオーディオ信号を復調するために、デジタルオーディオインターフェース信号復調回路を備えたものがある。

従来のデジタルオーディオインターフェース信号復調回路としては、例えばデジタルオーディオインターフェース信号の変化点に基づいて、デジタルオーディオインターフェース信号の最小パルス幅に等しい平均周期を持ったビット抽出パルス列を生成し、このビット抽出パルス列により抽出されたビットデータ列から当該デジタルオーディオインターフェース信号固有のプリアンブルパターンを検出して、デジタルオーディオ信号を復調するようになっているものがある（例えば特許文献１を参照）。この例は、フルデジタル化された信号復調回路の例である。

また、その他の例としては、デジタルオーディオインターフェース信号の変化点に基づいて、デジタルオーディオインターフェース信号に含まれる１Ｔ／２Ｔ／３Ｔの３種の単位パルスを判別して、デジタルオーディオ信号を復調するものがある（例えば特許文献２を参照）。これは、特許文献１記載の構成とは異なり、デジタルオーディオインターフェース信号の最小パルス幅に等しい平均周期を持ったビット抽出パルス列を生成しない。また、同時に信号復調回路の動作クロックとして、反転クロックを使用することを前提としている。
特開２００１−２５１２８４号公報 特開２０００−１０５９７６号公報

近年では、デジタルオーディオインターフェースを介して伝送されるデジタルオーディオ信号のサンプリング周波数は、従来の３２／４４．１／４８ｋＨｚからより広範囲に拡張されて、最高１９２ｋＨｚまでのサンプリング周波数の伝送が一般化してきている。

これに対して、前記の特許文献１の信号復調回路においては、最高４８ｋＨｚまでのサンプリング周波数の伝送を前提としている。また、ＳＰＤＩＦ受信パターンのエッジ毎にリセットするカウンタの値から、受信パターンに対応するマスタークロックの位置をデコードすることによってビット抽出パルス列を生成するので、回路実装後のマスタークロックの変更に対応できない。

また、前記の特許文献２の信号復調回路においては、１Ｔ／２Ｔ／３Ｔの単位パルスを判別するために用いる閾値を変更できないので、回路実装後の基準クロックの変更が困難である。

さらには、反転クロックの使用を前提としているので、回路が複雑化する可能性がある。仮にこれを避ける為に、クロックの正転のみを使用することも考えられるが、例えば、そのまま１９２ｋＨｚのサンプリング周波数まで対応できるように拡張した場合には、９８ＭＨｚ以上の周波数の基準クロックが必要となり、消費電力の増加につながる。

本発明は、上記の問題に着目してなされたものであり、回路規模と消費電力を増大させずに、基準クロックの変更に回路を変更することなく対応できるデジタルオーディオインターフェース信号復調回路を提供することを目的としている。

前記の課題を解決するため、請求項１の発明は、
デジタルオーディオ信号に同期パターンおよび付加情報を付加し、複数種類の単位パルスを用いてバイフェーズ変調したデジタルオーディオインターフェース信号の復調を行うデジタルオーディオインターフェース信号復調回路であって、
基準クロックの立上りエッジ、または立下りエッジの何れか一方を用いて、前記デジタルオーディオインターフェース信号の変化点から次の変化点までの区間長を前記基準クロックのサイクル数で計数することによって、前記デジタルオーディオ信号のサンプリング周波数を判別するレート判別部と、
前記デジタルオーディオインターフェース信号中のパルスが前記複数種類の単位パルスの何れに対応するかを、パルス長に基づいて判別するための閾値を、前記サンプリング周波数に対応して格納する閾値テーブルと、
前記レート判別部が判別したサンプリング周波数に対応した閾値を、前記閾値テーブルから呼び出す閾値決定部と、
前記閾値決定部が呼び出した閾値に基づいて、前記デジタルオーディオインターフェース信号中のパルスが、前記複数種類の単位パルスの何れに対応するかを判別するパターン判別部と、
前記パターン判別部の判別結果に基づいて、前記同期パターンの検出および復調したデジタルオーディオ信号を出力するビット抽出・プリアンブル検出部と、
を備えたことを特徴とする。

これにより、基準クロックの立上りエッジ、または立下りエッジの何れか一方を用いて、デジタルオーディオインターフェース信号の変化点から次の変化点までの区間長が基準クロックのサイクル数で計数されるので、比較的簡単な回路でデジタルオーディオインターフェース信号復調回路を構成することができる。

また、請求項２の発明は、
請求項１のデジタルオーディオインターフェース信号復調回路であって、
前記閾値テーブルには、前記閾値が、近接するサンプリング周波数をグループ化した周波数グループごとに対応、すなわち複数種類のサンプリング周波数に対応して格納され、
前記レート判別部は、前記周波数グループの何れに前記デジタルオーディオ信号のサンプリング周波数が含まれるかを示すグループ情報を出力するように構成され、
前記閾値決定部は、前記グループ情報に応じて、前記閾値テーブルから前記閾値を呼び出すように構成されていることを特徴とする。

これにより、近接するサンプリング周波数については、閾値テーブル中の閾値が共用されるので、サンプリング周波数を一意に特定する前の段階で、デジタルオーディオインターフェース信号中のビット検出が可能になる。

また、請求項３の発明は、
請求項２のデジタルオーディオインターフェース信号復調回路であって、
前記レート判別部は、パルス長が最長の単位パルスを用いて前記デジタルオーディオ信号のサンプリング周波数を判別するように構成されていることを特徴とする。

これにより、最長の単位パルス長に基づいて、サンプリング周波数が求められるので、例えば最短のパルス長に基づいてサンプリング周波数を判別する場合と比較して、基準クロックの周波数を下げることが可能になる。

また、請求項４の発明は、
請求項３のデジタルオーディオインターフェース信号復調回路であって、
復調されたデジタルオーディオインターフェース信号は、前記付加情報として前記デジタルオーディオ信号のサンプリング周波数を示すサンプリング周波数情報を含んだものであり、
前記サンプリング周波数情報が示すサンプリング周波数と前記レート判別部で判別したサンプリング周波数とを比較して、比較結果を出力するビットレート判定部をさらに備えていることを特徴とする。

また、請求項５の発明は、
請求項３のデジタルオーディオインターフェース信号復調回路であって、
前記同期パターンは、周期性があり、かつサンプリング周波数に依存したものであり、
前記同期パターンに基づいてサンプリング周波数を求めるとともに、求めたサンプリング周波数と前記レート判別部で判別したサンプリング周波数とを比較して、比較結果を出力するビットレート判定部をさらに備えていることを特徴とする。

また、請求項６の発明は、
請求項３のデジタルオーディオインターフェース信号復調回路であって、
前記同期パターンは、周期性があり、かつ所定の規則で前記単位パルスが組み合わせられたものであり、
前記ビット抽出・プリアンブル検出部が検出した同期パターンの検出間隔が、前記単位パルスの組み合わせからなる一定パルス時間間隔か否かを検出する同期パターン検証部をさらに備えていることを特徴とする。

これらにより、サンプリング周波数の判別結果が誤っているか否かを検出できるので、例えば、誤りがあった場合に、デジタルオーディオインターフェース信号復調回路をリセットしたり、基準クロック周波数を変更したり、閾値テーブルの閾値を変更したり、あるいは出力サンプルをミュートしたりするなどの処置を施すことが可能になる。

また、請求項７の発明は、
請求項１のデジタルオーディオインターフェース信号復調回路であって、
前記閾値テーブルは、前記閾値を書き換えできるように構成されていることを特徴とする。

これにより、閾値テーブルの閾値を書き換えることができるので、例えば基準クロックが変更されても、回路を変更することなく対応できる。

本発明によれば、回路規模と消費電力を増大させずに、基準クロックの変更に回路を変更することなく対応できる。

以下、本発明の実施形態について図面を参照しながら説明する。

《発明の実施形態１》
図１は、本発明の実施形態１に係るデジタルオーディオインターフェース信号復調回路１００の構成を示すブロック図である。デジタルオーディオインターフェース信号復調回路１００は、予め定められた複数種類の伝送レート（後述）のうちの何れかの伝送レートで送信されたデジタルオーディオインターフェース信号Ｓ１１を復調し、オーディオサンプル単位のデータとして出力する回路である。デジタルオーディオインターフェース信号Ｓ１１は、伝送するオーディオ信号のサンプリング周波数（Ｆｓ）に応じたパルス長を有する３種の単位パルス（パルス長がそれぞれＴ、２Ｔ、および３Ｔのパルス）の時系列である。サンプリング周波数としては、３２／４４．１／４８ｋＨｚ、さらには１９２ｋＨｚ等の種々のレートが用いられる。

このデジタルオーディオインターフェース信号Ｓ１１では、１ビットのデータ（“０”および“１”）の転送に２Ｔの期間が割り当てられ、例えばパルス長が２Ｔの単位パルスが“０”、パルス長がＴの単位パルスが“１”に対応させられている。すなわち、デジタルオーディオインターフェース信号Ｓ１１では、データがバイフェーズ変調されて伝送される。また、デジタルオーディオインターフェース信号Ｓ１１では、３２ビットのデータによってサブフレームと称されるビット列が構成され、２つのサブフレーム（６４ビット）が１／Ｆｓの期間に伝送される。すなわち、１／Ｆｓ＝１２８Ｔである。

サブフレームにおける３２ビットの内容は、４ビットのプリアンブル（同期パターン）、４ビットの予備ビット、２０ビットのオーディオサンプル情報（デジタルオーディオ信号）、および４ビットの付加情報である。このうちプリアンブルは、単位パルスが所定の規則にしたがって組み合わせられて、伝送時のサブフレームの同期を示すためのものであり、ユニークなパターンとするために、パルス長が３Ｔの単位パルスを先頭に含んでいる。なお、以下の説明において、デジタルオーディオインターフェース信号Ｓ１１の伝送レートとは、伝送されるオーディオ信号のサンプリング周波数のことであり、伝送レートＦｓと記載する。

デジタルオーディオインターフェース信号復調回路１００は、具体的には、図１に示すように、レート判別部１０１、閾値テーブル１０２、閾値決定部１０３、パターン判別部１０４、およびビット抽出・プリアンブル検出部１０５を備えている。

レート判別部１０１は、デジタルオーディオインターフェース信号Ｓ１１の伝送レートＦｓを判別し、その伝送レートＦｓを示すレートＦｓ信号Ｓ１２を閾値決定部１０３に出力するようになっている。詳しくは、レート判別部１０１は、基準クロックの立上りエッジ、または立下りエッジの何れか一方を用いて、デジタルオーディオインターフェース信号Ｓ１１の変化点から次の変化点までの区間長を基準クロックのサイクル数で計数することによって、デジタルオーディオインターフェース信号Ｓ１１の伝送レートＦｓを判別する。ここで、基準クロックとしては、例えば、デジタルオーディオインターフェース信号Ｓ１１の最小反転間隔よりも短い周期のクロックを用いる。この基準クロックは、必ずしもデジタルオーディオインターフェース信号Ｓ１１に同期している必要はない。

閾値テーブル１０２は、伝送レートＦｓに対応して、デジタルオーディオインターフェース信号Ｓ１１中のパルスが前記の３種の単位パルスの何れであるかをパルス長に基づいて判別するための基準として使用する閾値が格納されるようになっている。また、この閾値テーブル１０２に格納される値は、書き換えできるようになっている。

閾値決定部１０３は、レートＦｓ信号Ｓ１２に対応した閾値を、閾値テーブル１０２から呼び出し（テーブル閾値Ｓ１３）、判定閾値Ｓ１４としてパターン判別部１０４に出力するようになっている。

パターン判別部１０４は、入力された判定閾値Ｓ１４を用いて、デジタルオーディオインターフェース信号Ｓ１１に含まれるパルスのパターン長を判別して、Ｔ、２Ｔ、および３Ｔの３種類の単位パルスの時系列に置き換え、Ｔ／２Ｔ／３Ｔ判定信号Ｓ１５として出力するようになっている。

ビット抽出・プリアンブル検出部１０５は、Ｔ／２Ｔ／３Ｔ判定信号Ｓ１５として入力された３値の系列から、デジタルオーディオインターフェース信号Ｓ１１の符号化規則に従って同期パターンを検出するとともに、同期パターン検出によってフレーム同期がとれた後に、各フレーム中からのビット検出を行い、検出したビット列をシリアル／パラレル変換してオーディオサンプル単位のデータ（デジタルオーディオ復調信号Ｓ１６）として出力するようになっている。

上記のデジタルオーディオインターフェース信号復調回路１００では、まずレート判別部１０１がデジタルオーディオインターフェース信号Ｓ１１の伝送レートＦｓを判別する。次に、この判別結果を受けて、閾値決定部１０３が閾値を閾値テーブル１０２から呼び出してパターン判別部１０４に出力する。そして、パターン判別部１０４は、閾値が入力されると、デジタルオーディオインターフェース信号Ｓ１１に含まれるパルスのパターン長を判別して、Ｔ、２Ｔ、および３Ｔの３種類の単位パルスの時系列に置き換え、Ｔ／２Ｔ／３Ｔ判定信号Ｓ１５として出力する。このパターン判別部１０４の出力を受けて、ビット抽出・プリアンブル検出部１０５は、同期パターンを検出するとともに、各フレーム中からのビット検出を行い、検出したビット列をシリアル／パラレル変換して、デジタルオーディオ復調信号Ｓ１６として出力する。

上記のように、本実施形態では、基準クロックの立上りエッジ、または立下りエッジの何れか一方を用いて、デジタルオーディオインターフェース信号Ｓ１１の変化点から次の変化点までの区間長を基準クロックのサイクル数で計数するので、比較的簡単な回路で構成することができる。

また、デジタルオーディオインターフェース信号復調回路１００では、閾値テーブル１０２の閾値を書き換えることができるので、例えば基準クロックが変更されても、回路を変更することなく対応できる。

《発明の実施形態２》
図２は、本発明の実施形態２に係るデジタルオーディオインターフェース信号復調回路２００の構成を示すブロック図である。デジタルオーディオインターフェース信号復調回路２００は、実施形態１の閾値テーブル１０２を閾値テーブル２０１に代えて、レート判別部１０１をレートグループ判別部２０２に代えて、さらに閾値決定部１０３を閾値決定部２０３に代えて構成されている。なお、以下に説明する各実施形態において、前記実施形態１等と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。

閾値テーブル２０１は、近接する伝送レートＦｓをグループ化した周波数グループごとに対応して前記の閾値が格納されている。

レートグループ判別部２０２は、デジタルオーディオインターフェース信号Ｓ１１の伝送レートＦｓが前記周波数グループの何れに属するかを求めて、求めた周波数グループを示すグループ信号Ｓ２２を閾値決定部２０３に出力するようになっている。詳しくは、レートグループ判別部２０２は、基準クロックの立上りエッジ、または立下りエッジの何れか一方を用いて、デジタルオーディオインターフェース信号Ｓ１１の変化点から次の変化点までの区間長を基準クロックのサイクル数で計数することによって、周波数グループを求める。

閾値決定部２０３は、グループ信号Ｓ２２に対応した閾値を、閾値テーブル２０１から呼び出し（テーブル閾値Ｓ２３）、判定閾値Ｓ１４としてパターン判別部１０４に出力するようになっている。

上記のデジタルオーディオインターフェース信号復調回路２００では、まずレートグループ判別部２０２がデジタルオーディオインターフェース信号Ｓ１１の伝送レートＦｓが属する周波数グループを判別する。次に、この判別結果を受けて、閾値決定部２０３が閾値を閾値テーブル２０１から呼び出してパターン判別部１０４に出力する。それ以降は、パターン判別部１０４とビット抽出・プリアンブル検出部１０５によって、実施形態１のデジタルオーディオインターフェース信号復調回路１００と同様の動作が行なわれ、デジタルオーディオ復調信号Ｓ１６が出力される。

上記のように本実施形態では、近接するサンプリング周波数については、閾値テーブル中の閾値が共用されるので、サンプリング周波数を一意に特定する前の段階で、デジタルオーディオインターフェース信号中のビット検出が可能になる。

《発明の実施形態３》
図３は、本発明の実施形態３に係るデジタルオーディオインターフェース信号復調回路３００の構成を示すブロック図である。デジタルオーディオインターフェース信号復調回路３００は、実施形態２のデジタルオーディオインターフェース信号復調回路２００にエッジ検出部３０１、パルス長検出部３０２、および最長パルス長検出部３０３を追加し、レートグループ判別部２０２をレートグループ判別部３０４に代えて、さらにパターン判別部１０４をパターン判別部３０５に代えて構成されている。

エッジ検出部３０１は、デジタルオーディオインターフェース信号Ｓ１１の信号レベルを観測し、変化点を検出するたびにエッジ検出信号Ｓ３０２を出力するようになっている。

パルス長検出部３０２は、入力されたエッジ検出信号Ｓ３０２を用いて、エッジ検出間隔、すなわちデジタルオーディオインターフェース信号Ｓ１１中のパルスのパルス長を基準クロックによって計数し、随時、その値をカウント値Ｓ３０３・Ｓ３０４としてそれぞれ最長パルス長検出部３０３およびパターン判別部３０５に出力するようになっている。

最長パルス長検出部３０３は、初期値がゼロに設定されたレジスタを有し、このレジスタの値をＭＡＸカウント値Ｓ３０５としてレートグループ判別部３０４に出力するようになっている。このレジスタの値は、カウント値Ｓ３０３が入力される度に、入力されたカウント値Ｓ３０３と比較され、カウント値Ｓ３０３の方が大きければ、カウント値Ｓ３０３に更新される。すなわち、ＭＡＸカウント値Ｓ３０５は、最長の単位パルス長を示している。

レートグループ判別部３０４は、ＭＡＸカウント値Ｓ３０５に基づいて、伝送レートＦｓが属する周波数グループを求め、求めた周波数グループを示すグループ信号Ｓ２２を閾値決定部２０３に出力するようになっている。

パターン判別部３０５は、カウント値Ｓ３０４（デジタルオーディオインターフェース信号Ｓ１１のパルス長を表す）が入力され、このカウント値Ｓ３０４と判定閾値Ｓ１４を比較して、カウント値Ｓ３０４の表す系列を、Ｔ／２Ｔ／３Ｔの３種類の単位パルスの時系列に置き換え、Ｔ／２Ｔ／３Ｔ判定信号Ｓ１５として出力するようになっている。

上記のデジタルオーディオインターフェース信号復調回路３００では、まずエッジ検出部３０１がデジタルオーディオインターフェース信号Ｓ１１の変化点（エッジ）を検出する。次にパルス長検出部３０２がエッジ検出間隔を基準クロックでカウントして、その結果（カウント値Ｓ３０３・Ｓ３０４）を出力する。そして、最長パルス長検出部３０３がカウント値Ｓ３０３の最大値（ＭＡＸカウント値Ｓ３０５）を求めてレートグループ判別部３０４に出力する。レートグループ判別部３０４は、ＭＡＸカウント値Ｓ３０５に基づいて、伝送レートＦｓが属する周波数グループを求めて、その結果（グループ信号Ｓ２２）を閾値決定部２０３に出力する。それにより、閾値決定部２０３は、閾値を閾値テーブル２０１から呼び出してパターン判別部３０５に出力する。パターン判別部３０５が、この閾値とカウント値Ｓ３０４を比較して、カウント値Ｓ３０４の表す系列を、Ｔ／２Ｔ／３Ｔの３種類の単位パルスの時系列に置き換えてビット抽出・プリアンブル検出部１０５に出力する。それ以降は、ビット抽出・プリアンブル検出部１０５によって、実施形態１のデジタルオーディオインターフェース信号復調回路１００と同様の動作が行なわれ、デジタルオーディオ復調信号Ｓ１６が出力される。

本実施形態によれば、最長の単位パルス長に基づいて、伝送レートＦｓが求められるので、例えば最短のパルス長に基づいてサンプリング周波数を判別する場合と比較して、基準クロックの周波数を下げることが可能になる。

《発明の実施形態４》
図４は、本発明の実施形態４に係るデジタルオーディオインターフェース信号復調回路４００の構成を示すブロック図である。このデジタルオーディオインターフェース信号復調回路４００は、デジタルオーディオインターフェース信号Ｓ１１としてＳ／ＰＤＩＦ信号（Ｓ／ＰＤＩＦ：ＳＯＮＹ／Ｐｈｉｌｉｐｓ Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ Ｆｏｒｍａｔ）が入力される回路の例である。なお、Ｓ／ＰＤＩＦ信号を復調した信号（デジタルオーディオ復調信号Ｓ１６）には、付加情報としてＣビット（チャネルステータスビット）と称される情報が含まれている。このＣビットは、伝送されるオーディオ信号の属性情報（例えば解像度、サンプリング周波数（伝送レートＦｓ）など）を示す情報である。

デジタルオーディオインターフェース信号復調回路４００は、図４に示すように、実施形態３のデジタルオーディオインターフェース信号復調回路３００にＣビット読取り部４０１、ビットレート判定部４０２、およびフラグ出力部４０３が追加されて構成されている。

Ｃビット読取り部４０１は入力されたデジタルオーディオ復調信号Ｓ１６から、前述のＣビットを抽出し、チャネルステータス情報Ｓ４１１としてビットレート判定部４０２に出力するようになっている。

ビットレート判定部４０２は、チャネルステータス情報Ｓ４１１に含まれるサンプリング周波数情報（すなわち伝送レートＦｓ）を読み取り、レート（Ｆｓ）情報Ｓ４１２としてフラグ出力部４０３に出力するようになっている。

フラグ出力部４０３は、レート（Ｆｓ）情報Ｓ４１２とグループ信号Ｓ２２が入力され、レート（Ｆｓ）情報Ｓ４１２が示すレートが、グループ信号Ｓ２２が示す周波数グループに属さない場合に、レートグループ判別部３０４のレート判別結果が誤っていたとみなし、レートエラーフラグＳ４１３を出力するようになっている。

上記のデジタルオーディオインターフェース信号復調回路４００では、Ｃビット読取り部４０１がデジタルオーディオ復調信号Ｓ１６に含まれるＣビットを抽出する。そして、ビットレート判定部４０２によって、このＣビットからサンプリング周波数情報（伝送レートＦｓ）が読取られ、読取られた伝送レートＦｓが、レートグループ判別部３０４の求めた周波数グループに属さない場合には、フラグ出力部４０３によって、レートエラーフラグＳ４１３が出力される。

本実施形態では、例えば使用者がレートエラーフラグＳ４１３を観測することにより、デジタルオーディオインターフェース信号復調回路４００をリセットしたり、基準クロック周波数を変更したり、閾値テーブルの閾値を変更したり、あるいは出力サンプルをミュートしたりするなどの処置を施すことが可能になる。

《発明の実施形態５》
図５は、本発明の実施形態５に係るデジタルオーディオインターフェース信号復調回路５００の構成を示すブロック図である。デジタルオーディオインターフェース信号復調回路５００は、図５に示すように、実施形態３のデジタルオーディオインターフェース信号復調回路３００のビット抽出・プリアンブル検出部１０５をビット抽出・プリアンブル検出部５０１に代えて、さらにカウンタ５０２、ビットレート判定部５０３、およびフラグ出力部５０４が追加されて構成されている。

ビット抽出・プリアンブル検出部５０１は、Ｔ／２Ｔ／３Ｔ判定信号Ｓ１５が入力されると、レート判別部１０１と同様にして、デジタルオーディオ復調信号Ｓ１６を出力するとともに、デジタルオーディオインターフェース信号Ｓ１１の伝送フォーマットに規定された同期パターンを検出するたびに、プリアンブル検出信号Ｓ５１１を出力するようになっている。

カウンタ５０２は、プリアンブル検出信号Ｓ５１１の間隔を基準クロックのサイクル単位で計数し、このカウント値をカウント値Ｓ５１２としてビットレート判定部５０３に出力するようになっている。

一般にデジタルオーディオインターフェース信号中の同期パターンの検出には周期性があり、周期は伝送レートＦｓ（サンプリング周波数）に依存している。例えばＳ／ＰＤＩＦ信号の場合は、全同期パターン（Ｂ、Ｍ、およびＷの３種）を基準とするならば、１／（２×Ｆｓ）間隔、また同期パターンＷを基準とするなら１／Ｆｓ間隔となる。そのため、プリアンブル検出信号Ｓ５１１等に基づいて伝送レートＦｓを求めることができる。ビット抽出・プリアンブル検出部５０１の動作モード（例えば、全同期パターンを検出するか、同期パターンＷのみを検出するかといったモード）によって、プリアンブル検出信号Ｓ５１１の出力周期を選択させることも可能である。

ビットレート判定部５０３は、カウント値Ｓ５１２とビット抽出・プリアンブル検出部５０１の動作モード、および現在の基準クロック周波数に基づいて伝送レートを判別し、レート（Ｆｓ）情報Ｓ５１３として出力するようになっている。

フラグ出力部５０４は、レート（Ｆｓ）情報Ｓ５１３とグループ信号Ｓ２２が入力され、レート（Ｆｓ）情報Ｓ５１３が示すレートが、グループ信号Ｓ２２が示す周波数グループに属さない場合に、レートグループ判別部３０４のレート判別結果が誤っていたとみなし、レートエラーフラグＳ５１４を出力するようになっている。

上記のデジタルオーディオインターフェース信号復調回路５００では、カウンタ５０２が、ビット抽出・プリアンブル検出部５０１の出力したプリアンブル検出信号Ｓ５１１の間隔を基準クロックのサイクル単位で計数する。ビットレート判定部５０３は、カウンタ５０２の計数結果、ビット抽出・プリアンブル検出部５０１の動作モード、および現在の基準クロック周波数に基づいて伝送レートを判別する。そして、この伝送レートＦｓが、レートグループ判別部３０４の求めた周波数グループに属さない場合には、フラグ出力部５０４によって、レートエラーフラグＳ５１４が出力される。

本実施形態では、例えば使用者がレートエラーフラグＳ５１４を観測することにより、デジタルオーディオインターフェース信号復調回路５００をリセットしたり、基準クロック周波数を変更したり、閾値テーブルの閾値を変更したり、あるいは出力サンプルをミュートしたりするなどの処置を施すことが可能になる。

《発明の実施形態６》
図６は、本発明の実施形態６に係るデジタルオーディオインターフェース信号復調回路６００の構成を示すブロック図である。デジタルオーディオインターフェース信号復調回路６００は、図６に示すように、実施形態３のデジタルオーディオインターフェース信号復調回路３００のビット抽出・プリアンブル検出部１０５をビット抽出・プリアンブル検出部５０１に代えて、さらに同期パターン検証部６０１が追加されて構成されている。

同期パターン検証部６０１は、Ｔ／２Ｔ／３Ｔ判定信号Ｓ１５とプリアンブル検出信号Ｓ５１１が入力されている。また、同期パターン検証部６０１は、Ｔ／２Ｔ／３Ｔ判定信号Ｓ１５中のパルスのシンボル数（シンボル数とは、単位パルスの長さを示す数であり、ここでは単位パルスがＴならば１、２Ｔならば２、３Ｔならば３である。）を積算するシンボルカウンタを備え、シンボルカウンタの値が所定の値になった場合に、プリアンブル検出タイミング違反フラグＳ６１３を出力するようになっている。また、このシンボルカウンタは、プリアンブル検出信号Ｓ５１１が入力されるごとに初期化されるようになっている。

デジタルオーディオインターフェース信号Ｓ１１中の同期パターンは、所定の規則にしたがって単位パルスが組み合わせられたものなので、このシンボル数の合計に対しても一定の規則性をもって訪れるはずである。例えば、Ｓ／ＰＤＩＦ信号の場合には、６４Ｔ間隔で同期パターンが検出されなければならない。すなわち、同期パターン検証部６０１のシンボルカウンタが所定の値（６４Ｔ分の積算値）になっても初期化されない場合は、レートグループ判別部３０４、あるいはパターン判別部３０５の誤動作が疑われる。

そこで、本実施形態では、例えば使用者がプリアンブル検出タイミング違反フラグＳ６１３を観測することにより、デジタルオーディオインターフェース信号復調回路６００をリセットしたり、基準クロック周波数を変更したり、閾値テーブルの閾値を変更したり、あるいは出力サンプルをミュートしたりするなどの処置を施すことが可能になる。

なお、上記の各実施形態で説明したデジタルオーディオインターフェース信号Ｓ１１における単位パルスのパルス長とデータの関係、プリアンブルやオーディオサンプル情報などのビット長などは例示であり、デジタルオーディオ信号（オーディオサンプル情報）にプリアンブル（同期パターン）および付加情報を付加し、バイフェーズ変調して伝送されるデジタルオーディオインターフェース信号であれば本発明を適用できる。

本発明に係るデジタルオーディオインターフェース信号復調回路は、回路規模と消費電力を増大させずに、基準クロックの変更に回路を変更することなく対応できるという効果を有し、デジタルオーディオ機器間でデータの伝送に使用されるデジタルオーディオインターフェース信号を受信し、デジタルオーディオ信号を復調するデジタルオーディオインターフェース信号復調回路等として有用である。

実施形態１に係るデジタルオーディオインターフェース信号復調回路の構成を示すブロック図である。 実施形態２に係るデジタルオーディオインターフェース信号復調回路の構成を示すブロック図である。 実施形態３に係るデジタルオーディオインターフェース信号復調回路の構成を示すブロック図である。 実施形態４に係るデジタルオーディオインターフェース信号復調回路の構成を示すブロック図である。 実施形態５に係るデジタルオーディオインターフェース信号復調回路の構成を示すブロック図である。 実施形態６に係るデジタルオーディオインターフェース信号復調回路の構成を示すブロック図である。

符号の説明

１００ デジタルオーディオインターフェース信号復調回路
１０１ レート判別部
１０２ 閾値テーブル
１０３ 閾値決定部
１０４ パターン判別部
１０５ ビット抽出・プリアンブル検出部
２００ デジタルオーディオインターフェース信号復調回路
２０１ 閾値テーブル
２０２ レートグループ判別部
２０３ 閾値決定部
３００ デジタルオーディオインターフェース信号復調回路
３０１ エッジ検出部
３０２ パルス長検出部
３０３ 最長パルス長検出部
３０４ レートグループ判別部
３０５ パターン判別部
４００ デジタルオーディオインターフェース信号復調回路
４０１ Ｃビット読取り部
４０２ ビットレート判定部
４０３ フラグ出力部
５００ デジタルオーディオインターフェース信号復調回路
５０１ ビット抽出・プリアンブル検出部
５０２ カウンタ
５０３ ビットレート判定部
５０４ フラグ出力部
６００ デジタルオーディオインターフェース信号復調回路
６０１ 同期パターン検証部
Ｓ１１ デジタルオーディオインターフェース信号
Ｓ１２ レートＦｓ信号
Ｓ１３ テーブル閾値
Ｓ１４ 判定閾値
Ｓ１５ Ｔ／２Ｔ／３Ｔ判定信号
Ｓ１６ デジタルオーディオ復調信号
Ｓ２２ グループ信号
Ｓ２３ テーブル閾値
Ｓ３０２ エッジ検出信号
Ｓ３０３・Ｓ３０４ カウント値
Ｓ３０５ ＭＡＸカウント値
Ｓ４１１ チャネルステータス情報
Ｓ４１２ レートＦｓ情報
Ｓ４１３ レートエラーフラグ
Ｓ５１１ プリアンブル検出信号
Ｓ５１２ カウント値
Ｓ５１３ レートＦｓ情報
Ｓ５１４ レートエラーフラグ
Ｓ６１３ プリアンブル検出タイミング違反フラグ

Claims (7)

1. デジタルオーディオ信号に同期パターンおよび付加情報を付加し、複数種類の単位パルスを用いてバイフェーズ変調したデジタルオーディオインターフェース信号の復調を行うデジタルオーディオインターフェース信号復調回路であって、
   基準クロックの立上りエッジ、または立下りエッジの何れか一方を用いて、前記デジタルオーディオインターフェース信号の変化点から次の変化点までの区間長を前記基準クロックのサイクル数で計数することによって、前記デジタルオーディオ信号のサンプリング周波数を判別するレート判別部と、
   前記デジタルオーディオインターフェース信号中のパルスが前記複数種類の単位パルスの何れに対応するかを、パルス長に基づいて判別するための閾値を、前記サンプリング周波数に対応して格納する閾値テーブルと、
   前記レート判別部が判別したサンプリング周波数に対応した閾値を、前記閾値テーブルから呼び出す閾値決定部と、
   前記閾値決定部が呼び出した閾値に基づいて、前記デジタルオーディオインターフェース信号中のパルスが、前記複数種類の単位パルスの何れに対応するかを判別するパターン判別部と、
   前記パターン判別部の判別結果に基づいて、前記同期パターンの検出および復調したデジタルオーディオ信号を出力するビット抽出・プリアンブル検出部と、
   を備えたことを特徴とするデジタルオーディオインターフェース信号復調回路。
2. 請求項１のデジタルオーディオインターフェース信号復調回路であって、
   前記閾値テーブルには、前記閾値が、近接するサンプリング周波数をグループ化した周波数グループごとに対応、すなわち複数種類のサンプリング周波数に対応して格納され、
   前記レート判別部は、前記周波数グループの何れに前記デジタルオーディオ信号のサンプリング周波数が含まれるかを示すグループ情報を出力するように構成され、
   前記閾値決定部は、前記グループ情報に応じて、前記閾値テーブルから前記閾値を呼び出すように構成されていることを特徴とするデジタルオーディオインターフェース信号復調回路。
3. 請求項２のデジタルオーディオインターフェース信号復調回路であって、
   前記レート判別部は、パルス長が最長の単位パルスを用いて前記デジタルオーディオ信号のサンプリング周波数を判別するように構成されていることを特徴とするデジタルオーディオインターフェース信号復調回路。
4. 請求項３のデジタルオーディオインターフェース信号復調回路であって、
   復調されたデジタルオーディオインターフェース信号は、前記付加情報として前記デジタルオーディオ信号のサンプリング周波数を示すサンプリング周波数情報を含んだものであり、
   前記サンプリング周波数情報が示すサンプリング周波数と前記レート判別部で判別したサンプリング周波数とを比較して、比較結果を出力するビットレート判定部をさらに備えていることを特徴とするデジタルオーディオインターフェース信号復調回路。
5. 請求項３のデジタルオーディオインターフェース信号復調回路であって、
   前記同期パターンは、周期性があり、かつサンプリング周波数に依存したものであり、
   前記同期パターンに基づいてサンプリング周波数を求めるとともに、求めたサンプリング周波数と前記レート判別部で判別したサンプリング周波数とを比較して、比較結果を出力するビットレート判定部をさらに備えていることを特徴とするデジタルオーディオインターフェース信号復調回路。
6. 請求項３のデジタルオーディオインターフェース信号復調回路であって、
   前記同期パターンは、周期性があり、かつ所定の規則で前記単位パルスが組み合わせられたものであり、
   前記ビット抽出・プリアンブル検出部が検出した同期パターンの検出間隔が、前記単位パルスの組み合わせからなる一定パルス時間間隔か否かを検出する同期パターン検証部をさらに備えていることを特徴とするデジタルオーディオインターフェース信号復調回路。
7. 請求項１のデジタルオーディオインターフェース信号復調回路であって、
   前記閾値テーブルは、前記閾値を書き換えできるように構成されていることを特徴とするデジタルオーディオインターフェース信号復調回路。

Images