JP2007251833A - Ofdm復調装置 - Google Patents

Ofdm復調装置 Download PDF

Info

Publication number
JP2007251833A
JP2007251833A JP2006075526A JP2006075526A JP2007251833A JP 2007251833 A JP2007251833 A JP 2007251833A JP 2006075526 A JP2006075526 A JP 2006075526A JP 2006075526 A JP2006075526 A JP 2006075526A JP 2007251833 A JP2007251833 A JP 2007251833A
Authority
JP
Japan
Prior art keywords
signal
countdown
value
unit
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006075526A
Other languages
English (en)
Other versions
JP4680809B2 (ja
Inventor
Hidetoshi Nagata
英稔 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006075526A priority Critical patent/JP4680809B2/ja
Publication of JP2007251833A publication Critical patent/JP2007251833A/ja
Application granted granted Critical
Publication of JP4680809B2 publication Critical patent/JP4680809B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

【課題】 パラメータの更新を正しいタイミングで確実に実施し、OFDM復調装置の誤動作を防止する。
【解決手段】 推定部(13a)は、誤り訂正されたTMCC情報のうち第1カウントダウン信号(CDA)に基づいて、カウントダウンが開始されたか否かを推定する。信号生成部(13b)は、推定部によりカウントダウンが開始されたと推定されたときに第1カウントダウン信号の値を第2カウントダウン信号(CDB)の値の初期値として取得し、フレームに同期して第2カウントダウン信号の値を初期値から順次減少させる。出力部(13c)は、推定部によりカウントダウンが開始されたと推定されたときに、パラメータの更新に実際に使用される第3カウントダウン信号(CD)として出力する信号を、第1カウントダウン信号から第2カウントダウン信号に切り換える。
【選択図】 図1

Description

本発明は、直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplex)方式に従って変調された信号を復調するOFDM復調装置に関する。
OFDM方式で変調された放送信号を送受信する地上ディジタル放送において、放送信号に重畳されているTMCC(Transmission and Multiplexing Configuration Control)信号は、伝送パラメータ切換指標(カウントダウン信号)、キャリア変調方式、畳み込み符号化率、インタリーブ長やセグメント数等を指示するTMCC情報(符号化部分)を含んでいる。TMCC情報のうちカウントダウン信号の値は、通常時には”15”であり、パラメータ切換タイミングの15フレーム前からフレーム毎に1ずつ減算される。
受信側に設けられるOFDM復調装置では、まず、受信した放送信号を高速フーリエ変換(FFT:Fast Fourier Transform)して得られた信号に対してDBPSK(Double Binary Phase Shift Keying)方式の復調処理が実施され、TMCC信号が検出される。そして、TMCC信号中のTMCC情報に対して差集合巡回符号(273,191)の短縮符号(184,102)を使用した誤り訂正処理が実施されるとともに、誤り訂正の成否が判断される。誤り訂正処理により得られたTMCC情報は、誤り訂正成功と判断された場合にのみ、パラメータの更新に利用される(例えば、特許文献1参照)。
特開2000−278244号公報
OFDM復調装置では、受信状態の劣化に伴うTMCC信号中のTMCC情報におけるエラー数の増加等に起因して、誤り訂正成功と判断されたにも拘わらず、誤り訂正処理により得られたTMCC情報が実際には誤っている場合がある。誤り訂正成功と判断されたにも拘わらず、誤り訂正処理により得られたTMCC情報のうちカウントダウン信号が誤っている場合が存在すると、パラメータの更新タイミングにずれが生じてOFDM復調装置が誤動作してしまう可能性がある。
本発明は、このような問題点に鑑みてなされたものであり、パラメータの更新を正しいタイミングで確実に実施し、OFDM復調装置の誤動作を防止することにある。
本発明の第1形態では、OFDM復調装置は、復調部、誤り訂正部、推定部、信号生成部および出力部を備えて構成される。復調部は、直交周波数分割多重方式で変調された入力信号に対して所定の復調処理を実施することで、入力信号に含まれるTMCC信号を検出する。誤り訂正部は、復調部により検出されたTMCC信号中のTMCC情報を誤り訂正して出力するとともに、誤り訂正の成否を判断する。推定部は、誤り訂正部から出力されたTMCC情報のうち第1カウントダウン信号に基づいて、カウントダウンが開始されたか否かを推定する。信号生成部は、第2カウントダウン信号を生成する。信号生成部は、推定部によりカウントダウンが開始されたと推定されたときに第1カウントダウン信号の値を第2カウントダウン信号の値の初期値として取得し、フレームに同期して第2カウントダウン信号の値を初期値から順次減少させる。出力部は、パラメータの更新に実際に使用される第3カウントダウン信号として、第1および第2カウントダウン信号のいずれかを出力する。出力部は、推定部によりカウントダウンが開始されたと推定されたときに、第3カウントダウン信号として出力する信号を、第1カウントダウン信号から第2カウントダウン信号に切り換える。
以上のような第1形態では、推定部によりカウントダウンが開始されたと推定された後、信号生成部により生成された第2カウントダウン信号がパラメータの更新に使用される。このため、誤り訂正部により誤り訂正成功と判断されたにも拘わらず、第1カウントダウン信号が誤っている場合が存在しても、パラメータの更新を正しいタイミングで確実に実施でき、OFDM復調装置の誤動作を防止できる。
本発明の第2形態では、OFDM復調装置は、復調部、誤り訂正部、推定部、信号生成部および出力部を備えて構成される。復調部は、直交周波数分割多重方式で変調された入力信号に対して所定の復調処理を実施することで、入力信号に含まれるTMCC信号を検出する。誤り訂正部は、復調部により検出されたTMCC信号中のTMCC情報を誤り訂正して出力するとともに、誤り訂正の成否を判断する。推定部は、誤り訂正部から出力されたTMCC情報のうち第1カウントダウン信号に基づいて、カウントダウンが開始されたか否かを推定する。信号生成部は、パラメータの更新に実際に使用される第2カウントダウン信号を生成する。信号生成部は、推定部によりカウントダウンが開始されたと推定されたときに第1カウントダウン信号の値を第2カウントダウン信号の値の初期値として取得し、フレームに同期して第2カウントダウン信号の値を初期値から順次減少させる。
以上のような第2形態では、信号生成部により生成された第2カウントダウン信号が常にパラメータの更新に使用される。このため、誤り訂正部により誤り訂正成功と判断されたにも拘わらず、第1カウントダウン信号が誤っている場合が存在しても、パラメータの更新を正しいタイミングで確実に実施でき、OFDM復調装置の誤動作を防止できる。
本発明の第1および第2形態における好ましい例では、推定部は、フレームに同期して第1カウントダウン信号の値を所定数だけ順次蓄積し、第1カウントダウン信号の現在値と過去値との差分に基づいて、カウントダウンが開始されたか否かを推定する。例えば、推定部は、第1カウントダウン信号の現在値との差分が正しい過去値の数が閾値以上である場合に、カウントダウンが開始されたと推定する。これにより、カウントダウンが開始されたか否かを容易に推定できる。
本発明の第1および第2形態における好ましい例では、OFDM復調装置は、更に判断部を備えて構成される。判断部は、推定部によりカウントダウンが開始されたと推定された後、第1カウントダウン信号の値と第2カウントダウン信号の値とを比較し、双方が一致しない場合に誤り訂正部から出力されたTMCC情報は誤っていると判断する。従って、誤り訂正部により誤り訂正成功と判断された場合でも、第1カウントダウン信号が誤っていれば、判断部により誤り訂正部から出力されたTMCC情報は誤っていると判断される。従って、誤り訂正部により誤り訂正成功と判断されたにも拘わらず、誤り訂正部から出力されたTMCC情報が誤っている場合に、そのTMCC情報がパラメータの更新に利用されることを防止できる。
本発明によれば、パラメータの更新を正しいタイミングで確実に実施でき、OFDM復調装置の誤動作を防止できる。
以下、図面を用いて本発明の実施形態を説明する。図1は、本発明の第1実施形態を示している。図2は、TMCC信号のビット構成を示している。図3は、図1のカウントダウン検出回路およびカウントダウン自走回路を示している。図1において、第1実施形態のOFDM復調装置10は、DBPSK復調部11、TMCCデコード部12、カウントダウン信号生成部13およびエラーフラグ生成部14を有している。なお、図1では、OFDM復調装置10におけるTMCC信号の処理に関連する部分のみを図示している。
DBPSK復調部11は、入力信号INに対してDBPSK方式の復調処理を実施することで、入力信号INに含まれるTMCC信号を検出して出力する。例えば、入力信号INは、地上ディジタル放送信号(受信信号)を高速フーリエ変換して得られた信号である。また、TMCC信号は、図2に示すように、日本の地上ディジタル放送の規格であるISDB−T(Integrated Services Digital Broadcasting - Terrestrial)規格に準拠する204ビットの信号である。
図1において、TMCCデコード部12は、DBPSK復調部11から出力されるTMCC信号中のTMCC情報に対して差集合巡回符号の短縮符号を使用した誤り訂正処理を実施し、誤り訂正処理により得られたTMCC情報(カウントダウン信号CDAおよびカウントダウン信号CDAを除くパラメータ信号PAR)を出力する。また、TMCCデコード部12は、誤り訂正の成否を判断し、誤り訂正失敗と判断した場合にエラーフラグ信号EFAを活性化させる。なお、図示を省略しているが、OFDM復調装置10には、DBPSK復調部11から出力されるTMCC信号中の同期信号を検出し、フレームの先頭を示すフレームパルスを出力するフレーム同期部も設けられている。カウントダウン信号生成部13は、カウントダウン検出回路13a、カウントダウン自走回路13bおよび出力回路13cを有している。
図3において、カウントダウン検出回路13aは、バッファB0〜B15、差分比較器C1〜C15、個数認識回路RECAおよび比較器CMPを有している。バッファB0は、フレームパルスに同期して、カウントダウン信号CDAの値(受信カウントダウン値CDA)を取得する。バッファBi(i=1、2、・・・、14、15)は、フレームパルスに同期して、バッファBi−1の保持値を取得する。
差分比較器Ciは、バッファB0の保持値(今回の受信カウントダウン値CDA)とバッファBiの保持値(”i”回前の受信カウントダウン値CDA)との差分が”i”と一致する場合に比較結果信号CRiを活性化させる。個数認識回路RECAは、比較結果信号CR1〜CR15における活性状態の比較結果信号の数を示す出力値NUMを出力する。比較器CMPは、個数認識回路RECAの出力値NUMがレジスタ等(図示せず)に設定された閾値以上である場合、カウントダウンが開始されたものと推定してカウント開始信号STを一時的に活性化させる。
カウントダウン自走回路13bは、バッファBUFおよび4ビットカウンタCNTを有している。バッファBUFは、フレームパルスに同期して、受信カウントダウン値CDAを取得する。カウンタCNTは、カウントダウン信号CDBを出力する。カウントダウン信号CDBの値(生成カウントダウン値CDB)は、カウンタCNTのカウンタ値に相当する。カウンタCNTは、カウント開始信号STの活性化に同期して、バッファBUFの保持値(受信カウントダウン値CDA)をカウンタ値(生成カウントダウン値CDB)の初期値として取得する。カウンタCNTは、カウント開始信号STの活性化後、アンダフローが発生するまで(カウンタ値が”0”から”15”に変化するまで)、フレームパルスに同期してダウンカウント動作を実施する。また、カウンタCNTは、カウント開始信号STの活性化後における最初のフレームパルスに同期してアクティブ信号ACTを活性化させ、アンダフローの発生に同期してアクティブ信号ACTを非活性化させる。
図1において、出力回路13cは、アクティブ信号ACTの非活性期間に(カウンタCNTAの非動作中に)、カウントダウン信号CDAを選択してカウントダウン信号CDとして出力する。出力回路13cは、アクティブ信号ACTの活性期間に(カウンタCNTAの動作中に)、カウントダウン信号CDBを選択してカウントダウン信号CDとして出力する。OFDM復調装置10では、受信カウントダウン値CDAではなく、カウントダウン信号CDの値(出力カウントダウン値CD)に基づいてパラメータの更新が実施される。また、出力回路13cは、アクティブ信号ACTの活性期間に、受信カウントダウン値CDAと生成カウントダウン値CDBとを比較し、双方が一致しない場合にエラーフラグ信号EFBを活性化させる。
エラーフラグ生成部14は、エラーフラグ信号EFA、EFBの少なくともいずれかが活性化されている場合に、TMCCデコード部12から出力されるTMCC情報(カウントダウン信号CDAおよびパラメータ信号PAR)は誤っていると判断してエラーフラグ信号EFを活性化させる。OFDM復調装置10では、エラーフラグ信号EFが非活性化されている場合に、パラメータ信号PARがパラメータの更新に利用される。すなわち、OFDM復調装置10では、エラーフラグ信号EFが活性化されている場合には、パラメータ信号PARはパラメータの更新に利用されない。
図4は、図1のカウントダウン信号生成部の動作を示している。まず、カウントダウン検出回路13aにおいて、バッファB0により受信カウントダウン値CDAが取得され(ステップS1)、比較器CMPにより個数認識回路RECAの出力値NUMが閾値以上であるか否かが判定される(ステップS2)。ステップS1、S2は、個数認識回路RECAの出力値NUMが閾値以上になるまで繰り返し実施される。
カウントダウン検出回路13aにおいて、個数認識回路RECAの出力値NUMが閾値以上になると、比較器CMPによりカウントダウンが開始されたと推定され、カウント開始信号STが一時的に活性化される。これにより、カウントダウン自走回路13bにおいて、カウンタCNTにより受信カウントダウン値CDAが生成カウントダウン値CDBの初期値として取得される(ステップS3)。そして、カウントダウン自走回路13bにおいて、カウンタCNTのダウンカウント動作により、生成カウントダウン値CDBが1だけ減算される(ステップS4)。これと同時に、出力回路13cにおいて、カウントダウン信号CDとして出力される信号が、カウントダウン信号CDAからカウントダウン信号CDBに切り換えられる。この後、カウントダウン自走回路13bにおいて、カウンタCNTによりアンダフローが発生したか否かが判定される(ステップS5)。ステップS4、S5は、カウンタCNTのアンダフローが発生するまで繰り返し実施される。
図5は、第1実施形態における主要信号の動作波形を示している。図5において、受信カウントダウン値CDAが”10”に設定されているとき(図5(a))、バッファB0、B1、B2の保持値は”10”、”11”、”12”である。従って、差分比較器C1、C2から出力される比較結果信号CR1、CR2が活性化されており、個数認識回路RECAの出力値NUMが”2”に設定されている。閾値が”2”に設定されているものとすると、個数認識回路RECAの出力値NUMが閾値以上であるため、比較器CMPから出力されるカウント開始信号STが一時的に活性される(図5(b))。これにより、生成カウントダウン値CDBが”10”に設定される(図5(c))。この後、生成カウントダウン値CDBは、カウンタCNTのアンダフローが発生するまで、フレームパルスに同期して1ずつ減算される。また、カウント開始信号STの活性化後における最初のフレームパルスに同期してアクティブ信号ACTが活性化される(図5(d))。これにより、出力カウントダウン値CDとして出力される値が受信カウントダウン値CDAから生成カウントダウン値CDBに切り換えられる(図5(e))。
従って、例えば、エラーフラグ信号EFAが非活性化されているにも拘わらず(図5(f))、受信カウントダウン値CDAが”6”に設定されているべきところを”12”に誤って設定されている場合でも(図5(g))、生成カウントダウン値CDBは”6”に設定されているため(図5(h))、出力カウントダウン値CDも”6”に設定されている(図5(i))。このとき、受信カウントダウン値CDAと生成カウントダウン値CDBとが一致しないため、エラーフラグ信号EFBが活性化される(図5(j))。これに伴って、エラーフラグ信号EFも活性化される(図5(k))。従って、このときのパラメータ信号PARがパラメータの更新に利用されることはない。
また、エラーフラグ信号EFAが活性化されており(図5(l))、受信カウントダウン値CDAが”0”に設定されているべきところを”1”に誤って設定されている場合でも(図5(m))、生成カウントダウン値CDBは”0”に設定されているため(図5(n))、出力カウントダウン値CDも”0”に設定されている(図5(o))。従って、パラメータの更新が正しいタイミングで確実に実施される。
以上のような第1実施形態では、カウントダウン検出回路13a(比較器CMP)によりカウントダウンが開始されたと推定された後、カウントダウン自走回路13bから出力されるカウントダウン信号CDBがカウントダウン信号CDとして出力される。このため、TMCCデコード部15において、誤り訂正成功と判断されてエラーフラグ信号ERAが非活性化されているにも拘わらず、カウントダウン信号CDAが誤っている場合が存在しても、パラメータの更新を正確なタイミングで実施でき、OFDM復調装置10の誤動作を防止できる。
また、受信カウントダウン値CDAと生成カウントダウン値CDBとが一致しない場合、カウントダウン信号生成部13(出力回路13c)から出力されるエラーフラグ信号EFBが活性化されるため、エラーフラグ生成部14から出力されるエラーフラグ信号EFが活性化される。従って、TMCCデコード部12において、誤り訂正成功と判断されてエラーフラグ信号EFAが非活性化されているにも拘わらず、パラメータ信号PARが誤っている場合に、そのパラメータ信号PARがパラメータの更新に利用されることを防止できる。
図6は、本発明の比較例を示している。比較例を説明するにあたって、第1実施形態で説明した要素と同一の要素については、同一の符号を付して詳細な説明を省略する。比較例のOFDM復調装置50は、DBPDK復調部11およびTMCCデコード部12を有している。OFDM復調装置50では、受信カウントダウン値CDAに基づいてパラメータの更新が実施される。また、OFDM復調装置50では、エラーフラグ信号EFAが非活性化されている場合に、パラメータ信号PARがパラメータの更新に利用される。
以上のような比較例では、TMCCデコード部12において、誤り訂正成功と判断されてエラーフラグ信号EFAが非活性化されているにも拘わらず、カウントダウン信号CDAが誤っている場合に、パラメータの更新タイミングにずれが生じてOFDM復調装置50が誤動作してしまう可能性がある。
図7は、本発明の第2実施形態を示している。図8は、図7のカウントダウン検出回路およびカウントダウン自走回路を示している。第2実施形態を説明するにあたって、第1実施形態で説明した要素と同一の要素については、同一の符号を付して詳細な説明を省略する。図7において、第2実施形態のOFDM復調装置20は、第1実施形態のOFDM復調装置10に対して、カウントダウン信号生成部13をカウントダウン信号生成部23に置き換えて構成されている。第2実施形態のカウントダウン信号生成部23は、第1実施形態のカウントダウン信号生成部13に対して、カウントダウン検出回路13aおよび出力回路13cをカウントダウン検出回路23aおよび出力回路23cにそれぞれ置き換えて構成されている。
図8において、カウントダウン検出回路23aは、バッファB0〜B15、選択回路SEL、差分比較器CCOM、個数認識回路RECBおよび比較器CMPを有している。選択回路SELは、バッファB1〜B15の保持値を所定周期で順次選択して出力する。差分比較器CCOMは、受信カウントダウン値CDAと選択回路SELの出力値とを比較し、双方が一致する場合に比較結果信号CRCOMを活性化させる。個数認識回路RECBは、差分比較器CCOMから出力される比較結果信号CRCOMを所定周期で15回サンプリングし、サンプリング時に比較結果信号CRCOMが活性状態であった回数(第1実施形態での比較結果信号CR1〜CR15における活性状態の比較結果信号の数に相当)を示す出力値NUMを出力する。図7において、出力回路23cは、常にカウントダウン信号CDBをカウントダウン信号CDとして出力することを除いて、第1実施形態の出力回路13cと同一である。
図9は、第2実施形態における主要信号の動作波形を示している。この例は、常に生成カウンタダウン値CDBが出力カウントダウン値CDとして出力されることを除いて、第1実施形態における主要信号の動作波形(図5)と同一である。
以上のような第2実施形態でも、第1実施形態と同様の効果が得られる。また、第2実施形態では、バッファB0の保持値とバッファB1〜B15の保持値との差分比較を差分比較器CCOMのみを用いて実施するため、第1実施形態に比べて、OFDM復調装置20の小規模化を実現できる。
なお、第1および第2実施形態では、現在の受信カウントダウン値CDAを保持するためのバッファ以外に、過去の受信カウントダウン値CDAを保持するためのバッファを15個設けた例について述べたが、本発明はかかる実施形態に限定されるものではない。例えば、過去の受信カウントダウン値CDAを保持するためのバッファの個数を閾値の上限以上で15個より少なくしてもよい。
以上、本発明について詳細に説明してきたが、前述の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれらに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
本発明の第1実施形態を示すブロック図である。 TMCC信号のビット構成を示す説明図である。 図1のカウントダウン検出回路およびカウントダウン自走回路を示すブロック図である。 図1のカウントダウン信号生成部の動作を示すフロー図である。 第1実施形態における主要信号の動作波形を示すタイミング図である。 本発明の比較例を示すブロック図である。 本発明の第2実施形態を示すブロック図である。 図7のカウントダウン検出回路およびカウントダウン自走出回路を示すブロック図である。 第2実施形態における主要信号の動作波形を示すタイミング図である。
符号の説明
10、20‥OFDM復調装置;11‥DBPSK復調部;12‥TMCCデコード部;13‥カウントダウン信号生成部;13a、23a‥カウントダウン検出回路;13b‥カウントダウン自走回路;13c、23c‥出力回路;14‥エラーフラグ生成部;B0〜B15、BUF‥バッファ;C1〜C15、CCOM‥差分比較器;CMP‥比較器;CNT‥カウンタ;RECA、RECB‥個数認識回路;SEL‥選択回路

Claims (5)

  1. 直交周波数分割多重方式で変調された入力信号に対して所定の復調処理を実施することで、前記入力信号に含まれるTMCC信号を検出する復調部と、
    前記TMCC信号中のTMCC情報を誤り訂正して出力するとともに、誤り訂正の成否を判断する誤り訂正部と、
    前記誤り訂正部から出力されたTMCC情報のうち第1カウントダウン信号に基づいて、カウントダウンが開始されたか否かを推定する推定部と、
    第2カウントダウン信号を生成する信号生成部と、
    パラメータの更新に実際に使用される第3カウントダウン信号として、前記第1および第2カウントダウン信号のいずれかを出力する出力部とを備え、
    前記信号生成部は、前記推定部によりカウントダウンが開始されたと推定されたときに前記第1カウントダウン信号の値を前記第2カウントダウン信号の値の初期値として取得し、フレームに同期して前記第2カウントダウン信号の値を前記初期値から順次減少させ、
    前記出力部は、前記推定部によりカウントダウンが開始されたと推定されたときに、前記第3カウントダウン信号として出力する信号を、前記第1カウントダウン信号から前記第2カウントダウン信号に切り換えることを特徴とするOFDM復調装置。
  2. 直交周波数分割多重方式で変調された入力信号に対して所定の復調処理を実施することで、前記入力信号に含まれるTMCC信号を検出する復調部と、
    前記TMCC信号中のTMCC情報を誤り訂正して出力するとともに、誤り訂正の成否を判断する誤り訂正部と、
    前記誤り訂正部から出力されたTMCC情報のうち第1カウントダウン信号に基づいて、カウントダウンが開始されたか否かを推定する推定部と、
    パラメータの更新に実際に使用される第2カウントダウン信号を生成する信号生成部とを備え、
    前記信号生成部は、前記推定部によりカウントダウンが開始されたと推定されたときに前記第1カウントダウン信号の値を前記第2カウントダウン信号の値の初期値として取得し、フレームに同期して前記第2カウントダウン信号の値を前記初期値から順次減少させることを特徴とするOFDM復調装置。
  3. 請求項1または請求項2記載のOFDM復調装置において、
    前記推定部は、フレームに同期して前記第1カウントダウン信号の値を所定数だけ順次蓄積し、前記第1カウントダウン信号の現在値と過去値との差分に基づいて、カウントダウンが開始されたか否かを推定することを特徴とするOFDM復調装置。
  4. 請求項3記載のOFDM復調装置において、
    前記推定部は、前記第1カウントダウン信号の現在値との差分が正しい過去値の数が閾値以上である場合に、カウントダウンが開始されたと推定することを特徴とするOFDM復調装置。
  5. 請求項1または請求項2記載のOFDM復調装置において、
    前記推定部によりカウントダウンが開始されたと推定された後、前記第1カウントダウン信号の値と前記第2カウントダウン信号の値とを比較し、双方が一致しない場合に前記誤り訂正部から出力されたTMCC情報は誤っていると判断する判断部を備えることを特徴とするOFDM復調装置。
JP2006075526A 2006-03-17 2006-03-17 Ofdm復調装置 Expired - Fee Related JP4680809B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006075526A JP4680809B2 (ja) 2006-03-17 2006-03-17 Ofdm復調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006075526A JP4680809B2 (ja) 2006-03-17 2006-03-17 Ofdm復調装置

Publications (2)

Publication Number Publication Date
JP2007251833A true JP2007251833A (ja) 2007-09-27
JP4680809B2 JP4680809B2 (ja) 2011-05-11

Family

ID=38595618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006075526A Expired - Fee Related JP4680809B2 (ja) 2006-03-17 2006-03-17 Ofdm復調装置

Country Status (1)

Country Link
JP (1) JP4680809B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414993B (zh) * 2007-10-18 2011-11-16 株式会社东芝 传送控制信息处理电路以及接收装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278244A (ja) * 1999-03-29 2000-10-06 Nec Corp 受信装置
JP2003051795A (ja) * 2001-08-07 2003-02-21 Sharp Corp 高速同期が可能な受信装置
JP2005278111A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd デジタル放送受信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278244A (ja) * 1999-03-29 2000-10-06 Nec Corp 受信装置
JP2003051795A (ja) * 2001-08-07 2003-02-21 Sharp Corp 高速同期が可能な受信装置
JP2005278111A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd デジタル放送受信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414993B (zh) * 2007-10-18 2011-11-16 株式会社东芝 传送控制信息处理电路以及接收装置

Also Published As

Publication number Publication date
JP4680809B2 (ja) 2011-05-11

Similar Documents

Publication Publication Date Title
EP2150003B1 (en) Dvb frame synchronization device, method and demodulation device
US8155257B2 (en) Synchronizing circuit and controlling method thereof
JP2012528524A (ja) 改善されたフィードフォワード型キャリア回復システム及び方法
JP2007150535A (ja) デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
JP2007214921A (ja) 同期装置及び同期方法
JP4680809B2 (ja) Ofdm復調装置
JP4056238B2 (ja) デジタル信号受信装置
JP2004304618A (ja) Ofdm受信装置
JP4922617B2 (ja) 同期判定方法及び同期判定装置
US9407430B1 (en) Carrier frequency synchronization of data
JP2000165346A (ja) Ofdm復調装置
JP2007166585A (ja) 受信性能を改善したデジタルマルチメディア放送受信装置及びそのチャンネル推定方法
JP2007259207A (ja) Ofdm復調装置
JP5362250B2 (ja) 受信装置及び受信方法
JP2007214969A (ja) デジタル放送受信機
JP2005278111A (ja) デジタル放送受信装置
CN109428678B (zh) 物理层帧扰码参数搜索方法及电路
JP3985644B2 (ja) 多値qam復調方法および装置
US7155659B2 (en) Error detection and correction circuit
JP3916480B2 (ja) デジタル復調装置および同期検出方法
JP2001094439A (ja) 誤り訂正回路および誤り訂正方法
JP4591421B2 (ja) 受信機及びそのプログラム
JP2013201668A (ja) Iq補正装置
JP2003264531A (ja) 誤り訂正回路
JP3986234B2 (ja) ディジタル放送受信機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees