JP2013201668A - Iq補正装置 - Google Patents
Iq補正装置 Download PDFInfo
- Publication number
- JP2013201668A JP2013201668A JP2012069621A JP2012069621A JP2013201668A JP 2013201668 A JP2013201668 A JP 2013201668A JP 2012069621 A JP2012069621 A JP 2012069621A JP 2012069621 A JP2012069621 A JP 2012069621A JP 2013201668 A JP2013201668 A JP 2013201668A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain
- signals
- period
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】高精度で且つ安定してI,Q信号のインバランスを補正する。
【解決手段】 本実施の形態のIQ補正装置は、第1の期間に無変調又はBPSK変調され第2の期間にそれ以外の変調方式によって変調された信号であって所定のシンボル数で構成されたフレーム構造の信号から得たベースバンドのI,Q信号が入力され、入力された前記I,Q信号の振幅を検出して、前記I信号とQ信号とのゲインずれを検出する誤差検出部と、前記誤差検出部によって検出される前記ゲインずれを小さくするように、前記I信号及びQ信号の振幅を補正するゲイン補正部と、前記第1の期間を検出し、前記第1の期間には、前記誤差検出部によるゲインずれの検出を停止させる制御部とを具備する。
【選択図】図1
【解決手段】 本実施の形態のIQ補正装置は、第1の期間に無変調又はBPSK変調され第2の期間にそれ以外の変調方式によって変調された信号であって所定のシンボル数で構成されたフレーム構造の信号から得たベースバンドのI,Q信号が入力され、入力された前記I,Q信号の振幅を検出して、前記I信号とQ信号とのゲインずれを検出する誤差検出部と、前記誤差検出部によって検出される前記ゲインずれを小さくするように、前記I信号及びQ信号の振幅を補正するゲイン補正部と、前記第1の期間を検出し、前記第1の期間には、前記誤差検出部によるゲインずれの検出を停止させる制御部とを具備する。
【選択図】図1
Description
本発明は、IQ補正装置に関する。
放送及び通信分野においては、フレーム等の一定長のブロック単位でデータ伝送が行われる。受信装置は、伝送データ中にフレーム単位で格納されているフレーム同期信号等の識別子を検出し、これによりフレーム同期を確立して、フレーム単位での復調処理を行っている。
例えば、中国(中華人民共和国)地上デジタル放送規格のDTMB(Digital Terrestrial Multimedia Broadcast)においては、フレームは、フレームボディ(以下、FBともいう)とフレームヘッダー(以下、FHともいう)とによって構成されている。フレームボディには、変調されたソースストリームデータとシステム情報とが組み合わさった3780個のシンボルが格納されている。また、フレームヘッダーには、フレームを識別するための既知の擬似ランダムノイズ系列(以下、PN系列という)が格納されている。
ところで、DTMB規格の信号を受信する受信装置としては、ベースバンドの複素信号(I信号及びQ信号)をデジタル処理によって得る装置とチューナによるアナログ処理によって得る装置とがある。チューナのアナログ処理によってベースバンドの複素信号を得る装置においては、チューナの部品バラツキ等の理由から、I,Q信号にゲインずれ、直交軸ずれ及びDCオフセットが生じることがある。このようなI,Q信号に対して復調処理を行うと、ゲインずれ、直交軸ずれ及びDCオフセットの影響によって、復調信号の劣化が著しい。
一般的には、入力されたI,Q信号のゲインずれ、直交軸ずれ及びDCオフセットを補正するために、受信装置にはIQ補正装置が設けられている。IQ補正装置は、例えば入力されたI,Q信号をデジタル信号に変換するA/D変換器と、キャリア再生を行うキャリア再生回路との間に配置されて、I,Q信号の補正を行う。
しかしながら、DTMBにおいては、フレームヘッダーのPN系列がBPSK変調されており、IQ平面においてキャリア周波数ずれが小さいときに、I,Q信号のゲインずれを正しく検出することができない。フレームヘッダーのI,Q信号に対するゲインずれの検出結果は、フレームボディのゲインずれの検出に悪影響を及ぼし、結果的に受信性能が著しく劣化してしまうことがあるという問題があった。
本発明は、高精度で且つ安定してI,Q信号のインバランスを補正することができるIQ補正装置を提供することを目的とする。
本発明の実施形態に係るIQ補正装置は、第1の期間に無変調又はBPSK変調され第2の期間にそれ以外の変調方式によって変調された信号であって所定のシンボル数で構成されたフレーム構造の信号から得たベースバンドのI,Q信号が入力され、入力された前記I,Q信号の振幅を検出して、前記I信号とQ信号とのゲインずれを検出する誤差検出部と、前記誤差検出部によって検出される前記ゲインずれを小さくするように、前記I信号及びQ信号の振幅を補正するゲイン補正部と、前記第1の期間を検出し、前記第1の期間には、前記誤差検出部によるゲインずれの検出を停止させる制御部とを具備する。
以下、図面を参照して本発明の実施の形態について詳細に説明する。図1は本発明の一実施の形態に係るIQ補正装置を示すブロック図である。本実施の形態はDTMB受信装置に適用した例を示している。
先ず、図2を参照してDTMBの放送信号について説明する。図2はDTMBのフレームの構成を示し、図2(a)乃至(c)は夫々FHモード1〜FHモード3を示している。
DTMBは、FHモード1〜FHモード3の3つのモードを有しており、FHモード1,FHモード3は、フレームヘッダーのPN系列が毎フレーム同一パターンではなく、フレーム単位で変化するパターンを有する。従って、これらのFHモード1,FHモード3において、フレームヘッダーのPN系列をパイロット信号として利用するためには、フレーム単位でフレームヘッダーのPN系列を推定する必要がある。
図2に示すように、DTMBの各フレームは、フレームヘッダー(FH)とフレームボディ(FB)によって構成される。フレームボディはいずれのモードにおいても、3780シンボル長に構成される。フレームヘッダーのシンボル長はモード毎に異なり、FHモード1では420シンボル長、FHモード2では595シンボル長、FHモード3では945シンボル長である。
フレームヘッダーのPN系列は、LFSR(線形帰還シフトレジスタ)によって生成される。LFSRは、周期性を有する既知のPN系列を生成することができ、生成多項式で定義された生成系列PN255を循環拡張することで、既知のフレームヘッダーを得ている。フレームヘッダーが既知のPN系列であることから、フレームヘッダーは、フレーム同期の検出に用いられるだけでなく、パイロット信号としても用いられて、伝送路応答推定等の復調処理に利用可能である。
図3はDTMBのフレームヘッダーを生成するLFSRの具体的な回路構成を示す回路図である。LFSRは、LFSRに設定する初期値の相違によって、FHモード1では255種類、FHモード3では511種類のPN系列を生成することができる。FHモード1,FHモード3においては、フレームヘッダーに採用されるPN系列パターンは、LFSRによって発生可能な255種類あるいは511種類のPN系列のうちの一部のPN系列である。FHモード1,FHモード3では、各フレームヘッダーのPN系列は、LFSRの初期値に夫々対応し、各フレームに割り当てられたフレーム番号とLFSRの初期値との対応は、規格書において規定されている。
DTMBでは、モードに応じた所定個数のフレームによって1スーパーフレームが定義される。1スーパーフレームの時間長は125msに固定されており、GPS等の時間照合が必要なシステムでの利用が想定されている。フレーム番号を推定することによって、スーパーフレーム同期の確立が可能である。
図3(a)はFHモード1のフレームヘッダーを生成するLFSRの構成を示し、図3(b)はFHモード3のフレームヘッダーを生成するLFSRの構成を示している。図3(a)に示すLFSRは、縦続接続された8個の遅延器D1〜D8及び3個の加算器によって構成されている。図3(a)のLFSRは、各遅延器D1〜D8に所定の初期値が与えられると、FHモード1の所定のフレームのフレームヘッダーのPN系列を生成することができる。同様に、図3(b)に示すLFSRは、縦続接続された9個の遅延器D1〜D9及び3個の加算器によって構成されている。図3(b)のLFSRは、各遅延器D1〜D9に所定の初期値が与えられると、FHモード3の所定のフレームのフレームヘッダーのPN系列を生成することができる。
図1のIQ補正装置10の入力端子11,12に夫々入力される同相成分(I信号)と直交成分(Q信号)は、FHモード1又はFHモード3のDTMB放送信号から得られたものである。例えば、I,Q信号は、チューナ(図示せず)がアンテナに誘起した放送信号から所望のチャンネルを選局してベースバンドの複素信号であるI,Q信号に変換することで得られる。
このI,Q信号は、A/D変換器13に供給される。A/D変換器13は、入力されたI,Q信号を、デジタル信号に変換する。A/D変換器13は、I,Q信号をデジタル化した後、IQ補正部21に与える。
IQ補正部21は、後述するように、入力されたI,Q信号の、DCオフセット、IQゲインずれ及び直交軸ずれを補正した後、キャリア再生部15に出力する。キャリア再生部15は、入力されたI,Q信号に基づいて再生キャリアを生成する。キャリア再生されたI,Q信号は復調部16に供給される。復調部16は、入力されたI,Q信号の復調処理を行って、復調データ出力を出力端子19から出力する。
また、キャリア再生部15の出力はフレームヘッダー(FH)検出部17にも供給される。FH検出部17は、受信信号のフレームヘッダーに含まれるPN系列の一部又は全部と同じパターン(以下、同期系列という)を発生する図示しないパターン発生部を有しており、受信信号の各シンボルが順次入力されて、所定シンボル長の受信信号と同期系列とのパターンマッチングを行う。FH検出部17は、パターンマッチング結果によって、フレームヘッダーのタイミングを検出する。
なお、FH検出部17におけるパターンマッチング処理としては、種々の方法を採用することができ、例えばスライディング相関やマッチングフィルタ処理等が考えられる。例えば、FH検出部17はインパルス形状の相関性を示す相関波形を得ることができる。
図4は横軸に時間をとり縦軸に相関値をとってパターンマッチングの相関結果を示すグラフである。図4に示すように、FH検出部17は所定の期間毎に、極めて相関値が高い相関結果を得る。極めて高い相関値は、受信信号に含まれるPN系列の一部又は全部と同期系列との一致が検出されたタイミングにおいて得られる。こうして、FH検出部17において、フレームタイミングを生成することができる。
更に、FH検出部17のパターンマッチング結果は、制御部としての遅延プロファイル検出部18に供給される。一般にマルチパス伝送路で発生する歪み成分は、インパルスを入力信号としたときのフィルタ応答として表すことができ、この伝送路応答を精度良く推定することが、受信機の等化処理の精度向上につながる。この伝送路応答は一般的に遅延プロファイルと呼ばれている。
マルチパス環境下では、受信信号は主信号(主波)とマルチパスによる遅延信号(遅延波)との合成波となる。伝送路応答は、主波のフレームヘッダーのタイミングで最大のピークとなり、遅延信号のフレームヘッダーのタイミングで小さいピークとなる相関波形となる。相関波形中のピーク位置は、主波及び遅延波のパスに対応したものとなる。遅延プロファイル検出部18は、例えば、FH検出部17からの相関波形に対して一定の閾値を設定し、相関波形の中から閾値に満たないピーク部分はノイズとして削除し、閾値を超えるピーク部分のみを主波及び遅延波に相当する有効パスと見なして選択して遅延プロファイル情報を得る。
遅延プロファイル検出部18は、検出した遅延プロファイル情報に基づいてフレームヘッダー期間を示すマスク制御信号を生成して、IQ補正部21に出力する。なお、マスク制御信号は、フレームヘッダー期間だけでなく、例えば所定のD/U以上のマルチパス妨害が含まれる期間をマスク期間として示す信号である。
図5は図1中のIQ補正部21の具体的な構成の一例を示すブロック図である。
A/D変換器13からのI,Q信号は、端子22,23を介して夫々IQ補正部21のDCオフセット補正部25,26に供給される。DCオフセット補正部25,26は、夫々入力された信号を十分に平滑化することによりDC成分を検出し、DC成分が0になるように、DCオフセット補正信号を生成して入力されたI,Q信号から減算する。こうして、DCオフセット補正部25,26は、夫々I,Q信号からDCオフセットを除去する。DCオフセット補正部25,26からのI,Q信号はゲインずれ補正部31に出力される。
DCオフセットの補正は、I信号又はQ信号のDCオフセットを個別に検出して、個別に補正することで行われる。従って、入力I,Q信号がBPSK変調されたものであって、正確な補正が可能である。
ゲインずれ補正部31は、入力されたI,Q信号のゲインずれを補正して直交軸ずれ補正部41に出力する。直交軸ずれ補正部41は、入力されたI,Q信号の直交軸のずれを補正して、出力端子27,28に夫々I信号補正出力又はQ信号補正出力として出力する。このI,Q信号補正出力がキャリア再生部15に供給されるようになっている。
図6は図5中のゲインずれ補正部31の具体的な構成の一例を示すブロック図である。
DCオフセット補正部25,26からのI,Q信号は、夫々端子32,33を介してゲインずれ補正部31のゲイン補正処理部34に供給される。ゲイン補正処理部34は、入力されたI,Q信号に夫々平滑化部35からのゲイン補正信号を乗算して、I,Q信号のゲインを補正した後出力端子37,38に夫々出力する。
また、ゲイン補正処理部34の出力は誤差検出部36にも供給される。誤差検出部36は、マスク制御信号も供給されており、マスク制御信号によってマスク期間以外の期間が示されている場合には、I信号とQ信号の振幅比較を行って誤差信号を平滑化部35に出力する。なお、誤差検出部36は、マスク制御信号によってマスク期間が示されている場合には、誤差信号として0を平滑化部35に出力する。
平滑化部35は、入力された誤差信号を平滑化して、I信号用及びQ信号用のゲイン補正信号を生成してゲイン補正処理部34に出力する。ゲイン補正信号は、誤差検出部36の誤差検出結果を0とするように作用する。
ゲイン補正処理部34に入力されるI,Q信号がBPSK変調されている場合には、誤差検出部36の誤差検出結果は、I,Q信号のゲインずれを正確に検出したものとはならない。仮に、誤差検出部36が、全期間における誤差検出結果を平滑化部35に出力すると、平滑化部35の処理によって、BPSK変調を採用したフレームヘッダー期間だけでなく、フレームボディ期間におけるゲイン補正信号もゲインずれを正しく補正するための値とはならない。
しかし、本実施の形態においては、誤差検出部36は、マスク制御信号によって示されるマスク期間には、誤差検出を停止しており、フレームボディ期間に検出された正常な誤差検出結果を用いて、ゲインずれの補正が行われることになる。このようにマスク制御信号により誤差検出する期間を制御することにより、BPSK変調に起因する性能劣化を防ぐことができる。
図7は図5中の直交軸ずれ補正部41の具体的な構成の一例を示すブロック図である。
ゲインずれ補正部31からのI,Q信号は、夫々端子42,43を介して直交軸ずれ補正部41の位相回転処理部44に供給される。位相回転処理部44は、入力されたI,Q信号を45度位相回転させた後、ゲインずれ補正部45に出力する。
ゲインずれ補正部45は、図6のゲインずれ補正部31と同様の構成であり、位相回転処理部44の出力のI,Q信号のゲインずれを補正する。BPSK変調されたI,Q信号に直交軸ずれが生じている場合には、コンスタレーション上の信号点の軌跡は45度傾斜した楕円形となる。従って、I,Q信号を45度位相回転させた後、I,Q信号のゲイン補正を行うことで、直交軸のずれを補正することができる。ゲインずれ補正部45は、直交軸のずれを補正したI信号補正出力及びQ信号補正出力を夫々出力端子46,47に出力する。
ゲインずれ補正部45は、ゲインずれ補正部31と同様に、出力するI,Q信号の誤差を検出し、検出した誤差を平滑化して、I,Q信号のゲインを補正するゲイン補正信号を生成する。従って、ゲインずれ補正部45においても、マスク制御信号によって示されるマスク期間に、誤差検出を停止することで、フレームボディ期間に検出された正常な誤差検出結果を用いてゲインずれの補正を行うことができる。このようにマスク制御信号により直交軸ずれ補正のための誤差検出期間を制御することにより、BPSK変調に起因する性能劣化を防ぐことができる。
次に、このように構成された実施の形態の動作について図8のタイミングチャートを参照して説明する。
入力端子11,12を介して入力されたI,Q信号は、A/D変換器13によってデジタル信号に変換された後、IQ補正部21に供給される。IQ補正部21は、入力されたI,Q信号の、DCオフセット、IQゲインずれ及び直交軸ずれを補正した後、キャリア再生部15に出力する。キャリア再生部15は再生キャリアを生成する。キャリア再生されたI,Q信号は復調部16によって復調されて、復調データ出力が得られる。
一方、キャリア再生部15の出力はFH検出部17にも供給され、受信信号と同期系列とのパターンマッチングによって、フレームヘッダーのタイミングが検出される。FH検出部17の相関結果は、遅延プロファイル検出部18に与えられて、遅延プロファイル情報が求められる。本実施の形態においては、遅延プロファイル検出部18は、検出した遅延プロファイル情報に基づいて、受信号及びマルチパス妨害波のフレームヘッダー期間を示すマスク信号を生成する。
図8(1a),(1b)は、マルチパス妨害がない場合におけるマスク制御信号を示し、図8(2a)〜(2c)は、マルチパス妨害が存在する場合のマスク制御信号を示している。図8(1a),(1b)に示すように、マルチパス妨害が存在しない場合には、遅延プロファイル検出部18は、フレームヘッダー期間と同一期間をマスク期間とし、このマスク期間を示すマスク制御信号をIQ補正部21に出力する。
また、図8(2a)〜(2c)に示すように、マルチパス妨害が存在する場合には、遅延プロファイル検出部18は、受信信号のフレームヘッダー期間及びマルチパス妨害波のフレームヘッダー期間を含む期間をマスク期間とし、このマスク期間を示すマスク制御信号をIQ補正部21に出力する。
IQ補正部21のDCオフセット補正部25,26は、A/D変換器13からのI,Q信号のDCオフセットを夫々補正する。DCオフセットが補正されたI,Q信号は、IQゲインずれ補正部31に供給される。
IQゲインずれ補正部31のゲイン補正処理部34は、受信されたI,Q信号の夫々にI信号用又はQ信号用のゲイン補正信号を乗算してゲイン補正を行う。ゲイン補正処理部34の出力は誤差検出部36に供給され、誤差検出部36は、マスク制御信号がマスク期間を示す場合にのみ、I,Q信号の振幅比較を行って誤差信号を平滑化部35に出力する。平滑化部35は、誤差信号を平滑化ししてゲイン補正信号を得る。
誤差検出部36は、I,Q信号の誤差を正確に検出できるフレームボディ期間にのみ誤差検出を行うことから、フレームヘッダー期間の誤差の誤検出によって、フレームボディ期間のゲイン補正信号が悪影響を受けることはない。
ゲインずれ補正部31からのI,Q信号は、直交軸ずれ検出部41に供給される。直交軸ずれ検出部41の位相回転処理部44は、入力されたI,Q信号を45度位相回転した後、ゲインずれ補正部45に出力する。ゲインずれ補正部45は、ゲインずれ補正31と同様の構成であり、マスク制御信号がマスク期間を示す場合にのみ、I,Q信号のゲインずれを補正することで、直交軸ずれを補正する。
直交軸ずれ補正部41は、I,Q信号の誤差を正確に検出できるフレームボディ期間にのみ誤差検出を行って直交軸のずれを補正することから、フレームヘッダー期間の誤差の誤検出によって、フレームボディ期間の直交軸のずれ補正が悪影響を受けることはない。
このように本実施の形態においては、I,Q信号のゲインずれ補正及び直交軸ずれ補正に際して行われるI,Q信号の誤差検出は、マルチパス妨害波のフレームヘッダー期間を含むフレームヘッダー期間において停止されることから、BPSK変調されたI,Q信号の誤差の誤検出に基づいて、フレームボディ期間におけるI,Q信号のゲインずれ及び直交軸ずれの補正が不良となることを防止することができる。これにより、BPSK変調された受信信号のIQインバランスの補正を高精度に且つ安定的に行うことが可能となる。
本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
13…A/D変換器、17…FH検出部、18…遅延プロファイル検出部、21…IQ補正部、25,26…DCオフセット補正部、31…ゲインずれ補正部、41…直交軸ずれ補正部。
Claims (5)
- 第1の期間に無変調又はBPSK変調され第2の期間にそれ以外の変調方式によって変調された信号であって所定のシンボル数で構成されたフレーム構造の信号から得たベースバンドのI,Q信号が入力され、入力された前記I,Q信号の振幅を検出して、前記I信号とQ信号とのゲインずれを検出する誤差検出部と、
前記誤差検出部によって検出される前記ゲインずれを小さくするように、前記I信号及びQ信号の振幅を補正するゲイン補正部と、
前記第1の期間を検出し、前記第1の期間には、前記誤差検出部によるゲインずれの検出を停止させる制御部と
を具備するIQ補正装置。 - 入力された前記I,Q信号を位相回転させた後前記誤差検出部に与える位相回転処理部
を具備する請求項1に記載のIQ補正装置。 - 第1の期間に無変調又はBPSK変調され第2の期間にそれ以外の変調方式によって変調された信号であって所定のシンボル数で構成されたフレーム構造の信号から得たベースバンドのI,Q信号が入力され、入力された前記I,Q信号の振幅を検出して、前記I信号とQ信号とのゲインずれを検出する第1の誤差検出部と、前記第1の誤差検出部によって検出される前記ゲインずれを小さくするように、前記I信号及びQ信号の振幅を補正する第1のゲイン補正部と、を有するゲインずれ補正部と、
入力された前記I,Q信号を位相回転させる位相回転処理部と、前記位相回転処理部からの前記I,Q信号の振幅を検出して、前記I信号とQ信号とのゲインずれを検出する第2の誤差検出部と、前記第2の誤差検出部によって検出される前記ゲインずれを小さくするように、前記位相回転処理部からの前記I信号及びQ信号の振幅を補正する第2のゲイン補正部と、を有する直交軸ずれ補正部と、
前記第1の期間を検出し、前記第1の期間には、前記第1及び第2の誤差検出部によるゲインずれの検出を停止させる制御部と
を具備するIQ補正装置。 - 前記入力されたI,Q信号のDCオフセットを補正するDCオフセット補正部
を具備する請求項1乃至3に記載のIQ補正装置。 - 前記制御部は、前記I,Q信号から遅延プロファイルを検出し、検出した遅延プロファイルに基づいて、希望波及び妨害波の両方の前記第1の期間において、前記誤差検出部によるゲインずれの検出を停止させる
請求項1乃至4のいずれか1つに記載のIQ補正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069621A JP2013201668A (ja) | 2012-03-26 | 2012-03-26 | Iq補正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069621A JP2013201668A (ja) | 2012-03-26 | 2012-03-26 | Iq補正装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013201668A true JP2013201668A (ja) | 2013-10-03 |
Family
ID=49521538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012069621A Pending JP2013201668A (ja) | 2012-03-26 | 2012-03-26 | Iq補正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013201668A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105429917A (zh) * | 2014-09-11 | 2016-03-23 | 株式会社东芝 | 失真补偿装置以及发送装置 |
CN106341107A (zh) * | 2016-08-23 | 2017-01-18 | 深圳市泛海三江科技发展有限公司 | 脉冲调制信号校准方法及装置 |
-
2012
- 2012-03-26 JP JP2012069621A patent/JP2013201668A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105429917A (zh) * | 2014-09-11 | 2016-03-23 | 株式会社东芝 | 失真补偿装置以及发送装置 |
JP2016058958A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社東芝 | 歪み補償装置及び送信装置 |
CN106341107A (zh) * | 2016-08-23 | 2017-01-18 | 深圳市泛海三江科技发展有限公司 | 脉冲调制信号校准方法及装置 |
CN106341107B (zh) * | 2016-08-23 | 2019-02-12 | 深圳市泛海三江科技发展有限公司 | 脉冲调制信号校准方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100631203B1 (ko) | Vsb 방식 수신기를 위한 반송파 및 심볼 타이밍복원장치 그리고 그 복원방법 | |
KR100651049B1 (ko) | Hdtv 수신기의 복조기를 위한 위상 에러 추정 방법 | |
KR100651050B1 (ko) | 잔류 측파대 변조된 신호를 처리하기 위한 방법 및 장치 | |
US8498349B2 (en) | Demodulation and decoding for frequency modulation (FM) receivers with radio data system (RDS) or radio broadcast data system (RBDS) | |
JP2005184057A (ja) | デジタル信号復調装置 | |
WO2004088914A1 (en) | Frequency synchronization apparatus and frequency synchronization method | |
JPWO2006027916A1 (ja) | 位相誤差補正回路 | |
JP2013201668A (ja) | Iq補正装置 | |
JP2011035557A (ja) | シンボルレート検出器及び受信装置 | |
JP2010050834A (ja) | Ofdmデジタル信号等化装置、等化方法及び中継装置 | |
JP5055239B2 (ja) | Ofdm復調装置 | |
JP5752575B2 (ja) | クロック周波数誤差検出装置 | |
JP4597767B2 (ja) | ダイバーシチ受信機のサンプリングクロック制御方法およびダイバーシチ受信機 | |
JP4293929B2 (ja) | デジタル放送受信装置 | |
JP5199179B2 (ja) | 半導体集積回路及び受信信号処理方法 | |
JP2006067595A (ja) | Vsb方式の受信機のための搬送波再生装置及びその再生方法 | |
WO2001008368A1 (fr) | Appareil de detection de decalage de frequence | |
JP2005277542A (ja) | デジタル放送受信装置及び方法 | |
JP2009284436A (ja) | Ofdm受信装置 | |
JP2008098840A (ja) | パイロット信号受信機 | |
JP2009260446A (ja) | 受信装置及び受信方法 | |
WO2018021037A1 (ja) | 受信装置および方法、並びに復調装置 | |
JP4285136B2 (ja) | フィードバック制御装置及び方法 | |
JP4970765B2 (ja) | デジタルテレビ受信機の同期信号検出器及びその方法 | |
JP2004064671A (ja) | 復調装置および受信装置 |