JP4285136B2 - フィードバック制御装置及び方法 - Google Patents

フィードバック制御装置及び方法 Download PDF

Info

Publication number
JP4285136B2
JP4285136B2 JP2003275566A JP2003275566A JP4285136B2 JP 4285136 B2 JP4285136 B2 JP 4285136B2 JP 2003275566 A JP2003275566 A JP 2003275566A JP 2003275566 A JP2003275566 A JP 2003275566A JP 4285136 B2 JP4285136 B2 JP 4285136B2
Authority
JP
Japan
Prior art keywords
signal
error
circuit
estimated
smoothing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003275566A
Other languages
English (en)
Other versions
JP2005039624A (ja
Inventor
隆宏 岡田
保 池田
康成 小崎
和洋 清水
一久 舟本
正邦 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003275566A priority Critical patent/JP4285136B2/ja
Publication of JP2005039624A publication Critical patent/JP2005039624A/ja
Application granted granted Critical
Publication of JP4285136B2 publication Critical patent/JP4285136B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、例えば放送信号の受信機のキャリア周波数やサンプリングクロック周波数の調整回路等に用いられるフィードバック制御装置及び方法に関するものである。
放送信号の受信機では、放送信号の復調のための基準信号(キャリア信号やサンプリングクロック)の調整回路を、フィードバック制御系により構築するのが一般的である。
図7に、キャリア信号やサンプリングクロックの周波数や位相を調整するための一般的なフィードバック制御系を示す。
従来のフィードバック制御系100は、誤差検出部101と、平滑フィルタ部102と、ゲイン部103と、積分部104とを備えている。
誤差検出部101は、例えば受信信号の周波数(又は位相)を表した入力信号f(t)と、受信信号の推定周波数(又は位相)を表した推定信号f(t)とが入力される。誤差検出部101は、入力信号f(t)と推定信号f(t)との誤差量(すなわち、周波数差又は位相差)を検出し、その誤差量を表した誤差信号Δf(t)を生成する。
平滑フィルタ102は、誤差信号Δf(t)の高周波数成分を除去することにより誤差信号Δf(t)を平滑化し、平滑化された誤差信号(以下、平滑化された誤差信号のことを平滑誤差信号ΣΔf(t)という。)を生成する。平滑フィルタ102は、例えば、低域通過フィルタや移動平均フィルタ等から構成される。
ゲイン部103は、平滑誤差信号ΣΔf(t)の振幅を所定ゲイン(G倍)で増幅する。
積分部104は、所定倍に増幅された平滑誤差信号G×ΣΔf(t)を積分し、推定信号f(t)を生成する。
推定信号f(t)は、入力信号f(t)の推定値を示している。例えば、推定信号f(t)は、受信信号の周波数の推定値である。フィードバック制御系100は、この推定信号f(t)を制御対象に対して与える駆動量として出力する。例えば、フィードバック制御系100は、キャリア周波数を発生する局部発振器やサンプリングクロックを発生するクロック発生器に対する駆動量として、推定信号f(t)を出力する。
以上のようなフィードバック制御系100は、平滑フィルタ102の通過帯域及びゲイン部103のゲインを調整することで、所望の応答特性を得ることができる。また、フィードバック制御系100は、制御結果を参照して制御信号を修正するという動作を含むため、外乱に強く、対象の特性が正確にわかっていない場合にでも制御が可能というメリットと、応答速度がフィードフォワード制御系と比較して遅いというデメリットを有している。
ところで、フィードバック制御系では、応答精度及び応答速度はトレードオフの関係にあり、より高い応答精度を得ようとするとその分応答時間が長くなり、反対に、より速い応答速度を得ようとすると応答精度が悪くなる。具体的には、フィードバック制御系では、フィルタの帯域を狭くすることによって出力信号の精度を向上させることができるが、そのようにすると時定数が大きくなり収束するまでの時間が増大してしまう。
それに対して、フィードフォワード制御系は、必ず安定でかつ応答が早いという特徴を有している。しかしながら、フィードフォワード制御は、広い誤差範囲に対して調整を行うことが困難である。そのため、精度が高く検出レンジの広い誤差検出器が必要となるような搬送波信号やサンプリングクロックの周波数の制御にフィードフォワード制御系を用いることは、現実的に非常に困難である。
本発明は、以上のようなフィードバック制御系における問題点を解決し、高い応答精度を有し、且つ、フィードフォワード制御系と同様に収束時間が短いフィードバック制御装置及び方法を提供することを目的とする。
本発明に係るフィードバック制御装置は、クロックに同期してサンプリングされた入力信号と、当該入力信号から推定される推定信号との誤差量を示す誤差信号を生成する誤差信号生成手段と、誤差信号の高周波数成分を除去して平滑化した平滑誤差信号を生成する平滑手段と、平滑誤差信号の振幅を所定倍に増幅する増幅手段と、増幅した平滑誤差信号を積分して推定信号を生成する推定信号生成手段とを備え、推定信号生成手段は、平滑手段と同一の遅延量により、生成した推定信号に対して位相補償をする位相補償手段と、位相補償手段により位相補償された信号と増幅した平滑誤差信号とを加算する加算手段と、加算手段により加算された信号を上記クロックの1クロック分遅延させて推定信号として出力する遅延手段とを有する。
本発明に係るフィードバック制御装置では、平滑化した誤差信号を増幅した後において積分を行う際に、誤差信号を平滑化する処理で生じる遅延に対応した位相補償を行う。
本発明に係るフィードバック制御方法は、クロックに同期してサンプリングされた入力信号と当該入力信号から推定される推定信号との誤差量を示す誤差信号を生成する誤差信号生成ステップと、誤差信号の高周波数成分を除去して平滑化した平滑誤差信号を生成する平滑化ステップと、平滑誤差信号の振幅を所定倍に増幅する増幅ステップと、増幅した平滑誤差信号に対して積分して推定信号を生成する推定信号生成ステップとを有し、推定信号生成ステップでは、平滑化ステップによる平滑化処理と同一の遅延量により、当該推定信号生成ステップで生成した推定信号に対して位相補償を行い、位相補償を行った信号と増幅ステップで増幅した平滑誤差信号とを加算し、加算した信号をクロックの1クロック分遅延させて推定信号として出力する。
本発明に係るフィードバック制御方法では、平滑化した誤差信号を増幅した後において積分を行う際に、誤差信号を平滑化する処理で生じる遅延に対応した位相補償を行う。
本発明に係るフィードバック制御装置及び方法では、平滑化した誤差信号を増幅した後において積分を行う際に、誤差信号を平滑化する処理で生じる遅延に対応した位相補償を行う。すなわち、本発明に係るフィードバック制御装置及び方法では、フィードバック系において推定信号を帰還させる帰還成分に対して、平滑化処理により生じた位相遅れと同等の遅れ時間のフィルタ処理を施すことにより、高い応答精度を有し、且つ、フィードフォワード制御系と同様に収束時間が短い制御を行うことできる。
本発明を実施するための最良の形態として、本発明を適用したフィードバック制御回路について説明をする。
図1に、本発明を適用したフィードバック制御回路1の構成図を示す。
フィードバック制御回路1は、誤差検出部2と、平滑フィルタ部3と、ゲイン部4と、積分部5とを備えている。
誤差検出部2は、制御対象の制御量を表した入力信号f(t)と、制御対象の制御量の推定値を表した推定信号f(t)とが入力される。誤差検出部2は、入力信号f(t)と推定信号f(t)との誤差量を検出し、その誤差量を表した誤差信号Δf(t)を生成する。誤差検出部2により生成された誤差信号Δf(t)は、平滑フィルタ3に供給される。
平滑フィルタ3は、誤差信号Δf(t)の高周波数成分を除去することにより誤差信号Δf(t)を平滑化し、平滑化された誤差信号(以下、平滑化された誤差信号のことを平滑誤差信号ΣΔf(t)という。)を生成する。平滑フィルタ3は、例えば、低域通過フィルタや移動平均フィルタ等から構成される。平滑フィルタ3により生成された平滑誤差信号ΣΔf(t)は、ゲイン部4に供給される。
ゲイン部4は、平滑誤差信号ΣΔf(t)の振幅を所定ゲイン(G倍)で増幅する。ゲイン部4により生成された所定倍に増幅された平滑誤差信号Δf(t)は、積分部5に供給される。
積分部104は、所定倍に増幅された平滑誤差信号G×ΣΔf(t)を積分し、推定信号f(t)を生成する。
推定信号f(t)は、入力信号f(t)の推定値を示している。すなわち、制御対象の制御量の推定値である。フィードバック制御回路1は、この推定信号f(t)を制御対象に対して与える駆動量として出力する。例えば、フィードバック制御回路1は、放送信号の復調装置に適用される場合には、キャリア周波数を発生する局部発振器やサンプリングクロックを発生するクロック発生器の発振周波数のコントロール信号として、推定信号f(t)を出力する。
このようなフィードバック制御回路1では、平滑フィルタ3の通過帯域及びゲイン部4のゲインを調整することで、所望の応答特性を得ることができる。
ここで、平滑フィルタ3では平滑化処理による応答時間に遅れが生じているが、積分部5では、この平滑処理による位相遅れの補償を行った積分処理を、所定倍に増幅された平滑誤差信号G×ΣΔf(t)に対して行っている。つまり、通常の積分回路では、出力信号を帰還させ、帰還させた出力信号と入力信号とを加算することによって積分処理が行われるが、積分部5では、その帰還成分に対して平滑フィルタ3により生じた位相遅れと同等の遅れ時間のフィルタ処理を行っている。
例えば、デジタル処理回路で当該フィードバック制御回路1が構成されているとするならば、積分部5は、図1に示すように、その出力信号(推定信号f(t)に対して位相補償をする位相補償回路6と、位相補償回路6により位相補償された信号と入力信号(所定倍に増幅された平滑誤差信号G×ΣΔf(t))とを加算する加算器7と、加算器7の出力を1クロック分保持する遅延器8とから構成される。遅延器8に格納されている値は、出力信号(推定信号f(t))として出力される。このような積分部5では、位相補償回路6が、平滑フィルタ3と同系の同一の遅延量のフィルタにより構成されている。例えば、積分部5は、図2に示すように、位相補償部回路6が、平滑フィルタ3と同一の回路とされていてもよい。
このため積分部5では、フィードフォワード制御系と同等の収束時間が短い制御系を形成することができる。
例えば、平滑フィルタ3及び位相補償回路6の伝達関数をH(z)とすると、フィードバック制御回路1の伝達関数をH(z)は、以下の式(1)に示すようになる。この式(1)は、図3に示すような、入力信号を平滑化する平滑フィルタ3と、入力信号から平滑フィルタ3の出力信号を減算する減算器9とから構成されるフィードフォワード制御系の伝達関数と同じである。
Figure 0004285136
以上のように本発明を適用したフィードバック制御回路1では、平滑化した誤差信号を増幅した後において積分を行う際に、誤差信号を平滑化する処理で生じる遅延に対応した位相補償を行う。このことにより、フィードバック制御回路1では、高い応答精度を有し、且つ、フィードフォワード制御系と同様に収束時間が短い制御を行うことできる。
つぎに、実施例として、以上のフィードバック制御回路1を適用したOFDM受信装置について説明をする。
図4に、OFDM受信装置のブロック構成図を示す。なお、図4中、二重線で示した信号は、複素信号である。
OFDM受信装置11は、図4に示すように、アンテナ12と、チューナ13と、バンドパスフィルタ(BPF)14と、A/D変換回路15と、クロック発生回路16と、DCキャンセル回路17と、デジタル直交復調回路18と、キャリア周波数誤差補正回路19と、FFT演算回路20と、位相補正回路21と、ガード相関/ピーク検出回路22と、タイミング同期回路23と、狭帯域キャリア周波数誤差算出回路24と、広帯域キャリア周波数誤差算出回路25と、加算回路26と、数値制御発振回路(NCO)27と、フレーム同期回路28と、等化回路29と、デマッピング回路30と、伝送路復号回路31と、伝送制御情報復号回路32とを備えている。
放送局から放送されたデジタル放送の放送波は、OFDM受信装置11のアンテナ12により受信され、RF信号としてチューナ13に供給される。
アンテナ12により受信されたRF信号は、乗算器13a及び局部発振器13bからなるチューナ13によりIF信号に周波数変換され、BPF14に供給される。チューナ13から出力されたIF信号は、BPF14によりフィルタリングされた後、A/D変換回路15に供給される。
A/D変換回路15は、クロック発生回路16から供給されるサンプリングクロック(周波数fCLK)によりIF信号をサンプリングして、このIF信号をデジタル化する。サンプリングクロックの周波数fCLKは、後段のデジタル直交復調後の有効シンボルのサンプリング点数が、サブキャリアの本数になるような周波数に設定されている。つまり、ISDB-TSB規格(モード3)の場合であれば、後段のデジタル直交復調回路18によってデジタル直交復調したのちの有効シンボルが512サンプル、ガードインターバルが128サンプル(1/4の時間長の場合)でサンプリングされているような、サンプリングクロックが設定されている。
また、クロック発生回路16は、A/D変換回路15に対してサンプリングクロック(fCLK)を供給するとともに、OFDM受信装置11内の各回路に対してもこのサンプリングクロック(fCLK)に同期した動作クロックを供給する。
A/D変換回路15よりデジタル化されたIF信号は、DCキャンセル回路17に供給され、このDCキャンセル回路17によってDC成分が除去された後、デジタル直交復調回路18に供給される。
デジタル直交復調回路18は、所定のキャリア周波数(f)の2相のキャリア信号を用いて、デジタル化されたIF信号を直交復調し、ベースバンドのOFDM信号を出力する。デジタル直交復調回路18から出力されるベースバンドのOFDM信号は、FFT演算される前のいわゆる時間領域の信号である。このことから、以下、FFT演算前のベースバンド信号を、OFDM時間領域信号と呼ぶ。OFDM時間領域信号は、直交復調された結果、実軸成分(Iチャネル信号)と、虚軸成分(Qチャネル信号)とから構成される複素信号となる。デジタル直交復調回路18から出力されるOFDM時間領域信号は、キャリア周波数誤差補正回路19に供給される。
キャリア周波数誤差補正回路19は、NCO27から出力されたキャリア周波数誤差補正信号と、デジタル直交復調後のOFDM時間領域信号とを複素乗算することによって、OFDM時間領域信号のキャリア周波数誤差を補正する。すなわち、キャリア周波数誤差補正回路19は、デジタル直交復調時に用いたキャリア信号の周波数と、伝送されてきたOFDM信号(IF信号)の中心周波数との違いにより生じる誤差を補正する。キャリア周波数誤差補正回路19によりキャリア周波数誤差が補正されたOFDM時間領域信号は、FFT演算回路20及びガード相関/ピーク検出回路22に供給される。
FFT演算回路20は、1つのOFDMシンボルから有効シンボル長の信号を抜き出し、すなわち、1つのOFDMシンボルの全サンプルからガードインターバル分のサンプル数のサンプルを除いた信号を抜き出し、抜き出した信号に対してFFT演算を行う。抜き出し範囲を特定するタイミング(FFT演算の演算開始タイミング)は、タイミング同期回路23から与えられるスタートフラグにより設定される。FFT演算回路20は、1つのOFDMシンボルに対して1回のFFT演算処理を行い、OFDMシンボル内の各サブキャリアに変調されている信号成分を抽出する。FFT演算回路20から出力される信号は、FFTされた後のいわゆる周波数領域の信号である。このことから、以下、FFT演算後の信号をOFDM周波数領域信号と呼ぶ。FFT演算回路20から出力されたOFDM周波数領域信号は、OFDM時間領域信号と同様に、実軸成分(Iチャネル信号)と虚軸成分(Qチャネル信号)とから構成される複素信号である。OFDM周波数領域信号は、位相補正回路21に供給される。
位相補正回路21は、OFDM周波数領域信号に対して、OFDMシンボルの実際の境界位置と、FFT演算範囲の開始タイミングとのずれによって生じてしまう位相回転成分の補正を行う。位相補正回路21は、サンプリング周期以下の精度で生じるずれを位相補正している。具体的には、FFT演算回路20から出力されるOFDM周波数領域信号に対して、タイミング同期回路23から供給される位相補正信号(複素信号)を複素乗算して、位相回転補正を行う。位相回転補正がされたOFDM周波数領域信号は、広帯域キャリア周波数誤差算出回路25、フレーム同期回路28、等化回路29及び伝送制御情報復号回路32に供給される。
ガード相関/ピーク検出回路22には、OFDM時間領域信号が入力される。ガード相関/ピーク検出回路22は、入力されたOFDM時間領域信号と、有効シンボル分遅延したOFDM時間領域信号との相関値を求める。ここで、相関を求める時間長は、ガードインターバルの時間長に設定してある。このため、この相関値を示す信号(以下、ガード相関信号という。)は、OFDMシンボルの境界位置でちょうどピークとなる信号となる。ガード相関/ピーク検出回路22は、ガード相関信号のピーク位置を検出し、そのピーク位置のタイミングを特定する値(ピークタイミング値Np)を出力する。
また、ガード相関/ピーク検出回路22は、このガード相関信号のピーク位置における相関値の位相を示す値も検出する。この位相値は、OFDM信号の中心周波数と、デジタル直交復号後のキャリア周波数とが完全に一致していれば、0となる。しかしながら、ずれていれば、この位相値は、そのずれ量分だけ位相回転する。つまり、この位相値は、受信したOFDM信号の中心周波数と、デジタル直交復号後のOFDM信号の中心周波数のずれ量を示している。もっとも、この位相値は、サブキャリアの周波数間隔(例えば、ISDB-TSBのモード3であれば、0.992kHz)で一回転してしまうため、サブキャリアの周波数間隔の±1/2以下の精度の情報となる。
ガード相関/ピーク検出回路22から出力されたピークタイミング値は、タイミング同期回路23に供給され、OFDMシンボルの境界位置での相関値の位相は、狭帯域キャリア周波数誤差算出回路24に供給される。
タイミング同期回路23は、ガード相関/ピーク検出回路22から出力されたピークタイミング値に対して、例えば、フィルタリング処理等を行って、OFDMシンボルの境界位置の推定を行い、その境界位置の推定値に基づきFFT演算を行うための演算開始タイミングを決定する。演算開始タイミングは、FFT演算回路20に供給される。FFT演算回路20では、この演算開始タイミングに基づき、入力されてくるOFDM時間領域信号からFFT演算範囲の信号を抜き出して、FFT演算を行う。また、タイミング同期回路23は、推定されたOFDMシンボルの境界位置と、FFT演算を行う演算開始タイミングとの時間ずれに伴い生じてしまう位相回転量を算出し、算出した位相回転量に基づき位相補正信号(複素信号)を生成し、位相補正回路21に供給する。
狭帯域キャリア周波数誤差算出回路24は、OFDMシンボルの境界位置での相関値の位相に基づき、デジタル直交復調時の中心周波数のずれ量のうちの狭帯域の成分を示す狭帯域キャリア周波数誤差成分を算出する。具体的に、狭帯域キャリア周波数誤差成分は、サブキャリアの周波数間隔の±1/2以下の精度の中心周波数のずれ量である。狭帯域キャリア周波数誤差算出回路24により求められた狭帯域キャリア周波数誤差成分は、加算回路26に供給される。
広帯域キャリア周波数誤差算出回路25は、位相補正回路21から出力されたOFDM周波数領域信号に基づき、デジタル直交復調時の中心周波数のずれ量のうち広帯域の成分を示す広帯域キャリア周波数誤差成分を算出する。広帯域キャリア周波数誤差成分は、サブキャリアの周波数の間隔精度の中心周波数のずれ量である。
広帯域キャリア周波数誤差算出回路25により求められた広帯域キャリア周波数誤差成分は、加算回路26に供給される。
加算回路26は、狭帯域キャリア誤差検出回路14により算出された狭帯域キャリア誤差成分と、広帯域キャリア周波数誤差算出回路25により算出された広帯域キャリア誤差成分とを加算して、キャリア周波数誤差補正回路19から出力されたベースバンドOFDM信号のトータルの中心周波数のずれ量を算出する。加算回路26は、算出したトータルの中心周波数のずれ量を、周波数誤差値として出力する。加算回路26から出力された周波数誤差値は、NCO27に供給される。
NCO27は、いわゆる数値制御発振器であり、加算回路26から出力された周波数誤差値に応じて増減するキャリア周波数誤差補正信号を発生する。NCO27は、例えば、供給された周波数誤差値がプラスの値であればキャリア周波数誤差補正信号の発振周波数を減少させ、供給されたキャリア周波数誤差値がマイナスの値であれば誤差補正信号の発振周波数を増加させるような制御を行う。NCO27は、このように制御することによって、周波数誤差値が0となるところで発振周波数が安定するようなキャリア周波数誤差補正信号を発生する。
フレーム同期回路28は、OFDM伝送フレームの所定の位置に挿入されている同期ワードを検出し、OFDM伝送フレームの開始タイミングを検出する。フレーム同期回路28は、OFDM伝送フレームの開始タイミングに基づき各OFDMシンボルのシンボル番号を特定し、等化回路29等に供給する。
等化回路29は、OFDM周波数領域信号に対して、いわゆる等化処理を行う。等化回路29は、フレーム同期回路28から供給されたシンボル番号に基づき、OFDM周波数領域信号内に挿入されているSP(Scattered Pilots)信号と呼ばれるパイロット信号を検出する。等化回路29は、検出したSP信号から伝送路の周波数特性を推定し、推定した伝送路の周波数特性の逆特性をOFDM周波数領域信号に乗算する。等化回路29では、このような処理を行うことによって、伝送路の影響によるひずみを除去し、本来送信された信号を復元することができる。等化回路29により等化処理がされたOFDM周波数領域信号は、デマッピング回路30に供給される。
デマッピング回路30は、等化処理がされたOFDM周波数領域信号(複素信号)に対して、その変調方式(例えば、QPSK、16QAM又は64QAM)に対応したデータの再割付処理(デマッピング処理)を行い、伝送データ系列を復元する。デマッピング回路30から出力され伝送データ系列は、伝送路復号回路31に供給される。
伝送路復号回路31は、入力された伝送データ系列に対して、その放送方式に対応した伝送路復号処理を行う。例えば、伝送路復号回路31では、時間方向のインタリーブ処理に対応した時間デインタリーブ処理、周波数方向のインタリーブに対応した周波数デインタリーブ処理、多値シンボルの誤り分散のためのビットインタリーブに対応したデインタリーブ処理、伝送ビットの削減のためのパンクチャリング処理に対応したデパンクチャリング処理、畳み込み符号化されたビット列の復号のためのビタビ復号処理、バイト単位でのデインタリーブ処理、エネルギ拡散処理に対応したエネルギ逆拡散処理、RS符号化処理に対応したエラー訂正処理等を行う。
このように伝送路復号がされた伝送データ系列は、例えば、MPEG-2システムズに規定されたトランスポートストリームとして出力される。
伝送制御情報復号回路32は、OFDM伝送フレームの所定の位置に変調されているTMCCやTPSといった伝送制御情報を復号する。
ところで、上述したフィードバック制御回路1は、OFDM受信装置11において、帯域キャリア周波数誤差補正処理に適用されている。
OFDM受信装置11の帯域キャリア周波数誤差補正処理は、図5に示すような、キャリア周波数誤差補正回路19、ガード相関/ピーク検出回路22、狭帯域キャリア周波数誤差算出回路24、加算回路26で形成されるフィードバックループにより形成されている。
以下、狭帯域キャリア周波数誤差の補正制御についてさらに詳細に説明をする。
キャリア周波数誤差補正回路19は、デジタル直交復調回路18から出力されたベースバンドのOFDM信号に対して、NCO27から出力される周波数補正信号(複素信号)を複素乗算する。ベースバンドのOFDM信号は、周波数補正信号が複素乗算されると、その中心周波数が、当該周波数誤差補正信号の周波数分シフトする。従って、OFDM受信装置11では、OFDM信号のキャリア周波数誤差の補正(OFDM信号の中心周波数をキャリア周波数に一致させる処理)を行うことができる。
NCO27から出力される周波数補正信号の発振周波数を制御するため、OFDM受信装置11では、ベースバンドのOFDM信号に含まれているキャリア周波数誤差(OFDM信号の中心周波数のずれ量)を算出する。
OFDM受信装置11では、2種類のキャリア周波数誤差量を独立に検出し、その2種類のキャリア周波数誤差を加算して、NCO27に与える制御信号としている。2種類のキャリア周波数誤差のうちの一つは、サブキャリアの周波数間隔の精度の周波数誤差である広帯域キャリア周波数誤差であり、もう一つは、サブキャリアの周波数間隔に対して±1/2以下の精度の周波数誤差である狭帯域キャリア周波数誤差である。
狭帯域キャリア周波数誤差は、ガード相関/ピーク検出回路22及び狭帯域のキャリア周波数誤差算出回路24により算出される。
ガード相関/ピーク検出回路22及び狭帯域のキャリア周波数誤差算出回路24は、図5に示すように構成されている。すなわち、ガード相関/ピーク検出回路22は、ガードインターバル相関演算回路41と、二乗演算回路42と、最大値検出回路43と、角度変換回路44とから構成されており、狭帯域のキャリア周波数誤差算出回路24は、移動平均フィルタ45と、位相補償累積加算回路46とから構成されている。
ガードインターバル相関演算回路41には、図6(A)に示すような、キャリア周波数誤差補正回路19から出力されたベースバンドのOFDM信号が入力される。ガードインターバル相関演算回路41は、図6(B)に示すように、入力されたOFDM信号を有効シンボル分遅延させた遅延信号を生成する。ガードインターバル相関演算回路41は、遅延していないOFDM信号と遅延したOFDM信号とを複素乗算し、その信号をガードインターバル長の遅延量の移動和演算を行うことにより、図6(C)及び図6(D)に示すようなガードインターバル部分の相関値を示す信号(ガード相関信号)を生成する。ガード相関信号は、OFDMシンボルの境界位置で振幅成分がちょうどピークとなる複素信号となる。
二乗演算回路42は、ガードインターバル相関演算回路41から出力されたガード相関信号(複素信号)の実数成分と虚数成分とをそれぞれ二乗し、二乗した値を加算して、図6(E)に示すような、二乗成分を算出する。
最大値検出回路43は、図6(F)に示すように、二乗成分のピーク位置を検出し、そのピーク位置のタイミング(ピークタイミング)を出力する。
角度変換回路44は、ガードインターバル相関演算回路41からガード相関信号が入力される。角度変換回路44は、図6(G)に示すように、最大値検出回路43から与えられたピークタイミングでのガード相関信号の位相値θpを検出する。従って、位相値θpは、OFDM信号のシンボル境界位置におけるガード相関信号の位相を示す。
ここで、この位相値θpは、デジタル直交復号後のOFDM信号の中心周波数がずれていなければ、0となる。しかしながら、中心周波数がずれていれば、この位相値θpは、そのずれ量分だけ位相回転する。つまり、位相値θpは、デジタル直交復号後のOFDM信号の中心周波数のずれ量を示している。もっとも、この位相値θpは、サブキャリアの周波数間隔で一回転してしまうため、サブキャリアの周波数間隔の±1/2以下の精度の情報となる。
移動平均フィルタ44には、角度変換回路44から出力された位相成分が入力される。移動平均フィルタ44は、シンボル単位で出力される位相成分に対して、タップ数Xの移動平均を算出する。ここで、Xは2以上の偶数である。
具体的には、移動平均フィルタ44は、例えば、X個のレジスタ群から構成されたシフトレジスタと、各レジスタに格納されている値の総和を演算する加算器と、加算器の出力値に1/Xを乗算する乗算器とから構成されている。シフトレジスタの初段のレジスタにはガード相関/ピーク検出回路22から出力された位相値θpが入力される。このようなシフトレジスタは、1シンボル毎に格納値の転送を行う。加算器は、シフトレジスタに格納されている連続したX個の位相値θpを全て加算して、X個の位相値θpの移動和を算出する。乗算器は、X個の位相値θpの移動和に対して1/Xを乗算することによって、X個の位相値θpの移動平均を算出する。移動平均フィルタ44は、この乗算器の乗算結果を出力する。
移動平均フィルタ44によりXタップの移動平均値とされた位相値θpは、位相補償累積加算回路46に供給される。
位相補償累積加算回路46は、X/2個のレジスタ群から構成されたシフトレジスタ46aと、加算器46bとから構成されている。シフトレジスタ46aの初段のレジスタには加算器46bの出力値が入力される。シフトレジスタ46aの最終段のレジスタの出力値は、加算器46bに入力される。加算器46bは、移動平均フィルタ44から出力された移動平均化された位相値θpと、シフトレジスタ46bの最終段のレジスタの格納値とを加算して出力する。このような構成の位相補償累積加算回路46は、加算器46bの加算結果を出力する。
狭帯域キャリア周波数誤差算出回路24では、位相補償累積加算回路46から出力される値を、狭帯域キャリア周波数誤差として加算回路26に出力する。狭帯域キャリア周波数誤差は、加算回路26により広帯域キャリア周波数誤差と加算されたのちNCO27に供給され、その結果、キャリア周波数誤差補正回路8に供給する周波数補正信号の周波数が制御される。
以上のように狭帯域キャリア周波数誤差算出回路24では、Xタップで移動平均化された位相値θpを、その2分の1のタップ数のX/2タップの遅延器を用いて累積加算する。
従って、狭帯域キャリア周波数誤差算出回路24では、移動平均時の遅延時間を累積加算器により補償して出力することができる。そのため、狭帯域キャリア周波数誤差算出回路24では、動作開始時における応答を早くし、フィードバックループの安定性を向上させることができ、より正確にキャリア周波数の補正を行うことができる。
本発明を適用したフィードバック制御回路のブロック図である。 位相補償部回路が平滑フィルタと同一の回路とされた上記フィードバック制御回路のブロック図である。 フィードフォワード型の制御回路のブロック図である。 本発明を適用したOFDM受信装置のブロック構成図である。 上記OFDM受信装置の帯域キャリア周波数誤差補正処理の制御ループを示すブロック構成図である。 ガード相関/ピーク検出回路内の各ポイントの信号のタイミングチャートである。 従来のフィードバック制御回路のブロック図である。
符号の説明
1 フィードバック制御回路、2 誤差検出部、3 平滑フィルタ、4 ゲイン部、5 積分部、6 位相補償回路

Claims (3)

  1. クロックに同期してサンプリングされた入力信号と、当該入力信号から推定される推定信号との誤差量を示す誤差信号を生成する誤差信号生成手段と、
    上記誤差信号の高周波数成分を除去して平滑化した平滑誤差信号を生成する平滑手段と、
    上記平滑誤差信号の振幅を所定倍に増幅する増幅手段と、
    上記増幅した平滑誤差信号を積分して上記推定信号を生成する推定信号生成手段とを備え、
    上記推定信号生成手段は、上記平滑手段と同一の遅延量により、上記生成した推定信号に対して位相補償をする位相補償手段と、上記位相補償手段により位相補償された信号と上記増幅した平滑誤差信号とを加算する加算手段と、上記加算手段により加算された信号を上記クロックの1クロック分遅延させて上記推定信号として出力する遅延手段とを有するフィードバック制御装置。
  2. 上記平滑手段は、デジタルフィルタから構成されており、
    上記推定信号生成手段の位相補償手段は、上記平滑手段と同一のデジタルフィルタにより位相補償を行うことを特徴とする請求項1記載のフィードバック制御回路。
  3. クロックに同期してサンプリングされた入力信号と、当該入力信号から推定される推定信号との誤差量を示す誤差信号を生成する誤差信号生成ステップと、
    上記誤差信号の高周波数成分を除去して平滑化した平滑誤差信号を生成する平滑化ステップと、
    上記平滑誤差信号の振幅を所定倍に増幅する増幅ステップと、
    上記増幅した平滑誤差信号に対して積分して上記推定信号を生成する推定信号生成ステップとを有し、
    上記推定信号生成ステップでは、上記平滑化ステップによる平滑化処理と同一の遅延量により、当該推定信号生成ステップで生成した推定信号に対して位相補償を行い、位相補償を行った信号と上記増幅ステップで増幅した平滑誤差信号とを加算し、上記加算した信号を上記クロックの1クロック分遅延させて上記推定信号として出力するフィードバック制御方法。
JP2003275566A 2003-07-16 2003-07-16 フィードバック制御装置及び方法 Expired - Fee Related JP4285136B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003275566A JP4285136B2 (ja) 2003-07-16 2003-07-16 フィードバック制御装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003275566A JP4285136B2 (ja) 2003-07-16 2003-07-16 フィードバック制御装置及び方法

Publications (2)

Publication Number Publication Date
JP2005039624A JP2005039624A (ja) 2005-02-10
JP4285136B2 true JP4285136B2 (ja) 2009-06-24

Family

ID=34212174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003275566A Expired - Fee Related JP4285136B2 (ja) 2003-07-16 2003-07-16 フィードバック制御装置及び方法

Country Status (1)

Country Link
JP (1) JP4285136B2 (ja)

Also Published As

Publication number Publication date
JP2005039624A (ja) 2005-02-10

Similar Documents

Publication Publication Date Title
KR100802973B1 (ko) 반송파 주파수 오프셋의 보상을 위한 방법 및 시스템
JP4495159B2 (ja) 無線通信システムのための周波数領域等化器
JP3429748B2 (ja) 多重搬送波復調システムにおいて精細な周波数同期を行うための方法および装置
WO2004062151A1 (ja) Ofdm復調装置
US20050207519A1 (en) Digital radio receiver
US9455847B1 (en) Wireless communication apparatus with phase noise mitigation
JP2004214962A (ja) Ofdm復調装置
KR100901405B1 (ko) 수신기의 기저대역 주파수 에러의 추정 및 보정 방법 및장치
US20080063040A1 (en) Equalizer demodulating a signal including sp symbols and an equalization method therefor
JP4263487B2 (ja) 位相トラッキング・システム
US7142618B2 (en) Receiver having decisional feedback equalizer with remodulation and related methods
WO2002103974A1 (en) Frequency correction with symmetrical phase adjustment in each ofdm symbol
JP2010050834A (ja) Ofdmデジタル信号等化装置、等化方法及び中継装置
JP2004214960A (ja) Ofdm復調装置
JP2007201729A (ja) 適応等化器および受信装置
JP4285136B2 (ja) フィードバック制御装置及び方法
US20040137851A1 (en) Frequency offset controller
JP4335125B2 (ja) タイミング同期回路
WO2001008368A1 (fr) Appareil de detection de decalage de frequence
KR20040059227A (ko) 디지털 tv의 위상 오차 추적 장치 및 방법
JP4114524B2 (ja) Ofdm復調装置及び方法
JP2007142892A (ja) Ofdm復調装置、ofdm復調プログラム、および記録媒体
JP3086144B2 (ja) バースト復調器
KR100275703B1 (ko) 위상 추적 회로 및 위상 검출방법
JP2004064671A (ja) 復調装置および受信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090316

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees