JP2007251009A - 半導体素子実装基板の製造方法および半導体素子実装基板 - Google Patents
半導体素子実装基板の製造方法および半導体素子実装基板 Download PDFInfo
- Publication number
- JP2007251009A JP2007251009A JP2006074806A JP2006074806A JP2007251009A JP 2007251009 A JP2007251009 A JP 2007251009A JP 2006074806 A JP2006074806 A JP 2006074806A JP 2006074806 A JP2006074806 A JP 2006074806A JP 2007251009 A JP2007251009 A JP 2007251009A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- bump
- electrode
- metal particles
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】半導体素子を損傷することなく、半導体素子のバンプと回路基板の電極とを高い接合強度で接合できる半導体素子実装基板の製造方法を提供する。
【解決手段】本発明の半導体素子実装基板の製造方法は、金からなるバンプ11を備えた半導体素子10を、少なくとも表面が金からなる電極21を備えた回路基板22に実装する半導体素子実装基板の製造方法であって、バンプ11の表面および/または電極21の表面に、分散媒中に金属粒子が分散した塗工液を塗布して、塗膜を形成する工程と、塗膜を介してバンプ11と電極21とを接触させる工程と、バンプ11と電極21とを接触させた状態で、超音波を印加し、バンプ11と電極21とを接合する工程とを有し、バンプ11と電極21とを接合する工程の際の、バンプ11と電極21との間の単位面積あたりの金属粒子の量A(g/cm2)が特定の範囲内である。
【選択図】図2
【解決手段】本発明の半導体素子実装基板の製造方法は、金からなるバンプ11を備えた半導体素子10を、少なくとも表面が金からなる電極21を備えた回路基板22に実装する半導体素子実装基板の製造方法であって、バンプ11の表面および/または電極21の表面に、分散媒中に金属粒子が分散した塗工液を塗布して、塗膜を形成する工程と、塗膜を介してバンプ11と電極21とを接触させる工程と、バンプ11と電極21とを接触させた状態で、超音波を印加し、バンプ11と電極21とを接合する工程とを有し、バンプ11と電極21とを接合する工程の際の、バンプ11と電極21との間の単位面積あたりの金属粒子の量A(g/cm2)が特定の範囲内である。
【選択図】図2
Description
本発明は、半導体素子を回路基板に実装するための半導体素子実装基板の製造方法に関する。また、その半導体素子実装基板の製造方法により製造された半導体素子実装基板に関する。
半導体素子を回路基板に実装して半導体素子実装基板を製造する方法として、回路基板の電極に半導体素子のバンプを接合して実装するフリップチップ実装が知られている。フリップチップ実装としては、たとえば、半導体素子のバンプと回路基板の電極とを、直接、超音波を利用して接合する方法が知られている(たとえば、特許文献1参照)。
特許文献1に記載の方法は、回路基板の電極に半導体素子のバンプを接触させ、半導体素子および回路基板をそれぞれ加熱し、ついで、半導体素子上から所定の荷重を印加しつつ、バンプと電極との接合界面に対して平行方向に超音波を印加する方法である。
特許文献1に記載の方法は、回路基板の電極に半導体素子のバンプを接触させ、半導体素子および回路基板をそれぞれ加熱し、ついで、半導体素子上から所定の荷重を印加しつつ、バンプと電極との接合界面に対して平行方向に超音波を印加する方法である。
また、超音波を利用した他の接合方法としては、半導体素子のバンプの表面および/または回路基板の電極の表面に、有機溶剤中に金属ナノ粒子が濃度70質量%以上で含まれる金属ペーストを塗布し、これを300℃以上で焼結して、高さ調整のための接合部材を形成してから、超音波を印加する方法が知られている(特許文献2参照)。この方法では、半導体素子のバンプと回路基板の電極とが接合部材を介して接合される。
しかし、特許文献1,2に記載された、いずれの方法においても、信頼性の高い接合強度を得るためには、超音波(振幅、周波数)の他、荷重や加熱量等のエネルギーを過大にかける必要があり、このため、超音波や荷重によるエネルギーの付加が不均一になりやすく、エネルギーが多く付加されたバンプ付近で半導体素子が破損して、歩留まりが低下しやすいという問題があった。一方、半導体素子の破損を避けるためにこれらエネルギーを低くすると、接合不良が生じ、やはり歩留まりの低下を招くおそれがあった。このような問題は、特に、半導体メモリやドライバ等の大型でバンプ数が多い半導体素子を実装する場合に起き易かった。また、さらに、特許文献2に記載された方法では、濃い濃度の金属ペーストを厚く塗工するため、形成される接合部材の内部に空隙が発生しやすく、接合強度が不足しやすいという問題もあった。
特開2000−164630号公報
特開2005−136399号公報
本発明は、半導体素子に付加する超音波(振幅、周波数)や、接合する際の荷重や加熱量のエネルギーを低くでき、半導体素子を損傷することなく、半導体素子のバンプと回路基板の電極とを高い接合強度で接合できる半導体素子実装基板の製造方法を提供する。また、本発明は、半導体素子が損傷されることなく、半導体素子と回路基板とが高い接合強度で接合された半導体素子実装基板を提供する。
本発明は、以下の構成を含む。
[1] 金からなるバンプを備えた半導体素子を、少なくとも表面が金からなる電極を備えた回路基板に実装する半導体素子実装基板の製造方法であって、
半導体素子のバンプの表面および/または回路基板の電極の表面に、分散媒中に金属粒子が分散した塗工液を塗布して、塗膜を形成する工程と、
該塗膜を介して、バンプと電極とを接触させる工程と、
バンプと電極とを接触させた状態で、超音波を印加し、バンプと電極とを接合する工程とを有し、
バンプと電極とを接合する工程の際の、バンプと電極との間の単位面積あたりの金属粒子の量A(g/cm2)が下記式(1)の範囲内であることを特徴とする半導体素子実装基板の製造方法。
2.7×10−10≦A≦1.5×10−2 (1)
[2] 塗工液に含まれる金属粒子が、濃度0.01〜10質量%である[1]に記載の半導体素子実装基板の製造方法。
[3] 塗工液に含まれる金属粒子の平均粒子径が0.5〜100nmである[1]または[2]に記載の半導体素子実装基板の製造方法。
[4] 塗工液に含まれる金属粒子が、金、銀および銅からなる群より選ばれる1種類以上の金属の粒子である[1]〜[3]のいずれかに記載の半導体素子実装基板の製造方法。
[5] 塗工液における分散媒が非水溶性の有機溶剤である[1]〜[4]のいずれかに記載の半導体素子実装基板の製造方法。
[6] 前記塗膜を形成する工程と、前記バンプと電極とを接触させる工程との間に、前記塗膜を乾燥する工程を有する[1]〜[5]のいずれかに記載の半導体素子実装基板の製造方法。
[7] 前記塗膜を乾燥する工程では、塗膜を40〜200℃で加熱する[6]に記載の半導体素子実装基板の製造方法。
[8] [1]〜[7]のいずれかに記載の半導体素子実装基板の製造方法により製造された半導体素子実装基板。
[1] 金からなるバンプを備えた半導体素子を、少なくとも表面が金からなる電極を備えた回路基板に実装する半導体素子実装基板の製造方法であって、
半導体素子のバンプの表面および/または回路基板の電極の表面に、分散媒中に金属粒子が分散した塗工液を塗布して、塗膜を形成する工程と、
該塗膜を介して、バンプと電極とを接触させる工程と、
バンプと電極とを接触させた状態で、超音波を印加し、バンプと電極とを接合する工程とを有し、
バンプと電極とを接合する工程の際の、バンプと電極との間の単位面積あたりの金属粒子の量A(g/cm2)が下記式(1)の範囲内であることを特徴とする半導体素子実装基板の製造方法。
2.7×10−10≦A≦1.5×10−2 (1)
[2] 塗工液に含まれる金属粒子が、濃度0.01〜10質量%である[1]に記載の半導体素子実装基板の製造方法。
[3] 塗工液に含まれる金属粒子の平均粒子径が0.5〜100nmである[1]または[2]に記載の半導体素子実装基板の製造方法。
[4] 塗工液に含まれる金属粒子が、金、銀および銅からなる群より選ばれる1種類以上の金属の粒子である[1]〜[3]のいずれかに記載の半導体素子実装基板の製造方法。
[5] 塗工液における分散媒が非水溶性の有機溶剤である[1]〜[4]のいずれかに記載の半導体素子実装基板の製造方法。
[6] 前記塗膜を形成する工程と、前記バンプと電極とを接触させる工程との間に、前記塗膜を乾燥する工程を有する[1]〜[5]のいずれかに記載の半導体素子実装基板の製造方法。
[7] 前記塗膜を乾燥する工程では、塗膜を40〜200℃で加熱する[6]に記載の半導体素子実装基板の製造方法。
[8] [1]〜[7]のいずれかに記載の半導体素子実装基板の製造方法により製造された半導体素子実装基板。
本発明の半導体素子実装基板の製造方法では、接合時に半導体素子に付加する超音波(振幅、周波数)や、接合する際の荷重や加熱量を過大にすることなく、高い接合強度で半導体素子のバンプと回路基板の電極とを接合できる。また、接合時に付加するエネルギーを低くできるため、エネルギーの付加が不均一になっても局所的に過大な負荷がかかることを防止できる。したがって、本発明の半導体素子実装基板の製造方法は、大型の半導体素子にも適用できる。
本発明の半導体素子実装基板は、半導体素子が損傷されることなく、半導体素子と回路基板とが高い接合強度で接合されたものである。
本発明の半導体素子実装基板は、半導体素子が損傷されることなく、半導体素子と回路基板とが高い接合強度で接合されたものである。
(半導体素子実装基板の製造方法)
本発明の半導体素子実装基板の製造方法の一実施形態について説明する。
本実施形態の半導体素子実装基板の製造方法は、図1に示すように、金からなるバンプ11を備えた半導体素子10を、表面が金からなる電極21を備えた回路基板20に実装するための方法であり、回路基板20の電極21の表面に塗工液を塗布して塗膜Sを形成する工程(以下、「塗膜形成工程」という。)と、塗膜Sを介して半導体素子10のバンプ11と回路基板20の電極21とを接触させる工程(以下、接触工程という。)と、バンプ11と電極21とを接触させた状態で、超音波を印加し、バンプ11と電極21とを接合する工程(以下、「接合工程」という。)とを有する方法である。
本発明の半導体素子実装基板の製造方法の一実施形態について説明する。
本実施形態の半導体素子実装基板の製造方法は、図1に示すように、金からなるバンプ11を備えた半導体素子10を、表面が金からなる電極21を備えた回路基板20に実装するための方法であり、回路基板20の電極21の表面に塗工液を塗布して塗膜Sを形成する工程(以下、「塗膜形成工程」という。)と、塗膜Sを介して半導体素子10のバンプ11と回路基板20の電極21とを接触させる工程(以下、接触工程という。)と、バンプ11と電極21とを接触させた状態で、超音波を印加し、バンプ11と電極21とを接合する工程(以下、「接合工程」という。)とを有する方法である。
<半導体素子>
半導体素子10は、素子本体12と素子本体12に設けられたバンプ11とを備えるものである。
素子本体12は、集積回路(以下、集積回路のことをICという。)にパッド等の端子が設けられたものである。ICとしては、たとえば、RF−ID(Radio Frequency Identification)用集積回路、メモリ用IC、ドライバ用IC、ロジック用IC、電源用IC等が挙げられる。
バンプ11としては、たとえば、素子本体12のパッドを金めっきすることにより設けたもの、金ワイヤの先端を溶融させてボールを形成し、そのボールを素子本体12のパッドに接合して設けたもの等が挙げられる。
半導体素子10は、素子本体12と素子本体12に設けられたバンプ11とを備えるものである。
素子本体12は、集積回路(以下、集積回路のことをICという。)にパッド等の端子が設けられたものである。ICとしては、たとえば、RF−ID(Radio Frequency Identification)用集積回路、メモリ用IC、ドライバ用IC、ロジック用IC、電源用IC等が挙げられる。
バンプ11としては、たとえば、素子本体12のパッドを金めっきすることにより設けたもの、金ワイヤの先端を溶融させてボールを形成し、そのボールを素子本体12のパッドに接合して設けたもの等が挙げられる。
<回路基板>
回路基板20は、回路基板本体22と、回路基板本体22表面に設けられ、表面が金からなる回路23とを備え、回路23におけるバンプ11が接合される部分を電極21としたものである。
回路基板本体22としては、たとえば、シリコン基板、セラミックス基板、樹脂基板等が挙げられる。
回路23は、金属が回路基板本体22上にパターニングされて形成されたものであり、表面の一部または全部が金からなるものである。回路23では、表面が金からなる部分であって、バンプ11が接合される部分が電極21となる。
回路23における金の下地をなす部分(以下、金の下地をなす部分を下地部分という)は、単層の金属層からなってもよいし、複数の金属層からなってもよい。下地部分を構成する金属としては、たとえば、アルミニウム、チタン、パラジウム、ニッケル等が挙げられる。該下地部分上に金を付着させる方法としては、たとえば、金めっきや金のスパッタリング等が挙げられる。
回路基板20は、回路基板本体22と、回路基板本体22表面に設けられ、表面が金からなる回路23とを備え、回路23におけるバンプ11が接合される部分を電極21としたものである。
回路基板本体22としては、たとえば、シリコン基板、セラミックス基板、樹脂基板等が挙げられる。
回路23は、金属が回路基板本体22上にパターニングされて形成されたものであり、表面の一部または全部が金からなるものである。回路23では、表面が金からなる部分であって、バンプ11が接合される部分が電極21となる。
回路23における金の下地をなす部分(以下、金の下地をなす部分を下地部分という)は、単層の金属層からなってもよいし、複数の金属層からなってもよい。下地部分を構成する金属としては、たとえば、アルミニウム、チタン、パラジウム、ニッケル等が挙げられる。該下地部分上に金を付着させる方法としては、たとえば、金めっきや金のスパッタリング等が挙げられる。
回路23におけるバンプ11が接合される部分を電極21とした回路基板20の具体例としては、たとえば、アルミナセラミックス基板からなる回路基板本体22と、回路基板本体22上に設けられた回路23とを備え、回路23が、回路基板本体22上にスパッタリングにより順次設けられたチタンの層とパラジウムの層と金の層とからなり、回路23におけるバンプ11が接合される部分を電極21としたアルミナセラミックス回路基板、
ガラス布−ビスマレイミド−トリアジン樹脂からなる多層基板にエポキシ樹脂フィルムからなる絶縁層をさらに積層した基板からなる回路基板本体22と、回路基板本体22上に設けられた回路23とを備え、回路23が、回路基板本体22上に電解めっきにより設けられた銅の層とニッケルの層と金の層とからなり、回路23におけるバンプ11が接合される部分を電極12とした樹脂回路基板、
ポリイミド樹脂フィルムからなる回路基板本体22と、回路基板本体22上に設けられた回路23とを備え、回路23が、銅配線上にニッケルの層と金の層がめっきにより設けられた金の層とからなり、回路23におけるバンプ11が接合される部分を電極21とした樹脂基板等が挙げられる。
ガラス布−ビスマレイミド−トリアジン樹脂からなる多層基板にエポキシ樹脂フィルムからなる絶縁層をさらに積層した基板からなる回路基板本体22と、回路基板本体22上に設けられた回路23とを備え、回路23が、回路基板本体22上に電解めっきにより設けられた銅の層とニッケルの層と金の層とからなり、回路23におけるバンプ11が接合される部分を電極12とした樹脂回路基板、
ポリイミド樹脂フィルムからなる回路基板本体22と、回路基板本体22上に設けられた回路23とを備え、回路23が、銅配線上にニッケルの層と金の層がめっきにより設けられた金の層とからなり、回路23におけるバンプ11が接合される部分を電極21とした樹脂基板等が挙げられる。
<塗工液>
塗膜Sを形成する塗工液は、分散媒中に金属粒子が分散したものである。
金属粒子としては、接合強度がより高くなることから、金、銀および銅からなる群より選ばれる1種類以上の金属の粒子が好ましい。中でも、金の粒子が特に好ましい。金属粒子が金の粒子であれば、金からなるバンプ11および電極21と合金を形成しないため、熱に対して安定になる。また、粒界拡散も生じやすくなる。
塗膜Sを形成する塗工液は、分散媒中に金属粒子が分散したものである。
金属粒子としては、接合強度がより高くなることから、金、銀および銅からなる群より選ばれる1種類以上の金属の粒子が好ましい。中でも、金の粒子が特に好ましい。金属粒子が金の粒子であれば、金からなるバンプ11および電極21と合金を形成しないため、熱に対して安定になる。また、粒界拡散も生じやすくなる。
金属粒子の平均粒子径は0.5〜100nmであることが好ましく、0.5〜30nmであることがより好ましい。平均粒子径が100nm以下であれば、塗工液にて均一な分散状態を得やすく、かつ、金属粒子の表面活性がより高くなり、接合工程にてバンプ11または電極21に融着しやすくなる。平均粒子径が2nm以上であれば、金属粒子を容易に作製できる。
塗工液の分散媒としては、金属粒子表面の酸化を防止できることから、非水溶性の有機溶剤であることが好ましい。
また、分散媒としては、加熱または減圧により容易に除去できるものが好ましい。具体的には、0.1MPaにおける沸点が65〜200℃のものが好ましい。分散媒の0.1MPaにおける沸点が65℃以上であれば、塗工前に揮発してしまうことを防ぐことができ、200℃以下であれば、塗工後、加熱または減圧により容易に除去できる。
また、分散媒としては、加熱または減圧により容易に除去できるものが好ましい。具体的には、0.1MPaにおける沸点が65〜200℃のものが好ましい。分散媒の0.1MPaにおける沸点が65℃以上であれば、塗工前に揮発してしまうことを防ぐことができ、200℃以下であれば、塗工後、加熱または減圧により容易に除去できる。
好ましい分散媒の具体例としては、ヘキサン、ヘプタン、オクタン、デカン、デセン、シクロヘキサン、シクロオクタン、ジペンテン、αテルペン、βテルペン、キシレン、トルエン、エチルベンゼン、メシチレン、オクタノール、および、これらを2種類以上混合した混合物等が挙げられる。
塗工液に含まれる金属粒子は、電極21の表面に付着させる金属粒子の量に応じて適宜選択することが好ましく、具体的には、濃度0.01〜10質量%であることが好ましく、0.01〜5質量%であることがより好ましい。塗工液の金属粒子濃度が0.01〜10質量%であれば、高い接合強度を得るのに適切な量の金属粒子を電極21上に容易に塗工できる。その上、金属粒子濃度が10質量%以下であれば、高価な金属粒子量が少なくなるため、塗工液を低コストにでき、半導体素子実装のコストを抑えることができる。
塗工液には、金属粒子の分散性が高くなることから、保護剤が含まれていることが好ましい。保護剤は、金属粒子の周囲に吸着して、分散媒中に金属粒子を均一に分散させるものである。保護剤としては、含窒素化合物、含硫黄化合物、天然または合成高分子、自己組織的に金属粒子の周りにミセルや逆ミセルを形成する界面活性剤等が挙げられる。具体的には、含窒素化合物としては、たとえば、デシルアミンやドデシルアミン等が挙げられる。含硫黄化合物としては、たとえば、オクタンチオールやデカンチオール等が挙げられる。天然高分子としては、たとえば、ゼラチン、ペクチン、スターチ等が挙げられ、合成高分子としては、たとえば、ポリビニルピロリドン、ポリビニルアルコール、ポリアクリル酸等が挙げられる。界面活性剤としては、たとえば、硫酸アルキル塩、ジドデシルジメチルアンモニウムブロマイド、ドデシル硫酸ナトリウム、ドデシルベンゼンスルホン酸ナトリウム、ヘキサメタリン酸ナトリウム等が挙げられる。
保護剤量は、金属粒子に対して0.1〜40質量%であることが好ましい。保護剤含有量が金属粒子に対して0.1質量%以上であれば、金属粒子の分散性がより高くなり、40質量%以下であれば、必要以上に含まれないから、経済的である。
保護剤量は、金属粒子に対して0.1〜40質量%であることが好ましい。保護剤含有量が金属粒子に対して0.1質量%以上であれば、金属粒子の分散性がより高くなり、40質量%以下であれば、必要以上に含まれないから、経済的である。
本発明において、塗工液は、従来から公知の方法により得ることができる。たとえば、分散媒中で金属のイオンを還元して金属粒子を形成する方法、有機酸からなる還元剤が溶解している水溶液に、金属塩を水に溶解させた2種類以上の溶液を同時期に添加して合金金属粒子含有分散液を調製する工程と、該合金金属粒子含有分散液中の合金金属粒子を担体に担持させる工程とを有する方法、塩化金酸水和物水溶液に、保護剤であるヒドロキシプロピルセルロースを添加し、水酸化カリウム水溶液とホルムアルデヒド水溶液により還元して金粒子を調製する方法等が挙げられる。得られた塗工液の分散媒が水である場合には、必要に応じて水を有機溶剤、特に非水溶性の有機溶剤に置換することが好ましい。
塗工液としては、市販品を用いてもよい。
塗工液としては、市販品を用いてもよい。
<塗膜形成工程>
本実施形態における塗膜形成工程では、塗工液を、回路基板20の電極21の表面のみに塗布して、金属粒子を含む塗膜Sを形成する。
塗工液の塗布方法としては、たとえば、電極21の表面に、スプレーコータ、ディスペンサ、インクジェット等により塗工液を直接塗布する方法が挙げられる。また、平滑な面に塗工液を薄く塗布し、その上から電極21を押し付けて、塗工液を電極21に転写する方法(転写法)を適用することもできる。
本実施形態における塗膜形成工程では、塗工液を、回路基板20の電極21の表面のみに塗布して、金属粒子を含む塗膜Sを形成する。
塗工液の塗布方法としては、たとえば、電極21の表面に、スプレーコータ、ディスペンサ、インクジェット等により塗工液を直接塗布する方法が挙げられる。また、平滑な面に塗工液を薄く塗布し、その上から電極21を押し付けて、塗工液を電極21に転写する方法(転写法)を適用することもできる。
<接触工程>
接触工程では、まず、バンプ11が電極21に接するように位置合わせし、塗膜Sを介して電極21にバンプ11を接触させる。塗膜Sは金属粒子を含むものであるから、バンプ11と電極21とは金属粒子を介して接触することになる。
接触工程では、塗膜Sの一部がバンプ11と電極21との間からはみ出ても差し支えない。ただし、はみ出し量が多すぎると、塗工液が無駄になる上に、はみ出した塗工液中の金属粒子によって素子本体12と回路基板本体22との間で絶縁不良が起きることがある。
接触工程では、まず、バンプ11が電極21に接するように位置合わせし、塗膜Sを介して電極21にバンプ11を接触させる。塗膜Sは金属粒子を含むものであるから、バンプ11と電極21とは金属粒子を介して接触することになる。
接触工程では、塗膜Sの一部がバンプ11と電極21との間からはみ出ても差し支えない。ただし、はみ出し量が多すぎると、塗工液が無駄になる上に、はみ出した塗工液中の金属粒子によって素子本体12と回路基板本体22との間で絶縁不良が起きることがある。
<接合工程>
接合工程では、図2に示すように、バンプ11と電極21とを接触させた状態を維持しつつ、半導体素子10のバンプ11が設置されていない側の面にボンディングツール40を、荷重を印加しながら押し当る。ボンディングツール40は、超音波を利用した接合に用いられるものであり、超音波発生装置(図示せず)に接続され、超音波発生装置にて発生させた超音波を接合の対象物(半導体素子10)に伝達するものである。ボンディングツール40には、半導体素子10を吸着する吸着手段、半導体素子10を加熱する加熱手段等が備えられていてもよい。
ついで、超音波発生装置により発生させた超音波を、ボンディングツール40を介してバンプ11と電極21との接合界面に略平行に印加する。超音波を印加することにより、金属粒子30表面を活性化させて、保護剤が吸着している場合には、その保護剤を脱離させると共に、バンプ11表面および電極21表面の酸化膜を除去して、金を露出させることができる。そして、金が露出したバンプ11および電極21と金属粒子30とを融着させて、バンプ11と電極21とを接合することができる。これにより、図3に示すような、回路基板20に半導体素子10が実装された半導体素子実装基板1を得ることができる。
なお、このとき、バンプ11と電極21とが直接融着する固相接合が同時に生じてもよい。固相接合は半導体素子10に印加する荷重を強くしたり、超音波のエネルギーを強くしたりすることにより生じやすくなる。固相接合が生じたことは、バンプ11と電極21との接合界面付近の断面の観察により確認できる。
接合工程では、図2に示すように、バンプ11と電極21とを接触させた状態を維持しつつ、半導体素子10のバンプ11が設置されていない側の面にボンディングツール40を、荷重を印加しながら押し当る。ボンディングツール40は、超音波を利用した接合に用いられるものであり、超音波発生装置(図示せず)に接続され、超音波発生装置にて発生させた超音波を接合の対象物(半導体素子10)に伝達するものである。ボンディングツール40には、半導体素子10を吸着する吸着手段、半導体素子10を加熱する加熱手段等が備えられていてもよい。
ついで、超音波発生装置により発生させた超音波を、ボンディングツール40を介してバンプ11と電極21との接合界面に略平行に印加する。超音波を印加することにより、金属粒子30表面を活性化させて、保護剤が吸着している場合には、その保護剤を脱離させると共に、バンプ11表面および電極21表面の酸化膜を除去して、金を露出させることができる。そして、金が露出したバンプ11および電極21と金属粒子30とを融着させて、バンプ11と電極21とを接合することができる。これにより、図3に示すような、回路基板20に半導体素子10が実装された半導体素子実装基板1を得ることができる。
なお、このとき、バンプ11と電極21とが直接融着する固相接合が同時に生じてもよい。固相接合は半導体素子10に印加する荷重を強くしたり、超音波のエネルギーを強くしたりすることにより生じやすくなる。固相接合が生じたことは、バンプ11と電極21との接合界面付近の断面の観察により確認できる。
超音波を利用して接合する際に、半導体素子10に印加するエネルギーは、超音波の周波数および印加時間、超音波を印加する際の荷重、超音波印加時の温度によって決定される。
超音波の周波数としては、40〜100Hzが好ましい。超音波の印加時間としては、0.4〜0.6秒が好ましい。超音波を印加する際のバンプ単位面積あたりの荷重としては、50〜200MPaが好ましい。
半導体素子10に印加するエネルギーが高いほど、バンプ11と電極21とを確実に接合できる。一方、半導体素子10に印加するエネルギーが低いほど、半導体素子10または回路基板20の損傷をより防ぐことができる。
超音波の周波数としては、40〜100Hzが好ましい。超音波の印加時間としては、0.4〜0.6秒が好ましい。超音波を印加する際のバンプ単位面積あたりの荷重としては、50〜200MPaが好ましい。
半導体素子10に印加するエネルギーが高いほど、バンプ11と電極21とを確実に接合できる。一方、半導体素子10に印加するエネルギーが低いほど、半導体素子10または回路基板20の損傷をより防ぐことができる。
接合工程の際の、バンプ11と電極21との間の単位面積あたりの金属粒子30の量A(g/cm2)は下記式(1)の範囲内である。また、接合強度がより高くなることから、好ましくは下記式(2)の範囲内である。
2.7×10−10≦A≦1.5×10−2 (1)
2.7×10−10≦A≦1.2×10−4 (2)
2.7×10−10≦A≦1.5×10−2 (1)
2.7×10−10≦A≦1.2×10−4 (2)
金属粒子30は表面活性が高いため、超音波の印加によりバンプ11および電極21と融着しやすく、接着剤のような役割を果たすものと考えられる。したがって、金属粒子30の量Aが2.7×10−10(g/cm2)以上であることにより、バンプ11と電極21との間に金属粒子30を充分な量で配置でき、接合強度を高くする効果が得られる。一方、金属粒子30の量Aが1.5×10−2(g/cm2)を超えると、接合強度が低下する。これは、金属粒子30の量が多くなると、金属粒子30,30同士が融着する量が多くなるためである。金属粒子30,30同士が融着するとその間に空隙が形成されて密着性が低くなるため、バンプ11と電極21との接合強度を低下させる原因になると思われる。
また、金属粒子30の量Aは、金属粒子30,30同士の融着により形成される空隙が少なくなり、接合強度の低下を防止できることから、バンプ11と電極21との間に金属粒子30が最密に一層で配置される量A1以下であることがより好ましい。
A1は、下記(3)のように導かれる。なお、式(3)において、Dは金属粒子の平均粒子径(nm)であり、σは金属粒子の真比重(g/cm3)である。
A1は、下記(3)のように導かれる。なお、式(3)において、Dは金属粒子の平均粒子径(nm)であり、σは金属粒子の真比重(g/cm3)である。
A1は、金属粒子が平均粒子径100nm(1×10−5cm)の金粒子(真比重;19.32g/cm3)である場合には、1×10−5(cm)×π×19.32g/cm3×3−1.5=1.17×10−4(g/cm2)となる。
金属粒子が平均粒子径100nmの銀粒子(真比重;10.49g/cm3)の場合には、A1は、1×10−5(cm)×π×10.49g/cm3×3−1.5=6.34×10−5(g/cm2)となる。
金属粒子が平均粒子径100nmの銅粒子(真比重;8.95g/cm3)の場合には、A1は、1×10−5(cm)×π×8.95g/cm3×3−1.5=5.41×10−5(g/cm2)となる。
金属粒子が平均粒子径100nmの銀粒子(真比重;10.49g/cm3)の場合には、A1は、1×10−5(cm)×π×10.49g/cm3×3−1.5=6.34×10−5(g/cm2)となる。
金属粒子が平均粒子径100nmの銅粒子(真比重;8.95g/cm3)の場合には、A1は、1×10−5(cm)×π×8.95g/cm3×3−1.5=5.41×10−5(g/cm2)となる。
バンプ11と電極21との間の金属粒子30の量Aは、塗膜形成工程における塗工液の濃度や塗布量により調整できる。また、接触工程において、塗膜Sの一部をバンプ11と電極21との間からはみ出させることにより、過剰の金属粒子を除去しても構わない。
接合工程では、半導体素子10と回路基板20とを加熱して、金属粒子30とバンプ11および電極21との融着を促進することが好ましい。本発明では低いエネルギーでバンプ11と電極21とを接合できるため、加熱温度は200℃以下でよい。一方、融着を促進させる効果を得るためには、40℃以上で加熱することが好ましい。
一般に、半導体素子10は回路基板20より熱膨張率が低いため、加熱する場合には、半導体素子10の加熱温度を回路基板20の加熱温度より低くして同程度に膨張させることが好ましい。半導体素子10と回路基板20とを同程度に熱膨張させた状態で接合すれば、実装後の接合箇所のずれや応力の残存を防止できるため、接合強度をより高くできる。
一般に、半導体素子10は回路基板20より熱膨張率が低いため、加熱する場合には、半導体素子10の加熱温度を回路基板20の加熱温度より低くして同程度に膨張させることが好ましい。半導体素子10と回路基板20とを同程度に熱膨張させた状態で接合すれば、実装後の接合箇所のずれや応力の残存を防止できるため、接合強度をより高くできる。
接合工程の後には、さらに加熱または減圧して、残存した塗工液の分散媒を気化させて除去することが好ましい。
加熱する場合の加熱温度としては、使用する分散媒の沸点以上で、200℃以下であることが好ましい。加熱温度が使用する分散媒の沸点以上であれば、分散媒を確実に除去させることができ、200℃以下であれば、半導体素子10または回路基板20の熱による損傷を防ぐことができる。
減圧する場合の圧力としては、0.1kPa以上で、除去しようとする温度における使用する分散媒の蒸気圧以下であることが好ましい。減圧時の圧力が0.1kPa以上であれば、簡便な装置でその圧力にすることができ、除去しようとする温度における使用する分散媒の蒸気圧以下であれば、分散媒を確実に除去させることができる。
加熱する場合の加熱温度としては、使用する分散媒の沸点以上で、200℃以下であることが好ましい。加熱温度が使用する分散媒の沸点以上であれば、分散媒を確実に除去させることができ、200℃以下であれば、半導体素子10または回路基板20の熱による損傷を防ぐことができる。
減圧する場合の圧力としては、0.1kPa以上で、除去しようとする温度における使用する分散媒の蒸気圧以下であることが好ましい。減圧時の圧力が0.1kPa以上であれば、簡便な装置でその圧力にすることができ、除去しようとする温度における使用する分散媒の蒸気圧以下であれば、分散媒を確実に除去させることができる。
上述した製造方法によれば、半導体素子10を回路基板20に実装する際に、半導体素子10に印加するエネルギーを低くしても、バンプ11と電極21との接合強度が充分に高い半導体素子実装基板1を得ることができる。また、半導体素子10に印加するエネルギーを低くすることにより、半導体素子10に付加するエネルギーがある程度不均一になっても、局所的に大きなエネルギーが加わることを防止できるため、半導体素子10の破損を防止できる。この効果は、付加するエネルギーが不均一になりやすい大型の半導体素子を適用した場合にとりわけ顕著に発揮される。
なお、本発明の製造方法は、上述した実施形態に限定されず、塗膜形成工程と接触工程との間に、前記塗膜を乾燥する工程(以下、「乾燥工程」という。)を有してもよい。
乾燥工程を有することにより、接触工程前に分散媒量を少なくして塗工液の流動を防ぐことができる。また、金属粒子表面に吸着している保護剤をあらかじめ気化または分解または脱離できる。乾燥方法としては、加熱または減圧が挙げられる。
乾燥を加熱により行う場合には、塗膜を温度40〜200℃で加熱することが好ましい。温度40℃以上で加熱すれば、容易に分散媒を除去できる。また、200℃以下で加熱すれば、金属粒子同士の焼結を避け、接合強度向上に必要な金属粒子の表面活性を維持できる。
さらに、乾燥を加熱により行う場合には、接合工程の加熱の予熱ができ、接合工程の時間を短縮できる。
乾燥工程を有することにより、接触工程前に分散媒量を少なくして塗工液の流動を防ぐことができる。また、金属粒子表面に吸着している保護剤をあらかじめ気化または分解または脱離できる。乾燥方法としては、加熱または減圧が挙げられる。
乾燥を加熱により行う場合には、塗膜を温度40〜200℃で加熱することが好ましい。温度40℃以上で加熱すれば、容易に分散媒を除去できる。また、200℃以下で加熱すれば、金属粒子同士の焼結を避け、接合強度向上に必要な金属粒子の表面活性を維持できる。
さらに、乾燥を加熱により行う場合には、接合工程の加熱の予熱ができ、接合工程の時間を短縮できる。
また、本発明の半導体素子実装基板の製造方法では、半導体素子10と回路基板20とを超音波を利用して接合する前または接合した後に、図4に示すように、半導体素子10と回路基板20との間のバンプ11と電極21以外の部分に、液状の熱硬化性樹脂を主成分とするアンダーフィル60を毛細管現象により注入し、硬化させてもよい。
アンダーフィル60を注入して硬化させることにより、光、水分、衝撃等から半導体素子10を保護できると共に、半導体素子10と回路基板20との位置関係を安定させ、素子本体12と回路基板本体22との絶縁性も確保できる。
アンダーフィル60を注入して硬化させることにより、光、水分、衝撃等から半導体素子10を保護できると共に、半導体素子10と回路基板20との位置関係を安定させ、素子本体12と回路基板本体22との絶縁性も確保できる。
また、上述した実施形態では、電極21の表面のみに塗布して塗膜Sを形成したが、たとえば、バンプ11の表面のみに塗工液を塗布してもよい。バンプ11の表面のみに塗工液を塗布する場合には、塗工液を直接塗工してもよいし、平滑な面に塗工液を薄く塗布し、その上からバンプ11を押し付けて、塗工液をバンプ11に転写する方法(転写法)を適用してもよい。
さらには、パンプ11の表面および電極21の表面の両方に塗工液を塗布してもよい。
さらには、パンプ11の表面および電極21の表面の両方に塗工液を塗布してもよい。
また、半導体素子10のバンプ11側の表面全面および/または回路基板20の電極21側の表面全面に塗工液を塗布してもよい。ただし、半導体素子10のバンプ11側の表面全面および/または回路基板20の電極21側の表面全面に塗工液を塗布する場合には、塗工液の金属粒子濃度を10質量%以下にすることがとりわけ好ましい。金属粒子濃度を10質量%以下にすれば、バンプ11と電極21の間以外の部分で短絡が起きにくくなり、絶縁信頼性の低下を防ぐことができるからである。
(半導体素子実装基板)
本実施形態の半導体素子実装基板について説明する。
本実施形態の半導体素子実装基板は、上述した半導体素子実装基板の製造方法により製造されたものであり、図3または図4に示すように、バンプ11と電極21との間の一部に、金属粒子によって形成された金属層50を備えている。金属層50がバンプ11と電極21の双方と融着していることにより、バンプ11と電極との接合強度が向上している。
本実施形態の半導体素子実装基板について説明する。
本実施形態の半導体素子実装基板は、上述した半導体素子実装基板の製造方法により製造されたものであり、図3または図4に示すように、バンプ11と電極21との間の一部に、金属粒子によって形成された金属層50を備えている。金属層50がバンプ11と電極21の双方と融着していることにより、バンプ11と電極との接合強度が向上している。
この半導体素子実装基板1の接合界面を分析することにより、バンプ11と電極21との間の金属粒子の量Aを事後的に確認することができる。
まず、接合界面付近の垂直断面を、エネルギー分散型X線分析装置または透過電子顕微鏡を用いて観察することにより、金属層50の厚さを求めることができる。なお、金属層50は、通常、その一部または全部がバンプ11および/または電極21内に埋没しており、塗工液に含まれる金属粒子の直径以下となる。
接合界面付近の水平断面を、透過型電子顕微鏡により観察し、その画像を解析することにより、金属層50の被覆率((金属層50の全面積)/(接合界面の全面積)×100(%))を求めることができる。
そして、上記のようにして求めた金属層50の厚さ、金属層50の被覆率を、(金属層の厚さ)×(金属層の被覆率)×(金属粒子の真比重)の式に代入することよって、接合工程時のバンプ11と電極12との間の金属粒子の量Aを求めることができる。
まず、接合界面付近の垂直断面を、エネルギー分散型X線分析装置または透過電子顕微鏡を用いて観察することにより、金属層50の厚さを求めることができる。なお、金属層50は、通常、その一部または全部がバンプ11および/または電極21内に埋没しており、塗工液に含まれる金属粒子の直径以下となる。
接合界面付近の水平断面を、透過型電子顕微鏡により観察し、その画像を解析することにより、金属層50の被覆率((金属層50の全面積)/(接合界面の全面積)×100(%))を求めることができる。
そして、上記のようにして求めた金属層50の厚さ、金属層50の被覆率を、(金属層の厚さ)×(金属層の被覆率)×(金属粒子の真比重)の式に代入することよって、接合工程時のバンプ11と電極12との間の金属粒子の量Aを求めることができる。
半導体素子実装基板1は、上述した半導体素子実装基板の製造方法により製造されたものであるから、半導体素子が損傷されることなく、半導体素子と回路基板とが高い接合強度で接合されたものである。
以下、本発明の実施例および比較例を示す。
<塗工液の調製方法>
(調製例1)
塩化金(III)酸水和物の68mgを蒸留水20mlで溶解して塩化金酸水溶液を得る。この塩化金酸水溶液に、トルエンの40.4gと、トルエンの5.8g中にテトラオクチルアンモニウムブロマイドの218.7mgを溶解させた溶液とを加える。ついで、撹拌しながら、保護剤としてドデカンチオールの40.5gとトルエンの5.8gとの混合液を添加した後、0.38質量%の水素化ホウ素ナトリウム水溶液20gをゆっくり滴下する。滴下終了後、得られた液を1時間静置して、水層と油層に分離させた後、油層のみを回収して、トルエン中に金粒子が分散する塗工液(1)(金粒子濃度:1質量%)を得る。
金属粒子が金粒子であることは、塗工液(1)中の金属粒子を回収してX線回折(株式会社リガク製RINT2000型)により同定することにより確認される。
この塗工液(1)における金粒子の平均粒子径を測定したところ、およそ2nmであることが確認される。なお、本実施例における平均粒子径は、塗工液を透過電子顕微鏡(日本電子株式会社製JEM−2010F)により観察した像にて無作為に10個の金粒子を選択し、その金粒子の粒子径を測定し、粒子径の平均値を算出して求められる値である。
(調製例1)
塩化金(III)酸水和物の68mgを蒸留水20mlで溶解して塩化金酸水溶液を得る。この塩化金酸水溶液に、トルエンの40.4gと、トルエンの5.8g中にテトラオクチルアンモニウムブロマイドの218.7mgを溶解させた溶液とを加える。ついで、撹拌しながら、保護剤としてドデカンチオールの40.5gとトルエンの5.8gとの混合液を添加した後、0.38質量%の水素化ホウ素ナトリウム水溶液20gをゆっくり滴下する。滴下終了後、得られた液を1時間静置して、水層と油層に分離させた後、油層のみを回収して、トルエン中に金粒子が分散する塗工液(1)(金粒子濃度:1質量%)を得る。
金属粒子が金粒子であることは、塗工液(1)中の金属粒子を回収してX線回折(株式会社リガク製RINT2000型)により同定することにより確認される。
この塗工液(1)における金粒子の平均粒子径を測定したところ、およそ2nmであることが確認される。なお、本実施例における平均粒子径は、塗工液を透過電子顕微鏡(日本電子株式会社製JEM−2010F)により観察した像にて無作為に10個の金粒子を選択し、その金粒子の粒子径を測定し、粒子径の平均値を算出して求められる値である。
(調製例2)
クエン酸ナトリウム二水和物の14gと、硫酸鉄(II)七水和物とを、水の60gに溶解した後、これを撹拌しながら、10質量%の硝酸銀水溶液の25gを加えて、沈殿物を生成させる。この沈殿物を遠心分離して、固形物として回収した後、得られる固形物に水の1000gを加えて、水中に金属粒子が分散した分散液を得た。この得られた分散液の25gに、ドデシルアミンの0.04gとシクロヘキサンの2.5gとの混合液を添加し、1時間撹拌する。その後、得られた液を1時間静置し、水層と油層に分離させた後、油層のみを回収して、シクロヘキサン中に銀粒子が分散する塗工液(2)(銀粒子濃度;3質量%)を得る。
金属粒子が銀粒子であることは、塗工液(2)中の金属粒子を回収してX線回折により同定することにより確認される。
この塗工液(2)における銀粒子の平均粒子径を測定したところ、およそ20nmであることが確認される。
クエン酸ナトリウム二水和物の14gと、硫酸鉄(II)七水和物とを、水の60gに溶解した後、これを撹拌しながら、10質量%の硝酸銀水溶液の25gを加えて、沈殿物を生成させる。この沈殿物を遠心分離して、固形物として回収した後、得られる固形物に水の1000gを加えて、水中に金属粒子が分散した分散液を得た。この得られた分散液の25gに、ドデシルアミンの0.04gとシクロヘキサンの2.5gとの混合液を添加し、1時間撹拌する。その後、得られた液を1時間静置し、水層と油層に分離させた後、油層のみを回収して、シクロヘキサン中に銀粒子が分散する塗工液(2)(銀粒子濃度;3質量%)を得る。
金属粒子が銀粒子であることは、塗工液(2)中の金属粒子を回収してX線回折により同定することにより確認される。
この塗工液(2)における銀粒子の平均粒子径を測定したところ、およそ20nmであることが確認される。
(調製例3)
塩化銅(II)二水和物の5gを蒸留水の150gで溶解して銅イオンを含有する水溶液を得る。この水溶液のpHは3.4である。この水溶液に、40質量%のクエン酸水溶液の90gを加え、しばらく撹拌して、pHを1.7にする。このpH1.7の水溶液に、ドデシルアミンの5gおよびシクロヘキサンの10gを混合した溶液を加え、激しく撹拌しながら、3質量%の水素化ホウ素ナトリウム水溶液の150gをゆっくり滴下する。滴下終了後、得られた液を1時間静置して、水層と油層に分離させた後、油層のみを回収して、シクロヘキサン中に銅粒子が分散する塗工液(3)(銅粒子濃度;3質量%)を得る。
金属粒子が銅粒子であることは、塗工液(3)中の金属粒子を回収してX線回折により同定することにより確認される。
この塗工液(3)における銅粒子の平均粒子径を測定したところ、およそ10nmであることが確認される。
塩化銅(II)二水和物の5gを蒸留水の150gで溶解して銅イオンを含有する水溶液を得る。この水溶液のpHは3.4である。この水溶液に、40質量%のクエン酸水溶液の90gを加え、しばらく撹拌して、pHを1.7にする。このpH1.7の水溶液に、ドデシルアミンの5gおよびシクロヘキサンの10gを混合した溶液を加え、激しく撹拌しながら、3質量%の水素化ホウ素ナトリウム水溶液の150gをゆっくり滴下する。滴下終了後、得られた液を1時間静置して、水層と油層に分離させた後、油層のみを回収して、シクロヘキサン中に銅粒子が分散する塗工液(3)(銅粒子濃度;3質量%)を得る。
金属粒子が銅粒子であることは、塗工液(3)中の金属粒子を回収してX線回折により同定することにより確認される。
この塗工液(3)における銅粒子の平均粒子径を測定したところ、およそ10nmであることが確認される。
<半導体素子実装基板の製造方法>
(実施例1)
正方形で一辺の長さが10mm、厚さが0.5mmで、80個のパッドが設けられた素子本体であるICと、該素子本体のパッドに設けられた縦80μm、横40μm、厚さ30μmの金バンプとを備える半導体素子(株式会社ウェル製テスト用IC素子)を用意する。
また、縦100mm、横100mm、厚さ0.3mmのアルミナセラミックス基板(アルミナ純度;99.5質量%)からなる回路基板本体と、回路基板本体上に設けられた回路とを備える回路基板(日本ファインセラミックス株式会社製)を用意する。回路基板の回路は、チタン、パラジウム、金がその順にスパッタリングされて形成された層をウエットエッチングすることにより形成されるものである。また、回路におけるバンプが接合される部分を電極とする。電極全体の厚さは3.2μmであり、そのうち、金の層の厚さは3μmである。
ついで、回路基板の回路が形成された側の表面を真空アルゴンプラズマにより清浄化処理を施し、清浄化処理した回路基板を、ボンディングツールを備えた実装装置(日本アビオニクス(株)製AB−3000)に固定する。
ついで、半導体素子の金バンプ表面に転写法により塗工液(1)を塗布する。具体的には、表面が平滑なガラス基板上に塗工液(1)をスピンコータにより塗布して塗膜を形成する。そして、その塗膜上に、半導体素子の金バンプを押し付け、塗膜を金バンプに転写させる。ついで、その半導体素子の金バンプと反対側の面にボンディングツールを接触させ、位置合わせをした後、金バンプと電極とを、金粒子を含む塗膜を介して接触させる。
その後、その状態を維持したまま、半導体素子、回路基板共に100℃に加熱し、ボンディングツールを介して62.6MPaの荷重を半導体素子に加えつつ、50kHzの超音波を、金バンプと電極との接合界面に平行に0.5秒間印加する。これにより、金バンプと電極とを接合して、IC実装基板を得る。
上記の方法によりIC実装基板を100個作製する。IC実装基板100個における金バンプの合計は8000個である。
その後、IC実装基板を100個作製した後の、ガラス基板上の塗工液(1)の塗膜の消費質量を測定する。この塗膜の消費質量と、塗膜を形成する塗工液の金属粒子濃度と、IC実装基板100個における金バンプの合計数(8000個)とにより、金バンプ1個あたりに塗布された金属粒子の質量を求める。具体的には、[(塗膜の消費質量)×{(金属粒子濃度)/100}/金バンプの合計数]の式より求める。そして、(金バンプ1個あたりに塗布された金属粒子の質量)/(金バンプ1個の表面積)の式により、バンプと電極とを接合する際のバンプと電極との間の金粒子の量Aを求めたところ、2.33×10−7g/cm2である。
(実施例1)
正方形で一辺の長さが10mm、厚さが0.5mmで、80個のパッドが設けられた素子本体であるICと、該素子本体のパッドに設けられた縦80μm、横40μm、厚さ30μmの金バンプとを備える半導体素子(株式会社ウェル製テスト用IC素子)を用意する。
また、縦100mm、横100mm、厚さ0.3mmのアルミナセラミックス基板(アルミナ純度;99.5質量%)からなる回路基板本体と、回路基板本体上に設けられた回路とを備える回路基板(日本ファインセラミックス株式会社製)を用意する。回路基板の回路は、チタン、パラジウム、金がその順にスパッタリングされて形成された層をウエットエッチングすることにより形成されるものである。また、回路におけるバンプが接合される部分を電極とする。電極全体の厚さは3.2μmであり、そのうち、金の層の厚さは3μmである。
ついで、回路基板の回路が形成された側の表面を真空アルゴンプラズマにより清浄化処理を施し、清浄化処理した回路基板を、ボンディングツールを備えた実装装置(日本アビオニクス(株)製AB−3000)に固定する。
ついで、半導体素子の金バンプ表面に転写法により塗工液(1)を塗布する。具体的には、表面が平滑なガラス基板上に塗工液(1)をスピンコータにより塗布して塗膜を形成する。そして、その塗膜上に、半導体素子の金バンプを押し付け、塗膜を金バンプに転写させる。ついで、その半導体素子の金バンプと反対側の面にボンディングツールを接触させ、位置合わせをした後、金バンプと電極とを、金粒子を含む塗膜を介して接触させる。
その後、その状態を維持したまま、半導体素子、回路基板共に100℃に加熱し、ボンディングツールを介して62.6MPaの荷重を半導体素子に加えつつ、50kHzの超音波を、金バンプと電極との接合界面に平行に0.5秒間印加する。これにより、金バンプと電極とを接合して、IC実装基板を得る。
上記の方法によりIC実装基板を100個作製する。IC実装基板100個における金バンプの合計は8000個である。
その後、IC実装基板を100個作製した後の、ガラス基板上の塗工液(1)の塗膜の消費質量を測定する。この塗膜の消費質量と、塗膜を形成する塗工液の金属粒子濃度と、IC実装基板100個における金バンプの合計数(8000個)とにより、金バンプ1個あたりに塗布された金属粒子の質量を求める。具体的には、[(塗膜の消費質量)×{(金属粒子濃度)/100}/金バンプの合計数]の式より求める。そして、(金バンプ1個あたりに塗布された金属粒子の質量)/(金バンプ1個の表面積)の式により、バンプと電極とを接合する際のバンプと電極との間の金粒子の量Aを求めたところ、2.33×10−7g/cm2である。
(実施例2)
塗工液(1)の代わりに塗工液(2)を用いて塗膜を形成すること以外は実施例1と同様にし、金バンプと電極とを接合して、IC実装基板を得る。この方法によりIC実装基板を100個作製する。IC実装基板100個における金バンプの合計は8000個である。
そして、実施例1と同様にしてバンプと電極との間の銀粒子の量Aを求めたところ、7.61×10−8g/cm2である。
塗工液(1)の代わりに塗工液(2)を用いて塗膜を形成すること以外は実施例1と同様にし、金バンプと電極とを接合して、IC実装基板を得る。この方法によりIC実装基板を100個作製する。IC実装基板100個における金バンプの合計は8000個である。
そして、実施例1と同様にしてバンプと電極との間の銀粒子の量Aを求めたところ、7.61×10−8g/cm2である。
(実施例3)
塗工液(1)の代わりに塗工液(3)を用いて塗膜を形成すること以外は実施例1と同様にし、金バンプと電極とを接合して、IC実装基板を得る。この方法によりIC実装基板を100個作製する。IC実装基板100個における金バンプの合計は8000個である。
そして、実施例1と同様にしてバンプと電極との間の銅粒子の量Aを求めたところ、6.49×10−8g/cm2である。
塗工液(1)の代わりに塗工液(3)を用いて塗膜を形成すること以外は実施例1と同様にし、金バンプと電極とを接合して、IC実装基板を得る。この方法によりIC実装基板を100個作製する。IC実装基板100個における金バンプの合計は8000個である。
そして、実施例1と同様にしてバンプと電極との間の銅粒子の量Aを求めたところ、6.49×10−8g/cm2である。
(実施例4)
転写法の代わりに、インクジェット法により、塗工液を、回路基板における半導体素子が実装される部分に塗布した後、150℃に加熱してシクロヘキサンを除去して塗膜を形成すること以外は実施例1と同様にし、金バンプと電極とを接合して、IC実装基板を得る。この方法によりIC実装基板を100個作製する。IC実装基板100個における金バンプの合計は8000個である。
そして、実施例1と同様にしてバンプと電極との間の金粒子の量Aを求めたところ、2.33×10−7g/cm2である。
転写法の代わりに、インクジェット法により、塗工液を、回路基板における半導体素子が実装される部分に塗布した後、150℃に加熱してシクロヘキサンを除去して塗膜を形成すること以外は実施例1と同様にし、金バンプと電極とを接合して、IC実装基板を得る。この方法によりIC実装基板を100個作製する。IC実装基板100個における金バンプの合計は8000個である。
そして、実施例1と同様にしてバンプと電極との間の金粒子の量Aを求めたところ、2.33×10−7g/cm2である。
(実施例5)
バンプと電極とを接合した後、キャピラリーフロータイプのアンダーフィルであるU8443(ナミックス株式会社製)を、テスト用ICとアルミナセラミックス基板との間のバンプと電極以外の部分に注入し、150℃で30分間アンダーフィルを硬化すること以外は実施例4と同様にし、IC実装基板を得る。この方法によりIC実装基板を100個作製する。IC実装基板100個における金バンプの合計は8000個である。
バンプと電極とを接合した後、キャピラリーフロータイプのアンダーフィルであるU8443(ナミックス株式会社製)を、テスト用ICとアルミナセラミックス基板との間のバンプと電極以外の部分に注入し、150℃で30分間アンダーフィルを硬化すること以外は実施例4と同様にし、IC実装基板を得る。この方法によりIC実装基板を100個作製する。IC実装基板100個における金バンプの合計は8000個である。
(比較例1)
塗工液を半導体素子の金バンプに塗布しないこと以外は実施例1と同様にし、金バンプと電極とを接合して、IC実装基板を得る。この方法によりIC実装基板を100個作製する。IC実装基板100個における金バンプの合計は8000個である。
塗工液を半導体素子の金バンプに塗布しないこと以外は実施例1と同様にし、金バンプと電極とを接合して、IC実装基板を得る。この方法によりIC実装基板を100個作製する。IC実装基板100個における金バンプの合計は8000個である。
(比較例2)
接合時における半導体素子に印加する荷重を金バンプ単位面積あたり123.2MPaに変更し、超音波の周波数を80kHzに変更すること以外は比較例1と同様にし、金バンプと電極とを接合して、IC実装基板を得る。この方法によりIC実装基板を100個作製する。IC実装基板100個における金バンプの合計は8000個である。
接合時における半導体素子に印加する荷重を金バンプ単位面積あたり123.2MPaに変更し、超音波の周波数を80kHzに変更すること以外は比較例1と同様にし、金バンプと電極とを接合して、IC実装基板を得る。この方法によりIC実装基板を100個作製する。IC実装基板100個における金バンプの合計は8000個である。
実施例1〜5、比較例1,2のIC実装基板について、半導体素子の金バンプが、回路基板の電極に転写した状態を評価する。その評価結果を表1に示す。金バンプの転写状態の評価では、IC実装基板の半導体素子のアルミニウム製パッドを水酸化カリウムで溶解させ、素子本体を取り除いて、金バンプが回路基板の電極側に転写しているかどうかを目視により観察する。
また、半導体素子の金バンプ付近のクラックの有無を評価する。その評価結果を表1に示す。クラック有無の評価では、IC実装基板を縦方向(基板の面に対して垂直方向)に切断し、切断面を研磨した後、半導体素子にクラックが生じていないかを電子顕微鏡により観察する。
また、半導体素子の金バンプ付近のクラックの有無を評価する。その評価結果を表1に示す。クラック有無の評価では、IC実装基板を縦方向(基板の面に対して垂直方向)に切断し、切断面を研磨した後、半導体素子にクラックが生じていないかを電子顕微鏡により観察する。
特定量の金属粒子を介してバンプと電極とを接合する実施例1〜5の半導体素子実装基板の製造方法では、金バンプが回路基板の電極側に転写している。この転写は、金バンプと電極とが充分に接合するために生じるから、金バンプと電極との接合強度が高いことを示している。また、実施例1〜5の半導体素子実装基板の製造方法では、接合時に半導体素子にクラックが生じない。
これに対し、塗工液を塗布しない比較例1の半導体素子実装基板の製造方法では、金バンプの一部が電極側に転写していない。すなわち、金バンプと電極とが充分に接合しておらず、接合強度が低いことを示している。
塗工液を塗布せず、荷重、超音波のエネルギーを高める比較例2の半導体素子実装基板の製造方法では、金バンプと電極とが接合するが、半導体素子の一部でクラックが生じる。
これに対し、塗工液を塗布しない比較例1の半導体素子実装基板の製造方法では、金バンプの一部が電極側に転写していない。すなわち、金バンプと電極とが充分に接合しておらず、接合強度が低いことを示している。
塗工液を塗布せず、荷重、超音波のエネルギーを高める比較例2の半導体素子実装基板の製造方法では、金バンプと電極とが接合するが、半導体素子の一部でクラックが生じる。
1 半導体素子実装基板
10 半導体素子
11 バンプ
12 素子本体
20,70 回路基板
21,71 電極
22,72 回路基板本体
23,73 回路
30 金属粒子
40 ボンディングツール
50 金属層
60 アンダーフィル
S 塗膜
10 半導体素子
11 バンプ
12 素子本体
20,70 回路基板
21,71 電極
22,72 回路基板本体
23,73 回路
30 金属粒子
40 ボンディングツール
50 金属層
60 アンダーフィル
S 塗膜
Claims (8)
- 金からなるバンプを備えた半導体素子を、少なくとも表面が金からなる電極を備えた回路基板に実装する半導体素子実装基板の製造方法であって、
該半導体素子のバンプの表面および/または該回路基板の電極の表面に、分散媒中に金属粒子が分散した塗工液を塗布して、塗膜を形成する工程と、
該塗膜を介して、該半導体素子のバンプと該回路基板の電極とを接触させる工程と、
該バンプと該電極とを接触させた状態で、超音波を印加し、該バンプと該電極とを接合する工程とを有し、
該バンプと該電極とを接合する工程の際の、該バンプと該電極との間の単位面積あたりの金属粒子の量A(g/cm2)が下記式(1)の範囲内であることを特徴とする半導体素子実装基板の製造方法。
2.7×10−10≦A≦1.5×10−2 (1) - 前記塗工液に含まれる金属粒子が、濃度0.01〜10質量%である請求項1に記載の半導体素子実装基板の製造方法。
- 前記塗工液に含まれる金属粒子の平均粒子径が0.5〜100nmである請求項1または2に記載の半導体素子実装基板の製造方法。
- 前記塗工液に含まれる金属粒子が、金、銀および銅からなる群より選ばれる1種類以上の金属の粒子である請求項1〜3のいずれかに記載の半導体素子実装基板の製造方法。
- 前記塗工液における分散媒が非水溶性の有機溶剤である請求項1〜4のいずれかに記載の半導体素子実装基板の製造方法。
- 前記塗膜を形成する工程と、前記バンプと電極とを接触させる工程との間に、前記塗膜を乾燥する工程を有する請求項1〜5のいずれかに記載の半導体素子実装基板の製造方法。
- 前記塗膜を乾燥する工程では、塗膜を40〜200℃で加熱する請求項6に記載の半導体素子実装基板の製造方法。
- 請求項1〜7のいずれかに記載の半導体素子実装基板の製造方法により製造された半導体素子実装基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006074806A JP2007251009A (ja) | 2006-03-17 | 2006-03-17 | 半導体素子実装基板の製造方法および半導体素子実装基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006074806A JP2007251009A (ja) | 2006-03-17 | 2006-03-17 | 半導体素子実装基板の製造方法および半導体素子実装基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007251009A true JP2007251009A (ja) | 2007-09-27 |
Family
ID=38594955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006074806A Withdrawn JP2007251009A (ja) | 2006-03-17 | 2006-03-17 | 半導体素子実装基板の製造方法および半導体素子実装基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007251009A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011065200A1 (ja) * | 2009-11-26 | 2011-06-03 | 田中電子工業株式会社 | 超音波ボンディング用アルミニウムリボン |
US8796563B2 (en) | 2009-02-13 | 2014-08-05 | Hitachi Automotive Systems, Ltd. | Connection structure, power module and method of manufacturing the same |
-
2006
- 2006-03-17 JP JP2006074806A patent/JP2007251009A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8796563B2 (en) | 2009-02-13 | 2014-08-05 | Hitachi Automotive Systems, Ltd. | Connection structure, power module and method of manufacturing the same |
WO2011065200A1 (ja) * | 2009-11-26 | 2011-06-03 | 田中電子工業株式会社 | 超音波ボンディング用アルミニウムリボン |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090075469A1 (en) | Thermo-compression bonded electrical interconnect structure and method | |
US8939347B2 (en) | Magnetic intermetallic compound interconnect | |
JP2006294650A (ja) | 電子部品の実装方法 | |
TW201711153A (zh) | 配線電路基板、半導體裝置、配線電路基板之製造方法以及半導體裝置之製造方法 | |
KR101530528B1 (ko) | 땜납 전사기재의 제조방법, 땜납 프리코트 방법 및 땜납 전사기재 | |
TW511122B (en) | Method for mounting semiconductor device and structure thereof | |
JP2013131720A (ja) | 半導体装置、半導体パッケージ及び半導体装置の製造方法 | |
WO2002067317A1 (en) | Bumpless semiconductor device | |
Lu et al. | Electrically conductive adhesives (ECAs) | |
CN104112681A (zh) | 一种基于铜微针锥的固态超声键合方法 | |
KR101493340B1 (ko) | 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법 | |
JP2007251009A (ja) | 半導体素子実装基板の製造方法および半導体素子実装基板 | |
TWI316835B (en) | Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board | |
JP2004146731A (ja) | 多層配線基体の製造方法 | |
JP4164052B2 (ja) | 電子部品組立体の製造方法及び表示パネル組立体の製造方法 | |
CN102543783B (zh) | 一种使用铟和微针锥结构的热压缩芯片低温互连方法 | |
CN104112684A (zh) | 一种基于镍微针锥的固态超声键合方法 | |
JP2005259848A (ja) | 半導体装置及びその製造方法 | |
TWI496250B (zh) | 封裝基板及其製法 | |
TW200939431A (en) | Ball grid array assembly and solder pad | |
JP6897038B2 (ja) | 接続構造体及びその製造方法、端子付き電極の製造方法並びにこれに用いられる導電粒子、キット及び転写型 | |
WO2012081144A1 (ja) | 半導体装置及びその製造方法 | |
JP4872706B2 (ja) | はんだ接着材料及びはんだ供給方法 | |
JP2002373751A (ja) | 微細穴への微粒子の配置方法、導電性微粒子配置薄層素子、及び、導電積層構造体。 | |
JP6907490B2 (ja) | 接続構造体及びその製造方法、端子付き電極の製造方法並びにこれに用いられる導電粒子、キット及び転写型 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090602 |