JP2007227639A - 半導体素子アレイチップのアライメントマークの構造および配置方法 - Google Patents

半導体素子アレイチップのアライメントマークの構造および配置方法 Download PDF

Info

Publication number
JP2007227639A
JP2007227639A JP2006046914A JP2006046914A JP2007227639A JP 2007227639 A JP2007227639 A JP 2007227639A JP 2006046914 A JP2006046914 A JP 2006046914A JP 2006046914 A JP2006046914 A JP 2006046914A JP 2007227639 A JP2007227639 A JP 2007227639A
Authority
JP
Japan
Prior art keywords
alignment mark
feature
element array
semiconductor element
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006046914A
Other languages
English (en)
Inventor
Taku Kinoshita
卓 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2006046914A priority Critical patent/JP2007227639A/ja
Publication of JP2007227639A publication Critical patent/JP2007227639A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Thyristors (AREA)

Abstract

【課題】検査装置による半導体素子アレイの中間部分の繰り返しパターンについて、検査の視野ごとのアライメント成功率を向上させることのできるアライメントマークの構造を提供する。
【解決手段】輝度の濃淡を明確にしやすい配線パターンを用いて、検査の視野ごとに、アライメントマークを作る。幅がW(数μm〜10μm)の通常の配線14の右側エッジに、局所的に3分の2程度の線幅にする矩形の切り欠き部16を設けた。この矩形の局所的な形状よりなる特徴を、C1とする。このような特徴C1の形状は、矩形の外に、台形または半円形とすることができる。
【選択図】図4

Description

本発明は、半導体素子アレイのチップの外観検査のためのアライメントマークおよびその配置方法に関し、さらにはこのようなアライメントマークを備える半導体素子アレイチップに関する。また、本発明は、このような半導体素子アレイチップを有する光書込みヘッドに関し、さらにはこのような光書込みヘッドを有する光プリンタ,ファクシミリ,複写機に関する。
半導体素子アレイチップの外観検査を、ウェハ自動検査装置で行う場合、検査装置が取り込んだ視野の画像イメージと、あらかじめ記憶されている良品イメージとの差異を測定し、適当なしきい値のもとで、良品か不良品かが判定される。そのとき、検査する視野ごとにウェハ位置合わせが行われる。視野ごとのアライメントは、あらかじめチップ上の特異なパターン領域を決めておき、この領域を用いて、アライメント時にパターンマッチングなどの手法で、ウェハが乗っているステージの位置合わせを行い、検査の画像を取り込んでいる。
しかしながら、従来の半導体素子アレイチップの自動外観検査装置では、次のような問題があった。すなわち、発光素子アレイや受光素子アレイのように、発光点列または受光点列が並ぶチップは、チップの長辺と短辺の長さの差が大きく、細長いチップであることが多い。そのようなチップでは、通常の検査装置では、1つの視野の画像だけでチップ全体の自動外観検査を行うのは困難であり、1つのチップの検査は、複数の視野に分割して、実施されることが多い。また、チップ内のパターンで、チップの端以外の部分は、同じパターンの繰り返しによって構成されていることが多い。この傾向は、チップ幅を小さくしてウェハ1枚からのチップ取得数を向上させるようにすればするほど、チップ内パターンは簡単な形の繰り返しであることが多い。
したがって、細長いチップの中間部分のパターンのみを見る視野では、その視野内にそこだけにしか存在しないユニークなパターンがなく、また、その視野にしかないパターンが存在しない。したがって、検査時のアライメントに用いられるパターン領域として適当なものがない。
細長いチップの一例として、pnpn構造の発光サイリスタを用いた自己走査型発光素子アレイがある。図1は、自己走査型発光素子アレイの等価回路図である。自己走査型発光素子アレイは、シフト部1と、発光部2から構成される。シフト部1は、発光サイリスタT,T,T,・・・と、これらサイリスタのゲート間を接続するダイオードD,D,D,・・・と、負荷抵抗Rとから構成される。サイリスタのアノード電極には、交互に転送用クロックパルスφ1,φ2が加えられる。これらのクロックパルスは、クロックパルスライン3,4(φ1ライン2,φ2ライン4)を経て供給される。VGKは電源であり、電源ライン5から各負荷抵抗Rを経てサイリスタのゲート電極G,G,G,・・・に接続されている。
一方、発光部2は、発光サイリスタL,L,L,・・・により構成され、サイリスタのアノード電極には、信号ライン(φライン)6を経て、書込み信号φが加えられている。
サイリスタのゲートG,G,G,・・・は、対応するシフト部のサイリスタのゲートに接続されている。
図2は、pnpn構造の発光サイリスタを用いた自己走査型発光素子アレイチップの回路パターンを示す。図1と同一の構成要素には、同一の参照番号および記号を付して示す。チップ中間部分の検査視野10内のアライメントマーク12は、同じパターンになり、その視野だけに1個しかないパターンではないこと、その視野にしかないパターンではないことがわかる。
結局、最初のウェハ全体の位置合わせの精度のもとで検査を実施しなければならないが、それでは、ステージの位置決めが、視野ごとにずれを生じ、それが検査の過検出や、見逃しの原因となる。
そこで、回路パターン自体に、アライメントマークを作り込むことが考えられる。アライメントマークとして適当なものは、パターンの濃淡によってパターンを認識する検査装置であれば、濃淡に特徴のあるパターンでなれればならない。また、パターンを作製する分だけ工程が増えると(使用するフォトマスクが増えると)、コストアップとなって不利である。
自己走査型発光素子アレイでは、Al配線とAu系材料を用いた電極膜とが、輝度が高い領域を構成し、これらが無い部分(酸化膜や基板が見えている部分)は、輝度が低い領域を構成する。したがって、製造工程で用いているフォトマスク数を増加させずに、Al膜,Au膜によってアライメントマークを構成しなければならない。
そこで、図3に示すように、製造工程の既存のフォトマスクによって、Al配線あるいはAu膜を用いた特徴のあるパターンを検査の視野ごとに設けてアライメントマーク12a,12bを作ればよいが、チップの回路パターン以外の領域にアライメントマークを設けるためのスペースを作ることは、チップ幅の拡大につながり、ウェハ1枚あたりのチップ取得数を減少させるから不利である。
本発明の目的は、検査装置による半導体素子アレイの中間部分の繰り返しパターンについて、検査の視野ごとのアライメント成功確率を向上させることのできるアライメントマークの構造および配置方法を提供することにある。
本発明の他の目的は、製造工程で既に使用されているフォトマスクを用いて、反射率の高い金属膜を用いて、チップ幅を拡大させることなしに、検査装置の検査の視野ごとのアライメントマークを設けることのできるアライメントマークの構造および配置方法を提供することにある。
本発明のさらに他の目的は、このようなアライメントマークを備える半導体素子アレイチップを提供することにある。
本発明のさらに他の目的は、このような半導体素子アレイチップを有する光書込みヘッドを提供することにある。
本発明のさらに他の目的は、このような光書込みヘッドを有する光プリンタ,ファクシミリ,複写機を提供することにある。
本発明によれば、チップ内回路パターンに変更を加えて外観的な特徴を作り、検査の視野ごとに、輝度の濃淡が明確なアライメントマークを設ける。
外観的な特徴とは、主に、配線幅の局所的な変化、それによって生じるスペース内に島を設けること、金膜を配線間に設けること、これらを総合的に用いた場合などである。これによって、多くの異なるアライメントマークを、視野ごとに置くことにより、アライメント精度を向上させることができる。
半導体素子アレイチップの外観検査用のアライメントマークの構造であって、前記発光素子アレイが含む少なくとも1本の配線の少なくとも片側エッジに切り欠き部よりなる特徴を設け、少なくとも前記特徴を含む配線部分をアライメントマークとする構造である。
前記特徴は、矩形,台形,または半円形とするのが好適である。
また本発明は、半導体素子アレイチップの外観検査用のアライメントマークの構造であって、片側エッジに少なくとも1個の切り欠き部よりなる第1の特徴がそれぞれ設けられた、前記半導体素子アレイチップが含む2本の配線が、それぞれの前記第1の特徴を対向して配置され、対向する2つの前記第1の特徴の間の少なくとも1個のスペースに配線島よりなる第2の特徴が形成され、前記第1および第2の特徴を含む配線部分をアライメントマークとする構造である。
さらに本発明は、半導体素子アレイチップの外観検査用のアライメントマークの構造であって、前記半導体素子アレイチップが含む少なくとも2本の配線間のスペースに、前記半導体素子アレイチップが含む電極の金属材料で形成された少なくとも1個の金属膜よりなる特徴が形成され、前記特徴を含む配線部分をアライメントマークとする構造である。
さらに本発明は、細長い半導体素子アレイチップのチップ端以外の部分に、本発明のアライメントマークを、半導体素子アレイチップの外観を検査する視野ごとに配置する方法である。
さらに本発明は、本発明のアライメントマークが形成された半導体素子アレイチップである。
さらに本発明は、このような半導体素子アレイチップを有する光書込みヘッドである。
さらに本発明は、このような光書込みヘッドを有する光プリンタ,ファクシミリ,複写機である。
本発明のアライメントマークの構造によれば、検査装置による半導体素子アレイの中間部分の繰り返しパターンについて、検査の視野ごとのアライメント成功確率を向上させることができる。
また、本発明のアライメントマークの構造によれば、製造工程で既に使用されているフォトマスクを用いて、反射率の高い金属膜を用いて、チップ幅を拡大させることなしに、検査装置の検査の視野ごとのアライメントマークを設けることができる。
以下、本発明の実施例を図面に基づいて説明する。
輝度の濃淡を明確にしやすい配線パターンを用いて、検査の視野ごとに、アライメントマークを作ることを考えた。図4は、幅がW(数μm〜10μm)の通常の配線14の右側エッジに、局所的に3分の2程度の線幅にする矩形の切り欠き部16を設けた。この矩形の局所的な形状よりなる特徴を、C1とする。
図5は、アライメントマークとして、2本の配線14に、それぞれ最大2個の特徴C1を作り込んだ例を示す。アライメントマーク12は、2本の配線14を囲む1500μm以下の矩形領域内の各配線14の右側エッジにそれぞれ特徴C1を2個作り込むことにより構成される。すなわち、アライメントマーク12内には、4個の特徴C1が作り込まれている。
このように2本の配線の右側エッジに特徴C1を設ける組合わせは、種々考えることができる。すなわち、特徴C1を2個作り込んだ配線、特徴C1を1個作り込んだ配線、特徴を有さない配線を組合わせることによって、図6(a)〜(o)に示すように、15個の異なるパターンのアライメントマークを作ることができる。
したがって、チップ中間部分の繰り返しパターンを検査する際に、15個の視野について、すべて異なるアライメントマークを取り入れられるので、15個の視野の高い位置決め精度を得ることができる。
これらの配線層を用いたアライメントマークは、配線パターンを形成するフォトリソグラフィ工程で、同時に作ることができる。
以上の例では、2本の配線のうち少なくとも1本の配線に矩形状の特徴C1を作り込んだが、矩形に限る必要はなく、図7(a)に示すように台形状、あるいは図7(b)に示すように半円状であってもよい。
以上の例では、特徴C1は、各配線の右側エッジに作り込んだが、両側エッジに作り込んでもよい。図8に、台形の特徴を、各配線14の両側エッジに作り込んだ例を示す。
アライメントマーク内の配線14の数は、2本に限られるものではない。図9(a)は3本の場合を、図9(b)は1本の場合をそれぞれ示す。
また、アライメントマーク内の複数本の配線は、繋がっていても、あるいは交わっていてもよい。図8(c)には、2本の配線14a,14bが1本の配線14cに繋がっている部分を用いた例を示す。
実施例1で述べた特徴C1を、図10(a)〜(f)に示すように2本の配線14の対向するエッジに設け、2つの特徴C1に挟まれてできたスペース18に、配線の島よりなる特徴C2を設けることを考えた。島の形状は、矩形,多角形、円形のいずれでも良い。特徴C1が矩形の場合には矩形形状の島が、特徴C1が台形の場合には六角形の島が、特徴C1が半円の場合には円形の島が望ましい。
アライメントマーク12内には、図11に示すように配線が2本以上あっても良い。図11において、特徴C2が2個以上含まれる場合は、特徴C2がある場合と無い場合を組合わせると、異なる複数のアライメントマークを視野ごとに作ることができ、複数の視野のアライメントを高精度で行える。
本実施例では、半導体層に蒸着されるAu系材料を用いた電極膜の形成工程で、同時に、アライメントマークを構成するためのAu蒸着膜を膜付けすることを考えた。
半導体層に蒸着されたAu膜の上に配線層を設けると、半導体層−配線間に寄生容量を生じ、発光素子アレイの動作速度に影響するので、配線14が上に無い領域にAu膜を設ける。
図12に示すように、矩形の金膜20を、配線14間のスペース22に設ける。このような金膜の形状の特徴をC3とする。また、アライメントマーク12内に入る配線間スペースは1本でも複数本でも良い。また、1個のアライメントマーク内に特徴C3が何個あっても良い。
図12の実施例では、1個のアライメントマーク12内の配線間スペース22を1本、特徴C3の個数は2個とした。
図12のアライメントマーク内の2個の特徴C3について、特徴C3がある場合と無い場合とを取り入れると、図13(a)〜(c)のように、3個の異なるアライメントマークが得られるので、3個の異なる視野について異なるアライメントマークを設定でき、各視野でのアライメント精度を向上できた。
上記実施例1,2,3の特徴C1,C2,C3を組合わせたアライメントマークを設ける。その実施例を、図14(a)〜(c)に示す。これによって異なるアライメントマークは非常に多く作ることができ、発光素子アレイの検査時の視野が多くても対応できた。
図14(a),(b),(c)は、特徴C1と特徴C3との組合わせを示している。
自己走査型発光素子アレイのシフト部の金系材料でできた遮光パターン(シフト部サイリスタからの光を遮光する)を、やや大きめに作っておき、視野ごとに、遮光パターンの長さを変える部分を設け、それをアライメントマークとした。
図15は、その実施例を示す。図1と同一の構成要素には、同一の参照番号を付して示す。図中、24は遮光パターンを示す。図15に示すアライメントマーク12の部分では、配線4と配線6との間に遮光パターン24が現れている。この遮光パターンの長さを変える部分が特徴C4となり、アライメントマーク12を構成できる。
本発明の半導体素子アレイチップの応用例を以下に説明する。
光プリンタ,ファクシミリ,複写機などの光学装置には、本発明の半導体素子アレイチップを1次元に配列し、ロッドレンズアレイなどの光学系と組合わせて構成した光書込みヘッドを用いることができる。
光書込みヘッドが用いられる光プリンタの基本構造を、図16に示す。光プリンタには、光書込みヘッド100が設置される。円筒形の感光ドラム102の表面に、アモルファスSi等の光導電性を持つ材料(感光体)が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器104で一様に帯電させる。そして、光書込みヘッド100で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器106で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器108でカセット110中から送られてきた用紙112上に、トナーを転写する。用紙は、定着器114にて熱等を加えられ定着され、スタッカ116に送られる。一方、転写の終ったトナーが除去される。
このような光書込みヘッドは、プリンタのみならずファクシミリ,複写機にも利用することができる。図17は、ファクシミリまたは複写機の基本構造を示す。図16と同一の構成要素には、同一の参照番号を付して示す。
紙送りローラ130で搬送される読取り原稿122に光源124から光を照射し、反射光を結像レンズ126を介して、イメージセンサ128で受光する。イメージセンサ128の出力に基づいて、光書込みヘッド100の自己走査型発光素子アレイ132が点灯し、ロッドレンズアレイ134を介して感光ドラム102に照射される。用紙112への印字は、光プリンタで説明したとおりである。
自己走査型発光素子アレイの等価回路図である。 pnpn構造の発光サイリスタを用いた自己走査型発光素子アレイチップの回路パターンを示す図である。 チップの回路パターン以外の領域にアライメントマークを設けた例を示す図である。 特徴C1を用いたアライメントマークを示す図である。 アライメントマークとして、2本の配線に、それぞれ最大2個の特徴C1を作り込んだ例を示す図である。 15個の異なるパターンのアライメントマークを示す図である。 特徴の他の形状を示す図である。 配線の両側エッジに特徴を作り込んだ例を示す図である。 アライメントマークの他の例を示す図である。 特徴C2を用いたアライメントマークを示す図である。 特徴C2を用いた他のアライメントマークを示す図である。 特徴C3を用いたアライメントマークを示す図である。 特徴C3を用いたアライメントマークを示す図である。 特徴C1およびC3を用いたアライメントマークを示す図である。 特徴C4を用いたアライメントマークを示す図である。 光プリンタの基本構造を示す図である。 ファクシミリまたは複写機の基本構造を示す図である。
符号の説明
1 シフト部
2 発光部
3 φ1ライン
4 φ2ライン
5 VGKライン
6 φライン
10 検査視野
12 アライメントマーク
14 配線
16 矩形の切り欠き部
18,22 スペース
20 金膜

Claims (24)

  1. 半導体素子アレイチップの外観検査用のアライメントマークの構造であって、
    前記発光素子アレイが含む少なくとも1本の配線の少なくとも片側エッジに切り欠き部よりなる特徴を設け、少なくとも前記特徴を含む配線部分をアライメントマークとする構造。
  2. 前記配線部分は、前記特徴が設けられていない少なくとも1本の配線を含むアライメントマークの構造。
  3. 前記配線部分に含まれる配線が2本以上である場合には、前記2本以上の配線はそれぞれ独立している請求項1または2に記載のアライメントマークの構造。
  4. 前記配線部分に含まれる配線が2本以上である場合には、前記2本以上の配線は少なくとも一部において繋がっているかまたは交差している請求項1または2に記載のアライメントマークの構造。
  5. 前記特徴の形状は、矩形である、請求項1〜4のいずれかに記載のアライメントマークの構造。
  6. 前記特徴の形状は、台形である、請求項1〜4のいずれかに記載のアライメントマークの構造。
  7. 前記特徴の形状は、半円形である、請求項1〜4のいずれかに記載のアライメントマークの構造。
  8. 半導体素子アレイチップの外観検査用のアライメントマークの構造であって、
    片側エッジに少なくとも1個の切り欠き部よりなる第1の特徴がそれぞれ設けられた、前記半導体素子アレイチップが含む2本の配線が、それぞれの前記第1の特徴を対向して配置され、対向する2つの前記第1の特徴の間の少なくとも1個のスペースに配線島よりなる第2の特徴が形成され、前記第1および第2の特徴を含む配線部分をアライメントマークとする構造。
  9. 請求項8に記載の前記配線部分を複数個含む部分をアライメントマークとする構造。
  10. 前記第1の特徴の形状は、矩形である、請求項8または9に記載のアライメントマークの構造。
  11. 前記第1の特徴の形状は、台形である、請求項8または9に記載のアライメントマークの構造。
  12. 前記第1の特徴の形状は、半円形である、請求項8または9に記載のアライメントマークの構造。
  13. 前記第2の特徴の形状は、矩形である、請求項8または9に記載のアライメントマークの構造。
  14. 前記第2の特徴の形状は、多角形である、請求項8または9に記載のアライメントマークの構造。
  15. 前記第2の特徴の形状は、円形である、請求項8または9に記載のアライメントマークの構造。
  16. 半導体素子アレイチップの外観検査用のアライメントマークの構造であって、
    前記半導体素子アレイチップが含む少なくとも2本の配線間のスペースに、前記半導体素子アレイチップが含む電極の金属材料で形成された少なくとも1個の金属膜よりなる特徴が形成され、前記特徴を含む配線部分をアライメントマークとする構造。
  17. 前記半導体素子アレイチップは、pnpn構造構造の発光サイリスタで構成される自己走査型発光素子アレイである、請求項1〜16のいずれかに記載のアライメントマークの構造。
  18. シフト部発光サイリスタアレイと発光部サイリスタアレイとを備える自己走査型発光素子アレイの外観検査用のアライメントマークの構造であって、
    前記シフト部発光サイリスタからの光を遮光する金属材料よりなり、長さが変わる金属パターンよりなる特徴を含む部分をアライメントマークとする構造。
  19. 細長い半導体素子アレイチップのチップ端以外の部分に、請求項1〜16のいずれかに記載のアライメントマークを、前記半導体素子アレイチップの外観を検査する視野ごとに配置する方法。
  20. 請求項1〜16のいずれかに記載のアライメントマークが形成された半導体素子アレイチップ。
  21. 請求項20に記載の半導体素子アレイチップを有する光書込みヘッド。
  22. 請求項21に記載の光書込みヘッドを有する光プリンタ。
  23. 請求項21に記載の光書込みヘッドを有するファクシミリ。
  24. 請求項21に記載の光書込みヘッドを有する複写機。
JP2006046914A 2006-02-23 2006-02-23 半導体素子アレイチップのアライメントマークの構造および配置方法 Pending JP2007227639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006046914A JP2007227639A (ja) 2006-02-23 2006-02-23 半導体素子アレイチップのアライメントマークの構造および配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006046914A JP2007227639A (ja) 2006-02-23 2006-02-23 半導体素子アレイチップのアライメントマークの構造および配置方法

Publications (1)

Publication Number Publication Date
JP2007227639A true JP2007227639A (ja) 2007-09-06

Family

ID=38549149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006046914A Pending JP2007227639A (ja) 2006-02-23 2006-02-23 半導体素子アレイチップのアライメントマークの構造および配置方法

Country Status (1)

Country Link
JP (1) JP2007227639A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783664A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种显示模组、绑定检测方法及绑定系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783664A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种显示模组、绑定检测方法及绑定系统
CN106783664B (zh) * 2017-01-03 2020-04-21 京东方科技集团股份有限公司 一种显示模组、绑定检测方法及绑定系统

Similar Documents

Publication Publication Date Title
TW200911552A (en) Surface-emitting laser array, optical scanning device, and image forming device
TW562753B (en) Optical printer head and method of lighting up optical printer head
JP5625778B2 (ja) 発光チップ、発光装置、プリントヘッドおよび画像形成装置
TWI453534B (zh) 具輔助相區之相偏移光罩、使用該相偏移光罩之圖案化半導體基板的方法與使用該相偏移光罩形成發光二極體的方法
JP2007227639A (ja) 半導体素子アレイチップのアライメントマークの構造および配置方法
JP4366957B2 (ja) 発光素子アレイチップおよび光書込みヘッド
CN113785384A (zh) 使用光电标记对半导体器件进行裸片级唯一认证和序列化的方法
JP7003490B2 (ja) 被駆動素子チップ、露光装置及び画像形成装置並びに被駆動素子チップの製造方法
JP2007273499A (ja) 自己走査型発光素子アレイチップおよび光書込みヘッド
JP2914325B2 (ja) 半導体素子の工程欠陥検査方法
JP2004209703A (ja) 光書き込みヘッド
TW201417334A (zh) 發光二極體陣列結構及其列印頭與列印裝置
JP2001063139A (ja) 画像形成装置
JP6011296B2 (ja) 発光部品、プリントヘッドおよび画像形成装置
JP2006303541A (ja) 半導体集積回路装置の製造方法
US9436098B2 (en) Maskless exposure device, maskless exposure method and display substrate manufactured by the maskless exposure device and the maskless exposure method
JP2006319369A (ja) 半導体集積回路装置の製造方法
JP4556118B2 (ja) 画像形成装置、光量補正用テストチャートの出力方法及び光書き込みヘッドの光量補正装置
JP2004167872A (ja) Led基板の製造方法
JP2002103680A (ja) 画像形成装置
JP2008124372A (ja) Ledアレイ、ledアレイヘッド及び画像記録装置
JPH0569591A (ja) 端面発光型露光装置
JP2012174810A (ja) 発光部品、プリントヘッドおよび画像形成装置
JPS6090784A (ja) 発光ダイオ−ドを用いたプリンタ
JP2003182142A (ja) 光書き込みヘッドの駆動方法