JP2007220915A - Pin connecting structure of printed board - Google Patents
Pin connecting structure of printed board Download PDFInfo
- Publication number
- JP2007220915A JP2007220915A JP2006039802A JP2006039802A JP2007220915A JP 2007220915 A JP2007220915 A JP 2007220915A JP 2006039802 A JP2006039802 A JP 2006039802A JP 2006039802 A JP2006039802 A JP 2006039802A JP 2007220915 A JP2007220915 A JP 2007220915A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- hole
- pin
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明はプリント基板のピン接続構造に関し、くわしくは、プリント基板のスルーホールに立てられたピンを、プリント基板の内層導体パターンに接続する構造の改良に関する。 The present invention relates to a pin connection structure of a printed circuit board, and more particularly, to an improvement in a structure for connecting a pin standing in a through hole of the printed circuit board to an inner layer conductor pattern of the printed circuit board.
プリント回路基板(以下、プリント基板と言う)にピン固定用の貫通孔(スルーホールと言う)を設けてその内周面に導体パターンを形成し、このスルーホールに端子などの導体ピン(以下、ピンと言う)をはんだ固定することが、プリント基板技術では広く行われている。以下、この構造をプリント基板のピン接続構造と称する。この種のピンとしては、たとえば特許文献1に記載されるDIP型IPMのリード端子などがある。
A printed circuit board (hereinafter referred to as a printed circuit board) is provided with a pin fixing through hole (referred to as a through hole), and a conductor pattern is formed on the inner peripheral surface thereof. It is widely used in printed circuit board technology to fix a pin). Hereinafter, this structure is called a printed circuit board pin connection structure. Examples of this type of pin include a DIP type IPM lead terminal described in
高密度実装のために多層プリント基板を用いる場合、このピンを多層プリント基板の表層導体パターンに接続するケースと、このピンを内層導体パターンに接続するケースとを混在させる必要がある。後者のピンと内層導体パターンとを接続する構造の多層プリント基板を内層・ピン接続型多層プリント基板と称するものとする。 When a multilayer printed board is used for high-density mounting, it is necessary to mix a case where this pin is connected to the surface conductor pattern of the multilayer printed board and a case where this pin is connected to the inner layer conductor pattern. The multilayer printed board having a structure for connecting the latter pin and the inner layer conductor pattern is referred to as an inner layer / pin connection type multilayer printed board.
多層プリント基板(以下、単にプリント基板とも言う)のピンと内層導体パターンとの従来の接続構造を図6、図7を参照して簡単に説明する。 A conventional connection structure between pins of a multilayer printed circuit board (hereinafter also simply referred to as a printed circuit board) and an inner layer conductor pattern will be briefly described with reference to FIGS.
図6において、プリント基板2は表層導体パターン(以下、表層とも言う)41、44と、内層導体パターン(以下、内層とも言う)42、43と、スルーホール3を有している。ただし、ここで言う、スルーホール3とは、プリント基板2に貫設したピン挿入用スルーホールを言うとともに、このピン挿入用スルーホールの内周面に形成したスルーホール導体層も意味するものとする。スルーホール3と内層42とは接合界面6にて接合されている。IPMのリード端子1はスルーホール3へ挿入されてはんだ5にて固定され、これにより、スルーホール3、正確にはスルーホール内に形成されたスルーホール導体層を通じて内層42に接続されている。
In FIG. 6, the
図7は、リード端子1とプリント基板2の導体層パターンとの接続経路の電流容量を稼ぐ構造であり、好適には、IPMの主電極端子などの大電流リード端子の接続に用いられるプリント基板のピン接続構造(以下、大電流接続構造とも称する)を示す。図7において、リード端子1は、はんだ5及びスルーホール3を通じて表層41、44及び内層42、43のすべてに接続されている。スルーホール3は、接合界面6を通じて内層42に、接合界面60を通じて内層43に接続されている。
しかしながら、本発明者らは、上記した内層・ピン接続型多層プリント基板を車両用途に用いた場合、ピンと内層導体パターンとの接続部位における電気抵抗の増大や断線の発生を考慮する必要が存在することを見い出した。以下、本発明者らが見い出したこの問題について更に詳しく説明する。 However, when the above-described inner layer / pin connection type multilayer printed circuit board is used for a vehicle, the present inventors need to consider an increase in electrical resistance or occurrence of disconnection at a connection portion between the pin and the inner layer conductor pattern. I found out. Hereinafter, this problem found by the present inventors will be described in more detail.
上記した内層・ピン接続型多層プリント基板では、ピンはIPMなどの質量体に接続されている。質量体はほとんどのケースにおいて多層プリント基板にはんだなどにより実装固定されているが、そうでなくたとえばヒートシンクやベースプレートなど多層プリント基板と別部材に固定される場合もある。 In the inner layer / pin connection type multilayer printed board described above, the pins are connected to a mass body such as an IPM. In most cases, the mass body is mounted and fixed to the multilayer printed board by solder or the like, but may be fixed to a separate member from the multilayer printed board such as a heat sink or a base plate.
最初に、質量体がプリント基板に固定される場合において、回路装置に強い加振力が加えられた場合を想定する。質量体、多層プリント基板、及びピンの延設部分が同一加速度で振動する場合、ピンと多層プリント基板との間には力は発生せず、この力が、スルーホール内に形成されて内層導体パターンとスルーホール内のはんだとの間に介在するスルーホール導体層と内層導体パターンとの間の接続に悪影響を与えることは無い。 First, it is assumed that a strong excitation force is applied to the circuit device when the mass body is fixed to the printed circuit board. When the mass, the multilayer printed circuit board, and the extended part of the pin vibrate at the same acceleration, no force is generated between the pin and the multilayer printed circuit board, and this force is formed in the through hole to form the inner layer conductor pattern. There is no adverse effect on the connection between the through-hole conductor layer and the inner-layer conductor pattern interposed between the solder and the solder in the through-hole.
しかしながら、多層プリント基板は、特にその厚さ方向の曲げ剛性が小さいため、外部からの加振力により曲がるため質量体に対して異なる加速度をもつことになる。したがって、この場合には、一端が質量体に固定されたピンはスルーホール内のはんだに力を与えることになる。この力は、スルーホール内のはんだを通じて内層導体パターンとスルーホール導体層との接合部に加えられることになる。より簡単に言えば、スルーホール内のはんだやピンに固定されたスルーホール導体層と、多層プリント基板内に延設されて多層プリント基板の曲げ変形の影響をより強く受ける内層導体パターンとの間の接合部は上記外部からの加振力により接合状態が悪化する可能性が存在する。 However, since the multilayer printed circuit board has a particularly small bending rigidity in the thickness direction, the multilayer printed circuit board is bent by an external excitation force, and therefore has a different acceleration with respect to the mass body. Therefore, in this case, the pin whose one end is fixed to the mass body gives a force to the solder in the through hole. This force is applied to the joint between the inner layer conductor pattern and the through hole conductor layer through the solder in the through hole. More simply, between the through-hole conductor layer fixed to the solder or pin in the through-hole and the inner-layer conductor pattern that is extended in the multilayer printed circuit board and more strongly affected by bending deformation of the multilayer printed circuit board. There is a possibility that the joint state of the joint part deteriorates due to the external excitation force.
上記した問題は、IPMのピンが多層プリント基板のスルーホールに固定されるものの、IPM自体はヒートシンクなどの別部材に固定されて、多層プリント基板に直接固定されない場合には一層深刻となる。更に説明すると、IPMが固定されたヒートシンクが多層プリント基板とともにたとえばケースに固定されるケースを考えると、外部からの加振力がケースなどに作用してそれらを弾性変形させて、上記したと同様の力をスルーホール内のはんだに与える場合を考慮する必要が生じる。その他、IPMのピンが高温・低温の熱サイクルを繰り返すことによるピンの熱膨張量の変化が上記と同様の力をスルーホール内のはんだに与える場合も考慮する必要が生じる。 The above problem becomes more serious when the IPM pins are fixed to the through holes of the multilayer printed board, but the IPM itself is fixed to another member such as a heat sink and not directly fixed to the multilayer printed board. To explain further, considering a case in which the heat sink with the IPM fixed is fixed to the case together with the multilayer printed circuit board, for example, the external excitation force acts on the case etc. to elastically deform them, and the same as described above. It is necessary to consider the case where the above-described force is applied to the solder in the through hole. In addition, it is necessary to consider the case where the change in the thermal expansion amount of the pin due to the high temperature / low temperature thermal cycle of the IPM pin gives the same force to the solder in the through hole.
いずれにせよ、熱サイクル環境や振動環境では、スルーホール導体層と内層導体パターンとの間の小面積の接合部分に大きな応力が生じ、この部位における電気抵抗の増大や断線発生を想定することは、たとえば車両用途において重要であることが理解されるであろう。 In any case, in a thermal cycle environment or vibration environment, a large stress is generated in the small area joint between the through-hole conductor layer and the inner layer conductor pattern, and it is assumed that an increase in electrical resistance or disconnection occurs at this part. It will be appreciated that it is important, for example, in vehicle applications.
上記した図6、図7のプリント基板のピン接続構造において上記問題を更に具体的に説明する。基板全体に振動が加わるとリード端子1の上部に位置してプリント基板2とは別に配置された図示しないIPMパッケージがプリント基板2に対して相対的に変位することになる。すると、リード端子1とはんだ5とスルーホール(スルーホール導体層)3と内層42との接合が変動方向に引っ張られる。その結果、一番応力に対して弱い接合界面6の接合に悪影響が生じる可能性がある。
The above problem will be described more specifically in the printed circuit board pin connection structure shown in FIGS. When vibration is applied to the entire board, an IPM package (not shown) located above the
また、上記問題は、図7に示す大電流接続構造において更に深刻となる。すなわち、図7において、経路に大電流が流れると、二つの接合界面6、60の一方が破断し高抵抗化すると、電流が他方の接合界面へ集中して、残る接合界面の劣化が促進されたり、焼失したりする可能性を考慮する必要がある。
Further, the above problem becomes more serious in the large current connection structure shown in FIG. That is, in FIG. 7, when a large current flows through the path, when one of the two
本発明は上記問題点に鑑みなされたものであり、振動環境や熱サイクル環境において良好な信頼性を維持可能なプリント基板のピン接続構造を提供することを、その目的としている。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a pin connection structure of a printed circuit board that can maintain good reliability in a vibration environment and a heat cycle environment.
上記課題を解決する本発明のプリント基板のピン接続構造は、表面に表層導体パターンを、内部に内層導体パターンを有し、ピン挿入用スルーホールが貫孔された多層プリント基板と、前記ピン挿入用スルーホールに挿通されてはんだにて固定された端子ピンとを備え、前記端子ピンは、前記内層導体パターンに接続されるプリント基板のピン接続構造において、前記多層プリント基板に形成されて前記内層導体パターンに達するビア導体と、前記多層プリント基板の表面に延設されて前記端子ピンと前記ビア導体とを接続するピン接続導体とを有することを特徴としている。 The printed circuit board pin connection structure of the present invention that solves the above problems includes a multilayer printed circuit board having a surface conductor pattern on the surface and an inner conductor pattern inside, and a pin insertion through-hole, and the pin insertion Terminal pins inserted into through holes for use and fixed with solder, wherein the terminal pins are formed on the multilayer printed board in the pin connection structure of the printed board connected to the inner layer conductor pattern, and the inner layer conductors It has a via conductor reaching a pattern, and a pin connection conductor extending on the surface of the multilayer printed board and connecting the terminal pin and the via conductor.
なお、上記で言うスルーホールは、電気部品のリード端子を挿入するための孔、又は、この孔の内周面に形成された導体層であるスルーホール導体層を意味し、ビア導体とは、リード端子が挿入されない孔であるビアホールに形成される導体を言うものとする。 In addition, the through-hole said above means the through-hole conductor layer which is the hole for inserting the lead terminal of an electrical component, or the conductor layer formed in the inner peripheral surface of this hole, and a via conductor is A conductor formed in a via hole which is a hole into which a lead terminal is not inserted shall be said.
すなわち、この発明は、多層プリント基板のスルーホールにはんだ固定されたIPMのリード端子などのピンをビア導体を通じて多層プリント基板の内層導体パターンに電気的に接続することをその特徴としている。 That is, the present invention is characterized in that pins such as IPM lead terminals soldered to the through holes of the multilayer printed board are electrically connected to the inner conductor pattern of the multilayer printed board through via conductors.
この発明によれば、既述した車両振動や熱サイクルなどにより、ピン挿入用スルーホールのスルーホール導体層と内層導体パターンとの間の接合に掛かるストレスを大幅に軽減することができるため、IPMのリード端子などのピンと内層導体パターンとの接続信頼性を従来に比べて大幅に向上することができる。 According to the present invention, the stress applied to the junction between the through hole conductor layer of the pin insertion through hole and the inner layer conductor pattern due to the vehicle vibration or thermal cycle described above can be greatly reduced. The connection reliability between the pins such as lead terminals and the inner layer conductor pattern can be greatly improved as compared with the conventional case.
好適な態様において、前記ビア導体は、前記ピン挿入用スルーホールに近接して形成される。このようにすれば、ビア導体とピン挿入用スルーホールとの接続抵抗を減らせるとともに、多層プリント基板の表面における導体層パターンの配置を容易化することができる。 In a preferred aspect, the via conductor is formed close to the pin insertion through hole. In this way, the connection resistance between the via conductor and the pin insertion through hole can be reduced, and the arrangement of the conductor layer pattern on the surface of the multilayer printed board can be facilitated.
好適な態様において、前記端子ピンは、互いに異なる位置に形成された複数の前記ビア導体にそれぞれ接続される。このようにすれば、上記接続部位の信頼性を向上でき、ビア導体とピン挿入用スルーホールとの間の電気抵抗を低減することもできる。 In a preferred aspect, the terminal pins are respectively connected to the plurality of via conductors formed at different positions. If it does in this way, the reliability of the said connection part can be improved and the electrical resistance between a via conductor and a pin insertion through-hole can also be reduced.
好適な態様において、前記ピン接続導体は、前記表層導体パターンからなる。これにより、余分な接続工程が増えることがない。 In a preferred aspect, the pin connection conductor comprises the surface layer conductor pattern. Thereby, an extra connection process does not increase.
好適な態様において、前記ビア導体は、前記多層プリント基板に貫孔された所定の接続用スルーホールと、前記接続用スルーホール内に配設されたはんだにより構成されている。これにより、内層導体パターンからピンまでの電気抵抗を低減することができる。 In a preferred aspect, the via conductor is configured by a predetermined connection through hole that is penetrated through the multilayer printed board, and solder disposed in the connection through hole. Thereby, the electrical resistance from the inner layer conductor pattern to the pin can be reduced.
好適な態様において、前記ピン接続導体は、前記ピン挿入用スルーホールに配設されたはんだと、前記ビア導体をなす前記はんだとを連ねてなる。これにより、内層導体パターンからピンまでの電気抵抗を一層低減することができる。 In a preferred aspect, the pin connection conductor is formed by connecting the solder disposed in the pin insertion through hole and the solder forming the via conductor. Thereby, the electrical resistance from the inner layer conductor pattern to the pin can be further reduced.
本発明のプリント基板のピン接続構造の好適な実施態様を以下に説明する。ただし、本発明はこの実施形態に限定解釈されるべきではなく、本発明の技術思想をその他の技術の組み合わせにより実現してもよいことはもちろんである。 A preferred embodiment of the printed circuit board pin connection structure of the present invention will be described below. However, the present invention should not be construed as being limited to this embodiment, and it goes without saying that the technical idea of the present invention may be realized by a combination of other techniques.
(実施形態1)
実施形態1のプリント基板のピン接続構造を模式垂直断面図である図1を参照して説明する。図1は、プリント基板の縦断面図である。
(Embodiment 1)
The pin connection structure of the printed circuit board according to the first embodiment will be described with reference to FIG. 1 which is a schematic vertical sectional view. FIG. 1 is a longitudinal sectional view of a printed circuit board.
図1において、プリント基板2は表層41a、44aと内層42、43とスルーホール3とビア7とを有する。1は、不図示のIPMのリード端子であって、スルーホール3には、はんだ5により固定されたリード端子(本明細書で言うピン)1が挿入、固定されている。
In FIG. 1, the printed
ただし、ここで言うビア7は、プリント基板2に貫設されるが、リード端子が挿入、固定されない孔であるビアホールを言うが、このビアホールの内周面に形成された導体層であるビアホール導体層(ビア導体)を意味する場合もあるものとする。同じく、スルーホール3も、プリント基板2に貫設したピン挿入用のスルーホールを言うとともに、このピン挿入用スルーホールの内周面に形成したスルーホール導体層も意味するものとする。
However, the via 7 referred to here is a via hole that is a hole that is penetrated through the printed
6aは、スルーホール導体層であるスルーホール3のうち、内層42に最も近接する部位の界面であるが、この実施形態では、内層42に接合されていない。
6a is an interface of a portion of the through-
ビア7は、スルーホール3と比較的近接して形成されており、ビアホール導体であるビア7は、接合界面6bにて内層42と接合されている。また、ビアホール導体であるビア7とスルーホール導体層であるスルーホール3とは、表層(ピン接続導体)41b、44bを通じて接続されている。
The via 7 is formed relatively close to the through
これにより、リード端子1から内層42に到る電気経路は、リード端子1→はんだ5→表層41b、44b→ビア7→接合界面6b→内層42となる。ビア7と内層42との接合界面6bは、リード端子1がビア7に挿入されていないため、リード端子1からの加振力や熱応力を直接受けることがなく、図6に示すビア無し接続構造に比べて格段に熱サイクルや振動に強い接合が可能となる。
Thus, the electrical path from the
なお、ビア7の位置は自由であるが、スルーホール3近傍に複数配置することが好適である。ただし、リード端子1がIPMの制御端子のように電流容量を必要としないケースでは、実装面積を稼ぐためにビア7を単数とし、かつ、その径をスルーホール3より径を小さくする方が好ましい。当然、図1において、表層41bと44bのどちらか一方のみをスルーホール3及びビア7に接続してもよい。
In addition, although the positions of the vias 7 are arbitrary, it is preferable to arrange a plurality of vias near the through
(実施形態2)
第2実施形態を図2を参照して以下に説明する。この実施形態の特徴は、実施形態1において、内層42から分離していた界面6aを図6と同様に接合した点にある。このようにすると、電気的導通の経路が並列となるため、接続信頼性を更に向上することができる。ただし、界面6aの破断前後で電流経路が異なることになり、伝送する信号電圧や信号電流に影響を及ぼすことは避けられないことに留意されたい(図3参照)。もちろん、この実施形態においても、ビア7はスルーホール3の近傍に設置することが望まく、更に表層41bと44bのどちらか片方で接続してもよい。
(Embodiment 2)
A second embodiment will be described below with reference to FIG. The feature of this embodiment is that the
(実施形態3)
第3実施形態を図4を参照して以下に説明する。この実施形態は大電流接続構造であって、その特徴は、図2に示す実施形態2において、ビアを複数設けるとともに、各導体層パターンの厚さを増大した点にある。図4において、二つのビア7a、7bが形成され、これらビア7a、7bは内層42と接続されている。また、内層42は接合界面6aを通じてスルーホール3にも接続されている。更に、ビア7a、7bは表層(ピン接続導体)41、44を通じてはんだ5に接続されている。6bはビア7aと内層42との接合界面、6cはビア7bと内層42との接合界面である。結局、リード端子1は、3つの接合界面6a、6b、6cにより並列接続されることになる。
(Embodiment 3)
A third embodiment will be described below with reference to FIG. This embodiment is a large current connection structure, and is characterized in that a plurality of vias are provided and the thickness of each conductor layer pattern is increased in the second embodiment shown in FIG. In FIG. 4, two
もちろん、ビアの数は二つに限定されるものではなく、たとえばスルーホール3の周囲に更に多数設けても良い。例えば一個のビアで3Aの電流容量があるとして、30Aの電流を流したいならビアを10個以上設ければよい。電流容量さえ気にすればこのときビアの径は特に関係ない。ビアをスルーホール3に近接配置することは、インダクタンス及び配線抵抗低減の観点からも好適である。
Of course, the number of vias is not limited to two. For example, a larger number of vias may be provided around the through
(実施形態4)
他の実施形態を図5を参照して以下に説明する。この実施形態は大電流接続構造であって、その特徴は、図4に示す実施形態3において、ビアを一つとするとともに、ビア7をはんだ5bを充填した点にある。このように構成することにより、ビア7とスルーホール3との間の電流容量を大幅に向上することができる。なお、ビア7の径をスルーホール3と同等とすると、更によい。
(Embodiment 4)
Another embodiment will be described below with reference to FIG. This embodiment is a large current connection structure, and the feature thereof is that, in the third embodiment shown in FIG. 4, one via is provided and the via 7 is filled with the
また、この実施形態では、図4に示されるように、表層41、44の上面にてスルーホール3のはんだ5aとビア7のはんだ5bとが接触して本発明で言うピン接続導体を構成している。つまり、スルーホール3とビア7とは、はんだ5aとはんだ5bとがプリント基板2の表面にて直接接触可能な距離に配置されている。これにより、ビア7のはんだ5bとはんだ5aとの間の電気抵抗の更なる低減が可能となっている。もちろん、はんだ5aとはんだ5bとの直接接触が不要な場合には、スルーホール3とビア7との間の距離は自由となる。また、この実施形態においても、ビア7を複数としてもよい。
In this embodiment, as shown in FIG. 4, the
1 リード端子
2 プリント基板
3 スルーホール
5 はんだ
5a はんだ
5b はんだ
6 接合界面
6a 界面(接合界面)
6b 接合界面
7 ビア
7a ビア
7b ビア
41 表層
41a 表層
41b 表層
42 内層
43 内層
44 表層
60 接合界面
DESCRIPTION OF
6b Bonding interface 7 Via 7a Via 7b Via 41
Claims (6)
前記多層プリント基板に形成されて前記内層導体パターンに達するビア導体と、
前記多層プリント基板の表面に延設されて前記端子ピンと前記ビア導体とを接続するピン接続導体と、
を有することを特徴とするプリント基板のピン接続構造。 A multilayer printed circuit board having a surface conductor pattern on the surface and an inner layer conductor pattern inside, and through-holes for pin insertion, and terminal pins inserted through the pin insertion through-holes and fixed with solder The terminal pin is a pin connection structure of a printed circuit board connected to the inner layer conductor pattern,
A via conductor formed on the multilayer printed circuit board and reaching the inner layer conductor pattern;
A pin connection conductor extending on the surface of the multilayer printed circuit board and connecting the terminal pin and the via conductor;
A printed circuit board pin connection structure characterized by comprising:
前記ビア導体は、前記ピン挿入用スルーホールに近接して形成されるプリント基板のピン接続構造。 In the printed circuit board pin connection structure according to claim 1,
The via conductor is a pin connection structure of a printed circuit board formed close to the pin insertion through hole.
前記端子ピンは、互いに異なる位置に形成された複数の前記ビア導体にそれぞれ接続されるプリント基板のピン接続構造。 In the printed circuit board pin connection structure according to claim 1,
The terminal pin is a pin connection structure of a printed circuit board connected to the plurality of via conductors formed at different positions.
前記ピン接続導体は、前記表層導体パターンからなるプリント基板のピン接続構造。 In the printed circuit board pin connection structure according to claim 1,
The pin connection conductor is a printed circuit board pin connection structure comprising the surface conductor pattern.
前記ビア導体は、前記多層プリント基板に貫孔された所定の接続用スルーホールと、前記接続用スルーホール内に配設されたはんだにより構成されているプリント基板のピン接続構造。 In the printed circuit board pin connection structure according to claim 1,
The via conductor is a pin connection structure of a printed circuit board constituted by a predetermined connection through hole penetrating the multilayer printed circuit board and solder disposed in the connection through hole.
前記ピン接続導体は、前記ピン挿入用スルーホールに配設されたはんだと、前記ビア導体をなす前記はんだとを連ねてなるプリント基板のピン接続構造。 The printed circuit board pin connection structure according to claim 5,
The pin connection conductor is a pin connection structure of a printed circuit board in which the solder disposed in the pin insertion through hole and the solder forming the via conductor are connected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006039802A JP2007220915A (en) | 2006-02-16 | 2006-02-16 | Pin connecting structure of printed board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006039802A JP2007220915A (en) | 2006-02-16 | 2006-02-16 | Pin connecting structure of printed board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007220915A true JP2007220915A (en) | 2007-08-30 |
Family
ID=38497855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006039802A Pending JP2007220915A (en) | 2006-02-16 | 2006-02-16 | Pin connecting structure of printed board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007220915A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014045130A (en) * | 2012-08-28 | 2014-03-13 | Kyocer Slc Technologies Corp | Wiring board and probe card using the same |
JP2018037625A (en) * | 2016-09-02 | 2018-03-08 | 富士ゼロックス株式会社 | Signal transmission device and image forming apparatus |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0390475U (en) * | 1989-12-28 | 1991-09-13 | ||
JPH03225890A (en) * | 1990-01-30 | 1991-10-04 | Nec Corp | Printed wiring board |
JPH07283500A (en) * | 1994-04-13 | 1995-10-27 | Murata Mfg Co Ltd | Electric connection structure in circuit board |
JPH10150260A (en) * | 1996-11-20 | 1998-06-02 | Sumitomo Wiring Syst Ltd | Printed wiring board |
-
2006
- 2006-02-16 JP JP2006039802A patent/JP2007220915A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0390475U (en) * | 1989-12-28 | 1991-09-13 | ||
JPH03225890A (en) * | 1990-01-30 | 1991-10-04 | Nec Corp | Printed wiring board |
JPH07283500A (en) * | 1994-04-13 | 1995-10-27 | Murata Mfg Co Ltd | Electric connection structure in circuit board |
JPH10150260A (en) * | 1996-11-20 | 1998-06-02 | Sumitomo Wiring Syst Ltd | Printed wiring board |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014045130A (en) * | 2012-08-28 | 2014-03-13 | Kyocer Slc Technologies Corp | Wiring board and probe card using the same |
JP2018037625A (en) * | 2016-09-02 | 2018-03-08 | 富士ゼロックス株式会社 | Signal transmission device and image forming apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009147165A (en) | Semiconductor device | |
JP2007059803A (en) | Printed circuit board, electronic substrate, and electronic apparatus | |
JP2009182141A (en) | Electronic apparatus and method of manufacturing the same | |
WO2007040193A1 (en) | Hybrid integrated circuit device and method for manufacturing same | |
JP2007220915A (en) | Pin connecting structure of printed board | |
JP2018125515A (en) | Electronic device | |
CN101241901A (en) | Buried chip encapsulation structure and its making method | |
JP4923275B2 (en) | Through-hole structure and printed wiring board using the same | |
JP2008288359A (en) | Printed circuit board | |
JP6236841B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP2006294785A (en) | Electronic circuit device | |
JP2004134302A (en) | Press fit terminal connecting device and press fit connection wiring board | |
JP2007157949A (en) | Low-temperature calcination multilayer ceramic substrate | |
JP2018129464A (en) | Printed circuit board and printed circuit device | |
JP2009284600A (en) | Circuit structure and electrical junction box | |
JP2007123718A (en) | Electronic circuit device | |
JP2007221014A (en) | Multi-layer wiring substrate structure | |
JP2007266178A (en) | Printed wiring board | |
JP2007220923A (en) | Printed board and manufacturing method thereof | |
JP2006303086A (en) | Semiconductor device | |
WO2013111640A1 (en) | Bus bar | |
JP6060722B2 (en) | Electronic components | |
JP2006066665A (en) | Wiring board | |
JP2004134303A (en) | Press fit joining method and its wiring board | |
JP2023032493A (en) | Substrate, substrate connection structure, and substrate manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100817 |