JP2014045130A - Wiring board and probe card using the same - Google Patents

Wiring board and probe card using the same Download PDF

Info

Publication number
JP2014045130A
JP2014045130A JP2012187675A JP2012187675A JP2014045130A JP 2014045130 A JP2014045130 A JP 2014045130A JP 2012187675 A JP2012187675 A JP 2012187675A JP 2012187675 A JP2012187675 A JP 2012187675A JP 2014045130 A JP2014045130 A JP 2014045130A
Authority
JP
Japan
Prior art keywords
resin layer
layer
wiring board
conductive
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012187675A
Other languages
Japanese (ja)
Inventor
Takayuki Taguchi
貴之 田口
Tomohisa Murakami
知久 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2012187675A priority Critical patent/JP2014045130A/en
Publication of JP2014045130A publication Critical patent/JP2014045130A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board which meets a demand for improving the connection reliability with a conductive pin, and to provide a probe card using the wiring board.SOLUTION: A wiring board 3 according to one embodiment of this invention includes: a first resin layer 15a; a second resin layer 15b where the first resin layer 15a is laminated on an upper surface; a through hole P for insertion of a conductive pin 6 which penetrates the first resin layer 15a and the second resin layer 15b in a lamination direction, the through hole P where the first resin layer 15a and the second resin layer 15b are exposed; a pad 18 for connection of the conductive pin 6 which is positioned on an upper surface of the first resin layer 15a; a first via conductor 17a which penetrates through the first resin layer 15a in a thickness direction and connects with the pad 18; and a first conductive layer 16a which is positioned between the first resin layer 15a and the second resin layer 15b and connects with the first via conductor 17a.

Description

本発明は、半導体ウェハ検査装置等に使用される配線基板およびそれを用いたプローブカードに関するものである。   The present invention relates to a wiring board used in a semiconductor wafer inspection apparatus and the like and a probe card using the same.

従来、半導体ウェハ検査装置には、半導体ウェハの電気的信頼性を検査するためのプローブカードが用いられている。   Conventionally, a probe card for inspecting the electrical reliability of a semiconductor wafer is used in a semiconductor wafer inspection apparatus.

プローブカードとしては、例えば特許文献1の[0002]〜[0008]に、電気絶縁材料性の基板と、この基板を貫通する導電性の筒状部材とを有し、筒状部材が雄導電ピンの一部に半田のような導電性接着材により固定された配線基板を備えた構成が記載されている。   As a probe card, for example, [0002] to [0008] of Patent Document 1 have an electrically insulating material substrate and a conductive cylindrical member penetrating the substrate, and the cylindrical member is a male conductive pin. A configuration is described in which a wiring board fixed to a part of the wiring board by a conductive adhesive such as solder is provided.

このような配線基板においては、雄ピンを挿入する際や取り外す際に、例えば雄ピンが導電性の筒状部材に接触して摩擦が生じるため、導電性の筒状部材に機械的応力が加わって損傷することがある。その結果、雄ピンと配線基板との接続不良が生じ、ひいては配線基板と雄ピンとの接続信頼性が低下しやすい。   In such a wiring board, when a male pin is inserted or removed, for example, the male pin comes into contact with the conductive cylindrical member and friction is generated. Therefore, mechanical stress is applied to the conductive cylindrical member. May be damaged. As a result, the connection failure between the male pin and the wiring board occurs, and as a result, the connection reliability between the wiring board and the male pin tends to be lowered.

特開平10−289770号公報JP-A-10-289770

本発明は、導電ピンとの接続信頼性を向上させる要求に応える配線基板およびそれを用いたプローブカードを提供するものである。   The present invention provides a wiring board that meets the demand for improving the connection reliability with conductive pins, and a probe card using the wiring board.

本発明の一形態にかかる配線基板は、第1樹脂層と、該第1樹脂層が上面に積層された第2樹脂層と、前記第1樹脂層および前記第2樹脂層を積層方向に貫通するとともに、前記第1樹脂層および前記第2樹脂層が露出した導電ピン挿入用の貫通孔と、前記第1樹脂層の上面に位置する導電ピン接続用のパッドと、前記第1樹脂層を厚み方向に貫通し、前記パッドに接続した第1ビア導体と、前記第1樹脂層と前記第2樹脂層との間に位置し、前記第1ビア導体に接続した第1導電層とを備えている。   A wiring board according to an embodiment of the present invention includes a first resin layer, a second resin layer having the first resin layer laminated on an upper surface thereof, and penetrating the first resin layer and the second resin layer in a lamination direction. In addition, a through hole for inserting a conductive pin in which the first resin layer and the second resin layer are exposed, a pad for connecting a conductive pin located on the upper surface of the first resin layer, and the first resin layer A first via conductor penetrating in the thickness direction and connected to the pad; and a first conductive layer located between the first resin layer and the second resin layer and connected to the first via conductor. ing.

また、本発明の一形態にかかるプローブカードは、上記配線基板と、プローブを有するとともに、該配線基板の上面側に位置しつつ前記配線基板に接続したプローブヘッドと、前記配線基板の下面側に位置しつつ前記配線基板に接続したメイン基板と、前記貫通孔に挿入され、前記配線基板および前記メイン基板を電気的に接続した導電ピンと、前記導電ピンおよび前記パッドを電気的に接続した導電性接着材とを備えている。   A probe card according to an aspect of the present invention includes the above-described wiring board and a probe, a probe head that is positioned on the upper surface side of the wiring board and connected to the wiring board, and a lower surface side of the wiring board. A main board connected to the wiring board while being positioned, a conductive pin inserted into the through-hole and electrically connecting the wiring board and the main board, and a conductive board electrically connecting the conductive pin and the pad With adhesive.

本発明の一形態にかかる配線基板によれば、第1樹脂層の上面に位置する導電ピン接続用のパッドを備えることから、配線基板と導電ピンとの接続信頼性を向上させることができる。さらに、パッドに接続した第1ビア導体と、第1ビア導体に接続した第1導電層とを備えることから、パッドと第1樹脂層との接着強度を高め、配線基板と導電ピンとの接続信頼性を向上させることができる。   According to the wiring board concerning one form of this invention, since the pad for a conductive pin connection located in the upper surface of a 1st resin layer is provided, the connection reliability of a wiring board and a conductive pin can be improved. Further, since the first via conductor connected to the pad and the first conductive layer connected to the first via conductor are provided, the bonding strength between the pad and the first resin layer is increased, and the connection reliability between the wiring board and the conductive pin is increased. Can be improved.

また、本発明の一形態にかかるプローブカードによれば、上記配線基板を用いることによって、配線基板と導電ピンとの接続信頼性に優れたプローブカードを得ることができる。   Moreover, according to the probe card concerning one form of this invention, the probe card excellent in the connection reliability of a wiring board and a conductive pin can be obtained by using the said wiring board.

図1(a)は、本発明の一実施形態におけるプローブカードを厚み方向に切断した断面図であり、図1(b)は、図1(a)のR1部分を拡大して示した断面図であり、図1(c)は、図1(b)のR2部分を拡大して示した断面図である。FIG. 1A is a cross-sectional view of a probe card according to an embodiment of the present invention cut in the thickness direction, and FIG. 1B is an enlarged cross-sectional view of the R1 portion of FIG. FIG. 1C is an enlarged cross-sectional view of the R2 portion of FIG. 図2(a)は、図1(b)のパッド18の上面図であり、図2(b)は、図1(b)の第1導電層16aの上面図であり、図2(c)は、図1(b)の第2導電層16bの上面図である。2A is a top view of the pad 18 in FIG. 1B, FIG. 2B is a top view of the first conductive layer 16a in FIG. 1B, and FIG. These are the top views of the 2nd conductive layer 16b of Drawing 1 (b). 図3は、図1(b)の第3導電層16cの上面図である。FIG. 3 is a top view of the third conductive layer 16c of FIG. 図4(a)ないし(c)は、図1(a)に示すプローブカードの製造工程を説明する、図1(b)に相当する部分を拡大して示した断面図である。4 (a) to 4 (c) are enlarged cross-sectional views illustrating a portion corresponding to FIG. 1 (b) for explaining the manufacturing process of the probe card shown in FIG. 1 (a).

(プローブカード)
以下に、本発明の一実施形態に係る配線基板を用いたプローブカードを、図面に基づいて詳細に説明する。
(Probe card)
Hereinafter, a probe card using a wiring board according to an embodiment of the present invention will be described in detail with reference to the drawings.

図1(a)および(b)に示したプローブカード1は、半導体ウェハ検査装置において、テスタ等の測定器(図示せず)からの信号によって、半導体ウェハの電気的信頼性を検査するものである。このプローブカード1は、プローブヘッド2と、このプローブヘッド2が接続した配線基板3と、この配線基板3が接続したメイン基板4と、このメイン基板4が接続した補強板5と、配線基板3とメイン基板4とを電気的に接続する導電ピン6と、導電ピン6および配線基板3を電気的に接続する導電性接着材7とを含んでいる。なお、プローブヘッド2、配線基板3、メイン基板4および補強板5は、例えばネジ等によって互いに接続している。   A probe card 1 shown in FIGS. 1A and 1B is for inspecting the electrical reliability of a semiconductor wafer by a signal from a measuring instrument (not shown) such as a tester in a semiconductor wafer inspection apparatus. is there. The probe card 1 includes a probe head 2, a wiring board 3 to which the probe head 2 is connected, a main board 4 to which the wiring board 3 is connected, a reinforcing plate 5 to which the main board 4 is connected, and a wiring board 3. And conductive pins 6 that electrically connect the main board 4 to each other and conductive adhesives 7 that electrically connect the conductive pins 6 and the wiring board 3. The probe head 2, the wiring board 3, the main board 4 and the reinforcing plate 5 are connected to each other by, for example, screws.

プローブヘッド2は、半導体ウェハの検査を行なうものである。このプローブヘッド2は、複数のプローブ8と、このプローブ8を保持する保持部材9とを含んでいる。プローブ8は、半導体ウェハの電極に接触する端子であり、配線基板3と半導体ウェハとの間で電気信号または電源電圧を伝送する機能や配線基板3を介して半導体ウェハを接地電位に接続する機能を有する。このプローブ8は、検査対象である半導体ウェハの配線パターンに応じて配置されており、各プローブ8同士のピッチが例えば40μm以上110μm以下に設定されている。また、プローブ8は、本実施形態においては、保持部材9を厚み方向に貫通している。このプローブ8の一方端を半導体ウェハの電極に接触させると、プローブ8が配線基板3に向かって押圧され、プローブ8の他方端が配線基板3の電極に接触することによって、半導体ウェハの電極と配線基板3の電極とを電気的に接続する。   The probe head 2 is for inspecting a semiconductor wafer. The probe head 2 includes a plurality of probes 8 and a holding member 9 that holds the probes 8. The probe 8 is a terminal that is in contact with an electrode of the semiconductor wafer, a function of transmitting an electric signal or a power supply voltage between the wiring board 3 and the semiconductor wafer, and a function of connecting the semiconductor wafer to the ground potential via the wiring board 3. Have The probes 8 are arranged according to the wiring pattern of the semiconductor wafer to be inspected, and the pitch between the probes 8 is set to 40 μm or more and 110 μm or less, for example. In the present embodiment, the probe 8 penetrates the holding member 9 in the thickness direction. When one end of the probe 8 is brought into contact with the electrode of the semiconductor wafer, the probe 8 is pressed toward the wiring substrate 3, and the other end of the probe 8 is brought into contact with the electrode of the wiring substrate 3. The electrodes of the wiring board 3 are electrically connected.

配線基板3は、プローブヘッド2の保持部材として機能するとともに、プローブ8とメイン基板4とを電気的に接続するものである。この配線基板3は、プローブ8の配置とメイン基板4の電極とに応じたパターンの配線が内部に形成されており、用いられるプローブヘッド2に対応するものが適宜使用される。さらに、配線基板3は、検査対象である半導体ウェハに応じて適宜交換可能となるように、メイン基板4にネジ止めされている。   The wiring board 3 functions as a holding member for the probe head 2 and electrically connects the probe 8 and the main board 4. The wiring board 3 has wiring in a pattern corresponding to the arrangement of the probes 8 and the electrodes of the main board 4, and the wiring board 3 corresponding to the probe head 2 to be used is used as appropriate. Furthermore, the wiring board 3 is screwed to the main board 4 so that it can be appropriately replaced according to the semiconductor wafer to be inspected.

メイン基板4は、測定器と配線基板3とを電気的に接続するものである。このメイン基板4は、例えばプリント配線板等を用いることができる。   The main board 4 electrically connects the measuring instrument and the wiring board 3. For example, a printed wiring board or the like can be used as the main board 4.

補強板5は、メイン基板4を補強して、メイン基板4の反りを低減する機能を有するものである。この補強板5は、ステンレスまたはアルミニウム等の金属材料により形成することができる。   The reinforcing plate 5 has a function of reinforcing the main substrate 4 and reducing warpage of the main substrate 4. The reinforcing plate 5 can be formed of a metal material such as stainless steel or aluminum.

導電ピン6は、配線基板3を厚み方向に貫通するとともにメイン基板4と配線基板3とを電気的に接続するものである。この導電ピン6は、例えばアルミニウムなどの導電材料によって形成されている。また、導電ピン6の幅は、例えば50μm以上450μm以下に設定されている。なお、図1(b)には2つの導電ピン6が記載されているが、導電ピン6は、図1(b)に示した断面において3つ以上あっても構わない。   The conductive pin 6 penetrates the wiring board 3 in the thickness direction and electrically connects the main board 4 and the wiring board 3. The conductive pin 6 is made of a conductive material such as aluminum. The width of the conductive pin 6 is set to, for example, 50 μm or more and 450 μm or less. In FIG. 1B, two conductive pins 6 are shown, but there may be three or more conductive pins 6 in the cross section shown in FIG. 1B.

導電性接着材7は、配線基板3の後述するパッド18および導電ピン6に接着することによって、導電ピン6と配線基板3とを電気的に接続するものである。この導電性接着材7は、例えば鉛、錫、銀、金、銅、亜鉛、ビスマス、インジウムまたはアルミニウム等を含む半田等の導電材料によって形成されている。   The conductive adhesive 7 is for electrically connecting the conductive pins 6 and the wiring substrate 3 by bonding them to pads 18 and conductive pins 6 described later of the wiring substrate 3. The conductive adhesive 7 is formed of a conductive material such as solder including lead, tin, silver, gold, copper, zinc, bismuth, indium, aluminum, or the like.

(配線基板)
次に、本実施形態の配線基板について、図面に基づいて詳細に説明する。
(Wiring board)
Next, the wiring board of the present embodiment will be described in detail based on the drawings.

配線基板3は、本実施形態においては、図1(b)に示すように、コア基板10と、コア基板10の上下面に形成された一対のビルドアップ層11とを含んでおり、厚み方向(Z方向)に貫通する導電ピン6挿入用の貫通孔Pが形成されている。   In the present embodiment, the wiring board 3 includes a core substrate 10 and a pair of buildup layers 11 formed on the upper and lower surfaces of the core substrate 10 in the thickness direction, as shown in FIG. A through hole P for inserting the conductive pin 6 penetrating in the (Z direction) is formed.

ここで、便宜上、一対のビルドアップ層11のうち、上側(プローブヘッド2側)に配されたビルドアップ層11を第1ビルドアップ層11aとし、下側(メイン基板4側)に配されたビルドアップ層11を第2ビルドアップ層11bとする。なお、本実施形態においては、プローブヘッド2側を上とし、メイン基板4側を下とする。   Here, for convenience, the build-up layer 11 disposed on the upper side (probe head 2 side) of the pair of build-up layers 11 is defined as the first build-up layer 11a and disposed on the lower side (main substrate 4 side). The buildup layer 11 is defined as a second buildup layer 11b. In the present embodiment, the probe head 2 side is on the upper side and the main substrate 4 side is on the lower side.

(コア基板)
コア基板10は、配線基板3の強度を高めるものであり、厚み方向に貫通する円柱状のスルーホールが形成された基体12と、スルーホールの内壁に形成された筒状のスルーホール導体13と、該スルーホール導体13の内部に配された柱状の絶縁体14とを含んでいる。
(Core substrate)
The core substrate 10 increases the strength of the wiring substrate 3, and includes a base 12 on which a cylindrical through hole penetrating in the thickness direction is formed, and a cylindrical through hole conductor 13 formed on the inner wall of the through hole. And a columnar insulator 14 disposed inside the through-hole conductor 13.

基体12は、コア基板10の主要部をなして剛性を高めるものである。この基体12は、エポキシ樹脂等の樹脂と、該樹脂によって被覆されたガラスクロス等の基材と、該樹脂によって被覆された複数の粒子からなるシリカフィラー等の無機絶縁フィラーとを含んでいる。また、基体12の厚みは、例えば0.1mm以上1mm以下に設定されている。基体12の平面方向への熱膨張率は、例えば5ppm/℃以上30ppm/℃以下に設定されている。基体12の厚み方向への熱膨張率は、例えば15ppm/℃以上50ppm/℃以下に設定されている。基体12のヤング率は、例えば5GPa以上30GPa以下に設定されている。   The base 12 forms a main part of the core substrate 10 and increases rigidity. The substrate 12 includes a resin such as an epoxy resin, a base material such as a glass cloth coated with the resin, and an inorganic insulating filler such as a silica filler composed of a plurality of particles coated with the resin. Moreover, the thickness of the base 12 is set to, for example, 0.1 mm or more and 1 mm or less. The coefficient of thermal expansion in the planar direction of the substrate 12 is set to, for example, 5 ppm / ° C. or more and 30 ppm / ° C. or less. The coefficient of thermal expansion in the thickness direction of the substrate 12 is set to, for example, 15 ppm / ° C. or more and 50 ppm / ° C. or less. The Young's modulus of the substrate 12 is set to, for example, 5 GPa or more and 30 GPa or less.

なお、基体12の熱膨張率は、市販のTMA装置を用いてJISK7197‐1991に準じた測定方法により測定される。また、基体12のヤング率は、MTSシステムズ社製Nano Indenter XP/DCMを用いて測定される。以下、各部材の熱膨張率およびヤング率は、基体12と同様に測定される。   The thermal expansion coefficient of the substrate 12 is measured by a measuring method according to JISK7197-1991 using a commercially available TMA apparatus. The Young's modulus of the substrate 12 is measured by using Nano Indenter XP / DCM manufactured by MTS Systems. Hereinafter, the coefficient of thermal expansion and Young's modulus of each member are measured in the same manner as the base 12.

スルーホール導体13は、コア基板10の上下面に形成されたビルドアップ層11を電気的に接続するものである。このスルーホール導体13は、例えば銅、チタン、モリブデン、クロムまたはニッケルクロム合金等の導電材料により形成することができる。   The through-hole conductor 13 is for electrically connecting the buildup layers 11 formed on the upper and lower surfaces of the core substrate 10. The through-hole conductor 13 can be formed of a conductive material such as copper, titanium, molybdenum, chromium, or nickel-chromium alloy.

このスルーホール導体13は、基体12を厚み方向に貫通する円柱状のスルーホールの内壁に被着している。このスルーホールの径(直径)は、例えば50μm以上250μm以下に設定されている。   The through-hole conductor 13 is attached to the inner wall of a cylindrical through-hole that penetrates the base 12 in the thickness direction. The diameter (diameter) of the through hole is set to, for example, 50 μm or more and 250 μm or less.

絶縁体14は、後述するビア導体17の支持面を形成するものである。この絶縁体14は、例えばエポキシ樹脂等の樹脂材料により形成することができる。   The insulator 14 forms a support surface of a via conductor 17 described later. The insulator 14 can be formed of a resin material such as an epoxy resin.

(ビルドアップ層)
一方、コア基板10の上下面には、上述した如く、一対のビルドアップ層11が形成されている。このビルドアップ層11は、図1(b)に示すように、コア基板10上に積層された複数の樹脂層15と、基体12上および樹脂層15上に部分的に形成された複数の導電層16と、樹脂層15を厚み方向に貫通した複数のビア導体17とを含んでいる。さらに、第1ビルドアップ層11aは、最上層(プローブ8側の最外層)に位置する樹脂層15(後述する第1樹脂層15a)上に形成された導電ピン6接続用のパッド18を含んでいる。導電層16、ビア導体17およびパッド18は、プローブ8とメイン基板4(外部回路)との間の電気回路を構成しており、接地用配線、電力供給用配線または信号用配線として機能する。
(Build-up layer)
On the other hand, a pair of buildup layers 11 are formed on the upper and lower surfaces of the core substrate 10 as described above. As shown in FIG. 1B, the build-up layer 11 includes a plurality of resin layers 15 stacked on the core substrate 10 and a plurality of conductive layers partially formed on the base 12 and the resin layer 15. A layer 16 and a plurality of via conductors 17 penetrating the resin layer 15 in the thickness direction are included. Furthermore, the first buildup layer 11a includes a pad 18 for connecting the conductive pin 6 formed on the resin layer 15 (first resin layer 15a described later) located on the uppermost layer (the outermost layer on the probe 8 side). It is out. The conductive layer 16, the via conductor 17 and the pad 18 constitute an electric circuit between the probe 8 and the main substrate 4 (external circuit), and function as a ground wiring, a power supply wiring or a signal wiring.

樹脂層15は、導電層16を支持する支持部材として機能するだけでなく、導電層16同士の短絡を防ぐ絶縁部材として機能するものである。この樹脂層15は、図1(c)に示すように、フィルム層19と、このフィルム層19よりもコア基板10側に配された接着層20とを含んでいる。この樹脂層15の厚みは、例えば5μm以上40μm以下に設定されている。なお、本実施形態においては、各ビルドアップ層11それぞれに3層の樹脂層15が含まれている。   The resin layer 15 functions not only as a support member that supports the conductive layer 16 but also as an insulating member that prevents a short circuit between the conductive layers 16. As shown in FIG. 1C, the resin layer 15 includes a film layer 19 and an adhesive layer 20 disposed on the core substrate 10 side with respect to the film layer 19. The thickness of the resin layer 15 is set to, for example, 5 μm or more and 40 μm or less. In the present embodiment, each buildup layer 11 includes three resin layers 15.

フィルム層19は、樹脂層15の剛性を高めるとともに平面方向における熱膨張率を低減するものである。このフィルム層19は、フィルム状の樹脂と該樹脂に被覆された複数の粒子からなるシリカフィラー等の無機絶縁フィラーとを含んでいる。このフィルム状の樹脂は、ポリイミド樹脂等の熱可塑性樹脂を用いることができる。また、このフィルム状の樹脂は、平面方向への熱膨張率低減の観点から、各樹脂分子鎖の長手方向がフィルム層19の平面方向に平行である構造を有することが望ましい。   The film layer 19 increases the rigidity of the resin layer 15 and reduces the coefficient of thermal expansion in the planar direction. The film layer 19 includes a film-like resin and an inorganic insulating filler such as a silica filler made of a plurality of particles coated with the resin. As the film-like resin, a thermoplastic resin such as a polyimide resin can be used. The film-like resin desirably has a structure in which the longitudinal direction of each resin molecular chain is parallel to the planar direction of the film layer 19 from the viewpoint of reducing the thermal expansion coefficient in the planar direction.

フィルム層19の平面方向への熱膨張率は、例えば0ppm/℃以上30ppm/℃以下に設定されている。フィルム層19の厚み方向への熱膨張率は、例えば20ppm/℃以上50ppm/℃以下に設定されている。フィルム層19のヤング率は、例えば2.5GPa以上10GPa以下に設定されている。また、フィルム層19は、接着層20よりもヤング率が高いとともに平面方向の熱膨張率が小さく設定されており、その結果、樹脂層15の剛性を高めるとともに平面方向における熱膨張率を低減することができる。   The coefficient of thermal expansion in the plane direction of the film layer 19 is set to, for example, 0 ppm / ° C. or more and 30 ppm / ° C. or less. The coefficient of thermal expansion in the thickness direction of the film layer 19 is set to, for example, 20 ppm / ° C. or more and 50 ppm / ° C. or less. The Young's modulus of the film layer 19 is set to 2.5 GPa or more and 10 GPa or less, for example. Further, the film layer 19 is set to have a higher Young's modulus than the adhesive layer 20 and a small thermal expansion coefficient in the planar direction, and as a result, increases the rigidity of the resin layer 15 and reduces the thermal expansion coefficient in the planar direction. be able to.

接着層20は、厚み方向に隣接した該フィルム層19同士を接着するとともに、導電層16の側面および一主面に接着して導電層16を固定するものである。この接着層20は、樹脂を含んでいる。この接着層20の樹脂は、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、またはアミド樹脂等を用いることができる。なお、接着層20は、接着性の観点から無機絶縁フィラーを含まない方が望ましいが、無機絶縁フィラーを含んでも構わない。   The adhesive layer 20 adheres the film layers 19 adjacent to each other in the thickness direction and fixes the conductive layer 16 by adhering to the side surface and one main surface of the conductive layer 16. The adhesive layer 20 contains a resin. As the resin of the adhesive layer 20, for example, an epoxy resin, a bismaleimide triazine resin, a cyanate resin, an amide resin, or the like can be used. In addition, although it is desirable that the adhesive layer 20 does not include an inorganic insulating filler from the viewpoint of adhesiveness, the adhesive layer 20 may include an inorganic insulating filler.

接着層20の平面方向および厚み方向への熱膨張率は、例えば10ppm/℃以上100ppm/℃以下に設定されている。また、接着層20のヤング率は、例えば0.05GPa以上0.5GPa以下に設定されている。また、接着層20は、フィルム層19よりもヤング率が小さく設定されており、その結果、接着層20とフィルム層19および導電層16との接着強度を高めることができる。   The thermal expansion coefficient in the planar direction and the thickness direction of the adhesive layer 20 is set to, for example, 10 ppm / ° C. or more and 100 ppm / ° C. or less. The Young's modulus of the adhesive layer 20 is set to, for example, 0.05 GPa or more and 0.5 GPa or less. The adhesive layer 20 is set to have a Young's modulus smaller than that of the film layer 19, and as a result, the adhesive strength between the adhesive layer 20, the film layer 19, and the conductive layer 16 can be increased.

導電層16は、電気を平面方向に伝送するものである。この導電層16は、例えば銅、チタン、モリブデン、クロムまたはニッケルクロム合金等の導電材料により形成することができる。また、導電層16は、ニッケルクロム合金からなる下地膜と、この下地膜上に設けられた銅からなる導体部とを含んでいることが望ましい。その結果、下地膜によって、導電層16とフィルム層19との接着強度を高めつつ、導体部によって、導電層16の導電率を高めることができる。   The conductive layer 16 transmits electricity in the planar direction. The conductive layer 16 can be formed of a conductive material such as copper, titanium, molybdenum, chromium, or nickel chromium alloy. The conductive layer 16 preferably includes a base film made of a nickel chromium alloy and a conductor portion made of copper provided on the base film. As a result, the conductivity of the conductive layer 16 can be increased by the conductor portion while the adhesive strength between the conductive layer 16 and the film layer 19 is increased by the base film.

導電層16の厚みは、例えば3μm以上20μm以下に設定されている。また、導電層16の熱膨張率は、例えば16.5ppm/℃以上17.5ppm/℃以下に設定されている。また、導電層16のヤング率は、例えば110GPa以上128GPa以下に設定されている。   The thickness of the conductive layer 16 is set to 3 μm or more and 20 μm or less, for example. Moreover, the thermal expansion coefficient of the conductive layer 16 is set to, for example, 16.5 ppm / ° C. or more and 17.5 ppm / ° C. or less. The Young's modulus of the conductive layer 16 is set to 110 GPa or more and 128 GPa or less, for example.

ビア導体17は、厚み方向に離れた導電層16同士、または導電層16とパッド18とを電気的に接続して、電気を厚み方向に伝送するものである。このビア導体17は、導電層16と同様の金属材料によって形成することができ、導電層16と同様の下地膜と導体部とを含んでいることが望ましい。   The via conductor 17 electrically connects the conductive layers 16 separated in the thickness direction or the conductive layers 16 and the pads 18 to transmit electricity in the thickness direction. The via conductor 17 can be formed of the same metal material as that of the conductive layer 16, and preferably includes a base film and a conductor portion similar to those of the conductive layer 16.

このビア導体17は、例えば、コア基板10に向って幅狭となるテーパー状であり、上下面が円形状である。このビア導体17の最大幅(コア基板10と反対側の端部の幅)は、例えば20μm以上50μm以下に設定されている。また、ビア導体17の最小幅(コア基板10側の端部の幅)は、例えば10μm以上40μm以下に設定されている。   The via conductor 17 is, for example, a tapered shape that becomes narrower toward the core substrate 10, and the upper and lower surfaces thereof are circular. The maximum width of this via conductor 17 (the width of the end opposite to the core substrate 10) is set to 20 μm or more and 50 μm or less, for example. The minimum width of the via conductor 17 (the width of the end on the core substrate 10 side) is set to, for example, 10 μm or more and 40 μm or less.

パッド18は、導電性接着材7を介して導電ピン6と電気的に接続する端子として機能するものである。このパッド18は、導電層16と同様の金属材料によって形成することができ、導電層16と同様の下地膜と導体部とを含んでいることが望ましい。さらに、パッド18は、下地膜および導体部に加えて、導体部上に設けられたニッケルからなる保護膜を含んでいることが望ましい。このパッド18の厚みは例えば3μm以上20μm以下に設定されている。   The pad 18 functions as a terminal that is electrically connected to the conductive pin 6 through the conductive adhesive 7. The pad 18 can be formed of a metal material similar to that of the conductive layer 16, and preferably includes a base film and a conductor portion similar to those of the conductive layer 16. Further, the pad 18 preferably includes a protective film made of nickel provided on the conductor portion in addition to the base film and the conductor portion. The thickness of the pad 18 is set to 3 μm or more and 20 μm or less, for example.

ここで、便宜上、第1ビルドアップ層11aを構成する3層の樹脂層15のうち、最上層(プローブ8側の最外層)をなす樹脂層15を第1樹脂層15aとし、中間層(第1樹脂層15aが上面に積層された層)をなす樹脂層15を第2樹脂層15bとし、最下層(第2樹脂層15bが上面に積層された層)をなす樹脂層15を第3樹脂層15cとする。なお、パッド18は、第1樹脂層15aの上面に位置する。   Here, for convenience, among the three resin layers 15 constituting the first buildup layer 11a, the resin layer 15 forming the uppermost layer (the outermost layer on the probe 8 side) is referred to as a first resin layer 15a, and an intermediate layer (first layer) The resin layer 15 forming the first resin layer 15a on the upper surface) is the second resin layer 15b, and the resin layer 15 forming the lowermost layer (the layer having the second resin layer 15b stacked on the upper surface) is the third resin. This is layer 15c. The pad 18 is located on the upper surface of the first resin layer 15a.

また、複数のビア導体17のうち、第1樹脂層15aを厚み方向に貫通するとともにパッド18に接続したビア導体17を第1ビア導体17aとし、第2樹脂層15bを厚み方向に貫通するとともに後述する第1導電層18aに接続したビア導体17を第2ビア導体17bとし、第3樹脂層15cを厚み方向に貫通するとともに後述する第2導電層18bに接続したビア導体17を第3ビア導体17cとする。   Of the plurality of via conductors 17, the first resin layer 15a is penetrated in the thickness direction, the via conductor 17 connected to the pad 18 is defined as the first via conductor 17a, and the second resin layer 15b is penetrated in the thickness direction. A via conductor 17 connected to a first conductive layer 18a to be described later serves as a second via conductor 17b, and a via conductor 17 that penetrates the third resin layer 15c in the thickness direction and is connected to a second conductive layer 18b to be described later serves as a third via. The conductor 17c is used.

また、複数の導電層16のうち、第1樹脂層15aと第2樹脂層15bとの間に位置するとともに第1ビア導体17aと接続した導電層16を第1導電層16aとし、第2樹脂層15bと第3樹脂層15cとの間に位置するとともに第2ビア導体17bと接続した導電層16を第2導電層16bとし、第3樹脂層15cと基体12との間に位置するとともに第3ビア導体17cと接続した導電層16を第3導電層16cとする。   Of the plurality of conductive layers 16, the conductive layer 16 located between the first resin layer 15a and the second resin layer 15b and connected to the first via conductor 17a is defined as the first conductive layer 16a, and the second resin The conductive layer 16 located between the layer 15b and the third resin layer 15c and connected to the second via conductor 17b is referred to as a second conductive layer 16b. The conductive layer 16 is located between the third resin layer 15c and the base 12 and is second. The conductive layer 16 connected to the three via conductors 17c is referred to as a third conductive layer 16c.

一方、配線基板3には、厚み方向(Z方向)に貫通する導電ピン6挿入用の貫通孔Pが形成されている。この貫通孔Pには、配線基板3とメイン基板4とを電気的に接続する導電ピン6を挿入するためのものである。この貫通孔Pは、本実施形態においては、コア基板10および一対のビルドアップ層11を積層方向(Z方向)に貫通しており、第1樹脂層15aおよび第2樹脂層15bを含む各樹脂層15および基体12を積層方向に貫通している。また、貫通孔Pの内壁には、第1樹脂層15aおよび第2樹脂層15bを含む各樹脂層15および基体12が露出しており、導体が被着していない。貫通孔Pの幅は、導電ピン6の幅よりも大きく設定されており、例えば150μm以上550μm以下に設定されている。   On the other hand, the wiring board 3 is formed with a through hole P for inserting the conductive pin 6 penetrating in the thickness direction (Z direction). The through holes P are for inserting conductive pins 6 that electrically connect the wiring board 3 and the main board 4. In the present embodiment, the through hole P penetrates the core substrate 10 and the pair of buildup layers 11 in the stacking direction (Z direction), and each resin including the first resin layer 15a and the second resin layer 15b. The layer 15 and the base body 12 are penetrated in the stacking direction. Further, the resin layers 15 including the first resin layer 15a and the second resin layer 15b and the base 12 are exposed on the inner wall of the through hole P, and no conductor is deposited. The width of the through hole P is set to be larger than the width of the conductive pin 6 and is set to, for example, 150 μm or more and 550 μm or less.

本実施形態において、貫通孔Pに挿入された導電ピン6におけるプローブヘッド2側の端部6aは、貫通孔Pのプローブヘッド2側の開口Oよりも上方に位置しており、この端部6aは、導電性接着材7が接着している。そして、この導電性接着材7は、配線基板3の上面、すなわち第1樹脂層15aの上面に位置するパッド18と接着することによって、導電ピン6の端部6aと配線基板3のパッド18とを電気的に接続する。   In the present embodiment, the end 6a on the probe head 2 side of the conductive pin 6 inserted into the through hole P is located above the opening O on the probe head 2 side of the through hole P, and this end 6a. The conductive adhesive 7 is bonded. The conductive adhesive 7 is bonded to the pad 18 located on the upper surface of the wiring substrate 3, that is, the upper surface of the first resin layer 15a, so that the end 6a of the conductive pin 6 and the pad 18 of the wiring substrate 3 are bonded. Are electrically connected.

このように、導電ピン6は、第1樹脂層15aの上面に位置するパッド18と導電性接着材7を介して電気的に接続される。このため、導電ピン6がパッド18に接触しにくいため、導電ピン6によるパッド18の損傷を抑制することができ、ひいては配線基板3と導電ピン6との接続信頼性を高めることができる。特に、配線基板3は適宜交換して使用するために、導電ピン6の貫通孔Pへの抜き差しを繰り返す際に、パッド18の損傷を良好に抑制することができる。   As described above, the conductive pin 6 is electrically connected to the pad 18 located on the upper surface of the first resin layer 15 a via the conductive adhesive 7. For this reason, since the conductive pin 6 is difficult to contact the pad 18, damage to the pad 18 due to the conductive pin 6 can be suppressed, and as a result, the connection reliability between the wiring board 3 and the conductive pin 6 can be improved. In particular, since the wiring board 3 is appropriately replaced and used, damage to the pad 18 can be satisfactorily suppressed when repeatedly inserting and removing the conductive pin 6 into and from the through hole P.

また、貫通孔Pの内壁には、第1樹脂層15aおよび第2樹脂層15bが露出している。その結果、導電性接着材7が溶融した際に貫通孔P内に入り込むことを抑制できるため、導電ピン6を貫通孔Pから容易に抜くことができる。また、貫通孔Pの内壁に導体が被着していないため、樹脂層15同士の間にこの導体が入り込むことによって、隣接する貫通孔P同士の間で導体が短絡することを抑制することができる。なお、本実施形態においては、導電ピン6の端部6aが貫通孔Pのプローブヘッド2側の開口よりも上方に位置しており、導電性接着材7が貫通孔P内に入りこんでいない。   The first resin layer 15a and the second resin layer 15b are exposed on the inner wall of the through hole P. As a result, since the conductive adhesive 7 can be prevented from entering the through hole P when the conductive adhesive 7 is melted, the conductive pin 6 can be easily removed from the through hole P. In addition, since no conductor is attached to the inner wall of the through hole P, it is possible to prevent the conductor from being short-circuited between the adjacent through holes P by entering the conductor between the resin layers 15. it can. In the present embodiment, the end 6a of the conductive pin 6 is located above the opening of the through hole P on the probe head 2 side, and the conductive adhesive 7 does not enter the through hole P.

さらに、本実施形態において、パッド18は、第1樹脂層15aを厚み方向に貫通した第1ビア導体17aと接続しており、この第1ビア導体17aは、第1樹脂層15aと第2樹脂層15bとの間に位置する第1導電層16aと接続している。その結果、第1ビア導体17aおよび第1導電層16aによって、パッド18と第1樹脂層15との接着強度を高めることができる。したがって、導電ピン6および導電性接着材7によって応力が加わるパッド18と第1樹脂層15との剥離を低減でき、ひいては配線基板3の電気的信頼性を高めることができる。   Further, in the present embodiment, the pad 18 is connected to the first via conductor 17a penetrating the first resin layer 15a in the thickness direction, and the first via conductor 17a is connected to the first resin layer 15a and the second resin. The first conductive layer 16a located between the layers 15b is connected. As a result, the adhesive strength between the pad 18 and the first resin layer 15 can be increased by the first via conductor 17a and the first conductive layer 16a. Therefore, peeling between the pad 18 and the first resin layer 15 to which stress is applied by the conductive pins 6 and the conductive adhesive 7 can be reduced, and as a result, the electrical reliability of the wiring board 3 can be improved.

また、第1ビア導体17aおよび第1導電層16aは、パッド18とともに導電ピン6とプローブ8との間の電気配線を構成している。電気配線をこのような構成とすることによって、導電ピン6によって電気配線に加わる応力を抑制できるため、電気配線における断線を抑制し、ひいては配線基板3の電気的信頼性を高めることができる。   The first via conductor 17 a and the first conductive layer 16 a together with the pad 18 constitute an electrical wiring between the conductive pin 6 and the probe 8. With such a configuration of the electrical wiring, the stress applied to the electrical wiring by the conductive pins 6 can be suppressed, so that disconnection in the electrical wiring can be suppressed, and consequently the electrical reliability of the wiring board 3 can be improved.

また、本実施形態において、パッド18は、貫通孔Pから離れている。すなわち、パッド18は、貫通孔Pの開口Oから離れている。したがって、導電ピン6とパッド18との接触を抑制できるため、パッド18の損傷を低減するとともにパッド18と第1樹脂層15との剥離を低減できる。なお、パッド18と貫通孔Pとの距離は、例えば25μm以上50μm以下に設定されている。   Further, in the present embodiment, the pad 18 is separated from the through hole P. That is, the pad 18 is separated from the opening O of the through hole P. Therefore, since the contact between the conductive pin 6 and the pad 18 can be suppressed, damage to the pad 18 can be reduced and peeling between the pad 18 and the first resin layer 15 can be reduced. The distance between the pad 18 and the through hole P is set to, for example, 25 μm or more and 50 μm or less.

また、本実施形態において、第1導電層16aは、貫通孔Pから離れている。すなわち、第1導電層16aと貫通孔Pとの間には第1樹脂層15aの一部が配されており、第1導電層16aは貫通孔Pの内壁に露出していない。その結果、導電ピン6によって第1導電層16aに加わることを抑制し、電気配線の断線を抑制できる。また、第1導電層16aが貫通孔Pの内壁に露出していないため、導電性接着材7が貫通孔Pに入り込むことを抑制できる。なお、第1導電層16aと貫通孔Pとの距離は、例えば、パッド18と貫通孔Pとの距離と同じに設定されており、パッド18と貫通孔Pとの距離との誤差が±10%以内となるように設定されている。   In the present embodiment, the first conductive layer 16a is separated from the through hole P. That is, a part of the first resin layer 15a is disposed between the first conductive layer 16a and the through hole P, and the first conductive layer 16a is not exposed on the inner wall of the through hole P. As a result, it is possible to suppress the conductive pin 6 from being applied to the first conductive layer 16a and to suppress the disconnection of the electrical wiring. Moreover, since the 1st conductive layer 16a is not exposed to the inner wall of the through-hole P, it can suppress that the conductive adhesive 7 penetrates into the through-hole P. The distance between the first conductive layer 16a and the through hole P is set to be the same as the distance between the pad 18 and the through hole P, for example, and the error between the distance between the pad 18 and the through hole P is ± 10. It is set to be within%.

また、本実施形態において、図2(a)および(b)に示すように、パッド18および第1導電層16aには、複数の第1ビア導体17aが接続している。その結果、パッド18と第1樹脂層15との接着強度を高めることができる。また、いずれかの第1ビア導体17aとパッド18または第1導電層16aとの接続不良が生じたとしても、他の第1ビア導体17aによってパッド18と第1導電層16aとの電気的な接続を維持することができるため、配線基板3の電気的信頼性を高めることができる。この場合、パッド18および第1導電層16aに接続する第1ビア導体17aの数は、例えば2個以上22個以下に設定されている。なお、第1導電層16aに接続する第1ビア導体17aの数は、1個でも構わない。   In the present embodiment, as shown in FIGS. 2A and 2B, a plurality of first via conductors 17a are connected to the pad 18 and the first conductive layer 16a. As a result, the adhesive strength between the pad 18 and the first resin layer 15 can be increased. Even if a connection failure occurs between any of the first via conductors 17a and the pad 18 or the first conductive layer 16a, the electrical connection between the pad 18 and the first conductive layer 16a is caused by the other first via conductor 17a. Since the connection can be maintained, the electrical reliability of the wiring board 3 can be enhanced. In this case, the number of first via conductors 17a connected to the pad 18 and the first conductive layer 16a is set to, for example, 2 or more and 22 or less. Note that the number of the first via conductors 17a connected to the first conductive layer 16a may be one.

また、本実施形態において、図1(b)および図2(a)に示すように、パッド18は、貫通孔Pを取り囲んでいる。その結果、パッド18と導電性接着材7との接着強度を高めることができる。また、導電性接着材7によってパッド18に加わる応力を分散させることができるため、パッド18と第1樹脂層15との接着強度を高めることができ、また、パッド18と第1ビア導体17aとの接続強度を高めることができる。なお、パッド18は、例えば、厚み方向に貫通する円柱状の第1孔部H1を有する円板状である。このパッド18の直径は、例えば400μm以上800μm以下に設定されており、第1孔部H1の直径は、例えば200μm以上600μm以下に設定されている。   In the present embodiment, the pad 18 surrounds the through hole P as shown in FIGS. 1B and 2A. As a result, the adhesive strength between the pad 18 and the conductive adhesive 7 can be increased. Further, since the stress applied to the pad 18 by the conductive adhesive 7 can be dispersed, the adhesive strength between the pad 18 and the first resin layer 15 can be increased, and the pad 18 and the first via conductor 17a The connection strength can be increased. In addition, the pad 18 is disk shape which has the column-shaped 1st hole H1 penetrated to the thickness direction, for example. The diameter of the pad 18 is set to 400 μm or more and 800 μm or less, for example, and the diameter of the first hole H1 is set to 200 μm or more and 600 μm or less, for example.

また、本実施形態において、図1(b)および図2(b)に示すように、第1導電層16aは、貫通孔Pを取り囲んでおり、複数の第1ビア導体17aは、貫通孔Pを取り囲むように配列している。その結果、複数の第1ビア導体17aに加わる応力を分散させることができるため、第1ビア導体17aとパッド18または第1導電層16aとの接続不良を抑制できる。なお、第1導電層16aは、例えば、厚み方向に貫通する円柱状の第2孔部H2を有する円板状である。この第1導電層16aの直径は、例えば、パッド18の直径と同じに設定されており、パッド18の直径との誤差が±10%以内となるように設定されている。また、第2孔部H2の直径は、例えば、第1孔部H1の直径と同じに設定されており、第1孔部H1の直径との誤差が±10%以内となるように設定されている。   In the present embodiment, as shown in FIG. 1B and FIG. 2B, the first conductive layer 16a surrounds the through hole P, and the plurality of first via conductors 17a are connected to the through hole P. Are arranged to surround As a result, since the stress applied to the plurality of first via conductors 17a can be dispersed, poor connection between the first via conductor 17a and the pad 18 or the first conductive layer 16a can be suppressed. In addition, the 1st conductive layer 16a is disk shape which has the column-shaped 2nd hole H2 penetrated to the thickness direction, for example. The diameter of the first conductive layer 16a is set to be the same as the diameter of the pad 18, for example, and is set so that an error from the diameter of the pad 18 is within ± 10%. Further, the diameter of the second hole H2 is set to be the same as the diameter of the first hole H1, for example, and the error from the diameter of the first hole H1 is set within ± 10%. Yes.

また、本実施形態において、図1(b)および図2(b)に示すように、複数の第1ビア導体17aは、2列で貫通孔Pを取り囲むように配列している。その結果、パッド18および第1導電層16aに接続する複数の第1ビア導体17aの数を増加させることができる。なお、複数の第1ビア導体17aは、3列以上の複数列で配列していても構わない。   In the present embodiment, as shown in FIGS. 1B and 2B, the plurality of first via conductors 17a are arranged so as to surround the through holes P in two rows. As a result, the number of the first via conductors 17a connected to the pad 18 and the first conductive layer 16a can be increased. The plurality of first via conductors 17a may be arranged in a plurality of rows of three or more.

また、本実施形態において、図1(b)、図2(b)および図2(c)に示すように、第1導電層16aには、第2樹脂層15bを厚み方向に貫通する複数の第2ビア導体15bが接続しており、第2ビア導体15bには、第2樹脂層15bと第3樹脂層15cとの間に位置する第2導電層15bとを更に備える。その結果、第2ビア導体15bおよび第2導電層15bによって、パッド18と第1樹脂層15との接着強度をさらに高めることができ、また、配線基板3における電気配線を高密度化することができる。   In the present embodiment, as shown in FIGS. 1B, 2B, and 2C, the first conductive layer 16a includes a plurality of second resin layers 15b penetrating in the thickness direction. A second via conductor 15b is connected, and the second via conductor 15b further includes a second conductive layer 15b positioned between the second resin layer 15b and the third resin layer 15c. As a result, the adhesive strength between the pad 18 and the first resin layer 15 can be further increased by the second via conductor 15b and the second conductive layer 15b, and the electrical wiring in the wiring board 3 can be densified. it can.

また、本実施形態において、図1(b)、図2(b)に示すように、複数の第1ビア導体17aと複数の第2ビア導体17bとが平面方向(XY平面方向)に離れている。その結果、第1ビア導体17aと第2ビア導体17bとが平面方向に離れていない場合(第1ビア導体17aと第2ビア導体17bとがスタックされている場合)と比較して、導電性接着材7からパッド18を介して第1ビア導体17aおよび第2ビア導体17bの接続部に加わる応力を分散させることができ、第1ビア導体17aと第2ビア導体17bとの断線を低減できることができる。   In the present embodiment, as shown in FIGS. 1B and 2B, the plurality of first via conductors 17a and the plurality of second via conductors 17b are separated in the plane direction (XY plane direction). Yes. As a result, the first via conductor 17a and the second via conductor 17b are more conductive than the case where the first via conductor 17a and the second via conductor 17b are not separated in the plane direction (when the first via conductor 17a and the second via conductor 17b are stacked). Stress applied to the connecting portion of the first via conductor 17a and the second via conductor 17b from the adhesive 7 through the pad 18 can be dispersed, and disconnection between the first via conductor 17a and the second via conductor 17b can be reduced. Can do.

また、本実施形態において、図2(b)に示すように、複数の第1ビア導体17aと複数の第2ビア導体17bとは、平面方向において、貫通孔Pを取り囲むように交互に配列している。その結果、第1ビア導体17aと第2ビア導体17bとが平面方向に離した場合において、複数の第1ビア導体17aおよび複数の第ビア導体17bそれぞれを平面方向において均一に配置することができる。その結果、複数の第1ビア導体17aおよび複数の第2ビア導体17bそれぞれにおける接続不良を低減できる。   In the present embodiment, as shown in FIG. 2B, the plurality of first via conductors 17a and the plurality of second via conductors 17b are alternately arranged so as to surround the through holes P in the planar direction. ing. As a result, when the first via conductor 17a and the second via conductor 17b are separated in the planar direction, the plurality of first via conductors 17a and the plurality of first via conductors 17b can be arranged uniformly in the planar direction. . As a result, connection failures in each of the plurality of first via conductors 17a and the plurality of second via conductors 17b can be reduced.

また、本実施形態においては、図2(b)、図2(c)および図3に示すように、第1導電層16aおよび第2導電層16bは、ビア導体17が接続されるランド21のみからなり、第3導電層16cは、ランド21とランド21に接続した線状の配線導体22とを有する。その結果、第1導電層16a、第2導電層16b、第3導電層16c、第1ビア導体17a、第2ビア導体17bおよび第3ビア導体17cによってパッド18と第1樹脂層15aとの接着強度を高めつつ、第3導電層16cの配線導体22によって、電気配線を平面方向に引き回すことができる。   In the present embodiment, as shown in FIGS. 2B, 2C and 3, the first conductive layer 16a and the second conductive layer 16b are only the lands 21 to which the via conductors 17 are connected. The third conductive layer 16 c includes a land 21 and a linear wiring conductor 22 connected to the land 21. As a result, the first conductive layer 16a, the second conductive layer 16b, the third conductive layer 16c, the first via conductor 17a, the second via conductor 17b, and the third via conductor 17c are bonded to the pad 18 and the first resin layer 15a. The electrical wiring can be routed in the plane direction by the wiring conductor 22 of the third conductive layer 16c while increasing the strength.

かくして、上述したプローブカード1は、メイン基板4、配線基板3およびプローブヘッド2と順次信号を伝送することによって、メイン基板4に接続した測定器の信号を、プローブヘッド2のプローブ8に接触した半導体ウェハへと伝送することができる。また、プローブカード1は、逆方向に信号を伝送することによって、半導体ウェハの信号を測定器へと伝送することができる。その結果、プローブカード1は、半導体ウェハの電気的信頼性の検査を可能とし、所望の機能を発揮する。   Thus, the probe card 1 described above contacts the probe 8 of the probe head 2 with the signal of the measuring instrument connected to the main substrate 4 by sequentially transmitting signals with the main board 4, the wiring board 3 and the probe head 2. It can be transmitted to a semiconductor wafer. Moreover, the probe card 1 can transmit the signal of a semiconductor wafer to a measuring device by transmitting a signal in the reverse direction. As a result, the probe card 1 enables inspection of the electrical reliability of the semiconductor wafer and exhibits a desired function.

(プローブカードの製造方法)
次に、上述したプローブカード1の製造方法を、図4に基づいて説明する。
(Probe card manufacturing method)
Next, the manufacturing method of the probe card 1 mentioned above is demonstrated based on FIG.

(コア基板の作製)
(1)図4(a)に示すように、両主面に導電層16が形成されたコア基板10を作製する。具体的には、例えば以下のように行う。
(Production of core substrate)
(1) As shown in FIG. 4A, the core substrate 10 having the conductive layers 16 formed on both main surfaces is manufactured. Specifically, for example, it is performed as follows.

まず、例えば未硬化の樹脂シートを複数積層するとともに最外層に銅箔を積層し、該積層体を加熱加圧して硬化させることにより、基体12を作製する。なお、未硬化は、ISO472:1999に準ずるA‐ステージまたはB‐ステージの状態である。次に、例えばドリル加工やレーザー加工等により、基体12を厚み方向に貫通したスルーホールを形成する。次に、例えば無電解めっき法および電気めっき法等により、スルーホールの内壁に導電材料を被着させて、スルーホール導体13を形成する。次に、スルーホール導体13の内部に、樹脂等を充填し、絶縁体14を形成する。次に、導電材料を絶縁体14の露出部に被着させた後、従来周知のフォトリソグラフィー法、エッチング法等により、銅箔を所望の形状にパターニングして導電層16を形成する。   First, for example, a plurality of uncured resin sheets are laminated, a copper foil is laminated on the outermost layer, and the laminated body is heated and pressurized to be cured, thereby producing the substrate 12. The uncured state is an A-stage or B-stage according to ISO 472: 1999. Next, a through hole penetrating the base 12 in the thickness direction is formed by, for example, drilling or laser processing. Next, the through-hole conductor 13 is formed by depositing a conductive material on the inner wall of the through-hole, for example, by electroless plating or electroplating. Next, the inside of the through-hole conductor 13 is filled with resin or the like to form the insulator 14. Next, after depositing a conductive material on the exposed portion of the insulator 14, the conductive layer 16 is formed by patterning the copper foil into a desired shape by a conventionally known photolithography method, etching method or the like.

(配線基板の作製)
(2)図4(b)および(c)に示すように、コア基板10の両主面に一対のビルドアップ層11を形成し、配線基板3を作製する。具体的には、例えば以下のように行う。
(Production of wiring board)
(2) As shown in FIGS. 4B and 4C, a pair of buildup layers 11 are formed on both main surfaces of the core substrate 10 to fabricate the wiring substrate 3. Specifically, for example, it is performed as follows.

まず、未硬化の接着層20を介して、フィルム層19をコア基板10上に配置した後、コア基板10、接着層20およびフィルム層19を加熱加圧して接着層20を硬化させることにより、コア基板10上に樹脂層15を形成する。次に、例えばYAGレーザー装置または炭酸ガスレーザー装置等によるレーザー加工を用いて、樹脂層15の所望の箇所にビア孔を形成し、ビア孔内に導電層16の少なくとも一部を露出させる。次に、スパッタリング法を用いて、樹脂層15上およびビア孔内面に下地膜を形成する。次に、フォトリソグラフィ法を用いて、下地膜上に所望の形状にパターニングしたレジストを形成した後、電気めっき法を用いて、この下地膜上に部分的に導体部を形成する。次に、レジストを下地膜から除去した後、エッチング法を用いて、下地膜における導体部の非形成領域を除去することによって、導電層16およびビア導体17を形成する。   First, after disposing the film layer 19 on the core substrate 10 through the uncured adhesive layer 20, the core substrate 10, the adhesive layer 20 and the film layer 19 are heated and pressurized to cure the adhesive layer 20, A resin layer 15 is formed on the core substrate 10. Next, a via hole is formed in a desired portion of the resin layer 15 using laser processing such as a YAG laser device or a carbon dioxide laser device, and at least a part of the conductive layer 16 is exposed in the via hole. Next, a base film is formed on the resin layer 15 and the inner surface of the via hole by sputtering. Next, a resist patterned in a desired shape is formed on the base film using photolithography, and then a conductor portion is partially formed on the base film using electroplating. Next, after removing the resist from the base film, the conductive layer 16 and the via conductor 17 are formed by removing the non-formation region of the conductor portion in the base film using an etching method.

以上の工程を繰り返して、図4(b)に示すように、一対のビルドアップ層11を形成する。この際、最上層の第1樹脂層15c上に導電層16と同様の方法で下地膜および導体部を形成した後、無電解めっき法を用いて、導体部上に保護膜を設けることによって、パッド18を形成する。次に、図4(c)に示すように、ドリル加工を用いて、コア基板10および一対のビルドアップ層11を厚み方向に貫通する貫通孔Pを形成することによって、配線基板3を作製することができる。   The above steps are repeated to form a pair of buildup layers 11 as shown in FIG. At this time, by forming a base film and a conductor portion on the uppermost first resin layer 15c by the same method as that of the conductive layer 16, by using an electroless plating method, a protective film is provided on the conductor portion, The pad 18 is formed. Next, as shown in FIG.4 (c), the wiring board 3 is produced by forming the through-hole P which penetrates the core board | substrate 10 and a pair of buildup layer 11 in a thickness direction using a drill process. be able to.

(プローブカードの作製)
(3)プローブヘッド2、配線基板3、メイン基板4および補強板5を順次接続することによって、図1(a)に示すプローブカード1を作製することができる。
(Production of probe card)
(3) By connecting the probe head 2, the wiring board 3, the main board 4 and the reinforcing plate 5 in sequence, the probe card 1 shown in FIG. 1A can be manufactured.

ここで、配線基板3およびメイン基板4を接続する際に、導電ピン6を貫通孔Pに挿入して、導電ピン6の端部6aを貫通孔Pの開口Oの上方に配置した後、導電性接着材7を用いて導電ピン6の端部6aとパッド18と半田付けすることによって、導電ピン6とパッド18とを電気的に接続する。その結果、配線基板3とメイン基板4とを電気的に接続することができる。   Here, when connecting the wiring board 3 and the main board 4, the conductive pins 6 are inserted into the through holes P, and the end portions 6 a of the conductive pins 6 are arranged above the openings O of the through holes P, and then the conductive pins 6 are connected. The conductive pin 6 and the pad 18 are electrically connected by soldering the end portion 6 a of the conductive pin 6 and the pad 18 using the conductive adhesive 7. As a result, the wiring board 3 and the main board 4 can be electrically connected.

本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組み合わせ等が可能である。   The present invention is not limited to the above-described embodiments, and various modifications, improvements, combinations, and the like can be made without departing from the spirit of the present invention.

例えば、上述した実施形態において、プローブヘッド、配線基板、メイン基板、補強板および導電ピンを備えたプローブカードを例に説明したが、プローブカードは、配線基板および導電ピンを備えていればよく、他の構成が異なっていても構わない。   For example, in the above-described embodiment, the probe card including the probe head, the wiring board, the main board, the reinforcing plate, and the conductive pins has been described as an example, but the probe card only needs to include the wiring board and the conductive pins. Other configurations may be different.

また、上述した実施形態において、3層の樹脂層によりビルドアップ層を形成した構成を例に説明したが、樹脂層は1層以上であればよい。   In the above-described embodiment, the configuration in which the build-up layer is formed by the three resin layers has been described as an example. However, the resin layer may be one or more layers.

また、上述した実施形態において、樹脂層としてフィルム層および接着層からなるものを用いた構成を例に説明したが、樹脂層として他の構成のものを用いてもよい。   Further, in the above-described embodiment, the configuration using the film layer and the adhesive layer as the resin layer has been described as an example, but another configuration may be used as the resin layer.

1 プローブカード
2 プローブヘッド
3 配線基板
4 メイン基板
5 補強板
6 導電ピン
7 導電性接着材
8 プローブ
9 保持部材
10 コア基板
11 ビルドアップ層
12 基体
13 スルーホール導体
14 絶縁体
15 樹脂層
16 導電層
17 ビア導体
18 パッド
19 フィルム層
20 接着層
21 ランド
22 配線導体
P 貫通孔
O 開口
H1 第1孔部
H2 第2孔部
DESCRIPTION OF SYMBOLS 1 Probe card 2 Probe head 3 Wiring board 4 Main board 5 Reinforcement board 6 Conductive pin 7 Conductive adhesive 8 Probe 9 Holding member 10 Core board 11 Build-up layer 12 Base body 13 Through-hole conductor 14 Insulator 15 Resin layer 16 Conductive layer 17 Via conductor 18 Pad 19 Film layer 20 Adhesive layer 21 Land 22 Wiring conductor P Through-hole O Opening H1 First hole H2 Second hole

Claims (7)

第1樹脂層と、該第1樹脂層が上面に積層された第2樹脂層と、前記第1樹脂層および前記第2樹脂層を積層方向に貫通するとともに、前記第1樹脂層および前記第2樹脂層が露出した導電ピン挿入用の貫通孔と、前記第1樹脂層の上面に位置する導電ピン接続用のパッドと、前記第1樹脂層を厚み方向に貫通し、前記パッドに接続した第1ビア導体と、前記第1樹脂層と前記第2樹脂層との間に位置し、前記第1ビア導体に接続した第1導電層とを備えたことを特徴とする配線基板。   A first resin layer; a second resin layer having the first resin layer laminated on an upper surface; the first resin layer and the second resin layer penetrating in a laminating direction; and the first resin layer and the first resin layer 2 through holes for inserting conductive pins with exposed resin layers, conductive pin connecting pads located on the top surface of the first resin layer, and through the first resin layer in the thickness direction, connected to the pads A wiring board comprising: a first via conductor; and a first conductive layer located between the first resin layer and the second resin layer and connected to the first via conductor. 請求項1に記載の配線基板において、前記第1導電層および前記パッドは、前記貫通孔から離れていることを特徴とする配線基板。   The wiring board according to claim 1, wherein the first conductive layer and the pad are separated from the through hole. 請求項1に記載の配線基板において、前記パッドおよび前記第1導電層には、複数の前記第1ビア導体が接続していることを特徴とする配線基板。   The wiring board according to claim 1, wherein a plurality of the first via conductors are connected to the pad and the first conductive layer. 請求項3に記載の配線基板において、前記パッドおよび前記第1導電層それぞれは、前記貫通孔を取り囲んでおり、前記複数の第1ビア導体は、前記貫通孔を取り囲むように配列していることを特徴とする配線基板。   4. The wiring board according to claim 3, wherein each of the pad and the first conductive layer surrounds the through hole, and the plurality of first via conductors are arranged to surround the through hole. A wiring board characterized by. 請求項3に記載の配線基板において、前記第2樹脂層が上面に積層された第3樹脂層と、前記第2樹脂層を厚み方向に貫通し、前記第1導電層に接続した複数の第2ビア導体と、前記第2樹脂層と前記第3樹脂層との間に位置し、前記2ビア導体に接続した第2導電層とをさらに備え、前記複数の第1ビア導体と前記複数の第2ビア導体とは、平面方向において離れていることを特徴とする配線基板。   4. The wiring board according to claim 3, wherein the second resin layer is laminated on an upper surface thereof, and a plurality of second resin layers that penetrate the second resin layer in the thickness direction and are connected to the first conductive layer. A plurality of first via conductors, and a plurality of first via conductors and the plurality of first via conductors that are located between the second resin layer and the third resin layer and connected to the two via conductors. A wiring board characterized in that it is separated from the second via conductor in a planar direction. 請求項5に記載の配線基板において、前記パッド、前記第1導電層および前記第2導電層それぞれは、前記貫通孔を取り囲んでおり、前記複数の第1ビア導体と前記複数の第2ビア導体とは、平面方向において、前記貫通孔を取り囲むように交互に配列していることを特徴とする配線基板。   6. The wiring board according to claim 5, wherein each of the pad, the first conductive layer, and the second conductive layer surrounds the through hole, and the plurality of first via conductors and the plurality of second via conductors. Is a wiring board that is alternately arranged so as to surround the through-holes in a planar direction. 請求項1に記載の配線基板と、プローブを有するとともに、該配線基板の上面側に位置しつつ前記配線基板に接続したプローブヘッドと、前記配線基板の下面側に位置しつつ前記配線基板に接続したメイン基板と、前記貫通孔に挿入され、前記配線基板および前記メイン基板を電気的に接続した導電ピンと、前記導電ピンおよび前記パッドを電気的に接続した導電性接着材とを備えたことを特徴とするプローブカード。   The wiring board according to claim 1, having a probe, connected to the wiring board while being located on the upper surface side of the wiring board, and connected to the wiring board while being located on the lower surface side of the wiring board And a conductive pin that is inserted into the through-hole and electrically connects the wiring substrate and the main substrate, and a conductive adhesive that electrically connects the conductive pin and the pad. Featured probe card.
JP2012187675A 2012-08-28 2012-08-28 Wiring board and probe card using the same Pending JP2014045130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012187675A JP2014045130A (en) 2012-08-28 2012-08-28 Wiring board and probe card using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012187675A JP2014045130A (en) 2012-08-28 2012-08-28 Wiring board and probe card using the same

Publications (1)

Publication Number Publication Date
JP2014045130A true JP2014045130A (en) 2014-03-13

Family

ID=50396186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012187675A Pending JP2014045130A (en) 2012-08-28 2012-08-28 Wiring board and probe card using the same

Country Status (1)

Country Link
JP (1) JP2014045130A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190098755A1 (en) * 2016-03-24 2019-03-28 Kyocera Corporation Printed wiring board and method for manufacturing same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812964U (en) * 1981-07-17 1983-01-27 日本電気株式会社 Print pattern division structure
JPS6412379U (en) * 1987-07-13 1989-01-23
JP2007220915A (en) * 2006-02-16 2007-08-30 Denso Corp Pin connecting structure of printed board
JP2007263805A (en) * 2006-03-29 2007-10-11 Kyocera Corp Wiring board with through hole, manufacturing method therefor, and probe card having wiring board
JP2008098399A (en) * 2006-10-12 2008-04-24 Oki Power Tech Co Ltd Circuit board
JP2012028730A (en) * 2010-07-21 2012-02-09 Samsung Electro-Mechanics Co Ltd Multi layer circuit board and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812964U (en) * 1981-07-17 1983-01-27 日本電気株式会社 Print pattern division structure
JPS6412379U (en) * 1987-07-13 1989-01-23
JP2007220915A (en) * 2006-02-16 2007-08-30 Denso Corp Pin connecting structure of printed board
JP2007263805A (en) * 2006-03-29 2007-10-11 Kyocera Corp Wiring board with through hole, manufacturing method therefor, and probe card having wiring board
JP2008098399A (en) * 2006-10-12 2008-04-24 Oki Power Tech Co Ltd Circuit board
JP2012028730A (en) * 2010-07-21 2012-02-09 Samsung Electro-Mechanics Co Ltd Multi layer circuit board and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190098755A1 (en) * 2016-03-24 2019-03-28 Kyocera Corporation Printed wiring board and method for manufacturing same
US10952320B2 (en) * 2016-03-24 2021-03-16 Kyocera Corporation Printed wiring board and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP5010737B2 (en) Printed wiring board
KR100759004B1 (en) Multi-layer substrate having conductive pattern and resin film and method for manufacturing the same
JP6226168B2 (en) Multilayer wiring board
JP2013172137A (en) Wiring board and probe card using the same
WO2007091582A1 (en) Method for manufacturing multilayer wiring board
JP2018032657A (en) Printed wiring board and method for manufacturing printed wiring board
JP2017152536A (en) Printed wiring board and manufacturing method thereof
JP5797548B2 (en) Wiring board and probe card using the same
WO2017217138A1 (en) Multilayer wiring board for inspection of electronic components
WO2019240179A1 (en) Component-incorporating substrate
JP2014090147A (en) Wiring board and packaging structure employing the same
JP2018032659A (en) Printed wiring board and method for manufacturing the same
JP2014045130A (en) Wiring board and probe card using the same
JP2012033529A (en) Wiring board
JP2016111244A (en) Wiring board and manufacturing method thereof
JP2008060208A (en) Multilayer printed circuit board, and probe card using the same
JP6250309B2 (en) Manufacturing method of multilayer wiring board
JP4711757B2 (en) Wiring board
JP6301595B2 (en) Wiring board and method for manufacturing multilayer wiring board
JP2012009560A (en) Flexible multi layer wiring board, flexible semiconductor device and method for manufacturing flexible multi layer wiring board
US9837345B2 (en) Interposer and circuit substrate
JP2013008873A (en) Wiring board and mounting structure of the same
JP5601993B2 (en) Wiring board
JP2019176101A (en) Multilayer flexible printed wiring board, preparation method of multilayer flexible printed wiring board, connection body, and manufacturing method of connection body
JP2017220518A (en) High density multilayer wiring board of penetration through holeless structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160318

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160823