JP2007220110A5 - - Google Patents

Claims (19)

1. 共通化インターフェースを介して、非揮発性メモリコントローラ、および揮発性メモリをアクセスするための方法であって、
   上記非揮発性メモリコントローラ、および上記揮発性メモリに対して出力される上記共通化インターフェースの共通化された各制御信号を介して、上記非揮発性メモリコントローラ、および上記揮発性メモリの一方を選択し、
   上記共通化された各制御信号を介して、上記非揮発性メモリコントローラ、および上記揮発性メモリの選択された一方に対して、各コマンドを共通化インターフェースを介して出力し、
   上記非揮発性メモリコントローラの非揮発性メモリと上記揮発性メモリとの間でのデータのトランスファの実行要求を受け取ると、ホストプロセッサが上記共通化インターフェースを使用しているか否かがチェックされ、上記ホストプロセッサが上記共通化インターフェースを使用していないとき、上記非揮発性メモリコントローラにより上げられるマスター信号を検出することを含み、
   上記マスター信号が、上記非揮発性メモリコントローラについて上記共通化インターフェースのマスターとして機能していることを示している間、上記非揮発性メモリコントローラは、非揮発性メモリと上記揮発性メモリとの間にてデータをトランスファすることを含む方法。
2. さらに、上記非揮発性メモリコントローラ、および上記揮発性メモリの選択された一方からデータを受け取ることを含む、請求項１に記載の方法。
3. 上記非揮発性メモリコントローラを選択し、
   上記各コマンドを上記共通化インターフェースを介して上記非揮発性メモリコントローラに出力し、
   上記データを上記非揮発性メモリコントローラのアシンクロナスポートを介して受け取る、請求項２に記載の方法。
4. 上記揮発性メモリを選択し、
   上記各コマンドを上記共通化インターフェースを介して上記揮発性メモリに出力し、
   上記データを上記揮発性メモリのシンクロナスポートを介して受け取る、請求項２に記載の方法。
5. 非揮発性メモリコントローラを介して非揮発性メモリをアクセスするための方法であって、
   非揮発性メモリインターフェースを介して非揮発性メモリに対してアクセスコマンドを出力し、
   上記非揮発性メモリインターフェースを介してデータを受け取り、
   共通化インターフェースの共通化された各制御信号を用いて上記受け取ったデータをトランスファすることを含み、
   上記共通化された各制御信号は、ホストプロセッサおよび揮発性メモリに出力され、
   上記受け取ったデータは、上記ホストプロセッサおよび上記揮発性メモリの一方にトランスファされ、
   さらに、上記受け取ったデータをトランスファする前に、上記非揮発性メモリコントローラの非揮発性メモリと上記揮発性メモリとの間でのデータのトランスファの実行要求を受け取ると、ホストプロセッサが上記共通化インターフェースを使用しているか否かがチェックされ、上記ホストプロセッサが上記共通化インターフェースを使用していないとき、上記共通化インターフェースの、上記共通化された各制御信号において、マスター信号を上げることを含み、
   上記マスター信号は、上記非揮発性メモリコントローラが、上記共通化インターフェースのマスターとして機能していることを示すものである、方法。
6. さらに、共通化インターフェースの共通化された各制御信号を介して受け取った選択信号を検出し、
   上記選択信号に対応して、共通化インターフェースの共通化された各制御信号を介して第１コマンドを受け取ることを含み、
   上記アクセスコマンドは、上記第１コマンドに対応して出力される、請求項５に記載の方法。
7. 上記第１コマンドは、ホストプロセッサにより出力され、
   上記受け取ったデータは、上記第１コマンドに対応して上記ホストプロセッサにトランスファされる、請求項６に記載の方法。
8. 上記受け取ったデータは、上記揮発性メモリのアシンクロナスポートを介して上記揮発性メモリにトランスファされる、請求項５に記載の方法。
9. 上記トランスファは、上記ホストプロセッサからの第１コマンドに対応して実行されるダイレクトメモリアクセス（ＤＭＡ）トランスファである、請求項５に記載の方法。
10. 揮発性メモリと、
    非揮発性メモリと、
    非揮発性メモリインターフェースを介して上記非揮発性メモリをアクセスするように設定された非揮発性メモリコントローラと、
    共通化された各制御信号を有する共通化インターフェースと、
    ホストプロセッサとを含み、
    上記共通化された各制御信号は、上記共通化インターフェースを介して、上記非揮発性メモリコントローラおよび上記揮発性メモリによって受け取られ、
    上記ホストプロセッサは、
    上記非揮発性メモリコントローラおよび上記揮発性メモリの一方を選択し、
    上記共通化インターフェースの上記共通化された各制御信号を介して、アクセスコマンドを、上記非揮発性メモリコントローラおよび上記揮発性メモリの選択された一方に出力することが設定され、
    上記非揮発性メモリコントローラは、さらに、
    上記非揮発性メモリコントローラが上記ホストプロセッサにより選択されたか否かを決定し、
    もし、選択されている場合、上記共通化インターフェースの上記共通化された各制御信号を介して、各アクセスコマンドを受け取り、
    上記各アクセスコマンドの受け取りに対応して、上記非揮発性メモリコントローラ内のデータをアクセスするように設定され、
    上記非揮発性メモリコントローラは、さらに、上記各アクセスコマンドの受け取りに対応して、上記ホストプロセッサが上記共通化インターフェースを使用しているか否かがチェックされ、上記ホストプロセッサが上記共通化インターフェースを使用していないとき、上記非揮発性メモリコントローラが、上記共通化インターフェースのマスターであることを示すマスター信号を上げ、
    上記非揮発性メモリから上記揮発性メモリのアシンクロナスポートを介して上記揮発性メモリへの、上記アクセスされたデータのＤＭＡトランスファを実行するように設定されている、システム。
11. 上記揮発性メモリは、
    上記揮発性メモリが上記ホストプロセッサにより選択されたか否かを決定し、
    もし、選択されている場合、上記共通化インターフェースの上記共通化された各制御信号を介して、各アクセスコマンドを受け取り、
    シンクロナスポートを介して上記ホストプロセッサに対し、データをトランスファするように設定されている、請求項１０に記載のシステム。
12. 上記非揮発性メモリコントローラは、さらに、
    上記アクセスされたデータを、上記ホストプロセッサに対して、上記ホストプロセッサのアシンクロナスポートを介してトランスファするように設定されている、請求項１１に記載のシステム。
13. 非揮発性メモリインターフェースと、
    非揮発性メモリおよび揮発性メモリに対し、ホストプロセッサにより出力される共通化された各制御信号を受け取るための共通化インターフェースと、
    回路とを含む非揮発性メモリコントローラであって、
    上記回路は、
    上記共通化された各制御信号が、上記非揮発性メモリコントローラを上記共通化インターフェースを介して選択したことを示すか否かを決定し、
    もし、選択しているとき、上記共通化インターフェースの共通化された各制御信号を介して各アクセスコマンドを受け取り、
    上記各アクセスコマンドの受け取りに対応して、上記非揮発性メモリインターフェースを介して、非揮発性メモリに対して各アクセスコマンドを出力し、
    上記非揮発性メモリインターフェースを介して上記非揮発性メモリから要求されたデータを受け取るように設定され、
    上記回路は、さらに、
    上記非揮発性メモリコントローラの非揮発性メモリと上記揮発性メモリとの間でのデータのトランスファの実行要求を受け取ると、上記要求されたデータを上記揮発性メモリに対しトランスファする前に、上記ホストプロセッサが上記共通化インターフェースを使用しているか否かをチェックし、上記ホストプロセッサが上記共通化インターフェースを使用していないとき、上記共通化インターフェースの、上記共通化された各制御信号において、マスター信号を上げ、
    上記マスター信号は、上記非揮発性メモリコントローラが、上記共通化インターフェースのマスターであることを示すものであるように設定されている非揮発性メモリコントローラ。
14. 上記回路は、さらに、
    上記共通化インターフェースを介して、上記要求されたデータを上記ホストプロセッサに対しトランスファするように設定されている、請求項１３に記載の非揮発性メモリコントローラ。
15. 上記回路は、さらに、
    上記揮発性メモリのアシンクロナスポートを介して上記揮発性メモリに対して上記要求されたデータをトランスファするように設定されている、請求項１４に記載の非揮発性メモリコントローラ。
16. 記憶するための揮発性手段と、
    記憶するための非揮発性手段と、
    上記非揮発性手段のためのメモリインターフェースを介して、上記記憶するための非揮発性手段をアクセスするように構成された制御するための手段と、
    共通化された各制御信号を有するインターフェースのための共通化手段と、
    処理のための手段とを含み、
    上記共通化された各制御信号は、上記インターフェースのための共通化手段を介して、上記制御するための手段、および上記記憶するための揮発性手段により受け取られるものであり、
    上記処理のための手段は、
    上記制御するための手段、および上記記憶するための揮発性手段の一方を選択し、
    上記インターフェースのための共通化手段の上記共通化された各制御信号を介して、各アクセスコマンドを、上記制御するための手段、および上記記憶するための揮発性手段の選択された一方に出力するように設定され、
    上記制御するための手段は、さらに、上記各アクセスコマンドの受け取りに対応して、上記処理のための手段が上記インターフェースのための共通化手段を使用しているか否かをチェックし、上記処理のための手段が上記インターフェースのための共通化手段を使用していないとき、
    上記制御するための手段が、上記インターフェースのための共通化手段のマスターであることを示すマスター信号を上げ、
    上記記憶するための揮発性手段のトランスファするためのアシンクロナス手段を介して、上記アクセスされたデータを、上記記憶するための非揮発性手段から上記記憶するための揮発性手段に対するＤＭＡトランスファを実行するように設定されているシステム。
17. 上記記憶するための揮発性手段は、
    上記記憶するための揮発性手段が、上記処理のための手段により選択されているか否かを決定し、
    もし、選択されているとき、上記インターフェースのための共通化手段の上記共通化された各制御信号を介して各アクセスコマンドを受け取り、
    上記処理するための手段に対し、トランスファのためのシンクロナス手段を介してデータをトランスファするように設定されている、請求項１６に記載のシステム。
18. 上記制御するための手段は、さらに、
    上記制御するための手段が、上記処理するための手段により選択されているか否かを決定し、
    もし、選択されているとき、上記インターフェースのための共通化手段の上記共通化された各制御信号を介して各アクセスコマンドを受け取り、
    上記各アクセスコマンドを受け取りに対応して、上記記憶するための非揮発性手段内のデータをアクセスするように設定されている、請求項１６に記載のシステム。
19. 上記制御するための手段は、さらに、
    上記処理するための手段のトランスファのアシンクロナス手段を介して、上記アクセスされたデータを、上記処理のための手段に対しトランスファするように設定されている、請求項１８に記載のシステム。