JP2007219203A - 電気光学装置および電子機器 - Google Patents
電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2007219203A JP2007219203A JP2006040386A JP2006040386A JP2007219203A JP 2007219203 A JP2007219203 A JP 2007219203A JP 2006040386 A JP2006040386 A JP 2006040386A JP 2006040386 A JP2006040386 A JP 2006040386A JP 2007219203 A JP2007219203 A JP 2007219203A
- Authority
- JP
- Japan
- Prior art keywords
- constant potential
- substrate
- pad
- drive circuit
- static electricity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】絶縁基板上に実装された駆動回路を静電気から保護可能な電気光学装置を提供すること。
【解決手段】液晶装置の素子基板20では、駆動回路50の第2のバンプ形成領域502においてグランド線55に接続する静電気対策用バンプ54が素子基板10の静電気対策用パッド154に接続し、この静電気対策用パッド154からは、可撓性基板60のグランド電位供給用導電パターン61aが電気的に接続する静電気バイパス用配線パターン155が延びている。従って、画像表示領域1aの側から駆動回路50に向けて放電、伝播しようとする静電気は、静電気バイパス用配線パターン155を経てグランド電位供給用導電パターン61aに放出される。
【選択図】図3
【解決手段】液晶装置の素子基板20では、駆動回路50の第2のバンプ形成領域502においてグランド線55に接続する静電気対策用バンプ54が素子基板10の静電気対策用パッド154に接続し、この静電気対策用パッド154からは、可撓性基板60のグランド電位供給用導電パターン61aが電気的に接続する静電気バイパス用配線パターン155が延びている。従って、画像表示領域1aの側から駆動回路50に向けて放電、伝播しようとする静電気は、静電気バイパス用配線パターン155を経てグランド電位供給用導電パターン61aに放出される。
【選択図】図3
Description
本発明は、絶縁基板上に駆動回路が実装された電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。
液晶装置は、液晶を介して対向配置された素子基板と対向基板とを有している。素子基板は、その基材たる絶縁基板上に信号線や画素電極を備えており、画素電極がマトリクス状に形成されている領域によって画像表示領域が構成されている。このように構成した液晶装置において、例えば、外側に位置する対向基板に対して人体から静電気が放電されると、表示消えなどが発生する。そこで、画像表示領域の周りを金属製の外枠で覆い、この外枠を介して外部の筐体に静電気を逃す構造が提案されている(例えば、特許文献1参照)。
特開平07−152019号公報
しかしながら、素子基板に駆動回路をCOG実装した場合、画像表示領域の周りを金属製の外枠で覆っても、駆動回路と画像表示領域との間の配線領域の上方には隙間があるので、対向基板に対して人体から静電気が放電された際、静電気が対向基板から駆動回路に向けて伝播する場合があり、このような静電気については外枠で防止することができないという問題点がある。
以上の問題点に鑑みて、本発明の課題は、絶縁基板上にCOG実装された駆動回路を静電気から保護可能な電気光学装置およびこの電気光学装置を備えた電子機器を提供することにある。
上記課題を解決するために、本発明では、複数の走査線と複数のデータ線との交差に対応して設けられた複数の画素が形成された基板と、該基板の実装領域に実装された駆動回路と、前記基板の可撓性基板実装領域に接続された可撓性基板と、を有する電気光学装置において、前記駆動回路は、前記可撓性基板から信号入力される複数の入力用バンプが配列された第1のバンプ形成領域と、前記データ線に信号出力する複数の出力用バンプが配列された第2のバンプ形成領域と、複数のロジック回路に定電位を供給する定電位線とを備えるとともに、前記第2のバンプ形成領域には前記定電位線に接続する静電気対策用バンプを備え、前記基板は、前記静電気対策用バンプが接続される静電気対策用パッドと、前記静電気対策用パッドから延びて前記駆動回路の実装領域を通る静電気バイパス用配線パターンとを備え、当該静電気バイパス用配線パターンには、静電気放出用の導電材が電気的に接続されていることを特徴とする。
本発明では、駆動回路を基板に実装すると、第2のバンプ形成領域において定電位線に接続する静電気対策用バンプが基板の静電気対策用パッドに接続し、この静電気対策用パッドからは、静電気放出用の導電材が電気的に接続する静電気バイパス用配線パターンが延びている。従って、駆動回路に対しては、定電位線、静電気対策用バンプ、静電気対策用パッド、および静電気バイパス用配線パターンを経て静電気放出用の導電材に到る静電気放出経路が形成され、この静電気放出経路は駆動回路内部よりもインピーダンスが低い。このため、駆動回路に向けて放電、伝播しようとする静電気は、静電気バイパス用配線パターンを経て静電気放出用の導電材に放出されるので、静電気が駆動回路に侵入しにくい。それ故、基板上に実装された駆動回路を静電気から保護することができる。また、本発明では、静電気バイパス用配線パターンが静電気対策用パッドから駆動回路の実装領域を通るように延びているので、駆動回路から画像表示領域に向けて多数の配線パターンが延びている場合でも、静電気バイパス用配線パターンを配置するスペースを容易に確保できる。
本発明において、前記駆動回路では、前記複数のロジック回路の各形成領域が前記定電位線により分離されていることが好ましい。このように構成すると、駆動回路内に静電気が侵入してもロジック回路を静電気から保護することができる。
本発明において、前記可撓性基板は、前記駆動回路に定電位を供給するための定電位供給用導電パターンを備え、前記基板は、前記可撓性基板実装領域において前記定電位供給用導電パターンが接続される第1の定電位用パッドと、前記駆動回路の実装領域において当該駆動回路の定電位入力用バンプが接続される第2の定電位用パッドと、前記第1の定電位用パッドと前記第2の定電位用パッドとを接続する定電位用パッド接続パターンとを備え、前記静電気バイパス用配線パターンは、前記静電気対策用パッドから延びて前記第2の定電位用パッドに接続し、前記定電位供給用導電パターンは、前記静電気放出用の導電材として、前記第1の定電位用パッド、前記定電位用パッド接続パターン、および前記第2の定電位用パッドを介して前記静電気バイパス用配線パターンに電気的に接続していることが好ましい。すなわち、可撓性基板に形成されている定電位供給用導電パターンを静電気放出用の導電材として利用することが好ましい。
本発明は、基板上に駆動回路が実装された電気光学装置であれば、有機エレクトロルミネッセンス装置、プラズマ表示装置、液晶装置などに適用できる。これらの電気光学装置のうち、液晶装置の場合には、前記基板に対向配置された対向基板と前記基板との間に液晶が保持され、前記基板において前記対向基板からの張り出し領域に前記駆動回路の実装領域および前記可撓性基板実装領域が形成されている。
本発明に係る電気光学装置は、モバイルコンピュータや携帯電話機などの電子機器において表示部として用いることができ、このような電子機器では、人体から静電気が放電することがあるが、その場合でも、駆動回路を静電気から保護することができる。
以下、図面を参照して、本発明の実施の形態を説明する。なお、以下の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を相違させてある。
(液晶装置の全体構成)
図1(a)、(b)はそれぞれ、液晶装置(電気光学装置)をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。
図1(a)、(b)はそれぞれ、液晶装置(電気光学装置)をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。
図1(a)、(b)において、本形態の液晶装置1は、TN(Twisted Nematic)モード、ECB(Electrically Controlled Birefringence)モード、あるいはVAN(Vertical Aligned Nematic)モードの透過型のアクティブマトリクス型の液晶装置であり、シール材22を介して素子基板10と対向基板20とが貼り合わされ、その間に液晶1fが保持されている。シール材22は、素子基板10と対向基板20とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバーあるいはガラスビーズ等のギャップ材が配合されている。シール材22には、その途切れ部分によって液晶注入口25が形成され、液晶1fを注入した後、封止材26により封止されている。
本形態において、素子基板10は対向基板20よりも大きく、素子基板10において、対向基板20からの張り出し領域15には、駆動回路50が実装された駆動回路実装領域150が形成され、駆動回路実装領域150よりも基板縁の側には、可撓性基板60が実装された可撓性基板実装領域160が形成されている。
詳しくは後述するが、素子基板10の基材は、ガラス基板などといった絶縁基板11からなり、この絶縁基板11には、後述する複数の信号線(ゲート線およびソース線)、これらの信号線に電気的に接続された薄膜トランジスタ1c、および画素電極2aが形成され、その最表面には配向膜19が形成されている。これに対して、対向基板20には、シール材22の内側領域に遮光性材料からなる額縁24(図1(b)では図示を省略)が形成され、素子基板10と対向基板20との重なり領域のうち、額縁24の内側領域が、前記の信号線、薄膜トランジスタ1c、および画素電極2aが形成された画像表示領域1aになっている。対向基板20には、図示を省略するが、各画素の縦横の境界領域と対向する領域にブラックマトリクスあるいはブラックストライプなどと称せられる遮光膜が形成され、その上層側には、対向電極28および配向膜29が形成されている。なお、図示を省略するが、対向基板20において、素子基板10の各画素に対向する領域には、RGBのカラーフィルタがその保護膜とともに形成され、それにより、液晶装置1をモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
(素子基板10の構成)
図2は、図1に示す液晶装置の素子基板の電気的な構成を示す説明図である。図2に示すように、素子基板10(絶縁基板11)の表面には、画像表示領域1aに相当する領域に複数のソース線6a(データ線)およびゲート線3a(走査線)が互いに交差する方向に形成され、これらの配線の交差部分に対応する位置に画素1bが構成されている。ゲート線3aは、駆動回路50に構成されたゲート線駆動回路58により駆動され、ソース線6aは、駆動回路50に構成されたソース線駆動回路59により駆動される。また、素子基板10には、液晶1fの駆動を制御するための画素スイッチング用の薄膜トランジスタ1cが各画素1b(画素領域)に形成され、薄膜トランジスタ1cのソースにはソース線6aが電気的に接続され、薄膜トランジスタ1cのゲートにはゲート線3aが電気的に接続されている。
図2は、図1に示す液晶装置の素子基板の電気的な構成を示す説明図である。図2に示すように、素子基板10(絶縁基板11)の表面には、画像表示領域1aに相当する領域に複数のソース線6a(データ線)およびゲート線3a(走査線)が互いに交差する方向に形成され、これらの配線の交差部分に対応する位置に画素1bが構成されている。ゲート線3aは、駆動回路50に構成されたゲート線駆動回路58により駆動され、ソース線6aは、駆動回路50に構成されたソース線駆動回路59により駆動される。また、素子基板10には、液晶1fの駆動を制御するための画素スイッチング用の薄膜トランジスタ1cが各画素1b(画素領域)に形成され、薄膜トランジスタ1cのソースにはソース線6aが電気的に接続され、薄膜トランジスタ1cのゲートにはゲート線3aが電気的に接続されている。
さらに、素子基板10には、ゲート線3aと並行して容量線3bが形成されている。本形態では、薄膜トランジスタ1cに対して、対向基板20との間に構成された液晶容量1gが直列に接続されているとともに、液晶容量1gに対して並列に保持容量1hが接続されている。ここで、容量線3bは、ゲート線駆動回路58に接続されているが、定電位に保持されている。
このように構成した液晶装置1では、薄膜トランジスタ1cを一定期間だけそのオン状態とすることにより、ソース線6aから供給される画像信号を各画素1bの液晶容量1gに所定のタイミングで書き込む。このようにして液晶容量1gに書き込まれた所定レベルの画像信号は、各画素1bにおいて液晶容量1gで一定期間保持され、画像が表示される。その際、保持容量1hは、液晶容量1gに保持された画像信号がリークするのを防止している。
(静電気対策)
図3(a)、(b)、(c)は、本形態の液晶装置に用いた駆動回路の構成を平面的に示す説明図、素子基板の駆動回路や可撓性基板の実装領域の説明図、および可撓性基板の説明図である。なお、図3(a)には駆動回路に形成された部分を実線で示し、素子基板を一点鎖線で示してある。図3(b)には素子基板に形成された部分を実線で示し、駆動回路を一点鎖線で示してある。図3(a)、(b)、(c)では、グランド電位に保持される配線パターン、パッド、バンプなどには右上がりの斜線を付してある。また、走査線およびデータ線に接続する配線は複数、形成されているが、図3(a)、(b)には、個々の配線の図示を省略してそれらの形成領域を示してある。
図3(a)、(b)、(c)は、本形態の液晶装置に用いた駆動回路の構成を平面的に示す説明図、素子基板の駆動回路や可撓性基板の実装領域の説明図、および可撓性基板の説明図である。なお、図3(a)には駆動回路に形成された部分を実線で示し、素子基板を一点鎖線で示してある。図3(b)には素子基板に形成された部分を実線で示し、駆動回路を一点鎖線で示してある。図3(a)、(b)、(c)では、グランド電位に保持される配線パターン、パッド、バンプなどには右上がりの斜線を付してある。また、走査線およびデータ線に接続する配線は複数、形成されているが、図3(a)、(b)には、個々の配線の図示を省略してそれらの形成領域を示してある。
図1および図2に示す液晶装置1においては、上記の表示動作を行うために、可撓性基板60は駆動回路50にグランド電位、駆動電位、各種信号を出力し、これらの信号などを用いて、駆動回路50は、走査信号および画像信号を生成するとともに、これらの信号をゲート線3aおよびソース線6aに出力する。
このため、図3(c)に示すように、可撓性基板60には、フィルム状の絶縁性の基材の表面に銅箔などにより、グランド電位(定電位)を供給するためのグランド電位供給用導電パターン61a(定電位供給用導電パターン/静電気放出用の導電材)を含む複数の導電パターン61が形成されている。また、図3(b)に示すように、素子基板10の可撓性基板実装領域160には、可撓性基板60のグランド電位供給用導電パターン61aが接続される第1のグランド電位用パッド161a(第1の定電位用パッド)を含む多数のパッド161が形成されている。ここで、可撓性基板60のグランド電位供給用導電パターン61aは、液晶装置1に使用された金属製の枠体などに電気的に接続されている。
また、素子基板10の駆動回路実装領域150において、可撓性基板実装領域160の側に位置する辺に沿っては、第1のグランド電位用パッド161aに対してグランド電位用パッド接続パターン162a(定電位用パッド接続パターン)を介して接続する第2のグランド電位用パッド151a(第2の定電位用パッド)を含む多数のパッド151が形成されている。さらに、素子基板10の駆動回路実装領域150において、画像表示領域1aの側に位置する辺に沿っては、ゲート線3aの延設部分からなる配線パターン3dの端部により構成されたパッド152、およびソース線6aの延設部分からなる配線パターン6dの端部により構成されたパッド153が形成されている。
このようなパッド151、152、153に対応して、駆動回路50には、図3(a)に示すように、可撓性基板実装領域160の側に位置する辺に沿っては、第2のグランド電位用パッド151aに接続するグランド電位入力用バンプ51a(定電位入力用バンプ)を含む複数の入力用バンプ51が配列された第1のバンプ形成領域501が構成されているとともに、画像表示領域1aの側に位置する辺に沿っては、ゲート線3aおよびソース線6aに接続するパッド152、153に接続される出力用バンプ52、53が配列された第2のバンプ形成領域502が構成されている。
ここで、駆動回路50は、内部にロジック回路57、ゲート線駆動回路58およびソース線駆動回路59を備えているとともに、グランド線55(定電位線)を備えている。
このように構成した液晶装置1において、対向基板20を表示面として使用すると、人体から対向基板20の側の静電気が放電されることがあり、対向基板20の側から駆動回路50に対して静電気が放電、伝播しようとする。そこで、本形態では、まず、駆動回路50において、グランド線55は、ロジック回路57、ゲート線駆動回路58およびソース線駆動回路59の各形成領域を分離するように構成されている。
また、駆動回路50において、第2のバンプ形成領域502には、ゲート線駆動回路58からの出力用バンプ52と、ソース線駆動回路59からの出力用バンプ53との各間に、グランド線55に接続する静電気対策用バンプ54が2つ、形成されている。
一方、素子基板10には、図3(b)に示すように、2つの静電気対策用バンプ54が各々、接続される2つの静電気対策用パッド154を備えているとともに、これらの静電気対策用パッド154からは、駆動回路実装領域150を通る静電気バイパス用配線パターン155が形成されている。ここで、静電気バイパス用配線パターン155は、2つの静電気対策用パッド154から各々、延びた後、結合し、第2のグランド電位用パッド151aに接続している。
このため、本形態では、可撓性基板60に形成したグランド電位供給用導電パターン61aは、静電気放出用の導電材として、第1のグランド電位用パッド161a、グランド電位用パッド接続パターン162a、および第2のグランド電位用パッド151aを介して静電気バイパス用配線パターン155に電気的に接続することになる。
すなわち、本形態では、駆動回路50を素子基板10に実装すると、第2のバンプ形成領域502においてグランド線55に接続する静電気対策用バンプ54が素子基板10の静電気対策用パッド154に接続し、この静電気対策用パッド154からは、グランド電位供給用導電パターン61aが電気的に接続する静電気バイパス用配線パターン155が延びている。従って、駆動回路50に対しては、グランド線55、静電気対策用バンプ54、静電気対策用パッド154、および静電気バイパス用配線パターン155を経てグランド電位供給用導電パターン61aに到る静電気放出経路が形成され、この静電気放出経路は駆動回路50の内部よりもインピーダンスが低い。このため、対向基板20の側(画像表示領域1aの側)から駆動回路50に向けて放電、伝播しようとする静電気は、静電気バイパス用配線パターン155を経てグランド電位供給用導電パターン61aに放出されるので、静電気が駆動回路50に侵入しにくい。それ故、素子基板10上にCOG実装された駆動回路50を静電気から保護することができる。
また、本形態では、静電気バイパス用配線パターン155が静電気対策用パッド154から駆動回路実装領域150を通るように延びているので、駆動回路50から画像表示領域1aに向けて多数の配線パターン3d、61aが延びて空きスペースがない場合でも、静電気バイパス用配線パターン155を配置するスペースを容易に確保できる。
さらに、本形態において、駆動回路50では、ロジック回路57、ゲート線駆動回路58およびソース線駆動回路59の各形成領域がグランド線55により分離されているため、駆動回路50内に静電気が侵入してもロジック回路57、ゲート線駆動回路58およびソース線駆動回路59を静電気から保護することができる。
(各画素の構成)
図4は、本発明を適用した液晶装置の画素1つ分の平面図である。なお、図4では、画素電極を太くて長い点線で示し、ゲート線およびそれと同時形成された容量線を細い実線で示し、ソース線およびそれと同時形成されたドレイン電極を一点鎖線で示し、半導体膜を細くて短い点線で示してある。また、コンタクトホールに相当する部分については細い実線で表わしてある。
図4は、本発明を適用した液晶装置の画素1つ分の平面図である。なお、図4では、画素電極を太くて長い点線で示し、ゲート線およびそれと同時形成された容量線を細い実線で示し、ソース線およびそれと同時形成されたドレイン電極を一点鎖線で示し、半導体膜を細くて短い点線で示してある。また、コンタクトホールに相当する部分については細い実線で表わしてある。
図4に示すように、素子基板10では、アルミニウム膜やクロム膜からなるゲート線3aと、ソース線6aで囲まれた領域が画素1bとして構成され、画素1bには、ボトムゲート型の薄膜トランジスタ1cの能動層を構成するアモルファスシリコン膜からなる半導体層7aが形成されている。また、ゲート線3aからの突出部分によってゲート電極が形成されている。薄膜トランジスタ1cの能動層を構成する半導体層7aのうち、ソース側の端部には、ソース線6aがソース電極として重なっており、ドレイン側の端部にはドレイン電極6bが重なっている。また、ゲート線3aと並列して容量線3bが形成されており、この容量線3bの突出部分からなる下電極3cと、ドレイン電極6bの延設部分からなる上電極6cとによって保持容量1hが形成されている。また、ドレイン電極6bに対しては、ソース線6aおよびドレイン電極6bを覆うシリコン窒化膜などからなるパッシベーション膜(第1の層間絶縁膜)に形成されたコンタクトホール81、およびパッシベーション膜8の上層側に形成された感光性樹脂層からなる平坦化膜(第2の層間絶縁膜)のコンタクトホール91を介して、ITO膜からなる画素電極2aが電気的に接続されている。
(素子基板の配線およびパッドの構成)
図5(a)〜(e)は各々、図3(b)に示す走査信号出力用のパッド152、データ信号出力用のパッド153、静電気対策用パッド154、第2のグランド電位用パッド151a、および第1のグランド電位用パッド161aの構成を示す断面図である。
図5(a)〜(e)は各々、図3(b)に示す走査信号出力用のパッド152、データ信号出力用のパッド153、静電気対策用パッド154、第2のグランド電位用パッド151a、および第1のグランド電位用パッド161aの構成を示す断面図である。
まず、図3(b)に示す出力用パッド152は、図5(a)に示すように、ゲート線3aから延設された配線パターン3dに対して、ゲート絶縁層4およびパッシベーション膜8に形成されたコンタクトホール44、84を介して電気的に接続するITO膜2eによって構成されており、かかるITO膜2eは、画素電極2aと同時形成された膜である。
次に、図3(b)に示す出力用パッド153は、図5(b)に示すように、ソース線6aから延設された配線パターン6dに対して、パッシベーション膜8に形成されたコンタクトホール45を介して電気的に接続するITO膜2fによって構成されており、かかるITO膜2fは、画素電極2aと同時形成された膜である。
図3(b)に示す静電気対策用パッド154は、図5(c)に示すように、ゲート線3aと同時形成された静電気バイパス用配線パターン155に対して、ゲート絶縁層4およびパッシベーション膜8に形成されたコンタクトホール46、86を介して電気的に接続するITO膜2gによって構成されており、かかるITO膜2gは、画素電極2aと同時形成された膜である。
図3(b)に示す第2のグランド電位用パッド151aは、図5(d)に示すように、ゲート線3aと同時形成された静電気バイパス用配線パターン155およびグランド電位用パッド接続パターン162aに対して、ゲート絶縁層4およびパッシベーション膜8に形成されたコンタクトホール47、87を介して電気的に接続するITO膜2hによって構成されており、かかるITO膜2hは、画素電極2aと同時形成された膜である。
図3(b)に示す第1のグランド電位用パッド161aは、図5(e)に示すように、ゲート線3aと同時形成されたグランド電位用パッド接続パターン162aに対して、ゲート絶縁層4およびパッシベーション膜8に形成されたコンタクトホール48、88を介して電気的に接続するITO膜2iによって構成されており、かかるITO膜2iは、画素電極2aと同時形成された膜である。
このように本形態では、静電気対策用パッド154や静電気バイパス用配線パターン155を形成するにあたって、薄膜トランジスタ1cを構成する薄膜や画素電極2aと同時形成した薄膜で形成できるので、製造工程数の増加は一切ない。なお、グランド電位用パッド接続パターン162aや静電気バイパス用配線パターン155については、ゲート線3aと同時形成された薄膜に代えてソース線6aと同時形成された薄膜を用いてもよい。
[他の実施の形態]
上記実施の形態では、可撓性基板60に形成したグランド電位供給用導電パターン61aを静電気放出用の導電材として、第1のグランド電位用パッド161a、グランド電位用パッド接続パターン162a、および第2のグランド電位用パッド151aを介して静電気バイパス用配線パターン155に電気的に接続したが、液晶装置1に用いた金属製の枠体などを静電気放出用の導電材として、静電気バイパス用配線パターン155に電気的に接続してもよい。この場合には、図6(b)に示すように、素子基板10の張り出し領域15において、静電気バイパス用配線パターン155の一部を駆動回路実装領域150から外側に延設し、その端部に金属製の枠体(静電気放出用の導電材)を接触させるパッド156を形成すればよい。ここで、静電気バイパス用配線パターン155については、図6(b)に示すように第2のグランド電位用パッド151aと非接続状態にある。但し、静電気バイパス用配線パターン155については、図3(b)に示すように、第2のグランド電位用パッド151aと接続状態にあってもよい。
上記実施の形態では、可撓性基板60に形成したグランド電位供給用導電パターン61aを静電気放出用の導電材として、第1のグランド電位用パッド161a、グランド電位用パッド接続パターン162a、および第2のグランド電位用パッド151aを介して静電気バイパス用配線パターン155に電気的に接続したが、液晶装置1に用いた金属製の枠体などを静電気放出用の導電材として、静電気バイパス用配線パターン155に電気的に接続してもよい。この場合には、図6(b)に示すように、素子基板10の張り出し領域15において、静電気バイパス用配線パターン155の一部を駆動回路実装領域150から外側に延設し、その端部に金属製の枠体(静電気放出用の導電材)を接触させるパッド156を形成すればよい。ここで、静電気バイパス用配線パターン155については、図6(b)に示すように第2のグランド電位用パッド151aと非接続状態にある。但し、静電気バイパス用配線パターン155については、図3(b)に示すように、第2のグランド電位用パッド151aと接続状態にあってもよい。
このような構成の液晶装置では、駆動回路50に対しては、グランド線55、静電気対策用バンプ54、静電気対策用パッド154、および静電気バイパス用配線パターン155を経て、金属製の枠体などの静電気放出用の導電材に到る静電気放出経路が形成され、この静電気放出経路は駆動回路50の内部よりもインピーダンスが低い。従って、画像表示領域1aの側から駆動回路50に向けて放電、伝播しようとする静電気は、静電気バイパス用配線パターン155を経て金属製の枠体などの静電気放出用の導電材に放出されるので、静電気が駆動回路50に侵入しにくい。それ故、素子基板10上にCOG実装された駆動回路50を静電気から保護することができる。
ここで、パッド156は、例えば、図5(d)を参照して説明したように形成すれば、薄膜トランジスタ1cを構成する薄膜や画素電極2aと同時形成した薄膜により形成することができる。また、駆動回路50や可撓性基板60の構成は、図6(a)、(c)に示すように、図3(a)、(c)を参照して説明した構成と同一であるため、図6(a)〜(c)では、共通する部分に同一の符号を付して図示し、それらの説明を省略する。
なお、上記形態では、静電気の放出経路の電位をグランド電位としたが、定電位であれば、駆動回路50の駆動電位に保持された経路を介して静電気を放出するように構成してもよい。
さらに、上記実施の形態では、TNモード、ECBモード、VANモードのアクティブマトリクス型の液晶装置を例に説明したが、IPS(In−Plane Switching)モードの液晶装置(電気光学装置)に本発明を適用してもよい。
さらに、電気光学装置として液晶装置に限らず、例えば、有機エレクトロルミネッセンス装置やプラズマ表示装置でも、絶縁基板上に駆動回路をCOG実装する場合があるので、かかる電気光学装置に本発明を適用してもよい。
[電子機器の実施形態]
図7は、本発明に係る液晶装置を各種の電子機器の表示装置として用いる場合の一実施形態を示している。ここに示す電子機器は、パーソナルコンピュータや携帯電話機などであり、表示情報出力源170、表示情報処理回路171、電源回路172、タイミングジェネレータ173、そして液晶装置1を有する。また、液晶装置1は、パネル175および駆動回路176を有しており、前述した液晶装置1を用いることができる。表示情報出力源170は、ROM(Read Only Memory)、RAM(Random Access Memory)等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ173によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路171に供給する。表示情報処理回路171は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号CLKと共に駆動回路176へ供給する。電源回路172は、各構成要素に所定の電圧を供給する。
図7は、本発明に係る液晶装置を各種の電子機器の表示装置として用いる場合の一実施形態を示している。ここに示す電子機器は、パーソナルコンピュータや携帯電話機などであり、表示情報出力源170、表示情報処理回路171、電源回路172、タイミングジェネレータ173、そして液晶装置1を有する。また、液晶装置1は、パネル175および駆動回路176を有しており、前述した液晶装置1を用いることができる。表示情報出力源170は、ROM(Read Only Memory)、RAM(Random Access Memory)等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ173によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路171に供給する。表示情報処理回路171は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号CLKと共に駆動回路176へ供給する。電源回路172は、各構成要素に所定の電圧を供給する。
1・・液晶装置(電気光学装置)、1a・・画像表示領域、1b・・画素、1c・・薄膜トランジスタ、1f・・液晶、2a・・画素電極、3a・・ゲート線(ゲート電極/走査線)、3b・・容量線、6a・・ソース線(データ線)、6b・・ドレイン電極、10・・素子基板、20・・対向基板、50・・駆動回路、51・・入力用パッド、51a・・グランド電位入力用バンプ(定電位入力用バンプ)、52、53・・出力用パッド、54・・静電気対策用バンプ、55・・グランド線(定電位線)、57・・ロジック回路、58・・ゲート線駆動回路、59・・ソース線駆動回路、60・・可撓性基板、61a・・グランド電位供給用導電パターン(定電位供給用導電パターン)、150・・駆動回路実装領域、151a・・第2のグランド電位用パッド(第2の定電位用パッド)、151・・第1のバンプ形成領域、154・・静電気対策用パッド、155・・静電気バイパス用配線パターン、156・・静電気放出用の導電材が接触するパッド、160・・可撓性基板実装領域、161a・・第1のグランド電位用パッド(第1の定電位用パッド)、162a・・グランド電位用パッド接続パターン(定電位用パッド接続パターン)、501・・第1のバンプ形成領域、502・・第2のバンプ形成領域
Claims (5)
- 複数の走査線と複数のデータ線との交差に対応して設けられた複数の画素が形成された基板と、該基板の実装領域に実装された駆動回路と、前記基板の可撓性基板実装領域に接続された可撓性基板と、を有する電気光学装置において、
前記駆動回路は、前記可撓性基板から信号入力される複数の入力用バンプが配列された第1のバンプ形成領域と、前記データ線に信号出力する複数の出力用バンプが配列された第2のバンプ形成領域と、複数のロジック回路に定電位を供給する定電位線とを備えるとともに、前記第2のバンプ形成領域には前記定電位線に接続する静電気対策用バンプを備え、
前記基板は、前記静電気対策用バンプが接続される静電気対策用パッドと、前記静電気対策用パッドから延びて前記駆動回路の実装領域を通る静電気バイパス用配線パターンとを備え、
当該静電気バイパス用配線パターンには、静電気放出用の導電材が電気的に接続されていることを特徴とする電気光学装置。 - 前記駆動回路では、前記複数のロジック回路の各形成領域が前記定電位線により分離されていることを特徴とする請求項1に記載の電気光学装置。
- 前記可撓性基板は、前記駆動回路に定電位を供給するための定電位供給用導電パターンを備え、
前記基板は、前記可撓性基板実装領域において前記定電位供給用導電パターンが接続される第1の定電位用パッドと、前記駆動回路の実装領域において当該駆動回路の定電位入力用バンプが接続される第2の定電位用パッドと、前記第1の定電位用パッドと前記第2の定電位用パッドとを接続する定電位用パッド接続パターンとを備え、
前記静電気バイパス用配線パターンは、前記静電気対策用パッドから延びて前記第2の定電位用パッドに接続し、
前記定電位供給用導電パターンは、前記静電気放出用の導電材として、前記第1の定電位用パッド、前記定電位用パッド接続パターン、および前記第2の定電位用パッドを介して前記静電気バイパス用配線パターンに電気的に接続していることを特徴とする請求項1または2に記載の電気光学装置。 - 前記基板に対向配置された対向基板と前記基板との間に液晶が保持され、
前記基板において前記対向基板からの張り出し領域に前記駆動回路の実装領域および前記可撓性基板実装領域が形成されていることを特徴とする請求項1乃至3の何れか一項に記載の電気光学装置。 - 請求項1乃至4の何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040386A JP2007219203A (ja) | 2006-02-17 | 2006-02-17 | 電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040386A JP2007219203A (ja) | 2006-02-17 | 2006-02-17 | 電気光学装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007219203A true JP2007219203A (ja) | 2007-08-30 |
Family
ID=38496578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006040386A Withdrawn JP2007219203A (ja) | 2006-02-17 | 2006-02-17 | 電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007219203A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010060696A (ja) * | 2008-09-02 | 2010-03-18 | Ips Alpha Technology Ltd | 液晶表示装置 |
JP2010122675A (ja) * | 2008-11-18 | 2010-06-03 | Samsung Electronics Co Ltd | 表示基板及びこれを備える表示装置 |
CN103901641A (zh) * | 2012-12-27 | 2014-07-02 | 乐金显示有限公司 | 用于显示装置的阵列基板 |
CN106773387A (zh) * | 2016-12-28 | 2017-05-31 | 武汉华星光电技术有限公司 | 液晶显示面板的静电防护结构 |
-
2006
- 2006-02-17 JP JP2006040386A patent/JP2007219203A/ja not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010060696A (ja) * | 2008-09-02 | 2010-03-18 | Ips Alpha Technology Ltd | 液晶表示装置 |
JP2010122675A (ja) * | 2008-11-18 | 2010-06-03 | Samsung Electronics Co Ltd | 表示基板及びこれを備える表示装置 |
CN103901641A (zh) * | 2012-12-27 | 2014-07-02 | 乐金显示有限公司 | 用于显示装置的阵列基板 |
KR20140084601A (ko) * | 2012-12-27 | 2014-07-07 | 엘지디스플레이 주식회사 | 디스플레이 장치용 어레이 기판 |
JP2014130349A (ja) * | 2012-12-27 | 2014-07-10 | Lg Display Co Ltd | ディスプレイ装置用アレイ基板 |
TWI582493B (zh) * | 2012-12-27 | 2017-05-11 | Lg顯示器股份有限公司 | 顯示裝置用陣列基板 |
KR102107383B1 (ko) * | 2012-12-27 | 2020-05-07 | 엘지디스플레이 주식회사 | 디스플레이 장치용 어레이 기판 |
US10718964B2 (en) | 2012-12-27 | 2020-07-21 | Lg Display Co., Ltd. | Array substrate for display device |
CN106773387A (zh) * | 2016-12-28 | 2017-05-31 | 武汉华星光电技术有限公司 | 液晶显示面板的静电防护结构 |
CN106773387B (zh) * | 2016-12-28 | 2019-07-02 | 武汉华星光电技术有限公司 | 液晶显示面板的静电防护结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4039446B2 (ja) | 電気光学装置及び電子機器 | |
KR101330421B1 (ko) | 게이트 인 패널 구조의 액정표시장치 | |
KR20030016534A (ko) | 액정 표시 장치 | |
JP2008003118A (ja) | 電気光学装置、電子機器、および電気光学装置の製造方法 | |
JP2007041096A (ja) | 電気光学装置およびその製造方法、電子機器 | |
JP2006349788A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
KR20180029721A (ko) | 박막 트랜지스터 기판 및 이를 포함하는 표시 장치 | |
US9690151B2 (en) | Liquid crystal display device | |
JP2007219203A (ja) | 電気光学装置および電子機器 | |
US11971640B2 (en) | Display substrate and display device | |
JP2007041346A (ja) | 電気光学装置及び電子機器 | |
KR100822524B1 (ko) | 전기 광학 장치 및 전자기기 | |
JP2010107945A (ja) | 液晶装置、電子機器 | |
JP3835442B2 (ja) | 電気光学装置および電子機器 | |
TWI603140B (zh) | 電泳式顯示面板 | |
US20210223598A1 (en) | Display device | |
JP2007199181A (ja) | 電気光学装置、電子機器および電気光学装置の製造方法 | |
KR101308445B1 (ko) | 액정 표시 장치 | |
JP2010108981A (ja) | 半導体装置、電気光学装置及び電子機器 | |
KR20120113942A (ko) | 액정표시장치용 어레이 기판 | |
JP2021139937A (ja) | 表示装置 | |
JP2007057752A (ja) | 液晶装置 | |
KR20070016602A (ko) | 표시 장치 | |
JP2014145901A (ja) | ソースドライバ用半導体装置及びそれを用いた液晶表示装置 | |
JP2007093846A (ja) | 電気光学装置、および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090512 |