JP2014145901A - ソースドライバ用半導体装置及びそれを用いた液晶表示装置 - Google Patents

Abstract

【課題】 液晶表示パネル１２の信号線１６を駆動するソースドライバ２０を多出力化構成として、使用するソースドライバ用半導体装置２０の個数を減少させた場合には、液晶表示パネル１２の入力側の入力容量が減少して耐静電気放電特性が低下していたが、等価的に入力容量を増加させることで耐静電気放電特性に優れたソースドライバ用半導体装置及びそれを使用した液晶表示装置を提供する。
【解決手段】 液晶表示パネル１２を駆動するソースドライバ回路４１の入力側に複数の入力端子４３を接続し、入力端子４３の間にソースドライバ回路４１とは電気的に独立した複数のダミー端子４５を配設し、このダミー端子４５に所定容量値を有する容量素子５５を接続する。
【選択図】 図５

Description

本発明は、入力回路の構成を改良したソースドライバ用半導体装置、及びこのソースドライバ用半導体装置を用いた液晶表示装置に関する。

現在、液晶表示装置は、薄型軽量化や低消費電力などの点からカラーテレビやパーソナルコンピュータ及び映像表示用モニターや携帯電話などに広く採用されている。このような液晶表示装置においては、液晶表示パネルにマトリクス状に複数の画素を配置し、この画素に対してソースドライバから画素用スイッチング素子（TFT）を介して映像信号が供給され、ゲートドライバからのゲート信号によってTFTを選択駆動することにより、液晶表示装置の表示領域内に所定の画像を表示している。

この液晶表示装置は、より大型化及び高精細化の傾向にあり、またより狭額縁化が要求されるようになってきている。半導体技術の向上などとも相俟って、使用されるソースドライバ用半導体装置（ソースドライバ用ＩＣ）の個数も減少している。このソースドライバ用半導体装置を使用した液晶表示装置が特許文献１に記載されている。

特開平９−９０３９５号公報

例えば、８００RGB×４８０画素を有するWVGA仕様の液晶表示パネルを駆動する場合には、６００本出力のソースドライバ用半導体装置を４個使いとしてソースドライバとして構成していた液晶表示装置では、多出力化された１２００本出力のソースドライバ用半導体装置を２個使いで対応するように構成されてきている。

しかしながら、夫々４個のソースドライバ用半導体装置を統合して多出力化された２個のソースドライバ用半導体装置としてソースドライバを構成する場合には、液晶表示パネルから見た並列するソースドライバ用半導体装置の数量自体が減少するので、その分だけ入力容量が減少することとなり、静電気放電（ESD：Electro static Discharge）に対して弱くなるという問題がある。

実施形態の解決しようとする課題は、耐静電気放電性能を向上させたソースドライバ用半導体装置及びこのソースドライバ用半導体装置を使用した液晶表示装置を提供することにある。

実施形態のソースドライバ用半導体装置は、液晶表示パネルを駆動するソースドライバ回路と、ソースドライバ回路の入力側に接続された複数の入力端子と、ソースドライバ回路の出力側と接続され入力端子の数よりも多く配列された複数の出力端子と、複数の入力端子の間に配設されソースドライバ回路とは電気的に独立した複数のダミー端子と、ダミー端子に接続された所定容量値を有する容量素子とを有している。

また、実施形態の液晶表示装置は、互いに交差するように配設された複数の信号線と複数の走査線と、複数の信号線と前記複数の走査線との交点近傍にマトリクス状に配置された複数のスイッチング素子を有する複数の画素とを備える液晶表示パネルと、液晶表示パネルの複数の信号線に複数の出力端子が接続される上記記載のソースドライバ用半導体装置とを有している。

実施形態の液晶表示装置を示す説明図である。 実施形態の液晶表示装置を構成するソースドライバ用半導体装置を示す回路構成図である。 実施形態の液晶表示装置を構成するソースドライバ用半導体装置の外観構成を模式的に示す説明図である。 実施形態のソースドライバ用半導体装置の入力側端子部分の構成を示す説明図である。 実施形態のソースドライバ用半導体装置の入力側端子部分の電気的な回路構成を等価的に示す説明図である。 実施形態のソースドライバ用半導体装置の入力側端子部分の他の構成を示す説明図である。

以下、図面を参照して、実施形態に係るソースドライバ用半導体装置を用いた液晶表示装置について詳細に説明する。

実施形態の液晶表示装置は、図１に示すように、表示領域１１を有する液晶表示パネル１２を備える。この液晶表示パネル１２は、ガラス材や合成樹脂材から構成される透明絶縁基板の主面上に、酸化インジウムスズ（ＩＴＯ）などからなる表示画素１３を構成する透明画素電極１４がマトリクス状に配置されている。また、これら画素電極１４の行方向には複数本の走査線１５が、画素電極１４の列方向には複数本の信号線１６が配設されている。

この画素電極１４に対応して走査線１５及び信号線１６の交差位置近傍には、スイッチング素子として複数のTFT１７を有している。このTFT１７は、画素電極１４の行に沿って形成される走査線１５とゲート電極が接続され、また、画素電極１４の列に沿って形成される信号線１６にソース電極もしくはドレイン電極が接続されており、額縁領域（非表示領域）１８に配置されたゲートドライバ１９から走査線１５を介して供給される駆動電圧によってTFT１７が導通し、同様に、額縁領域１８に配置されたソースドライバ（１）、（２）（ソースドライバ用半導体装置）２０からの信号電圧を、TFT１７のソース・ドレイン通路を通して画素電極１４に印加するように動作する。

このゲートドライバ１９は、TFT１７などと同一の工程で形成することで液晶表示パネル１２内に内蔵することが可能であり、ソースドライバ２０はIC化されてTOG方式、あるいはTCP方式などによって液晶表示パネル１２と接続配置することが可能である。これらのゲートドライバ１９とソースドライバ２０は駆動回路２６によって駆動されている。

さらに、この画素電極１４には、所定の電位に設定された補助容量線から構成される補助容量２１が並列に接続されており、これらTFT１７や画素電極１４、走査線１５や信号線１６などの駆動線の上面には、さらにポリイミドなどから構成される配向膜（図示せず）が設けられて、アレイ基板２２として構成されている。

また、このアレイ基板２２と対向する対向基板２３は、同様にガラス材や合成樹脂材にて形成された透明絶縁基板と、この透明絶縁基板のアレイ基板２２と対向する主面上には、その周辺部分に黒色の遮光膜（図示せず）が設けられるとともに、ＩＴＯなどから構成される透明共通電極２４が設けられ、この共通電極２４の上面には、さらにポリイミドなどからなる配向膜（図示せず）が設けられている。

この遮光膜に囲まれた絶縁基板部分には，アクリル材などから構成される三原色カラーフィルタ（図示せず）、並びに配線間の隙間からの漏光を遮断するためのブラックマトリクス（図示せず）が設けられて対向基板２３を構成している。これら共通電極２４には、共通電極駆動回路（図示せず）からの駆動電圧が、端子２５を介して供給されている。

このアレイ基板２２と対向基板２３は，所定の間隙を持って対向配置されるとともに、シール材（図示せず）を介して貼り合わされており、この間隙部には液晶部材２６が封止されている。この液晶部材２６の厚さは、アレイ基板２２と対向基板２３間に介在されるスペーサ（図示せず）によって規定されて、液晶表示パネル１２が構成されている。

このソースドライバ（ソースドライバ用半導体装置とも称する）２０は、図２に示すように、クロック信号CLKと制御信号STBが入力されるシフトレジスタ３１と、画像データDATAが入力されるデータレジスタ３２と、制御信号STBと極性反転信号POLが入力されるラッチ３３と、レベルシフタ３４、D／Aコンバータ３５、及び制御信号STBと極性反転信号POLが入力されるバッファアンプ３６などからIC回路構成として形成されている。

制御信号STBは、画像データDATAをデータレジスタ３２からラッチ３３に移行させ、また、バッファアンプ３６から信号線１６に対してアナログ画像信号を出力するタイミングを示す信号として利用される。これら各信号は、駆動回路２６から供給されている。

これらクロック信号CLK、制御信号STB、画像データDATA及び極性反転信号POLなどがソースドライバ用半導体装置２０としての入力信号となり、バッファアンプ３６からのアナログ画像信号などが出力信号となる。ソースドライバ２０として信号線１６に供給される映像信号のみを捉えれば、画像データDATAが入力信号として、アナログ画像信号（バッファアンプ３６の出力）を出力信号として説明することでも差し支えない。

この入力信号及び出力信号は、図３に示すソースドライバ用半導体装置２０のように、内部に上記した各回路からなるソースドライバ回路４１を内蔵した長方形状のパッケージ４２の一側に配置した複数の入力端子４３に入力信号が供給され、この一側に対向する他側に配置された複数の出力端子４４から出力信号が取り出されることになる。

図３に示す実施形態においては、この入力端子４３の間に夫々ダミー端子４５が配設されている。このダミー端子４５は、出力端子４４と接続されているソースドライバ回路４１とは直接的（動作的）には接続されておらず、等価的にはダミー端子４５には、図５に示すように、容量素子５１が接続されているに過ぎない。このダミー端子４５には、別途所定の電圧を印加させておくことが可能である。

例えば、図４に示すように、ソースドライバ回路４１と接続される入力端子４３の間に、入力端子４３と同様構成のダミー端子４５を配設し、このダミー端子４５、もしくはダミー端子４５に接続された配線パターンの上に、パッケージ５２内において絶縁膜５３を介して導電膜５４を積層し、導電膜５４をアースなどの基準電位点と接続することによって容量素子５１として構成することが可能となる。この容量素子５１は、既存のパッケージ５２内での配線パターンを利用したり、新たに専用の配線パターンを形成して、これら配線パターン上に絶縁膜５３を介して基準電位点に接続された導電膜５４を対向配置することで、他の構成要素と同じ工程、あるいは同一材料を使用して形成させることも可能である。

配線や部品点数などの増加を問題としないケースの場合には、ダミー端子４５にコンデンサを外付けすることで、容量素子５１として形成することや、パッケージ５２内で専用に容量素子５１を形成してダミー端子４５に配線接続させるようにして構成することでも差し支えない。

これら入力端子４３とダミー端子４５との等価回路を示すと、図５のように考えることができる。入力端子４３側から各入力端子４３に接続される内部回路４１´側を見た場合の内部容量５５は、入力端子４３と基準電位点間に内部容量５５として配置されるものと見做すことができる。この内部容量５５の値は、例えば５PFであるとすると、ダミー端子４５に接続される容量素子５１の値も略同等の５PFとすることが望ましい。

これは、極力入力端子４３に近接してダミー端子４５を配設することにより、配線長を短く形成することが可能であるとともに、入力に対して並列的に同等の容量値でバランス良く配分させて、入力容量の減少を補償することが可能になるので、ESD対策として有利になる。このダミー端子４５は、複数の入力端子４３毎に配置させることも可能である。

また容量値の調整は、絶縁層や導電膜の厚さや大きさ、使用材料などによって適宜調整が可能であり、全体としての容量値は、使用する容量素子５１の個数（ダミー端子４５の個数）を調整することによっても可能である。

この実施形態の場合では、ダミー端子４５に接続される容量素子５５の構成としては、個々のダミー端子４５毎に基準電位点に接続された導電膜５４を配置した構成について説明しているが、図６に示すように、横一列に絶縁膜（この図では省略）を設けて、この上に個々のダミー端子４５に接続される導電膜５４同士を接続する連結配線パターン６１を設けて相互に接続しておき、基準電位点に接続される基準端子６２にコンタクトホール６３を介して一括基準電位点に接続させる構成とすることも可能である。この構成の場合には、入力端子４３もしくは入力端子４３に接続されている配線パターン６４上を連結配線パターン６１が横切ることになるので、入力端子４３に接続されている内部回路（ソースドライバ回路）４１´の動作などに影響が及ばないように配慮する必要があり、例えば、連結配線パターン６１部分のみを細線化したり、入力端子４３の細く形成されている配線パターン６４の上を通すなどの対策を講じれば良い。

なお、液晶表示パネル１２の構成は、上記説明の構成以外のものでも適用が可能であり、その他、本発明の趣旨を逸脱しない範囲での追加や変更は適宜成し得るものである。

１２…液晶表示パネル
１３…画素
１４…画素電極
１５…走査線
１６…信号線
１７…スイッチング素子（TFT）
１９…ゲートドライバ
２０…ソースドライバ（ソースドライバ用半導体装置）
４１…ソースドライバ回路
４３…入力端子
４４…出力端子
４５…ダミー端子
５１…容量素子
５４…導電膜
５５…内部容量

Claims (5)

1. 液晶表示パネルを駆動するソースドライバ回路と、
   前記ソースドライバ回路の入力側に接続された複数の入力端子と、
   前記ソースドライバ回路の出力側と接続され前記入力端子の数よりも多く配列された複数の出力端子と、
   前記複数の入力端子の間に配設され前記ソースドライバ回路とは電気的に独立した複数のダミー端子と、
   前記ダミー端子に接続された所定容量値を有する容量素子と、
   を具備したことを特徴とするソースドライバ用半導体装置。
2. 前記容量素子は、前記複数の入力端子の個々の入力端子から前記ソースドライバ回路側を見たときの等価容量とほぼ等しい値の容量値を備えていることを特徴とする請求項１記載のソースドライバ用半導体装置。
3. 前記複数の入力端子と前記複数のダミー端子とは交互に配設されていることを特徴とする請求項１記載のソースドライバ用半導体装置。
4. 前記複数のダミー電極に接続された前記容量素子は、前記複数のダミー電極または前記複数のダミー電極に接続された配線パターン上に絶縁層を介して配置される導電膜から構成されていることを特徴とする請求項１記載のソースドライバ用半導体装置。
5. 互いに交差するように配設された複数の信号線と複数の走査線と、前記複数の信号線と前記複数の走査線との交点近傍にマトリクス状に配置された複数のスイッチング素子を有する複数の画素と、を備える液晶表示パネルと、
   前記液晶表示パネルの前記複数の信号線に前記複数の出力端子が接続される請求項１記載のソースドライバ用半導体装置と、
   を備えた液晶表示装置。

Images