JP2007214334A - 半導体集積回路 - Google Patents

Abstract

【課題】 異なる電源領域間のクロック信号のクロックスキューを低減することができる半導体集積回路を提供する。
【解決手段】 第1の電源により駆動される第1の電源領域５０と、第1の電源領域５０内に設けられるメッシュ形状配線３０と、第２の電源により駆動される第２の電源領域６０と、第２の電源領域内に設けられるメッシュ形状配線３０と、第１の電源領域５０若しくは第２の電源領域６０に接続され、クロック発振回路１０からツリー状に複数のバッファ２０がn段配設されたバッファ群を備え、バッファ群の第２の電源領域６０に接続されるｎ段目のバッファ２２、２２ａ、２２ｂのうち、第１の電源領域５０と第２の電源領域６０の境界２５に隣接するｎ段目のバッファ２２ｂが、第１の電源により駆動する（ｎ−１）段目のバッファ２１ａに接続されることを特徴としている。
【選択図】 図１

Description

本発明は、半導体集積回路に関するものである。

近年、半導体集積回路の微細化、高集積化に伴い、信号配線の配線抵抗及び配線容量による信号遅延の問題が重要になってきている。特に、ＬＳＩ内部の動作を同期させるクロック信号の遅延時間の差異（クロックスキュー）の低減が大きな課題となっている。

このクロックスキューを低減するために、クロック発振回路から複数のバッファを介して、ツリー状に配線の敷設を行い、クロック信号をツリー状に各回路へ分配するものがある。これは、チップ上の各回路までのクロック信号の伝送経路が同じ長さ、同じバッファ段数となり、クロックスキューを低減することができる。しかしながら、このような回路構成にしても、各経路のずれ、製造プロセスのバラつきなどの影響でクロックスキューが発生してしまう。

そこで、このツリー状に敷設した複数のバッファの末端を短絡させて、縦方向と横方向の配線を敷設したメッシュ形状配線に接続させるものがある（例えば、特許文献1参照。）。これは、末端のバッファをすべて短絡させているので、クロック発振回路から異なる伝送経路を得てきたクロック信号は、平均化され、さらにクロックスキューの低減が期待できる。

また、近年の高集積化に伴う大規模なマイクロプロセッサにより、複数の電源領域を設け、消費電力の最適化を行うものがある。このような構成では、上記したような複数の末端のバッファを短絡させるメッシュ形状配線をすべてに適応できず、電源領域ごとにメッシュ形状配線を敷設することになる。しかしながら、同じ電源領域では、クロックスキューは低減できるものの、異なる電源領域同士では、クロック信号の伝送経路が異なり、クロックスキューが増大してしまうという問題点がある。
特開２００３−９２３５２号公報（第７頁、図１）

本発明は、異なる電源領域間のクロック信号のクロックスキューを低減することができる半導体集積回路を提供することを目的とする。

本発明の一態様の半導体集積回路は、第1の電源により駆動される第1の電源領域と、前記第1の電源領域内に設けられる第1のメッシュ形状配線と、第２の電源により駆動される第２の電源領域と、前記第２の電源領域内に設けられる第２のメッシュ形状配線と、前記第１のメッシュ形状配線若しくは前記第２のメッシュ形状配線に接続され、クロック発振回路からツリー状に複数のバッファがn段配設されたバッファ群と、を備え、前記バッファ群の前記第２のメッシュ形状配線に接続されるｎ段目のバッファのうち、少なくとも一つが前記第１の電源により駆動する（ｎ−１）段目のバッファに接続されることを特徴としている。

本発明によれば、異なる電源領域同士のクロック信号のクロックスキューを低減することができる。

以下、本発明の実施例について、図面を参照して説明する。

図1は、本発明の実施例1に係る半導体集積回路の構成を概略的に示した回路図である。

図1に示すように、本実施例の半導体集積回路は、例えば、ＰＬＬ回路などのクロック発振回路１０と、ｎ段の複数のクロックバッファ２０を有し、このクロックバッファ２０の末端には、メッシュ形状配線３０が敷設されている。ｎ段の複数のクロックバッファ２０は、図１中には、簡略化して、一部のクロックバッファ２０だけを示している。

ｎ段の複数のクロックバッファ２０は、クロック発振回路１０からクロック配線が２分岐し、1段目のクロックバッファ２０の入力端子にそれぞれ接続される。1段目のクロックバッファ２０の出力端子からさらにクロック配線が２分岐し、２段目のクロックバッファの入力端子にそれぞれ接続される。３段目のクロックバッファ以降も同様に、クロックバッファの出力端子からクロック配線が分岐して、ツリー状にクロックバッファが形成される。そして、（ｎ−１）段目のクロックバッファ２１の出力端子からクロック配線が分岐し、最終段のｎ段目のクロックバッファ２２の入力端子にそれぞれ接続される。つまり、クロック発振回路１０からツリー状にクロックバッファが構成されることになる。

ここで、クロック発振回路１０から最終段のｎ段のクロックバッファ２２にかけて配線されたクロック配線の配線長は、できる限り等しいことが望ましい。また、ツリー状に配置されたクロックバッファは、それぞれ同等の機能を有していることが望ましい。このようにすることにより、クロック発振回路１０から伝送されてきた最終段のｎ段のクロックバッファ２２から出力されるクロック信号のクロックスキューを低減することができる。また、クロックバッファから次の段へのクロックバッファの接続は、図１では、すべて２分岐しているが、必ずしもこれに限定されるわけではなく、２分岐よりも多く分岐していてもかまわない。

メッシュ形状配線３０は、縦方向の配線４０と横方向の配線４５を敷設させたメッシュ形状をしている。そして、このメッシュ形状配線３０は、異なる電源領域を有しており、第1の電源により駆動する第1の電源領域５０、第2の電源により駆動する第2の電源領域６０を有している。そのため、この第1の電源領域５０と第2の電源領域６０の境界では、メッシュ形状配線３０は開放され、電源は分離されている。

この電源領域の異なるメッシュ形状配線３０の下層には、さらにクロック配線、クロックバッファ等が接続され、それぞれの電源領域の電源により駆動し、クロック発振回路１０によりクロック制御されるプロセッサ等の半導体素子にそれぞれ接続される。

ここで、このメッシュ形状配線３０の縦方向の配線４０及び横方向の配線４５は、同一面上にメッシュ形状にしてもかまわないし、縦方向の配線４０と横方向の配線４５の交点部分にスルーホールを設けて、お互いを接続してもかまわない。

第1段目のクロックバッファ２０は、クロック発振回路１０から分岐して、第1の電源により駆動するクロックバッファ２０ａと第2の電源により駆動するクロックバッファ２０ｂに接続される。そして、２段目のクロックバッファは、第1の電源により駆動する1段目のクロックバッファ２０ａの出力端子から分岐して、複数の第1の電源により駆動するクロックバッファの入力端子に接続される。同様に、第2の電源により駆動するクロックバッファ２０ｂも出力端子から分岐して、複数の第2の電源により駆動するクロックバッファの入力端子に接続される。以下、下段のクロックバッファも同様に、第1の電源で駆動するクロックバッファの出力端子は、クロック配線により分岐され、２段目、３段目へと第1の電源で駆動するクロックバッファがツリー状に接続され、第1の電源で駆動する（ｎ−１）段のクロックバッファ２１ａの入力端子に接続される。第2の電源で駆動するクロックバッファ２１ｂも同様である。

ｎ段目のクロックバッファ２２の出力端子は、第1の電源領域５０及び第2の電源領域６０のメッシュ形状配線３０の縦方向の配線４０と横方向の配線４５の交差する付近にクロック配線を介して接続される。このｎ段目のクロックバッファ２２のうち、第1の電源領域５０のメッシュ形状配線３０に接続されるものは、第1の電源により駆動し、第2の電源領域６０のメッシュ形状配線３０に接続されるものは、第2の電源により駆動する。

そして、第1の電源領域５０と第2の電源領域６０の境界に隣接する位置に設けられた第1の電源により駆動するｎ段目のクロックバッファ２２ａ及び第2の電源により駆動するｎ段目のクロックバッファ２２ｂの入力端子は、第1の電源により駆動する（ｎ−１）段目のクロックバッファ２１ａの出力端子に接続される。それ以外の第1の電源領域５０及び第2の電源領域６０に隣接しないｎ段目のクロックバッファ２２のうち、第1の電源により駆動するｎ段目のクロックバッファ２２の入力端子は、第1の電源により駆動する（ｎ−１）段目のクロックバッファ２１ａの出力端子に接続される。そして、第2の電源により駆動するｎ段目のクロックバッファ２２の入力端子は、第2の電源により駆動する（ｎ−１）段目のクロックバッファ２１ｂの出力端子に接続される。

ここで、第1の電源領域５０と第2の電源領域６０の境界２５に隣接する位置する第1の電源により駆動するｎ段目のクロックバッファ２２ａの入力端子と第２の電源により駆動するｎ段目のクロックバッファ２２ｂの入力端子とを第１の電源により駆動する（ｎ−１）段目のクロックバッファ２１ａの出力端子に接続させていたが、この境界に隣接するｎ段目のクロックバッファ２２ｂだけでなく、この境界近傍の第2の電源により駆動するｎ段目のクロックバッファ２２を（ｎ−１）段目で第1の電源により駆動するクロックバッファ２１ａに接続してもかまわない。

このようにｎ段目のクロックバッファ２２の出力端子を電源領域ごとに短絡させ、メッシュ形状配線３０にすることは、ｎ段のクロックバッファ２２の出力端子から出力されるクロック信号のバラつきを減らすことができ、ｎ段のクロックバッファ２２同士のクロック信号のクロックスキューを低減することができる。

また、異なる電源領域が隣接する電源領域の境界付近のメッシュ配線形状に接続されるクロックバッファの上段のクロックバッファを異なる電源で駆動するものに接続することにより、異なる電源領域間でのクロックスキューを低減することができる。

これは、第1の電源領域５０及び第2の電源領域６０がともに駆動しているとき、例えば、図１に示すように、クロック発振回路１０から出力されたクロック信号は、第1の電源により駆動する、１段目、２段目、・・・、（ｎ−１）段目のクロックバッファ２１ａへと伝送される。そして、（ｎ−１）段目のクロックバッファ２１ａの出力端子から分岐したクロック信号のうち、一方のクロック信号が第1の電源により駆動するクロックバッファ２２ａに伝送され、他方のクロック信号が第2の電源により駆動するクロックバッファ２２ｂに伝送される。

そのため、ｎ段目の第1の電源により駆動するクロックバッファ２２ａから出力されたクロック信号と第2の電源により駆動するクロックバッファ２２ｂから出力されたクロック信号との間のクロックスキューは、この最終段のクロックバッファ２２ａ、２２ｂ間のクロックスキューで抑えることができる。そして、このお互いクロックスキューの小さいクロック信号が第1の電源領域５０及び第2の電源領域６０のメッシュ形状配線３０に伝送されるので、電源領域内でのクロックスキューを抑えるだけでなく、電源領域間のクロックスキューを低減することができる。

第1の電源領域５０のみが駆動している場合は、第1の電源により駆動する（ｎ−１）段目のクロックバッファ２１ａからクロック配線を介して接続され、第2の電源により駆動するｎ段目のクロックバッファ２２ｂは駆動しない。そのため、通常のクロックツリーで構成されたクロックバッファとメッシュ形状配線３０と同様、ｎ段目のクロックバッファが短絡して、メッシュ形状配線を有しているので、クロックスキューが低減される。また、電源領域ごとに選択的に電位を制御することができる。

逆に、第２の電源領域６０のみが駆動している場合は、第１の電源により駆動する（ｎ−１）段目のクロックバッファ２１ａに接続されるｎ段目の第２の電源により駆動するクロックバッファ２２ｂは駆動しなくなるので、クロック発振回路１０からクロック信号が伝送されてこない。そのため、第２の電源領域６０のメッシュ形状配線３０のクロック信号全体の動きを妨げてしまう事になので、第２の電源領域６０が駆動しているときは、第１の電源領域５０は駆動している。

以上より構成される本発明の実施例１に係る半導体集積回路は、メッシュ形状配線を有する第1の電源領域５０と第2の電源領域６０境界付近の第2の電源領域６０により駆動するクロックバッファ２２ｂの入力端子を第1の電源により駆動するクロックバッファ２１ａに接続することにより、第1の電源領域５０と第2の電源領域６０との間に生じるクロック信号のクロックスキューを低減することができる。

図２は、本発明の実施例1に係る半導体集積回路の構成を概略的に示した回路図である。

本発明の実施例１との違いは、実施例1では、第1の電源領域５０及び第2の電源領域６０と二つの電源領域を有していたが、本実施例では、図２に示すように、さらに電源領域を増やした構成で、電源領域を５つ有する半導体集積回路の構成を示している。

図２に示すように、本実施例の半導体集積回路は、５つの電源領域を有し、第1の電源により駆動する第1の電源領域５０、第２の電源により駆動する第2の電源領域６０、第３の電源により駆動する第3の電源領域７０、第４の電源により駆動する第4の電源領域８０、第５の電源により駆動する第5の電源領域９０を有している。その内、第2−第5の電源領域６０−９０のうち少なくとも一つでも駆動しているときは、第1の電源領域１は必ず第1の電源により駆動している。それ以外の第２−５の電源領域６０−９０は、電源領域1が駆動中、駆動させている電源を切ることができる。

そして、これらの電源領域５０−９０は、実施例1と同様、縦方向の配線４０と横方向の配線４５により形成されたメッシュ刑状配線３０をしている。

ここで、これら電源領域５０−９０の異なるメッシュ形状配線３０の下層には、さらにクロック配線、クロックバッファ等が接続され、それぞれの電源領域の電源により駆動し、クロック発振回路１０によりクロック制御されるプロセッサ等の半導体素子にそれぞれ接続される。

このメッシュ形状配線３０の縦方向の配線４０と横方向の配線４５の交点付近からクロック配線が配線され、ｎ段目のクロックバッファ２２の出力端子に接続される。このｎ段目のクロックバッファ２２は、それぞれ接続される電源領域５０−９０の電源により駆動している。

ｎ段目よりも上段のクロックバッファは、クロック発振回路からクロック配線により分岐して、1段目で異なる電源領域５０−９０により駆動するクロックバッファにそれぞれ接続される。それ以降の2段目から（ｎ−１）段目のクロックバッファ２１までは、実施例1と同様、同じ電源により駆動するクロックバッファから同じ電源により駆動するクロックバッファへ分岐を繰り返し、ツリー状にクロックバッファが形成される。なお、図２には、実施例１と同一の構成であるクロック発振回路から（ｎ−２）段目までのクロックバッファは省略している。

そして、ｎ段目のクロックバッファ２２と（ｎ−１）段目のクロックバッファ２１との接続は、第２−５の電源領域６０−９０が第１の電源領域５０に隣接するか隣接しないかで異なっている。第1の電源領域５０と第２−５の電源領域６０−９０とが隣接する境界２５付近では、第２−５の電源により駆動するｎ段目のクロックバッファ２２ｂの入力端子は、実施例1と同様、（ｎ−１）段目の第1の電源により駆動するクロックバッファ２１ａの出力端子に接続される。

また、第1の電源領域５０ではなく、第２−５の電源領域６０−９０同士が隣接している場合、第２−５の電源領域６０−９０が隣接する境界２６付近では、第２−５の電源により駆動するｎ段目のクロックバッファ２２の入力端子は、同じ電源により駆動する（ｎ−１）段目のクロックバッファ２１ｂの出力端子に接続される。

そのため、第２−５の電源領域６０−９０のうち、少なくとも一つが駆動していないときでも、第２−５の電源領域６０−９０同士が相互に影響を受けず、クロックスキューが悪化することはない。また、第２−５の電源領域６０−９０が駆動しているときは、第１の電源領域は駆動しているので、第１の電源領域５０と隣接する第２−５の電源領域６０−９０とのクロックスキューを小さくすることができる。また、第１の電源領域５０と隣接する第２−５の電源領域６０−９０間でクロックスキューを小さくしているので、第２−５の電源領域６０−９０間のクロックスキューも小さくすることができる。

異なる電源領域５０−９０との境界付近にないｎ段目のクロックバッファ２２の入力端子は、実施例１と同様、同じ電源により駆動する（ｎ−１）段目のクロックバッファ２１ａ、２１ｂの出力端子に接続される。

以上より構成される本発明の実施例１に係る半導体集積回路は、第1の電源領域５０と電源の異なる複数の第２−５の電源領域６０−９０境界付近に配置される第１の電源とは異なる電源により駆動するクロックバッファ２２ｂの入力端子を第1の電源により駆動するクロックバッファ２１ａに接続することにより、異なる電源領域を複数有していても、これら異なる電源領域同士のクロック信号のクロックスキューを低減することができる。また、第１の電源領域５０と電源の異なる第２−５の電源領域６０−９０との間のクロックスキューを低減できるので、電源の異なる第２−５の電源領域６０−９０間のクロックスキューも低減することができる。

なお、本発明は、上述したような各実施例に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変形して実施することができる。

本発明の実施例１に係る半導体集積回路の構成を概略的に示した回路図。 本発明の実施例２に係る半導体集積回路の構成を概略的に示した回路図。

符号の説明

１０ クロック発振回路
２０、２１、２２ クロックバッファ
２５ 境界
３０ メッシュ形状配線
４０ 縦方向の配線
４５ 横方向の配線
５０ 第1の電源領域
６０ 第2の電源領域
７０ 第３の電源領域
８０ 第４の電源領域
９０ 第５の電源領域

Claims (5)

1. 第1の電源により駆動される第1の電源領域と、
   前記第1の電源領域内に設けられる第1のメッシュ形状配線と、
   第２の電源により駆動される第２の電源領域と、
   前記第２の電源領域内に設けられる第２のメッシュ形状配線と、
   前記第１のメッシュ形状配線若しくは前記第２のメッシュ形状配線に接続され、クロック発振回路からツリー状に複数のバッファがn段配設されたバッファ群と、
   を備え、前記バッファ群の前記第２のメッシュ形状配線に接続されるｎ段目のバッファのうち、少なくとも一つが前記第１の電源により駆動する（ｎ−１）段目のバッファに接続されることを特徴とする半導体集積回路。
2. 前記第１のメッシュ形状配線と前記第２のメッシュ形状配線の境界付近にあり、前記第２のメッシュ形状配線に接続されるｎ段目のバッファが、前記第１の電源により駆動する（ｎ−１）段目のバッファに接続されることを特徴とする請求項１記載の半導体集積回路。
3. 前記第１のメッシュ形状配線と前記第２のメッシュ形状配線の境界に隣接し、前記第２のメッシュ形状配線に接続されるｎ段目のバッファが、前記第１の電源により駆動する（ｎ−１）段目のバッファに接続されることを特徴とする請求項１記載の半導体集積回路。
4. 前記（ｎ−１）段目のバッファは、前記第２のメッシュ形状配線に接続されるｎ段目の前記バッファ及び前記第１のメッシュ形状配線に接続されるｎ段目のバッファに接続されることを特徴とする請求項２又は請求項３記載の半導体集積回路。
5. 前記第２のメッシュ形状に接続される前記ｎ段目のバッファは、前記第２の電源により駆動することを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体集積回路。

Images