JP2007206724A - 液晶表示装置とその駆動方法 - Google Patents

Abstract

【課題】二つの画面を二つの液晶表示パネルで実現する際の低消費電力化を図る。
【解決手段】表示データ量が異なる第１の液晶表示パネル（メインパネル）と第２の液晶表示パネル（サブパネル）の二つの液晶表示パネルと、メインパネル側にドレインドライバとゲートドライバを有して、メインパネルとサブパネルを択一的または同時的に映像の表示を可能とした。メインパネルＰＮＬ１側にタイミングコントローラ（ＴＣＯＮ）５２０と映像メモリ（グラフィックＲＡＭ）５２１を備えたソースドライバ５２とゲートドライバ５１を備える。タイミングコントローラ５２０の制御の下に、ソースドライバ５１は、メインパネルＰＮＬ１とサブパネルＰＮＬ２に連通する共通のソース線ＤＬｍ（ＤＬｓ）に映像信号を供給し、ゲートドライバ５１はメインパネルＰＮＬ１とサブパネルＰＮＬ２のそれぞれに個別に有する各ゲート線ＧＬｍ、ＧＬｍｓに走査信号をそれぞれ供給する。
【選択図】図１

Description

本発明は、液晶表示装置に係り、特に表示データ量が異なる二つの液晶表示パネルを有し、各液晶表示パネルに択一的または同時的に映像の表示を可能とした液晶表示装置とその駆動方法に関する。

液晶表示装置は、薄型、軽量、低消費電力といった特徴を生かして、パーソナルコンピュータに代表される情報機器や携帯型の情報端末、デジタルカメラやカメラ一体型ＶＴＲ等の映像情報、文字情報の表示デバイスとして広く用いられている。近年、特に携帯電話機や携帯情報端末等の小型機器の急速な普及に伴って、低消費電力に対する要求がますます強くなっている。

特に、携帯電話機などでは、通信情報やコンテンツ情報などの主たる利用情報の表示を行う画面とは別に機器のステータス情報や操作情報、などの簡単な情報を表示する画面を備えることで、利便性や省電力化を達成することが期待されている。すなわち、折り畳みタイプの携帯電話機など、本体の二面に画面を有するものなどでの待ち受け状態では、表示データ量が少なく、小サイズ、低消費電力の画面のみ動作状態とし、通信情報の送受操作では必要とされる表示データ量の画面を動作させることで、全体としての低消費電力化が可能となる。

しかし、それぞれ独立して駆動される二つの液晶表示パネルを携帯電話機などに組み込むためには制限された筐体内容積が不足し、またそれぞれに有する駆動回路を使用状態に応じて駆動させるための回路も必要となるため、回路構成が複雑になり、コスト高を招く。

本発明の目的は、二つの画面を二つの液晶表示パネルで実現する際の容積低減と回路構成を簡単にし、かつ低電力化した液晶表示装置とその駆動方法を提供することにある。

上記の課題を解決するため、本発明は、表示データ量が異なる第１の液晶表示パネル（以下、メインパネルとも称する）と第２の液晶表示パネル（以下、サブパネルとも称する）の二つの液晶表示パネルと、メインパネル側にドレインドライバとゲートドライバを有して、メインパネルとサブパネルを択一的または同時的に映像の表示を可能とした液晶表示装置を基本構成とする。

そして、メインパネル側に、所謂タイミングコントローラ（ＴＣＯＮ）と映像メモリ（グラフィックＲＡＭ）を備えた映像信号線駆動回路（以下、ドレインドライバとも称する）と走査信号線駆動回路（以下、ゲートドライバとも称する）を備える。そして、上記タイミングコントローラの制御の下に、ドレインドライバは、メインパネルとサブパネルに連通する共通の映像信号線（以下、ドレイン線とも称する）に映像信号を供給し、ゲートドライバはメインパネルとサブパネルのそれぞれに個別に有する各ゲート線に走査信号をそれぞれ供給する機能を有する。

本発明による液晶表示装置の代表的な構成の特徴は下記（１）乃至（５）に記載のとおりである。

（１）、第１方向に延在し該第１方向に交差する第２方向に並設された多数の主走査信号線と、前記第２方向に延在し前記第１方向に並設された多数の主映像信号線とを形成した第１アクティブ基板を有する第１の液晶表示パネルと、
前記第１方向に延在し前記第２方向に並設された多数の副走査信号線と、前記第２方向に延在し前記第１方向に並設された多数の副映像信号線を形成した第２アクティブ基板を有する第２の液晶表示パネルと、
前記第１の液晶表示パネルの第１アクティブ基板に搭載されて前記主走査信号線と前記副走査線に走査信号を供給する走査信号線駆動回路と、
前記第１の液晶表示パネルの第１アクティブ基板に搭載され、少なくとも前記第１の液晶表示パネルの表示領域に表示される表示データ容量を有する映像メモリとタイミングコンバータを内蔵して前記主映像信号線と前記副映像信号線に映像信号を供給する映像信号線駆動回路と、
前記走査信号線駆動回路から出力される副走査信号および前記映像信号線駆動回路から出力される副映像信号を前記副走査信号線および前記副映像信号線に接続するフレキシブルプリント基板を有し、
前記タイミングコンバータの制御に基づいて前記第１の液晶表示パネルと第２の液晶表示パネルに異なる映像信号を供給する。

（２）、（１）において、前記映像信号線駆動回路に有する映像メモリは、その一部に前記第２の液晶表示装置に表示する表示データの領域を可変的に有する。

（３）、（１）または（２）において、前記走査信号線駆動回路は前記主走査線に供給する主走査信号と前記副走査線に供給する副走査信号の総和を生成する。

（４）、（１）乃至（３）の何れかにおいて、前記副映像信号線は前記主映像信号線の一部に前記フレキシブルプリント基板を介して接続されている。

（５）、（１）乃至（４）の何れかにおいて、前記副走査信号線の数および前記副映像信号線の数は前記主走査信号線の数および前記主映像信号線の数より少ない。

また、上記の構成とした本発明による液晶表示装置の駆動方法の特徴は下記（６）乃至（１１）に記載のとおりである。

（６）、前記タイミングコンバータの制御に基づいて前記第１の液晶表示パネルと第２の液晶表示パネルに択一的または同時的に映像信号を表示する。

（７）、（６）において、前記走査信号線駆動回路の走査信号出力数を前記第１の液晶表示パネルの主走査信号線と前記第２の液晶表示パネルの副走査信号線の総和とした。

（８）、（６）において、前記第１の液晶表示パネルにのみ表示を行う場合は、前記映像メモリの全領域に当該第１の液晶表示パネルの表示データを格納し、前記走査信号線駆動回路は前記主走査信号線に走査信号を順次供給すると共に、前記副走査信号線には帰線期間にリフレッシュのための走査信号を一括出力する。

（９）、（６）において、前記第１の液晶表示パネルと前記第２の液晶表示パネルとに表示を行う場合は、前記映像メモリの領域の一部に前記第２の液晶表示パネルの表示データを格納すると共に、残りの領域に前記第１の液晶表示パネルの表示データを格納し、
前記走査信号線駆動回路は前記主走査信号線に走査信号を順次供給し、前記第２の液晶表示パネルの表示期間に対応する主走査信号線の帰線期間にリフレッシュのための走査信号を一括出力する。

（１０）、（６）において、前記第２の液晶表示パネルにのみ表示を行う場合は、前記映像メモリの一部の域に当該第２の液晶表示パネルの表示データを格納し、前記走査信号線駆動回路は前記副走査信号線に走査信号を順次供給すると共に、前記主走査信号線には帰線期間にリフレッシュのための走査信号を一括出力する。

（１１）、（８）乃至（１０）において、前記映像信号線駆動回路は、前記第１の液晶表示パネルと前記第２の液晶表示パネルのそれぞれの表示データを前記主映像信号線および／または前記副映像信号線に出力する。

上記構成とした本発明の液晶表示装置とその駆動方法により、二つの液晶表示パネルで択一的または同時的に二つの画面を表示する際の映像メモリの容積低減と回路構成の簡単化、かつ低電力化を実現できる。

なお、本発明は、上記の構成および後述する実施例の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であり、薄膜トランジスタをアクティブ素子としたアクティブマトリクス型に限らず、その他の既知のアクティブ素子を用いたもの、あるいは単純マトリクス型などの液晶表示パネルを用いた液晶表示装置にも同様に適用できることは言うまでもない。

本発明によれば、二つの画面を二つの液晶表示パネルを択一的にあるいは同時に用いるる際の機器の容積低減と回路構成の簡単化が実現され、全体として低電力の液晶表示装置を提供することができる。

以下、本発明の具体的な実施の形態について、実施例の図面を参照して詳細に説明する。以下の説明中に参照する図面において、同一機能を有するものは同一の参照符号を付し、重複説明は可能な限る省略する。なお、ここでは薄膜トランジスタをアクティブ素子として用いたツイステッドネマチック型液晶表示パネルを例として説明する。

図１は、本発明による液晶表示装置の実施例１の構成を模式的に説明する平面図である。図中の参照符号ＰＮＬ１はメインパネルを示し、第１基板１ｍと第２基板５０３ｍの間に液晶層が挟持されている。第１基板１ｍの主面すなわち第２基板５０３ｍと対向する内面に第１の方向（水平方向、以下ｘ方向）に延在し第２の方向（垂直方向、以下ｙ方向）に並設された多数のゲート線ＧＬｍを有する。また、前記ｙ方向に延在しｘ方向に並設されてゲート線ＧＬｍに交差して配置された多数のソース線（ドレイン線）ＤＬｍを有する。以下、ソース線ＤＬｍとして説明する。

参照符号ＰＮＬ２はサブパネルを示し、第１基板１ｓと第２基板５０３ｓの間に液晶層が挟持されている。第１基板１ｓの主面すなわち第２基板５０３ｓと対向する内面にｘ方向に延在しｙ方向に並設された多数のゲート線ＧＬｓを有する。また、前記ｙ方向に延在しｘ方向に並設されてゲート線ＧＬｓに交差して配置された多数のソース線ＤＬｓを有する。本実施例では、表示の解像度（精細度）が同一で、サブパネルＰＮＬ２の画面サイズがメインパネルＰＮＬ１の画面サイズより小さい。

すなわち、サブパネルＰＮＬ２に有するソース線ＤＬｓの数はメインパネルＰＮＬ１に有するソース線ＤＬｍの数より少なく、またサブパネルＰＮＬ２に有するゲート線ＧＬｓの数はメインパネルＰＮＬ１に有するゲート線ＧＬｍの数より少ない。

メインパネルＰＮＬ１の第１基板１ｍのｘ方向の片側（図１の左側）辺にはゲートドライバ（半導体チップ）５１が搭載されている。このゲートドライバ５１はメインパネルＰＮＬ１のゲート線ＧＬｍとサブパネルＰＮＬ２のゲート線ＧＬｓにゲート信号（走査信号）を供給する。すなわち、このゲートドライバ５１はメインパネルＰＮＬ１のゲート線ＧＬｍとサブパネルＰＮＬ２のゲート線ＧＬｓの両方にゲート信号を供給する端子を有する。

同様に、第１基板１ｍのｙ方向の片側（図１の下側）辺にはソースドライバ（ドレインドライバ：半導体チップ）５２が搭載されている。以下、ソースドライバ５２として説明する。メインパネルＰＮＬ１のソース線ＤＬｍの一部はサブパネルＰＮＬ２のソース線ＤＬｓに連通してメインパネルＰＮＬ１の第１基板１ｍに搭載されたソースドライバ５２で駆動される。

ソースドライバ５２には、第１のフレキシブルプリント基板３００を介して外部信号源（本体側のＣＰＵ等）から入力する映像データやクロック信号を含む各種タイミング信号に基づいてメインパネルＰＮＬ１とサブパネルＰＮＬ２に映像を表示するタイミング信号等を生成するタイミングコンバータ（ＴＣＯＮ）５２０および映像データを格納する映像メモリ（グラフィックメモリ：ＧＲＡＭ）５２１を内蔵している。以下、映像メモリを内蔵メモリとして説明する。なお、フレキシブルプリント基板３００には電源回路（半導体チップ）５３が搭載されている。

メインパネルＰＮＬ１とサブパネルＰＮＬ２の間は第２のフレキシブルプリント基板３０１で接続され、ゲートドライバ５１とソースドライバ５２からの走査信号と映像信号（階調電圧）が供給される。また、メインパネルＰＮＬ１とサブパネルＰＮＬ２の各第２基板５０３ｍ，５０３ｓの内面には３色のカラーフィルタ（ＲＧＢ）と共通電極が形成され、共通電極には共通電極電圧（Ｖｃｏｍ）が印加される。なお、カラーフィルタや共通電極は図示を省略してある。

図２は、図１におけるメインパネルとサブパネルに対する走査信号と映像信号（表示データ）の供給形態例を説明する模式図である。この例では、メインパネルＰＮＬ１の表示容量がｘ方向で１７６列×ＲＧＢ、ｙ方向で２４０行である。そして、サブパネルＰＮＬ２の表示容量はｘ方向で８８列×ＲＧＢ、ｙ方向で６４行である。

ソースドライバ５２に有する内蔵メモリ５２１はメインパネルＰＮＬ１の表示容量である（１７６列×ＲＧＢ）×２４０行）に相当する容量を有する。この内蔵メモリ５２１はメインパネルＰＮＬ１とサブパネルＰＮＬの両者に割当可能である。ソースドライバ５２はメインパネルＰＮＬ１の表示幅（１７６×ＲＧＢ＝５２８本のソース線の配列幅）に相当する端子数を有する。

また、ゲートドライバ５１は、メインパネルＰＮＬ１を走査するための端子数（２４０本）の配列幅に相当する端子数に加えて、サブパネルＰＮＬ２を走査するための端子数（６４本）の配列幅に相当する端子数を有する。サブパネルＰＮＬ２のソース線ＤＬｓはメインパネルＰＮＬ１のソース線ＤＬｍを電気的に延長したものである。サブパネルＰＮＬ２のソース線ＤＬｓとメインパネルＰＮＬ１のソース線ＤＬｍとは第２のフレキシブルプリント基板３０１で接続されることは前記のとおりである。

図３は、本実施例におけるメインパネルＰＮＬ１とサブパネルＰＮＬ２の各表示モードにおける映像表示の状態を説明する模式図、また図４は、図３におけるメインパネルＰＮＬ１とサブパネルＰＮＬ２の各表示モードに対する内蔵メモリのメモリ領域の割当てを説明する模式図である。図４の内蔵メモリの割当て状態（ａ）（ｂ）（ｃ）は図３の（ａ）（ｂ）（ｃ）の各表示モードに対応する。

本実施例の液晶表示装置は３とおりの表示モードを有する。その第１表示モードはメインパネルＰＮＬ１のみに表示を行い（ＰＮＬ１がオン）、サブパネルＰＮＬ２には表示をしない（ＰＮＬ２がオフ）モード、第２表示モードはメインパネルＰＮＬ１とサブパネルＰＮＬ２の両者に表示を行うモード（ＰＮＬ１、ＰＮＬ２共にオン）、第３表示モードはサブパネルＰＮＬ２のみに表示を行い（ＰＮＬ２がオン）、メインパネルＰＮＬ１には表示をしない（ＰＮＬ１がオフ）モードである。図３中の白抜きは各パネルの表示状態を、斜線は非表示状態を示し、図４中の白抜きは内蔵メモリ５２１（ＧＲＡＭ）の表示に利用される領域を、斜線は表示に利用されない領域を示す。

図４の（ａ）は、図３（ａ）の第１表示モードでの内蔵メモリの表示データ領域の割当て状態を示す。この動作モードでは、内蔵メモリの２４０行全て（１７６列×ＲＧＢ）×２４０行をメインパネルＰＮＬ１の表示データの格納に使用する。また、図４の（ｂ）、は図３の（ｂ）の第２表示モードでの内蔵メモリの領域割当て状態を示す。この動作モードでは、内蔵メモリの行方向（１７６列×ＲＧＢ）×１７６行の領域をメインパネルＰＮＬ１に表示に用い、同（１７６列×ＲＧＢ）×６４行をサブパネルＰＮＬ２の表示に用いる。このとき、メインパネルＰＮＬ１の画面は、両端（１７６列×ＲＧＢ）×３２、および（１７６列×ＲＧＢ）×３２は非表示とされ、この分をサブパネルＰＮＬ２の表示に割当てられ、メインパネルＰＮＬ１にはサブパネルＰＮＬ２に表示される分、狭くなった画面表示となる。

この第２表示モードでのゲートドライバ５１の動作は、メインパネルＰＮＬ１とサブパルスＰＮＬ２の両方を走査する。但し、合計の走査行数はソースドライバ５２が扱える行数以下とする。ここでは全行数（２４０＋６４＝３０４行）がソースドライバ５２の扱える行数（２４０行）に対して大きいので、少なくとも超過分は非走査とする。非走査行は帰線期間にリフレッシュのために一括印加する。内蔵メモリ５２１をメインパルスＰＭＬ１の行数分（１７６行）とサブパルスＰＮＬ２の行数分（６４行）の表示データの格納に用いる。

そして、図４の（ｃ）は、図３の（ｃ）に示した第３表示モードでの内蔵メモリの表示データ格納領域の割当て状態を示す。この動作モードでは、内蔵メモリの（１７６列×ＲＧＢ）×６４行にサブパネルＰＮＬ２の表示データの領域に割りあてる。ゲートドライバ５１の動作としては、サブパネルＰＮＬ２側を走査し、メインパルスＰＮＬ１側は帰線期間にリフレッシュのために一括して走査パルスを印加する。内蔵メモリ５２１全体行（６４行）をサブパネルＰＮＬ２の表示データの格納に用いる。サブパネルＰＮＬ２にのみ表示を行う時は、内蔵メモリ５２１のアクセス領域が少ない、すなわち走査行数が少ないので、消費電力の低減が可能である。

このように、図３の各表示モードにおいて、メインパネルＰＮＬ１にのみ表示を行う第１表示モードではゲートドライバ５１はメインパネルＰＮＬ１を通常走査し、サブパネルＰＮＬ２はその帰線期間に一括して走査パルスを印加し、リフレッシュを行う。内蔵メモリ５２１全体（ここでは、２４０行分）をメインパネルＰＮＬ１での表示データの格納に用いる。このゲート線の駆動のための制御信号はタイミングコントローラ（ＴＣＯＮ）５２０で生成される。

図５は、本発明による液晶表示装置の第２実施例の構成を模式的に説明する平面図である。また、図６は、図５におけるメインパネルとサブパネルに対する走査信号と映像信号（表示データ）の供給形態例を説明する模式図である。この例でも、メインパネルＰＮＬ１の表示容量がｘ方向で１７６列×ＲＧＢ、ｙ方向で２４０行である。そして、サブパネルＰＮＬ２の表示容量はｘ方向で８８列×ＲＧＢ、ｙ方向で６４行である。

図５および図６中、図１と同一の参照符号は同一機能部分に対応する。本実施例は、ゲートドライバをメインパネルＰＮＬ１の両側（図５では左右）に分割して第１のゲートドライバ５１１と第２のゲートドライバ５１２として搭載する。メインパネルＰＮＬ１のゲート線ＧＬｍは当該パネルの左右から配線される。サブパネルＰＮＬ２のゲート線ＧＬｓへの配線は第１のゲートドライバ５１１から引き出されているが、第２のゲートドライバ５１２から引き出すようにしてもよい。他の構成は第１実施例と同様なので重複説明は省略する。

本実施例によれば、液晶表示装置のメインパネルで構成する表示面の周縁、所謂額縁領域におけるゲート配線を左右対称とすることができ、また配線に要するスペースに余裕があるため、当該配線幅の寸法を広くすることが可能となり、配線抵抗の低減等、設計裕度が向上する。

次に、本発明による液晶表示装置の駆動方法を前記図３および図４で説明した各表示モードについて説明する。

図７は、本発明による液晶表示装置の駆動方法の説明図であり、図２に示した本発明の実施例１の構成にゲート線番号とソース線番号を付して簡略化した説明図である。また、図８は、図７の構成とした液晶表示装置の駆動方法の第１例を説明するタイミング図である。この駆動例は図３の（ａ）および図４の（ａ）で説明したメインパネルのみで表示を行う（ＰＮＬ１：オン、ＰＮＬ２：オフ）の第１表示モードに対応する。なお、図６で説明した実施例２についても、メインパネルＰＮＬ１の左右に振り分けたゲート線に図７と同様の番号を付したものとすることで図８の動作説明が適用される。

図７において、参照符号ＧＬｓはサブパネルＰＮＬ２のゲート線（Ｇ１乃至Ｇ６４）へのゲート信号線、ＧＬｍはメインパネルＰＮＬ１のゲート線（Ｇ６５乃至Ｇ３０４）へのゲート信号線、ＤＬｍ（Ｓ１乃至Ｓ５２８）はソースドライバ５２からメインパネルＰＮＬ１のソース線（１７６×ＲＧＢ）出力されるソース信号線である。このソース信号線ＤＬｍの一部（Ｓ１乃至Ｓ２６４）はサブパネルＰＮＬ２のソース線（８８列×ＲＧＢ）へのソース信号線ＤＬｓに連通している。ゲートドライバ５１からサブパネルＰＮＬ２のゲート線Ｇ１乃至Ｇ６４にゲート信号が供給される。また、ゲートドライバ５１からメインパネルＰＮＬ１のゲート線Ｇ６５乃至Ｇ３０４にゲート信号が供給される。

図８のタイミング図において、参照符号Ｇ１乃至Ｇ３０４、Ｓ１，Ｓ２乃至Ｓ５２８は図７における同一参照符号を付したゲート線およびソース線に対応する。また、参照符号Ｆはフレーム周期、Ｔｓは走査期間、Ｔｂは帰線期間、Ｖｃｏｍは対向電極電圧を示す。以下、図３の（ａ）および図４の（ａ）も参照して本動作例を説明する。

図８に示したように、非表示であるサブパネルＰＮＬ２のゲート線Ｇ１乃至Ｇ６４には、その帰線期間Ｔｂに走査信号（ハイレベルの走査パルス）を一括して印加し非走査とする。表示するメインパネルＰＮＬ１のゲート線Ｇ６４乃至Ｇ３０４には、その走査期間Ｔｓに順次走査信号を供給する。なお、走査期間Ｔｓと走査信号を一括して印加する帰線期間Ｔｂの期間に対向電極に電圧Ｖｃｏｍを表示レベル（ローレベル）とする。

また、全ての帰線期間Ｔｂでは、ソース線Ｓ１乃至Ｓ５２８ＮＩオフレベル（ローレベル）を印加し、走査期間Ｔｓでは表示レベルである階調信号を供給する。このような動作により、メインパネルＰＮＬ１にのみ表示を行うことができる。

図９は、本発明による液晶表示装置の駆動方法の第２例を説明するタイミング図である。この駆動例は図３の（ｂ）および図４の（ｂ）で説明したメインパネルサブパネルの両方で表示を行う（ＰＮＬ１：オン、ＰＮＬ２：オン）の第２表示モードに対応する。なお、図６で説明した実施例２についても、メインパネルＰＮＬ１の左右に振り分けたゲート線に図７と同様の番号を付したものとすることで図９の動作説明が適用される。図９図において、図８と同一参照符号は同一機能部分のタイミングを示す。以下、図９に示した第２表示モードの動作を図７および図３の（ａ）と図４の（ａ）も参照して本動作例を説明する。

図９において、サブパネルＰＮＬ２は、そのゲート線Ｇ１乃至Ｇ６４に走査期間Ｔｓで走査信号を供給する。一方、メインパネルＰＮＬ１のゲート線Ｇ６５乃至Ｇ３０４の帰線期間Ｔｂに走査信号（走査パルス）を一括して印加して非走査とする。一方、図４の（ｂ）に示したように、内蔵メモリ（ＧＲＡＭ）５２１の走査線６４本分に相当する領域にサブパネルＰＮＬ２用の表示データを格納し、走査線１７６本分に相当する領域にメインパネルＰＮＬ１用の表示データを格納しておく。そして、帰線期間Ｔｂではソース線Ｓ１乃至Ｓ５２８にオフレベル（非表示レベル）を供給し、走査期間Ｔｓではオンレベル（表示レベル）を供給する。

これにより、サブパネルＰＮＬ２の全域に内蔵メモリ（ＧＲＡＭ）５２１の走査線６４本分に相当する映像が表示され、メインパネルＰＮＬ１の走査線３２乃至２０８までの範囲に内蔵メモリ（ＧＲＡＭ）５２１の走査線１７６本分の映像が表示される。

図１０は、本発明による液晶表示装置の駆動方法の第３例を説明するタイミング図である。この駆動例は図３の（ｃ）および図４の（ｃ）で説明したサブパネルのみで表示を行う（ＰＮＬ１：オフ、ＰＮＬ２：オン）の第３表示モードに対応する。なお、図６で説明した実施例２についても、メインパネルＰＮＬ１の左右に振り分けたゲート線に図７と同様の番号を付したものとすることで図１０の動作説明が適用される。図１０において図８と同一参照符号は同一機能部分のタイミングを示す。以下、図１０に示した第３表示モードの動作を図７および図３の（ｃ）と図４の（ｃ）も参照して本動作例を説明する。

図１０において、非表示であるメインパネルＰＮＬ１のゲート線Ｇ６５乃至Ｇ３０４には、その帰線期間Ｔｂに走査信号（ハイレベルの走査パルス）を一括して印加して非走査とする。表示するサブパネルＰＮＬ２のゲート線Ｇ１乃至Ｇ６４には、その走査期間Ｔｓに順次走査信号を供給する。なお、走査期間Ｔｓと走査信号を一括して印加する帰線期間Ｔｂの期間に対向電極に電圧Ｖｃｏｍを表示レベル（ローレベル）とする。

また、全ての帰線期間Ｔｂでは、ソース線Ｓ１乃至Ｓ５２８ＮＩオフレベル（ローレベル）を印加し、走査期間Ｔｓでは表示レベルである階調信号を供給する。そして、ソース電極Ｓ２６５乃至５２８にはオフレベルを供給する。このような動作により、サブパネルＰＮＬ２にのみ表示を行うことができる。したがって、この表示モードでは消費電力を抑制して長時間の待ち受け等を実現できる。

図１１は、本発明による液晶表示装置を用いた液晶表示モジュールの構成例を説明する展開斜視図である。メインパネルＰＮＬ１の第１基板１にはアクティブマトリクスアレイ（表示領域）５０とゲートドライバ５１とソースドライバ５２を有し、第２基板５０３の主面（内面）にはカラーフィルタＣＦおよび共通電極（図示せず）が形成されている。そして、第１基板１と第２基板５０３の間に液晶層が封入されている。さらに、第１基板１背面には位相差フィルム５０４と偏光フィルム５０５が設置されている。また、第２基板５０３の上面にも位相差フィルム５０９と偏光フィルム５０１が設置されている。

第１基板１の周辺には前記したゲートドライバ５１とソースドライバ５２が実装され、ソースドライバ５２の実装辺に集積回路チップからなる電源回路５３が搭載された第１フレキシブルプリント基板３００の一端が接続され、他端の端子３０１が図示しない外部信号源に接続される。参照符号５０６は一端に発光ダイオード５０６と導光板５０７で構成した照明装置（バックライト）が配置されている。これらの構成要素は下ケース５０８と上ケース５００で一体化されて液晶表示モジュールとされている。この液晶表示モジュールは携帯電話機や携帯情報端末の表示手段として使用される。

メインパネルＰＮＬ１の一辺にはサブパネルＰＮＬ２が第２フレキシブルプリント基板３０１で接続されている。このサブパネルＰＮＬ２の構造もメインパネルＰＮＬ１の構造に準じたものとなっており、ゲート線およびソース線の数は前記したようになっている。

図１２は、本発明による液晶表示装置の外観例を説明する平面図である。メインパネルＰＮＬ１は第１基板１と第２基板５０３で液晶表示パネルが形成され、そのアクティブマトリクスアレイ（表示領域）５０の周辺に集積回路チップからなる走査信号線駆動回路５１と映像信号線駆動回路５２が実装されている。フレキシブルプリント基板３００には電源回路５３が搭載されている。

このメインパネルＰＮＬ１に第２のフレキシブルプリント基板３０１でサブパネルＰＮＬ２が接続されている。このような液晶表示装置は、例えば、携帯電話機の主表示画面にメインパネルＰＮＬ１を、待ち受け表示や時計表示等の簡単なデータ表示にサブパネルＰＮＬ２を用いるような使い方ができる。

本発明による液晶表示装置の実施例１の構成を模式的に説明する平面図である。 図１におけるメインパネルとサブパネルに対する走査信号と映像信号（表示データ）の供給形態例を説明する模式図である。 本発明の実施例１におけるメインパネルＰＮＬ１とサブパネルＰＮＬ２の各表示モードにおける映像表示の状態を説明する模式図である。 図３におけるメインパネルＰＮＬ１とサブパネルＰＮＬ２の各表示モードに対する内蔵メモリのメモリ領域の割当てを説明する模式図である。 本発明による液晶表示装置の実施例２の構成を模式的に説明する平面図である。 図５におけるメインパネルとサブパネルに対する走査信号と映像信号（表示データ）の供給形態例を説明する模式図である。 本発明による液晶表示装置の駆動方法の説明図である。 図７の構成とした液晶表示装置の駆動方法の第１例を説明するタイミング図である。 本発明による液晶表示装置の駆動方法の第２例を説明するタイミング図である。 本発明による液晶表示装置の駆動方法の第３例を説明するタイミング図である。 本発明による液晶表示装置を用いた液晶表示モジュールの構成例を説明する展開斜視図である。 本発明による液晶表示装置の外観例を説明する平面図である。

符号の説明

１，１’・・・・第１基板、５０３，５０３’・・・・第２基板、５０・・・・表示領域、５１・・・・走査線駆動回路（ゲートドライバ）、５２・・・・映像信号線駆動回路（ソースドライバ）、５３・・・・電源回路、５２０・・・・タイミングコントローラ、５２１・・・・内蔵メモリ、３００，３０１・・・・フレキシブルプリント基板。

Claims (6)

1. 多数の主走査信号線と、前記多数の主走査信号線に交差する多数の主映像信号線とを有するアクティブマトリクス型の第１の液晶表示パネルと、
   多数の副走査信号線と、前記多数の副走査信号線に交差するとともに前記第１の液晶表示パネルの前記主映像信号線に電気的に接続された副映像信号線とを有するアクティブマトリクス型の第２の液晶表示パネルと、
   前記主走査信号線と前記副走査信号線に走査信号を供給する走査信号線駆動回路と、
   前記主映像信号線と前記副映像信号線に映像信号を供給する映像信号線駆動回路とを備えた液晶表示装置であって、
   前記走査信号線駆動回路及び前記映像信号線駆動回路は、前記第１の液晶表示パネルと前記第２の液晶表示パネルの両方を同時に表示モードとして表示を行う場合に、一部の行を非表示にして残りの行に表示を行うことを特徴とする液晶表示装置。
2. 複数行分の表示データを格納する画像メモリを有し、
   前記画像メモリの容量は、前記第１の液晶表示パネルの全体に表示を行う時の表示データの容量と前記第２の液晶表示パネルの全体に表示を行う時の表示データの容量との合計の容量よりも小さいことを特徴とする請求項１に記載の液晶表示装置。
3. 前記多数の副映像信号線の数は、前記多数の主映像信号線の数よりも少ないことを特徴とする請求項１または２に記載の液晶表示装置。
4. 多数の主走査信号線と、前記多数の主走査信号線に交差する多数の主映像信号線とを有するアクティブマトリクス型の第１の液晶表示パネルと、
   多数の副走査信号線と、前記多数の副走査信号線に交差するとともに前記第１の液晶表示パネルの前記主映像信号線に電気的に接続された副映像信号線とを有するアクティブマトリクス型の第２の液晶表示パネルと、
   前記主走査信号線と前記副走査信号線に走査信号を供給する走査信号線駆動回路と、
   前記主映像信号線と前記副映像信号線に映像信号を供給する映像信号線駆動回路とを備えた液晶表示装置の駆動方法であって、
   前記走査信号線駆動回路及び前記映像信号線駆動回路は、前記第１の液晶表示パネルと前記第２の液晶表示パネルの両方を同時に表示モードとして表示を行う場合に、一部の行を非表示にして残りの行に表示を行うことを特徴とする液晶表示装置の駆動方法。
5. 複数行分の表示データを格納する画像メモリを有し、
   前記画像メモリの容量は、前記第１の液晶表示パネルの全体に表示を行う時の表示データの容量と前記第２の液晶表示パネルの全体に表示を行う時の表示データの容量との合計の容量よりも小さいことを特徴とする請求項４に記載の液晶表示装置の駆動方法。
6. 前記多数の副映像信号線の数は、前記多数の主映像信号線の数よりも少ないことを特徴とする請求項４または５に記載の液晶表示装置の駆動方法。

Images