JP2007204851A - 半導体装置の製造法 - Google Patents
半導体装置の製造法 Download PDFInfo
- Publication number
- JP2007204851A JP2007204851A JP2007029871A JP2007029871A JP2007204851A JP 2007204851 A JP2007204851 A JP 2007204851A JP 2007029871 A JP2007029871 A JP 2007029871A JP 2007029871 A JP2007029871 A JP 2007029871A JP 2007204851 A JP2007204851 A JP 2007204851A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- gate insulating
- single crystal
- crystal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】本発明の目的は、ゲート絶縁膜中への不純物混入の抑制と元素欠陥を除去することができ、ゲート絶縁膜の固定電荷フリ−とリ−クの発生等を抑制できる半導体装置の製造法を提供することにある。
【解決手段】本発明は、シリコン単結晶基板上に、ゲート絶縁膜を形成する半導体装置の製造法において、前記ゲート絶縁膜を、水酸化アンモニウムガスと、ハフニウムの化合物ガスとを用いてOH基に交換されたシリコン単結晶基板表面に特定の反応によって形成された金属の酸化−水酸化物を酸化性雰囲気中で熱処理してSiとHfとの複合酸化物からなる膜を形成することを特徴とする。
【選択図】図4
【解決手段】本発明は、シリコン単結晶基板上に、ゲート絶縁膜を形成する半導体装置の製造法において、前記ゲート絶縁膜を、水酸化アンモニウムガスと、ハフニウムの化合物ガスとを用いてOH基に交換されたシリコン単結晶基板表面に特定の反応によって形成された金属の酸化−水酸化物を酸化性雰囲気中で熱処理してSiとHfとの複合酸化物からなる膜を形成することを特徴とする。
【選択図】図4
Description
本発明は、新規な半導体装置の製造法に係わり、特にゲート絶縁膜を有するMIS型トランジスタ素子の製造法に関する。
近年、MIS(Metal Insulator Semiconductor)型トランジスタ素子の微細化は0.1μm以下のゲート長まで目前に迫っている状況である。このような微細化に伴ってMISトランジスタ素子のゲート絶縁膜の材料として、比誘電率が3.9のSiO2に代って約25のZrO2、10のAl2O3、80のTiO2等を用いることが検討されている。これらの材料は比誘電率が高いためにSiO2と同一のゲート容量を得るために物理膜厚を約6倍、2.5倍、20倍程度厚くすることができる。このためにスケ−リング則に従って素子を微細化した場合にも、ゲート絶縁膜中の直接トンネリングによるゲート/Si基板間のリ−ク電流を抑えられると考えられている。
ところが、Al2O3の高誘電体材料を原子・分子レベルでの成膜が可能なALD(Atomic Layer Deposition)法を用いて形成することが非特許文献1に記載されている。
NIKKEI MICRODEVICES 2000年10月号、p.102−105
図2に示すように、非特許文献1の成膜方法によれば、図2(a)H2Oガスで反応サイトのOH基を形成した後に、図2(b)金属化合物の配位子の交換反応によってAl2O3膜を形成しているが、どうしてもH2OガスによるOH基の生成を面内全体に均一に行うことが難しく、その結果ゲート絶縁膜中に元素欠陥を含む膜質となる。この元素欠陥を含むゲート絶縁膜は、固定電荷、リ−クを容易に発生する問題点があった。
本発明の目的は、ゲート絶縁膜中への不純物混入の抑制と元素欠陥を除去することができ、ゲート絶縁膜の固定電荷フリ−とリ−クの発生等を抑制できる半導体装置の製造法を提供することにある。
本発明は、シリコン単結晶基板上に、ゲート絶縁膜を形成する半導体装置の製造法において、前記ゲート絶縁膜を、水酸化アンモニウムガスと、ハフニウムの化合物ガスとを用いてOH基に交換されたシリコン単結晶基板表面に特定の反応によって形成された金属の酸化−水酸化物を酸化性雰囲気中で熱処理してSiとHfとの複合酸化物からなる膜を形成することを特徴とする。
又、本発明は、シリコン単結晶基板上に、素子分離絶縁膜と、ゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、前記素子分離絶縁膜と前記ゲ−ト絶縁膜との間で前記ゲート絶縁膜を挟んで両側に形成されたソース及びドレイン領域と、前記素子分離絶縁膜とゲート絶縁膜とゲート電極とソース及びドレイン領域とを保護する保護膜と、前記ソース及びドレイン領域の各々に接して前記保護膜を貫通して形成されたプラグ電極と、該プラグ電極に接して前記保護膜上に形成された配線とを有する半導体装置の製造法において、前記ゲート絶縁膜を前述のSiとHfの酸化−水酸化物から変換された複合酸化物からなることを特徴とする。
即ち、本発明の特徴は、シリコン単結晶基板を母材とした特に、MIS(Metal Insulator Semiconductor)型トランジスタ素子において、ゲート絶縁膜を水酸化アンモニウムガスを供給するアルカリ処理工程と金属化合物CVDガスを利用して形成する成膜工程とを組合せて形成することにある。この特徴によれば、アルカリ処理工程で、H2Oガスに比べてアルカリ性が強い水酸化アンモニウムは、(1)式に表す分解反応で図1(a)のSi最表面をOH基に交換できる。
NH4OH +Si−H → NH3 +H2 + Si−OH …(1)
NH4OH +Si−H → NH3 +H2 + Si−OH …(1)
次に、図1(b)に示す様に金属化合物ガスによる成膜工程でOH基のプロトン(H+)とイオン交換反応により、金属化合物が配位する。さらに図1(c)に示すように水酸化アンモニウムガスを供給するアルカリ処理工程で金属化合物の終端をOH基に変える。又、アルカリ処理工程と成膜工程を交互に行うことで、元素欠陥を抑制した均質なゲート絶縁膜を作製できる。
さらに、水酸化アンモニウムガスと金属化合物CVD原料ガスを同時に供給した場合においても、(1)式に示すイオン交換反応で反応性の高いOH−ガスが生成するために、CVD原料ガスを分解して絶縁膜を形成しやすくなる。この金属化合物CVDガスと水酸化アンモニウムガスを同時供給するCVD法においても、アルカリ性による成膜機構のためにゲート絶縁膜中への不純物を抑制でき、前述と同様の素子が得られる。尚、水酸化アンモニウム反応ガスを用いて記述したが、アルカリ性を示す他の反応ガスを用いても良いが、特に強いアルカリ性を有する水酸化アンモニウムガスを用いるものである。又、アンモニアガスと水を別々に供給してもよい。
具体的には、本発明は、シリコン単結晶基板上に、ゲート絶縁膜を形成する工程を有する半導体装置の製造法において、前記ゲート絶縁膜を形成する工程が、前記シリコン単結晶基板表面を、水酸化アンモニウムガスでアルカリ処理することにより、前記シリコン単結晶基板表面をOH基に交換する第1の工程と、ハフニウムの化合物ガスによって、OH基に交換された前記シリコン単結晶基板表面に下記の第1のイオン交換反応
Si-OH+HfCl4→Si-O-HfCl3+HCl
を発生、進行させる第2の工程と、前記第1のイオン交換反応の後、水酸化アンモニウムガスによって、下記の第2のイオン交換反応
3NH4OH+Si-O-HfCl3→3NH4Cl+Si-O-Hf-OH
を発生、進行させ、SiとHfの酸化-水酸化物であるSi-O-Hf-OHを形成する第3の工程と、前記SiとHfの酸化-水酸化物を酸化性雰囲気中で熱処理することにより、SiとHfとの複合酸化物からなる膜を成膜する第4の工程とからなることを特徴とする。
Si-OH+HfCl4→Si-O-HfCl3+HCl
を発生、進行させる第2の工程と、前記第1のイオン交換反応の後、水酸化アンモニウムガスによって、下記の第2のイオン交換反応
3NH4OH+Si-O-HfCl3→3NH4Cl+Si-O-Hf-OH
を発生、進行させ、SiとHfの酸化-水酸化物であるSi-O-Hf-OHを形成する第3の工程と、前記SiとHfの酸化-水酸化物を酸化性雰囲気中で熱処理することにより、SiとHfとの複合酸化物からなる膜を成膜する第4の工程とからなることを特徴とする。
又、本発明は、シリコン単結晶基板上に、ゲート絶縁膜を形成する工程を有する半導体装置の製造法において、前記ゲート絶縁膜を形成する工程が、前記シリコン単結晶基板表面に、水酸化アンモニウムガスとハフニウムの化合物ガスを同時に供給し、前記シリコン単結晶基板表面をアルカリ処理して前記シリコン単結晶基板表面をOH基に交換するとともに、前記ハフニウムの化合物ガスによってOH基に交換された前記シリコン単結晶基板表面に第1のイオン交換反応を発生、進行させ、且つ前記水酸化アンモニウムガスによって、下記の第2のイオン交換反応
Si-H+Hf(t-OC4H9)4+NH4OH→
Si-O-Hf-OH+NH3+H2O+CH4+CO2
を発生、進行させて、SiとHfの酸化一水酸化物であるSi-O-Hf-OHを形成する第1の工程と、前記SiとHfの酸化一水酸化物を酸化性雰囲気中で熱処理することにより、SiとHfとの複合酸化物からなる膜を成膜する第2の工程とからなることを特徴とする。
Si-H+Hf(t-OC4H9)4+NH4OH→
Si-O-Hf-OH+NH3+H2O+CH4+CO2
を発生、進行させて、SiとHfの酸化一水酸化物であるSi-O-Hf-OHを形成する第1の工程と、前記SiとHfの酸化一水酸化物を酸化性雰囲気中で熱処理することにより、SiとHfとの複合酸化物からなる膜を成膜する第2の工程とからなることを特徴とする。
更に、本発明は、より具体的には、前述の製造法において、前記ゲート絶縁膜を形成する工程の前に、素子分離絶縁膜を形成する工程を有し、前記ゲート絶縁膜を形成する工程の後に、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記素子分離絶縁膜と前記ゲート絶縁膜との間で前記ゲート絶縁膜を挟んで両側にソース及びドレイン領域を形成する工程と、前記素子分離絶縁膜とゲート絶縁膜とゲート電極とソース及びドレイン領域とを保護する保護膜を形成する工程と、前記ソース及びドレイン領域の各々に接して前記保護膜を貫通させてプラグ電極を形成する工程と、該プラグ電極に接して前記保護膜上に配線を形成する工程とを順次有することが好ましい。
アルカリ雰囲気のために、Si最表面及び金属化合物のOH基終端処理を均一に行えるために、ゲート絶縁膜で元素欠陥を抑制できる。したがって、固定電荷フリ−でかつリ−ク電流を抑えた微細化されたMIS型トランジスタ素子を得ることができる。
また、ゲート絶縁膜として、TiO2(ε=80),HfO2(ε=15−40),ZrO2(ε=25),Al2O3(ε=10),Ta2O5(ε=22),Sc2O3(ε=12),Y2O3(ε=12−16),Ln2O3(ε=8−27)(Ln:La,Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Lu)のうち少なくとも1種類以上からなる材料を用いることができるが、HfO2はSiO2に比べて比誘電率が高いこと等のために高容量が得られる特徴がある。
更に、本発明のシリコン単結晶基板上にゲート絶縁膜を形成する半導体装置の製造装置として、ゲート絶縁膜を形成する成膜室は、金属化合物ガスとアルカリ性ガスとを導入するガス導入口、前記シリコン単結晶基板を載置し加熱する基板加熱用ヒ−タ及び前記成膜室を排気する真空排気装置を有することにより、前述の優れたゲート絶縁膜を形成することができる。
以上、詳述したように本発明によれば、アルカリ性を強くすることでイオン交換反応を促進できるために、ゲート絶縁膜中の元素欠陥を抑制でき、その結果ゲ−ト絶縁膜全体の固定電荷フリ−とリ−クの発生等を抑制して作製できるために、0.1μm以下のゲート長さのMISトランジスタ素子を提供することができた。
以下、本発明を実施するための最良の形態を具体的な実施例によって説明する。
(実施例1)
図3は本発明に係るMISトランジスタの製造工程を示す工程図である。Si単結晶基板101は、p−Typeで(100)面方位、抵抗率10〜15Ω・cmの基板である。素子分離領域102はSi単結晶基板101に深さ約0.4μmの溝を形成した後にCVD−SiO2膜を全面成膜し、次にCMPで平坦化させて作製した。
図3は本発明に係るMISトランジスタの製造工程を示す工程図である。Si単結晶基板101は、p−Typeで(100)面方位、抵抗率10〜15Ω・cmの基板である。素子分離領域102はSi単結晶基板101に深さ約0.4μmの溝を形成した後にCVD−SiO2膜を全面成膜し、次にCMPで平坦化させて作製した。
次に、ゲート絶縁膜103となるHfO2膜を作製するために、先ず水酸化アンモニウムガスをArキャリアガスで5〜200sccmで成膜室にシャワーヘッドを通して加熱用ヒータに載置したSi単結晶基板上に搬送した。成膜室には、真空排気装置が接続されている。これによって図1(a)に示すようにSi最表面を飽和させてSi−OH基を置換させるアルカリ処理工程を行う。次に、図1(b)に示すように気化したHfCl4(Hafnium Chloride)CVD原料ガスをArガス198〜500sccmで成膜室へ搬送した。これによって、次の第1のイオン交換反応が行なわれる。
Si−OH+HfCl4→Si−O−HfCl3+HCl …(2)
Si−OH+HfCl4→Si−O−HfCl3+HCl …(2)
さらに、図1(c)に示すように水酸化アンモニウム/Arガスを5〜200sccmで成膜室に搬送した。これによって、(3)式に示すような第2のイオン交換反応がアルカリ性雰囲気のために容易に進行する。
3NH4OH+Si−O−HfCl3→
3NH4Cl+Si−O−Hf−OH …(3)
3NH4OH+Si−O−HfCl3→
3NH4Cl+Si−O−Hf−OH …(3)
上記の(2)、(3)式のイオン交換反応を逐次交互に行い、Si−Hfの酸化−水酸化物を形成した後、不活性雰囲気又は還元性雰囲気中で500〜800℃に加熱し、次いで酸化性雰囲気中で300〜500℃の熱処理を行い、膜厚2〜5nmのSi−Hf複合酸化物を得た。上記のイオン交換反応は、反応容器の圧力が0.01〜50torr、成膜温度が300〜450℃で行なわれた。
また、有機金属として、Hf(i−OC3H7)4(Tetraisopropoxy Hafnium)、Hf(n−OC4H9)4(Tetranormalbutoxy Hafunium)、Hf[N(CH3)2]4(Ttrakisdimethylamino Hafunium)、Hf[N(C2H5)2]4(Tetrakidsdiethylamino Hafunium)を用いることによりHfO2膜を形成することが可能で、特に室温で液体であるHf(N−OC4H9)4及びHf[N(C2H5)2]4は装置ハンドリングの観点で好ましい。
次に、104ゲート電極となる多結晶Si膜を300nm成膜し、nチャンネル領域にはリンを、pチャンネル領域にはボロンをそれぞれ注入し、800℃、10〜30miNの窒素雰囲気中熱処理して活性化した。ゲート電極104は多結晶Si膜を通常のホトリソグラフィ−法を用いてパタ−ニングし、セルフアラインにてRIEによりエッチングして形成した。また同様にゲート絶縁膜103もHfO2を加工して形成した。
次にゲート電極104をマスクしてソース/ドレイン領域105に周期率表の第5族の原子(P,As,Sb)或いは第3族の原子(B,Al,Ga,In)のイオン注入を行い、800℃、30secのAr中熱処理を施す事により低抵抗の拡散域を形成した。
次に、CVD法によりSiO2保護膜106を形成した。さらにソース/ドレイン領域105上にスル−ホ−ルを作製した後、CVD法によりW−プラグ電極107を作製した。最後にAl配線108をW−プラグ上に作製してMIS型トランジスタ素子を作製した。片方のAl配線108をア−スにして、ゲート電極104に−2〜2V変化させた場合のC−V特性よりEOT(SiO2換算膜厚)を算出した。
図4は、HfO2物理膜厚とEOT(SiO2換算膜厚)との関係を示す線図である。図4に示すように、10〜30nm膜厚間でHfO2デ−タの最小2乗法から求めた勾配は誘電率を意味し、約20であった。また物理膜厚がゼロの場合にEOTが約ゼロを示す事より、ゲート絶縁膜103であるHfO2とSi単結晶基板101界面に低誘電率なSiO2層の形成を抑制できたことが分かる。
以上の本実施例に示すように、アルカリ性を強くすることでイオン交換反応を促進できるために、ゲート絶縁膜中への不純物の混入が抑制され、又、元素欠陥を抑制でき、その結果ゲート絶縁膜全体の固定電荷フリ−とリ−クの発生等を抑制して作製できるために、0.1μm以下のゲート長さのMISトランジスタ素子を製造することができた。
また、ゲート電極として多結晶Siを用いているが、上記誘電体材料と反応しない金属、例えば、W,Mo,TiN,TiSi2等を用いてもよい。さらに、多結晶Siにリンをド−プしてもよい。Al配線を説明したが、低抵抗な金属材料ならよく、例えば、Cu材料を用いてもよい。
(実施例2)
実施例1と同様に、素子分離領域102はSi単結晶基板101に深さ約0.4μmの溝を形成した後にCVD−SiO2膜を全面成膜し、次にCMPで平坦化させて作製した。
実施例1と同様に、素子分離領域102はSi単結晶基板101に深さ約0.4μmの溝を形成した後にCVD−SiO2膜を全面成膜し、次にCMPで平坦化させて作製した。
次に、ゲート絶縁膜103となるHfO2膜を作製するために、実施例1と同様に、Hf(t−OC4H9)4有機金属ガスと水酸化アンモニウムガスをArキャリアガスを用いて成膜室へ同時供給した。アルカリ性雰囲気ガスのために、気相中及びSi最表面で(4)式のイオン交換反応が逐次進行している。
Si−H+ Hf(t−OC4H9)4 + NH4OH →
Si−O−Hf−OH + NH3 + H2O + CH4 + CO2…(4)
Si−H+ Hf(t−OC4H9)4 + NH4OH →
Si−O−Hf−OH + NH3 + H2O + CH4 + CO2…(4)
反応容器の圧力を0.01〜50torrとし、成膜温度を300℃以上450℃以下として1min成膜して、膜厚5nmを得た。片方のAl配線108をア−スにして、ゲート電極104に−2〜2V変化させた場合のC−V特性よりEOT(SiO2換算膜厚)を算出した。10〜30nm膜厚間でHfO2デ−タの最小2乗法から求めた勾配は誘電率を意味し、約20であった。また物理膜厚がゼロの場合にEOTが約ゼロを示す事より、ゲート絶縁膜103であるSi−Hf酸化物が形成され、Si単結晶基板101界面に低誘電率なSiO2層の形成が抑制できたことが分かる。
以上の本実施例においても、アルカリ性を強くすることでイオン交換反応を促進できるために、ゲート絶縁膜中への不純物の混入が抑制され、又、元素欠陥を抑制でき、その結果ゲート絶縁膜全体の固定電荷フリ−とリ−クの発生等を抑制して作製できるために、0.1μm以下のゲート長さのMISトランジスタ素子を製造することができた。
101…Si単結晶基板、102…素子分離領域、103…ゲート絶縁膜、104…ゲート電極、105…ソース・ドレイン領域、106…SiO2保護膜、107…プラグ電極、108…Al配線。
Claims (4)
- シリコン単結晶基板上に、ゲート絶縁膜を形成する工程を有する半導体装置の製造法において、前記ゲート絶縁膜を形成する工程が、前記シリコン単結晶基板表面を、水酸化アンモニウムガスでアルカリ処理することにより、前記シリコン単結晶基板表面をOH基に交換する第1の工程と、ハフニウムの化合物ガスによって、OH基に交換された前記シリコン単結晶基板表面に下記の第1のイオン交換反応
Si-OH+HfCl4→Si-O-HfCl3+HCl
を発生、進行させる第2の工程と、前記第1のイオン交換反応の後、水酸化アンモニウムガスによって、下記の第2のイオン交換反応
3NH4OH+Si-O-HfCl3→3NH4Cl+Si-O-Hf-OH
を発生、進行させ、SiとHfの酸化-水酸化物であるSi-O-Hf-OHを形成する第3の工程と、前記SiとHfの酸化-水酸化物を酸化性雰囲気中で熱処理することにより、SiとHfとの複合酸化物からなる膜を成膜する第4の工程とからなることを特徴とする半導体装置の製造法。 - シリコン単結晶基板上に、ゲート絶縁膜を形成する工程を有する半導体装置の製造法において、前記ゲート絶縁膜を形成する工程が、前記シリコン単結晶基板表面に、水酸化アンモニウムガスとハフニウムの化合物ガスを同時に供給し、前記シリコン単結晶基板表面をアルカリ処理して前記シリコン単結晶基板表面をOH基に交換するとともに、前記ハフニウムの化合物ガスによってOH基に交換された前記シリコン単結晶基板表面に第1のイオン交換反応を発生、進行させ、且つ前記水酸化アンモニウムガスによって、下記の第2のイオン交換反応
Si-H+Hf(t-OC4H9) 4+NH4OH→
Si-O-Hf-OH+NH3+H2O+CH4+CO2
を発生、進行させて、SiとHfの酸化一水酸化物であるSi-O-Hf-OHを形成する第1の工程と、前記SiとHfの酸化一水酸化物を酸化性雰囲気中で熱処理することにより、SiとHfとの複合酸化物からなる膜を成膜する第2の工程とからなることを特徴とする半導体装置の製造法。 - 請求項1又は2において、前記ゲート絶縁膜の長さを0.1μm以下とすることを特徴とする半導体装置の製造法。
- 請求項1〜3のいずれかにおいて、前記ゲート絶縁膜を形成する工程の前に、素子分離絶縁膜を形成する工程を有し、前記ゲート絶縁膜を形成する工程の後に、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記素子分離絶縁膜と前記ゲート絶縁膜との間の前記シリコン単結晶基板の表面に、前記ゲート絶縁膜を挟んで両側にソース及びドレイン領域を形成する工程と、前記素子分離絶縁膜とゲート絶縁膜とゲート電極とソース及びドレイン領域とを保護する保護膜を形成する工程と、前記ソース及びドレイン領域の各々に接して前記保護膜を貫通させてプラグ電極を形成する工程と、該プラグ電極に接して前記保護膜上に配線を形成する工程とを順次有することを特徴とする半導体装置の製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007029871A JP2007204851A (ja) | 2007-02-09 | 2007-02-09 | 半導体装置の製造法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007029871A JP2007204851A (ja) | 2007-02-09 | 2007-02-09 | 半導体装置の製造法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001197844A Division JP4434519B2 (ja) | 2001-06-29 | 2001-06-29 | 半導体装置の製造法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007204851A true JP2007204851A (ja) | 2007-08-16 |
Family
ID=38484561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007029871A Withdrawn JP2007204851A (ja) | 2007-02-09 | 2007-02-09 | 半導体装置の製造法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007204851A (ja) |
-
2007
- 2007-02-09 JP JP2007029871A patent/JP2007204851A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI541898B (zh) | 用於半導體整合之非敏性乾式移除製程 | |
TWI414040B (zh) | 氮化硼與硼-氮化物衍生材料的沉積方法 | |
KR101327923B1 (ko) | 보론 니트라이드 및 보론 니트라이드-유도된 물질 증착 방법 | |
TWI446522B (zh) | 半導體裝置及其製造方法 | |
CN101743631B (zh) | 硼衍生的材料的沉积方法 | |
TWI396253B (zh) | 以低蝕刻速率介電質襯裡改善間隙填充之方法 | |
JP4554446B2 (ja) | 半導体装置の製造方法 | |
US8350335B2 (en) | Semiconductor device including off-set spacers formed as a portion of the sidewall | |
JP2003297814A (ja) | 薄膜形成方法および半導体装置の製造方法 | |
JP2007088113A (ja) | 半導体装置の製造方法 | |
TW201805469A (zh) | 金屬矽化物的選擇性形成 | |
JP2007194239A (ja) | 半導体装置の製造方法 | |
KR100794831B1 (ko) | 반도체 장치의 제조 방법 | |
JP2007053392A (ja) | Mis型電界効果トランジスタの製造方法及び半導体記憶装置の製造方法 | |
JP4434519B2 (ja) | 半導体装置の製造法 | |
JP2007204851A (ja) | 半導体装置の製造法 | |
TWI515803B (zh) | 矽化鉭內的摻雜鋁 | |
JP3931647B2 (ja) | 半導体装置の製造方法 | |
JPWO2004086484A1 (ja) | 半導体装置及びその製造方法 | |
JP2004247474A (ja) | 半導体装置及びその製造方法並びに成膜方法 | |
JP4416354B2 (ja) | 半導体装置の製造方法とその製造装置 | |
KR100680970B1 (ko) | 반도체 소자의 게이트 형성방법 | |
TW200529369A (en) | Logic embedded-memory intergated curcuit | |
KR100650758B1 (ko) | 반도체 소자의 게이트 형성방법 | |
KR100650756B1 (ko) | 반도체 소자의 게이트 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Effective date: 20091029 Free format text: JAPANESE INTERMEDIATE CODE: A761 |
|
A521 | Written amendment |
Effective date: 20091118 Free format text: JAPANESE INTERMEDIATE CODE: A523 |