JP2007194535A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007194535A
JP2007194535A JP2006013501A JP2006013501A JP2007194535A JP 2007194535 A JP2007194535 A JP 2007194535A JP 2006013501 A JP2006013501 A JP 2006013501A JP 2006013501 A JP2006013501 A JP 2006013501A JP 2007194535 A JP2007194535 A JP 2007194535A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
chip
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006013501A
Other languages
English (en)
Inventor
Eiji Takano
英治 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006013501A priority Critical patent/JP2007194535A/ja
Publication of JP2007194535A publication Critical patent/JP2007194535A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】従来に比べて反りの発生を抑制することのできる半導体装置を提供する。
【解決手段】配線基板２の略中央部には、半導体チップ３が搭載されている。配線基板２の四隅には、夫々チップスケールパッケージ５〜８が搭載されている。半導体チップ３の外周部であって、チップスケールパッケージ５〜８の間に位置する配線基板２の領域には、複数の電子部品９が搭載されている。半導体チップ３の上部には、放熱板１０が配設されている。放熱板１０には、配線基板２の縁部において当該配線基板２と固定される少なくとも４つの柱状固定部１３が設けられている。
【選択図】図１

Description

本発明は、半導体装置に係り、特に配線基板上に半導体チップと電子部品とチップスケールパッケージとが搭載されたマルチチップモジュール構造の半導体装置に関する。
従来から、配線基板上に複数の半導体チップ及び電子部品等を搭載したマルチチップモジュール型の半導体装置が知られている。また、このようなマルチチップモジュール型の半導体装置において、半導体チップの放熱のため、半導体チップと接触するように放熱板を設けたものも知られている（例えば、特許文献１参照。）。
特開平９−８２８８２号公報
しかしながら、上記のような半導体装置では、高機能化及び高集積化の要求等により、電極の狭ピッチ化（例えばピッチ１ｍｍ等）や、配線基板の大型化（例えば配線基板の１辺の大きさが３５〜４５ｍｍ等）が図られる傾向にある。一方、半導体チップと配線基板との間に充填されるアンダーフィル等の影響により、配線基板には反りが発生するため、このような反りを低減させることが必要となり、このような反りを抑制することのできる半導体装置の開発が求められていた。なお、例えばピッチが１ｍｍの場合、反り（配線基板下面に形成された半田ボールの最大高低差）を２００μｍ以下程度とすることが要求される。
本発明は、上記従来の事情に対処してなされたもので、従来に比べて反りの発生を抑制することのできる半導体装置を提供しようとするものである。
本発明の一態様によれば、配線基板と、前記配線基板上に搭載された半導体チップと、前記配線基板上に搭載された電子部品と、前記配線基板上に搭載されたチップスケールパッケージと、前記半導体チップと接触するように配設され、前記配線基板の縁部において当該配線基板と固定される少なくとも４つの柱状固定部を有する放熱板とを具備したことを特徴とする半導体装置が提供される。
また、本発明の他の一態様によれば、配線基板と、前記配線基板上に搭載された半導体チップと、前記配線基板上に搭載された電子部品と、前記配線基板上に搭載されたチップスケールパッケージと、前記半導体チップと接触するように配設され、前記配線基板の前記半導体チップ及び前記電子部品及びチップスケールパッケージの搭載領域より外周部において当該配線基板と固定される少なくとも４つの柱状固定部を有する放熱板とを具備したことを特徴とする半導体装置が提供される。
また、本発明のさらに他の一態様によれば、矩形状の配線基板と、前記配線基板上の中央部に搭載された半導体チップと、前記配線基板の角部に夫々搭載されたチップスケールパッケージと、前記第１の半導体チップの外周部であって、前記チップスケールパッケージの間に搭載された複数の電子部品と、前記半導体チップと接触するように配設され、前記配線基板の前記チップスケールパッケージの間であって、前記電子部品の搭載領域より外周部において当該配線基板と固定される少なくとも４つの柱状固定部を有する放熱板とを具備したことを特徴とする半導体装置が提供される。
本発明によれば、従来に比べて。反りの発生を抑制することのできる半導体装置を提供することができる。
以下図面を参照しながら、本発明の実施形態について説明する。図１〜３は、本発明の一実施形態に係る半導体装置１の構成を模式的に示すものである。図１は半導体装置１の上面図であり、図２は図１のＡ−Ａ方向に沿った断面図、図３は図１のＢ−Ｂ方向に沿った断面図である。
図１〜３に示すように、半導体装置１は、略矩形状の配線基板２を具備している。この配線基板２の略中央部には、半導体チップ３が搭載されている。この半導体チップ３は、例えば、フリップチップ接続により、配線基板２と接続されている。配線基板２と半導体チップ３との間には、必要に応じてアンダーフィル４が充填される。
また、配線基板２の４つの角部には、夫々チップスケールパッケージ（ＣＳＰ（chip scale package））５〜８が搭載されている。これらのチップスケールパッケージ５〜８は、例えばメモリーパッケージ等からなり、ＢＧＡ構造等を有し、半田ボール等により配線基板２に接続されている。
また、半導体チップ３の外周部であって、チップスケールパッケージ５〜８の間に位置する配線基板２の領域には、キャパシタ等の複数の電子部品９が搭載されている。
半導体チップ３の上部には、配線基板２と略同じ外形とされた矩形状の放熱板１０が配設されている。この放熱板１０は、熱伝導性の良好な金属等から構成されている。放熱板１０と半導体チップ３との間には、熱伝導性の良好な放熱用樹脂１１が充填されており、
この放熱用樹脂１１を介して半導体チップ３と放熱板１０とは接触した状態に維持されている。そして、半導体チップ３からこの放熱用樹脂１１を介して放熱板１０に熱が伝わり、放熱板１０から放熱が行われるようになっている。
上記放熱用樹脂１１は、比較的軟らかい樹脂から構成されており、放熱板１０と半導体チップ３の熱膨張率の差等により、半導体チップ３に過剰な力が加わり、半導体チップ３に割れ等が生じないように構成されている。なお、半導体チップ３の高さは、チップスケールパッケージ５〜８の高さに比べて低いため、放熱板１０には、半導体チップ３に対応した位置に、半導体チップ３側（図２，３中下側）に向けて突出する凸部１２が形成されている。
放熱板１０には、配線基板２の縁部において当該配線基板２と固定される少なくとも４つの柱状固定部１３が設けられている。本実施形態において、柱状固定部１３は、配線基板２のチップスケールパッケージ５〜８の間であって、電子部品９の搭載領域より外周部において当該配線基板２と固定されている。これらの柱状固定部１３は、放熱板１０から配線基板２側（図２中下側）に向けて突出するように柱状に形成されており、柱状固定部１３と配線基板２とは、樹脂１４等により固定されている。
上記構成の本実施形態の半導体装置１では、放熱板１０の柱状固定部１３によって、配線基板２の４辺の縁部が固定されているので、配線基板２に反りが発生することを効果的に抑制することができる。これによって、配線基板２の下面側に形成されている半田ボール等の外部との電気的接続部（図示せず。）に高さのばらつきが生じることを抑制することができ、他の基板上等に良好な状態で半導体装置１を搭載することが可能となる。また、配線基板２の縁部を固定することによって、配線基板２の内側部分を固定する場合に比べてより効率的に反りの発生を抑制できるとともに、配線基板２上の実装領域が減少することを抑制できる。
図４は、他の実施形態の半導体装置１ｂの構成を模式的に示すものである。この実施形態の半導体装置１ｂでは、チップスケールパッケージ５〜８と、放熱板１０との間に、熱伝導性の良好な放熱用樹脂１１が充填されており、チップスケールパッケージ５〜８からこの放熱用樹脂１１を介して放熱板１０に熱が伝わり、放熱板１０から放熱が行われるようになっている。
このような構成の半導体装置１ｂによれば、前述した半導体装置１と同様な効果を得ることができるとともに、チップスケールパッケージ５〜８の放熱も効果的に行うことができる。
図５，６は、他の実施形態の半導体装置１ｃの構成を模式的に示すものである。図５は半導体装置１ｃの上面図であり、図６は図５のＢ−Ｂ方向に沿った断面図である。この実施形態の半導体装置１ｃは、チップスケールパッケージ５〜８が、特に放熱を必要としない場合のものであり、放熱板１０ｃが、矩形状ではなく、略十字状に形成されている。したがって、チップスケールパッケージ５〜８の上部は、放熱板１０ｃによって覆われることなく、露出した状態となっている。
このような構成の半導体装置１ｃによれば、前述した半導体装置１と同様な効果を得ることができるとともに、放熱板１０ｃの製造に必要とされる材料の量を削減することができ、製造コストの低減と、装置の重量の低減とを図ることができる。
図７は、他の実施形態の半導体装置１ｄの構成を模式的に示すものである。この実施形態の半導体装置１ｄでは、配線基板２ｄの半導体チップ３及び電子部品９及びチップスケールパッケージ５〜８の搭載領域より外周部において、配線基板２ｄと、放熱板１０ｄの４つの柱状固定部１３ｄとが固定されるようになっている。すなわち、前述した図１等に示した実施形態の半導体装置１と比べた場合、配線基板２ｄの外形が僅かに拡大されており、この拡大された部分において、配線基板２ｄに４つの柱状固定部１３ｄが固定される構造となっている。また、配線基板２ｄの４つの角部において、配線基板２ｄに柱状固定部１３ｄが固定されるようになっており、各柱状固定部１３ｄは、横断面形状が略Ｌ字状とされている。
このような構成の半導体装置１ｄによれば、前述した半導体装置１等と比べて、さらに、反りの抑制効果を高めることができる。しかしながら、配線基板２ｄの外形が大きくなるため、装置全体の大きさは、前述した半導体装置１等と比べて、僅かに大きくなる。
なお、本発明は、上記した各実施形態に限定されるものではなく、各種の変形が可能であることは、勿論である。例えば、上記した各実施形態では、中央に１つの半導体チップ３が設けられ、４つの角部に１つずつ合計４つのチップスケールパッケージ５〜８が設けられている場合について説明したが、これらの数や配置は、どのようなものでも良い。
本発明の実施形態に係る半導体装置の構成を示す上面図。 図１の半導体装置のＡ−Ａ断面図。 図１の半導体装置のＢ−Ｂ断面図。 本発明の他の実施形態に係る半導体装置の断面構成示す図。 本発明の他の実施形態に係る半導体装置の構成を示す上面図。 図５の半導体装置のＢ−Ｂ断面図。 本発明の他の実施形態に係る半導体装置の構成を示す上面図。
符号の説明
１……半導体装置、２……配線基板、３……半導体チップ、４……アンダーフィル、５〜８……チップスケールパッケージ、９……電子部品、１０……放熱板、１１……放熱用樹脂、１２……凸部、１３……柱状固定部、１４……樹脂。

Claims (5)

  1. 配線基板と、
    前記配線基板上に搭載された半導体チップと、
    前記配線基板上に搭載された電子部品と、
    前記配線基板上に搭載されたチップスケールパッケージと、
    前記半導体チップと接触するように配設され、前記配線基板の縁部において当該配線基板と固定される少なくとも４つの柱状固定部を有する放熱板と
    を具備したことを特徴とする半導体装置。
  2. 配線基板と、
    前記配線基板上に搭載された半導体チップと、
    前記配線基板上に搭載された電子部品と、
    前記配線基板上に搭載されたチップスケールパッケージと、
    前記半導体チップと接触するように配設され、前記配線基板の前記半導体チップ及び前記電子部品及びチップスケールパッケージの搭載領域より外周部において当該配線基板と固定される少なくとも４つの柱状固定部を有する放熱板と
    を具備したことを特徴とする半導体装置。
  3. 矩形状の配線基板と、
    前記配線基板上の中央部に搭載された半導体チップと、
    前記配線基板の角部に夫々搭載されたチップスケールパッケージと、
    前記第１の半導体チップの外周部であって、前記チップスケールパッケージの間に搭載された複数の電子部品と、
    前記半導体チップと接触するように配設され、前記配線基板の前記チップスケールパッケージの間であって、前記電子部品の搭載領域より外周部において当該配線基板と固定される少なくとも４つの柱状固定部を有する放熱板と
    を具備したことを特徴とする半導体装置。
  4. 請求項１〜３いずれか１項記載の半導体装置であって、
    前記放熱板が、前記チップスケールパッケージと接触するように配置されていることを特徴とする半導体装置。
  5. 請求項１〜３いずれか１項記載の半導体装置であって、
    前記放熱板が、前記チップスケールパッケージの上側を除いた領域に配置されていることを特徴とする半導体装置。
JP2006013501A 2006-01-23 2006-01-23 半導体装置 Withdrawn JP2007194535A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006013501A JP2007194535A (ja) 2006-01-23 2006-01-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006013501A JP2007194535A (ja) 2006-01-23 2006-01-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2007194535A true JP2007194535A (ja) 2007-08-02

Family

ID=38449967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006013501A Withdrawn JP2007194535A (ja) 2006-01-23 2006-01-23 半導体装置

Country Status (1)

Country Link
JP (1) JP2007194535A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11776866B2 (en) 2019-12-12 2023-10-03 Samsung Electronics Co., Ltd. Semiconductor module heatspreading lid having integrated separators for multiple chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11776866B2 (en) 2019-12-12 2023-10-03 Samsung Electronics Co., Ltd. Semiconductor module heatspreading lid having integrated separators for multiple chips

Similar Documents

Publication Publication Date Title
CN108573936B (zh) 半导体封装
US11728232B2 (en) Semiconductor package having a stiffener ring
JP4715231B2 (ja) ヒートシンクの実装構造
JP5898919B2 (ja) 半導体装置
JP2008218669A (ja) 半導体装置
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
JP6917287B2 (ja) 電子制御装置
JP4768314B2 (ja) 半導体装置
US20140151891A1 (en) Semiconductor package
KR102228461B1 (ko) 반도체 패키지 장치
JP2008305838A (ja) 半導体装置及びその実装構造
JP2007305761A (ja) 半導体装置
CN106057747A (zh) 包括散热器的半导体封装件及其制造方法
WO2004093187A1 (ja) 電子部品パッケージ、電子部品パッケージ組立体およびプリント基板ユニット
JP4686318B2 (ja) 半導体装置
JP2008041893A (ja) 放熱装置
JP2011035352A (ja) 半導体装置
TWI658549B (zh) 散熱型封裝結構
JP2006210611A (ja) 放熱フィンを備えたヒートシンク及びその製造方法。
JP2007194535A (ja) 半導体装置
JP2009076813A (ja) 半導体装置
JP2014197643A (ja) 電子制御装置
JP2006140203A (ja) Ｓｉｐ放熱パッケージ
JP2017126668A (ja) 半導体パッケージ
JP7047721B2 (ja) 半導体部品の放熱構造

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090407