JP2007188214A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2007188214A JP2007188214A JP2006004697A JP2006004697A JP2007188214A JP 2007188214 A JP2007188214 A JP 2007188214A JP 2006004697 A JP2006004697 A JP 2006004697A JP 2006004697 A JP2006004697 A JP 2006004697A JP 2007188214 A JP2007188214 A JP 2007188214A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- access
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】DMAC3がスレーブモジュール8とのアクセスを要求すると、バスコントローラ5はバスアクセス調停部6にバスアクセス要求信号を出力する。バスアクセス調停部6は、DMAC3がスレーブモジュール8にアクセスできるように調停を行う。DMAC3のアクセス中に、CPU2がスレーブモジュール7とのアクセスを要求すると、バスコントローラ4は、バスアクセス調停部6にバスアクセス要求信号を出力する。バスアクセス調停部6は、DMAC3がアクセス中であってもCPU2がスレーブモジュール7にアクセスできるように調停を行う。これにより、複数のバスマスタが、異なるスレーブモジュールにそれぞれアクセスすることが可能となる。
【選択図】図1
Description
2 CPU
2 DMAC
4 バスコントローラ
5 バスコントローラ
6 バスアクセス調停部
7 スレーブモジュール
8 スレーブモジュール
B 内部バス
Claims (5)
- 複数のバスマスタと、前記バスマスタのアクセス対象となる複数のスレーブモジュールとを有した半導体集積回路装置であって、
少なくとも2つの前記バスマスタがそれぞれ異なる前記スレーブモジュールにアクセス要求を行った際に、各々の前記バスマスタが並列してアクセス処理できるように内部バスを調停するバスアクセス調停手段を備えたことを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記バスアクセス調停手段は、
前記複数のバスマスタに対応してそれぞれ設けられ、内部バスのアクセスの制御を行うバスコントローラと、
前記バスコントローラから出力されたバスアクセス要求信号に基づいて、前記内部バスを調停し、各々のバスマスタにおけるアクセス処理の制御を行うバスアクセス調停部とよりなることを特徴とする半導体集積回路装置。 - 請求項1または2記載の半導体集積回路装置において、
前記複数のバスマスタは、
前記半導体集積回路装置の制御を司る中央処理装置と、
スレーブモジュールにおけるデータ転送処理を実行するDMACとを含むことを特徴とする半導体集積回路装置。 - 請求項1〜3のいずれか1項に記載の半導体集積回路装置において、
前記バスアクセス調停部は、
少なくとも2つの前記バスマスタが同じ前記スレーブモジュールにアクセス要求を行った際に、最初にバスアクセス要求を行った前記バスマスタのアクセス処理が完了した後、遅れてバスアクセス要求を行った前記バスマスタがアクセス処理を行うように、遅れてバスアクセス要求を行った前記バスマスタに接続されたバスコントローラに対してバスアクセスウェイト信号を出力することを特徴とする半導体集積回路装置。 - 請求項1〜4のいずれか1項に記載の半導体集積回路装置において、
高速なアクセス処理が不要な際には、1つの前記バスコントローラのみを動作させ、他の前記バスコントローラに対してクロック信号の供給停止、または電源遮断を行うことを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006004697A JP4887044B2 (ja) | 2006-01-12 | 2006-01-12 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006004697A JP4887044B2 (ja) | 2006-01-12 | 2006-01-12 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007188214A true JP2007188214A (ja) | 2007-07-26 |
JP4887044B2 JP4887044B2 (ja) | 2012-02-29 |
Family
ID=38343353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006004697A Expired - Fee Related JP4887044B2 (ja) | 2006-01-12 | 2006-01-12 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4887044B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010068700A (ja) * | 2008-09-12 | 2010-03-25 | Toshiba Corp | 保護リレー装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05165541A (ja) * | 1991-12-16 | 1993-07-02 | Mitsubishi Electric Corp | 電子回路 |
JP2004199187A (ja) * | 2002-12-16 | 2004-07-15 | Matsushita Electric Ind Co Ltd | Cpu内蔵lsi |
JP2005284580A (ja) * | 2004-03-29 | 2005-10-13 | Mitsubishi Electric Corp | バス装置 |
WO2005099108A1 (en) * | 2004-03-31 | 2005-10-20 | Silicon Laboratories, Inc. | Communication apparatus implementing time domain isolation with restricted bus access |
JP2005316866A (ja) * | 2004-04-30 | 2005-11-10 | Mitsubishi Electric Corp | バス装置 |
JP2005352668A (ja) * | 2004-06-09 | 2005-12-22 | Mitsubishi Electric Corp | バス装置 |
-
2006
- 2006-01-12 JP JP2006004697A patent/JP4887044B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05165541A (ja) * | 1991-12-16 | 1993-07-02 | Mitsubishi Electric Corp | 電子回路 |
JP2004199187A (ja) * | 2002-12-16 | 2004-07-15 | Matsushita Electric Ind Co Ltd | Cpu内蔵lsi |
JP2005284580A (ja) * | 2004-03-29 | 2005-10-13 | Mitsubishi Electric Corp | バス装置 |
WO2005099108A1 (en) * | 2004-03-31 | 2005-10-20 | Silicon Laboratories, Inc. | Communication apparatus implementing time domain isolation with restricted bus access |
JP2007532066A (ja) * | 2004-03-31 | 2007-11-08 | シリコン ラボラトリーズ インコーポレーテッド | 制限されたバス・アクセスを伴う時間領域分離を実装する通信装置 |
JP2005316866A (ja) * | 2004-04-30 | 2005-11-10 | Mitsubishi Electric Corp | バス装置 |
JP2005352668A (ja) * | 2004-06-09 | 2005-12-22 | Mitsubishi Electric Corp | バス装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010068700A (ja) * | 2008-09-12 | 2010-03-25 | Toshiba Corp | 保護リレー装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4887044B2 (ja) | 2012-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5102789B2 (ja) | 半導体装置及びデータプロセッサ | |
JP5578713B2 (ja) | 情報処理装置 | |
JP5829890B2 (ja) | 半導体データ処理装置、タイムトリガ通信システム及び通信システム | |
JP2007219678A (ja) | マルチレイヤバス・システム | |
JP2007058716A (ja) | データ転送バスシステム | |
JPH06231074A (ja) | システムバスの多重アクセス方式 | |
US20150177816A1 (en) | Semiconductor integrated circuit apparatus | |
TW200912660A (en) | Dual bus matrix architecture for micro-controllers | |
TWI750118B (zh) | 時脈管理電路系統、系統單晶片以及時脈管理方法 | |
JP4887044B2 (ja) | 半導体集積回路装置 | |
JP5528939B2 (ja) | マイクロコンピュータ | |
JP2004194014A (ja) | バス制御装置及び情報処理システム | |
US20110055446A1 (en) | Semiconductor integrated circuit device | |
JP5805546B2 (ja) | 半導体装置 | |
JP2009003633A (ja) | 情報処理装置 | |
JP2008165463A (ja) | バス制御装置 | |
JP2009032248A (ja) | 共有メモリを用いたバス通信装置 | |
JP2006065457A (ja) | インタフェース回路生成装置およびインタフェース回路 | |
JPH02207363A (ja) | データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ | |
JP2010128793A (ja) | バスクロック制御装置とその制御方法とメモリカードコントローラ | |
JP2010033314A (ja) | バスアクセス回路装置及びバスアクセス方法 | |
JP2007334600A (ja) | 半導体集積回路装置 | |
JP2003099149A (ja) | 省電力インターフェース装置 | |
JP2002073533A (ja) | データ処理装置 | |
JP2006343916A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081201 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |