JP2007184862A - ミキサ,高周波モジュール及び通信機 - Google Patents
ミキサ,高周波モジュール及び通信機 Download PDFInfo
- Publication number
- JP2007184862A JP2007184862A JP2006002893A JP2006002893A JP2007184862A JP 2007184862 A JP2007184862 A JP 2007184862A JP 2006002893 A JP2006002893 A JP 2006002893A JP 2006002893 A JP2006002893 A JP 2006002893A JP 2007184862 A JP2007184862 A JP 2007184862A
- Authority
- JP
- Japan
- Prior art keywords
- line
- slot
- mixer
- frequency signal
- slot line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transceivers (AREA)
Abstract
【課題】独立した3つのポートを同一基板上にパターン形成することができる構造にして、製造工程の削減と製造コストの低減化を図ったミキサ,高周波モジュール及び通信機を提供する。
【解決手段】ミキサ1は第1及び第2のスロット線路2,3と第3の線路4とFET5とを備え、第1及び第2のスロット線路2,3と第3の線路4とは、基板10の表面にパターン形成されている。第1のスロット線路2は、局部発振信号LOを独立に入力して、FET5側に伝送するための線路であり、第2のスロット線路3は、高周波信号RFを独立に入出力して、FET5側に伝送し又はFET5側から開口端3b側に伝送するための線路である。そして、第3の線路4は、中間周波信号IFを独立に入出力して、FET5側に伝送し又はFET5側から開口端41a側に伝送するための線路であり、DCカットライン41−1,41−2で構成されるコプレーナ線路である。
【選択図】図1
【解決手段】ミキサ1は第1及び第2のスロット線路2,3と第3の線路4とFET5とを備え、第1及び第2のスロット線路2,3と第3の線路4とは、基板10の表面にパターン形成されている。第1のスロット線路2は、局部発振信号LOを独立に入力して、FET5側に伝送するための線路であり、第2のスロット線路3は、高周波信号RFを独立に入出力して、FET5側に伝送し又はFET5側から開口端3b側に伝送するための線路である。そして、第3の線路4は、中間周波信号IFを独立に入出力して、FET5側に伝送し又はFET5側から開口端41a側に伝送するための線路であり、DCカットライン41−1,41−2で構成されるコプレーナ線路である。
【選択図】図1
Description
この発明は、マイクロ波帯又はミリ波帯の周波数でミキシングするミキサ,高周波モジュール及び通信機に関し、特にスロット線路を備えたミキサ,高周波モジュール及び通信機に関するものである。
従来、この種のミキサとしては、例えば特許文献1に開示の技術がある。
このミキサは、局部発振信号を送るためのスロット線路と、高周波信号を送受信するためのコプレーナ線路と、中間周波信号を送受信するための中間周波回路と備えている。
かかる構成により、局部発振信号を中間周波回路からの中間周波信号にミキシングし、中間周波信号を高周波信号にアップコンバートして、コプレーナ線路に送り出す。また、局部発振信号をコプレーナ線路からの高周波信号にミキシングし、高周波信号を中間周波信号にダウンコンバートして、中間周波回路に送り込むようにしている。
このミキサは、局部発振信号を送るためのスロット線路と、高周波信号を送受信するためのコプレーナ線路と、中間周波信号を送受信するための中間周波回路と備えている。
かかる構成により、局部発振信号を中間周波回路からの中間周波信号にミキシングし、中間周波信号を高周波信号にアップコンバートして、コプレーナ線路に送り出す。また、局部発振信号をコプレーナ線路からの高周波信号にミキシングし、高周波信号を中間周波信号にダウンコンバートして、中間周波回路に送り込むようにしている。
一般に、ミキサは、局部発振信号用のポートと高周波信号用のポートと中間周波信号用のポートの3つのポートが必要であり、回路設計上の利便性や高動作特性化の観点から、これら3つのポートを同一基板上に形成することが望まれている。
かかる点において、上記従来のミキサは、3つのポートを同一基板上に備えている。しかしながら、この従来のミキサでは、局部発振信号用のスロット線路と高周波信号用のコプレーナ線路とが同一基板上にパターン形成されているが、中間周波信号用の中間周波回路がパターン形成されていない。すなわち、中間周波回路が、基板上に半田等で実装されているインダクタやコンデンサ等のチップ部品をワイヤボンディングやエアブリッジで接続した構造になっている。このため、スロット線路やコプレーナ線路をパターン形成する工程とは全く異なった中間周波回路形成工程が必要のなり、この結果、ミキサの製造工程の複雑化とコストアップとを招くという問題が生じる。
このため、独立した3つのポートを同一基板上にパターン形成したミキサの登場が望まれていた。
かかる点において、上記従来のミキサは、3つのポートを同一基板上に備えている。しかしながら、この従来のミキサでは、局部発振信号用のスロット線路と高周波信号用のコプレーナ線路とが同一基板上にパターン形成されているが、中間周波信号用の中間周波回路がパターン形成されていない。すなわち、中間周波回路が、基板上に半田等で実装されているインダクタやコンデンサ等のチップ部品をワイヤボンディングやエアブリッジで接続した構造になっている。このため、スロット線路やコプレーナ線路をパターン形成する工程とは全く異なった中間周波回路形成工程が必要のなり、この結果、ミキサの製造工程の複雑化とコストアップとを招くという問題が生じる。
このため、独立した3つのポートを同一基板上にパターン形成したミキサの登場が望まれていた。
この発明は、上述した課題を解決するためになされたもので、独立した3つのポートを同一基板上にパターン形成することができる構造にして、製造工程の削減と製造コストの低減化を図ったミキサ,高周波モジュール及び通信機を提供することを目的とする。
上記課題を解決するために、請求項1の発明は、基板の表面にパターン形成され且つ一方端が閉じ他方端が開口した第1及び第2のスロット線路と、基板の表面にパターン形成され且つ第2のスロット線路から分岐して基板縁で開口した第3の線路と、第1及び第2のスロット線路の間に実装され且つ第1のスロット線路内の信号を第2のスロット線路であって第3の線路の分岐部近傍に出力し又は分岐部からの信号を第1のスロット線路に出力する能動素子とを備えるミキサであって、第1又は第2のスロット線路のいずれかが、局部発振信号を独立に入力する線路であり、第1のスロット線路又は第3の線路のいずれかが、中間周波信号を独立に入力又は出力する線路であり、第1のスロット線路,第2のスロット線路又は第3の線路にいずれかが、高周波信号を独立に入力又は出力する線路である構成とした。
かかる構成により、 基板の表面に第1及び第2のスロット線路と第3の線路とをパターン形成することができる。また、局部発振信号を第1又は第2のスロット線路のいずれかから独立に入力することができ、中間周波信号を第1のスロット線路又は第3の線路のいずれかから独立に入力又は出力することができ、高周波信号を第1のスロット線路,第2のスロット線路又は第3の線路にいずれかから独立に入力又は出力することができる。
かかる構成により、 基板の表面に第1及び第2のスロット線路と第3の線路とをパターン形成することができる。また、局部発振信号を第1又は第2のスロット線路のいずれかから独立に入力することができ、中間周波信号を第1のスロット線路又は第3の線路のいずれかから独立に入力又は出力することができ、高周波信号を第1のスロット線路,第2のスロット線路又は第3の線路にいずれかから独立に入力又は出力することができる。
請求項2の発明は、請求項1に記載のミキサにおいて、第2のスロット線路から分岐し基板縁で開口する1対の平行なカットラインを形成して、これら1対のカットライン又は1対のカットラインと第2のスロット線路とで画成された導体部のいずれかを第3の線路として用い、能動素子として、電界効果型トランジスタを用い、第1のスロット線路から分岐して基板縁で開口するカットラインと第1のスロット線路とで画成された導体部に電界効果型トランジスタのゲート電極を接続すると共に、ドレイン電極を1対のカットラインと第2のスロット線路とで画成された導体部に接続した構成とする。
請求項3の発明は、請求項1又は請求項2に記載のミキサにおいて、第3の線路は、1対の平行なカットラインで成るコプレーナ線路である構成とした。
請求項4の発明は、請求項1又は請求項2に記載のミキサにおいて、第3の線路は、1対のカットラインと第2のスロット線路とで画成された導体部と基板裏面のグランド導体とで成るマイクロストリップ線路である構成とした。
請求項5の発明は、請求項4に記載のミキサにおいて、1対のカットラインと第2のスロット線路とで画成された導体部に、メアンダ状のインダクタを形成した構成とする。
かかる構成により、導体部とグランド導体で成るキャパシタとメアンダ状のインダクタとで整合回路を形成することができる。
かかる構成により、導体部とグランド導体で成るキャパシタとメアンダ状のインダクタとで整合回路を形成することができる。
請求項6の発明は、請求項1ないし請求項5のいずれかに記載のミキサにおいて、第1及び第2のスロット線路と対称的に又は非対称的に、スロット線路を裏面にも形成して、基板をPDTL構造にし、PDTL構造に因る第1及び第2のスロット線路の遮断周波数を中間周波信号の周波数以上に設定した構成とする。
かかる構成により、中間周波信号が第1及び第2のスロット線路内に入り込むことを阻止することができる。
かかる構成により、中間周波信号が第1及び第2のスロット線路内に入り込むことを阻止することができる。
請求項7の発明は、請求項2ないし請求項6のいずれかに記載のミキサにおいて、第1のスロット線路を、局部発振信号を独立に入力する線路として用い、第3の線路を、中間周波信号を独立に入力又は出力する線路として用い、第2のスロット線路を、高周波信号を独立に入力又は出力する線路として用いるレジティブ型のミキサである構成とした。
請求項8の発明は、請求項2ないし請求項6のいずれかに記載のミキサにおいて、第1のスロット線路を、高周波信号を独立に出力する線路として用い、第3の線路を、中間周波信号を独立に入力する線路として用い、第2のスロット線路を、局部発振信号を独立に入力する線路として用いるドレイン注入型のミキサである構成とした。
請求項9の発明は、請求項2ないし請求項6のいずれかに記載のミキサにおいて、第1のスロット線路を、中間周波信号を独立に出力する線路として用い、第3の線路を、高周波信号を独立に入力する線路として用い、第2のスロット線路を、局部発振信号を独立に入力する線路として用いるゲート型のミキサである構成とした。
また、請求項10の高周波モジュールは、請求項1ないし請求項9のいずれかに記載のミキサを備えた構成とする。
さらに、請求項11の通信機は、請求項10に記載の高周波モジュールを備えた構成とする。
以上詳しく説明したように、請求項1ないし請求項9の発明に係るミキサによれば、3つのポートを構成する第1及び第2のスロット線路と第3の線路とを、同一基板の表面にパターン形成することができ、局部発振信号,中間周波信号及び高周波信号をこれらの線路に独立に入力又は出力させることができるので、上記従来のミキサのように、インダクタやコンデンサ等のチップ部品をワイヤボンディングやエアブリッジで基板に実装する工程を必要としない。この結果、ミキサの小型化とミキサの製造工程の削減と製造コストの低減化とを図ることができるという優れた効果がある。
特に、請求項6の発明によれば、フィルタ等の除去回路を用いることなく、中間周波信号が第1及び第2のスロット線路内に入り込むことを阻止することができるので、その分ミキサの小型化と低コスト化とを図ることができる。
特に、請求項6の発明によれば、フィルタ等の除去回路を用いることなく、中間周波信号が第1及び第2のスロット線路内に入り込むことを阻止することができるので、その分ミキサの小型化と低コスト化とを図ることができる。
そして、請求項10及び請求項11の発明によれば、小型で低コストの高周波モジュール及び通信機を提供することができる。
以下、この発明の最良の形態について図面を参照して説明する。
図1は、この発明の第1実施例に係るミキサを示す分解斜視図であり、図2は、図1に示す基板の平面図であり、図3は、ミキサのブロック図であり、図4は、FETの接続状態を示す部分拡大平面図である。
図1に示すように、この実施例のミキサはレジティブ型のアクティブミキサであり、基板10上にパターン形成された第1のスロット線路2と第2のスロット線路3と第3の線路4と第1及び第2のスロット線路2,3間に実装された能動素子としてのFET(電界効果型トランジスタ)5とを備えて成る。
基板10は、誘電体板であり、その表面には、第1のスロット線路2と第2のスロット線路3と第3の線路4とがフォトリソグラフィ法や印刷法によってパターン形成されている。
図2及び図3に示すように、第1のスロット線路2は、局部発振信号LOを独立に入力して、FET5側に伝送するための線路であり、基板縁に形成された開口端2aから基板10の中央部に向かい、その先端2bが閉じてショート(短絡)になっている。そして、先端2b側が部分的に湾曲して、FET5を後述するDC電極11に接続するためのパッド部11aを形成している。
このような第1のスロット線路2は、第1のスロット線路2の先端2b側において分岐し且つ基板の縁10cで開口する1対のDCカットライン21−1,21−2を有している。
これらのDCカットライン21−1,21−2は、導体部としてのDC電極11を画成し、各DCカットライン21−1(21−2)は、第1のスロット線路2の先端2bの手前(及び先端2b)で略垂直に分岐して基板端10cに向かい、その途中に、ショートスタブ22−1(22−1)を有している。ショートスタブ22−1(22−1)は、DCカットライン21−1(21−2)側への局部発振信号LOの流入を防止するためのスタブであり、その長さが、局部発振信号LOの波長の4分の1に設定されている。
これらのDCカットライン21−1,21−2は、導体部としてのDC電極11を画成し、各DCカットライン21−1(21−2)は、第1のスロット線路2の先端2bの手前(及び先端2b)で略垂直に分岐して基板端10cに向かい、その途中に、ショートスタブ22−1(22−1)を有している。ショートスタブ22−1(22−1)は、DCカットライン21−1(21−2)側への局部発振信号LOの流入を防止するためのスタブであり、その長さが、局部発振信号LOの波長の4分の1に設定されている。
第2のスロット線路3は、高周波信号RFを独立に入出力して、高周波信号RFをFET5側に伝送し又はFET5側から開口端3b側に伝送するための線路であり、基板10の中央部に位置するショートの先端3aから開口端3bに向かっている。この第2のスロット線路3の先端部側も部分的に湾曲して、FET5をDC電極12に接続するためのパッド部12aを形成している。
第3の線路4は、中間周波信号IFを独立に入出力して、中間周波信号IFをFET5側に伝送し又はFET5側から開口端41a側に伝送するための線路であり、第2のスロット線路3から分岐して基板縁10dで開口した1対のDCカットライン41−1,41−2で構成されるコプレーナ線路である。具体的には、各DCカットライン41−1(41−2)は、第2のスロット線路3の先端3aの先(及び先端3a)で略垂直に分岐して開口端41aに向かっている。すなわち、DCカットライン41−1,41−2は、DCカットライン41−1,41−2で画成された導体部としてのDC電極12と両側の導体部であるグランド電極13,14とで構成されたコプレーナ線路であり、第3の線路4は、このコプレーナ線路を中間周波信号IFの入出力用線路として用いる。
このようなDCカットライン41−1(41−2)も、その途中に、ショートスタブ42−1(42−2)を有している。このショートスタブ42−1(42−2)は、DCカットライン41−1,41−2側への高周波信号RFの流入を防止するためのスタブであり、その長さが、高周波信号RFの波長の4分の1に設定されている。
このようなDCカットライン41−1(41−2)も、その途中に、ショートスタブ42−1(42−2)を有している。このショートスタブ42−1(42−2)は、DCカットライン41−1,41−2側への高周波信号RFの流入を防止するためのスタブであり、その長さが、高周波信号RFの波長の4分の1に設定されている。
図1に示すFET5は、第1のスロット線路2内の局部発振信号LOを第2のスロット線路3内であって第3の線路4を構成するDCカットライン41−1,41−2の分岐部近傍に出力する素子であり、中間周波信号IFを高周波信号RFにアップコンバートし、また高周波信号RFを中間周波信号IFにダウンコンバートさせるための素子である。
このFET5は、コプレーナ形状に配設されたゲート電極G,ドレイン電極D,ソース電極Sを有し、図4に示すように、ゲート端子Gのバンプ50をDC電極11のパッド部11aに、ドレイン端子Dのバンプ50をDC電極12のパッド部12aに、両ソース端子Sのバンプ50をグランド電極13にそれぞれ位置させた状態でフリップチップ実装されている。
このFET5は、コプレーナ形状に配設されたゲート電極G,ドレイン電極D,ソース電極Sを有し、図4に示すように、ゲート端子Gのバンプ50をDC電極11のパッド部11aに、ドレイン端子Dのバンプ50をDC電極12のパッド部12aに、両ソース端子Sのバンプ50をグランド電極13にそれぞれ位置させた状態でフリップチップ実装されている。
次に、この実施例のミキサが示す作用及び効果について説明する。
図1及び図2において、ミキサ1の送信動作時には、中間周波信号IFが第3の線路4に入力されると共に、局部発振信号LOが第1のスロット線路2に入力される。すると、局部発振信号LOがFET5によって第3の線路4の分岐部に出力され、第3の線路4の中間周波信号IFとミキシングされる。このミキシングによって、中間周波信号IFの周波数と局部発振信号LOの周波数との和及び差の周波数を有した高周波信号RFが生成されて、第2のスロット線路3から開口端3b側に送信される。すなわち、中間周波信号IFが局部発振信号LOによってアップコンバートされ、そのアップコンバート信号である高周波信号RFが生成されることとなる。なお、中間周波信号IFの周波数と局部発振信号LOの周波数との差の周波数を有した信号については、図示しないフィルタ等を用いて除去することができる。
図1及び図2において、ミキサ1の送信動作時には、中間周波信号IFが第3の線路4に入力されると共に、局部発振信号LOが第1のスロット線路2に入力される。すると、局部発振信号LOがFET5によって第3の線路4の分岐部に出力され、第3の線路4の中間周波信号IFとミキシングされる。このミキシングによって、中間周波信号IFの周波数と局部発振信号LOの周波数との和及び差の周波数を有した高周波信号RFが生成されて、第2のスロット線路3から開口端3b側に送信される。すなわち、中間周波信号IFが局部発振信号LOによってアップコンバートされ、そのアップコンバート信号である高周波信号RFが生成されることとなる。なお、中間周波信号IFの周波数と局部発振信号LOの周波数との差の周波数を有した信号については、図示しないフィルタ等を用いて除去することができる。
また、ミキサ1の受信動作時には、高周波信号RFが第2のスロット線路3から入力されると共に、局部発振信号LOが第1のスロット線路2に入力される。すると、局部発振信号LOがFET5によって第3の線路4の分岐部に出力され、第2のスロット線路3の高周波信号RFとミキシングされる。このミキシングによって、高周波信号RFの周波数と局部発振信号LOの周波数との和及び差の周波数を有した中間周波信号IFが生成されて、第3の線路4から開口端41a側に受信される。すなわち、高周波信号RFが局部発振信号LOによってダウンコンバートされ、そのダウンコンバート信号である中間周波信号IFが生成されることとなる。なお、高周波信号RFの周波数と局部発振信号LOの周波数との和の周波数を有した信号については、図示しないフィルタ等を用いて除去することができる。
このように、この実施例のミキサ1によれば、3つのポートである第1のスロット線路2と第2のスロット線路3と第3の線路4とを同一の基板10の表面にパターン形成することができ、局部発振信号LO,中間周波信号IF及び高周波信号RFをこれらの線路に独立に入力又は出力させることができる。そして、実装作業は、FET5のバンプによるフリップチップ実装作業のみである。このため、この実施例のミキサ1を用いれば、上記従来のミキサのようにインダクタやコンデンサ等のチップ部品をワイヤボンディングやエアブリッジで基板に実装するという複雑な工程を必要としない。
次に、この発明の第2実施例について説明する。
図5は、この発明の第2実施例に係るミキサを示す平面図であり、図6は、図5の矢視A−A断面図であり、図7は、ミキサのブロック図である。
この実施例は、第3の線路の構造が上記第1実施例と異なる。
具体的には、上記第1実施例のミキサ1では、第3の線路4としてDCカットライン41−1,41−2によるコプレーナ線路を適用した。これに対して、この実施例のミキサ1′では、図6に示すように、基板10の裏面にグランド導体15を形成し、図5に示すDCカットライン41−1,41−2の間のDC電極12をマイクロストリップ線路として適用した。そして、DC電極12の基端部側に、メアンダ状のインダクタ12bを形成した。すなわち、第3の線路4′を、DC電極12とインダクタ12bとグランド導体15とで成るマイクロストリップ線路で構成した。
これにより、インダクタ12bがインダクタンスLを有し、キャパシタンスCがインダクタ12b(DC電極12)とグランド導体15やグランド電極13,14との間に生じるので、図7に示すように、第3の線路4′上にインダクタンスLとキャパシタンスCとで成る整合回路が形成される。かかる整合回路のインピーダンスを図示しない外部の回路のインピーダンスとマッチングさせることで、変換利得が大きく且つ反射損失の少ないミキサを構成することができる。
図5は、この発明の第2実施例に係るミキサを示す平面図であり、図6は、図5の矢視A−A断面図であり、図7は、ミキサのブロック図である。
この実施例は、第3の線路の構造が上記第1実施例と異なる。
具体的には、上記第1実施例のミキサ1では、第3の線路4としてDCカットライン41−1,41−2によるコプレーナ線路を適用した。これに対して、この実施例のミキサ1′では、図6に示すように、基板10の裏面にグランド導体15を形成し、図5に示すDCカットライン41−1,41−2の間のDC電極12をマイクロストリップ線路として適用した。そして、DC電極12の基端部側に、メアンダ状のインダクタ12bを形成した。すなわち、第3の線路4′を、DC電極12とインダクタ12bとグランド導体15とで成るマイクロストリップ線路で構成した。
これにより、インダクタ12bがインダクタンスLを有し、キャパシタンスCがインダクタ12b(DC電極12)とグランド導体15やグランド電極13,14との間に生じるので、図7に示すように、第3の線路4′上にインダクタンスLとキャパシタンスCとで成る整合回路が形成される。かかる整合回路のインピーダンスを図示しない外部の回路のインピーダンスとマッチングさせることで、変換利得が大きく且つ反射損失の少ないミキサを構成することができる。
発明者等はかかる点を確認すべく次のような実験を行った。
図8は、第3の線路における中間周波信号IFの周波数と変換利得との関係を示す線図であり、図9は、第3の線路における中間周波信号IFの周波数と挿入損失との関係を示す線図である。
上記第1実施例のミキサ1とこの第2実施例のミキサ1′の双方のミキサにおいて、−0.5ボルトのDC電圧をDC電極11を通じてFET5のゲート電極Gに印加すると共に、中間周波信号IFを57GHzの局部発振信号LOでアップコンバートして、変換利得を測定したところ、図8に示すような結果を得た。
すなわち、第1実施例のミキサ1では、曲線S1に示すような結果を得た。これに対して、この第2実施例のミキサ1′では、曲線S2で示すように、変換利得が、中間周波信号IFの周波数範囲3GHz〜5GHzで、第1実施例のミキサ1の変換利得よりも約2dB以上も高くなった。
また、第1実施例に第3の線路4と第2実施例の第3の線路4′とのおける中間周波信号IFの反射損失を測定したところ、第1実施例のミキサ1では、図9の曲線S1に示すような結果を得た。これに対して、この第2実施例のミキサ1′では、図9の曲線S2で示すように、反射損失が、中間周波信号IFの周波数範囲2GHz〜5GHzで、第1実施例のミキサ1の反射損失よりも約−10dBも低下した。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
図8は、第3の線路における中間周波信号IFの周波数と変換利得との関係を示す線図であり、図9は、第3の線路における中間周波信号IFの周波数と挿入損失との関係を示す線図である。
上記第1実施例のミキサ1とこの第2実施例のミキサ1′の双方のミキサにおいて、−0.5ボルトのDC電圧をDC電極11を通じてFET5のゲート電極Gに印加すると共に、中間周波信号IFを57GHzの局部発振信号LOでアップコンバートして、変換利得を測定したところ、図8に示すような結果を得た。
すなわち、第1実施例のミキサ1では、曲線S1に示すような結果を得た。これに対して、この第2実施例のミキサ1′では、曲線S2で示すように、変換利得が、中間周波信号IFの周波数範囲3GHz〜5GHzで、第1実施例のミキサ1の変換利得よりも約2dB以上も高くなった。
また、第1実施例に第3の線路4と第2実施例の第3の線路4′とのおける中間周波信号IFの反射損失を測定したところ、第1実施例のミキサ1では、図9の曲線S1に示すような結果を得た。これに対して、この第2実施例のミキサ1′では、図9の曲線S2で示すように、反射損失が、中間周波信号IFの周波数範囲2GHz〜5GHzで、第1実施例のミキサ1の反射損失よりも約−10dBも低下した。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
次に、この発明の第3実施例について説明する。
図10は、この発明の第3実施例に係るミキサの表面側と裏面側とを示す斜視図である。
この実施例のミキサ1′′は、いわゆる「PDTL(Planer Dielectric Transmission Line)」といわれるタイプのミキサであり、基板10の表裏両面にスロット線路等を形成した両面スロット構造タイプのものである。
具体的には、図10に示すように、基板10の表面10a側に、上記第1実施例(又は第2実施例)の第1及び第2のスロット線路2,3と第3の線路4とDCカットライン21−1,21−2,41−1,41−2等のパターンを形成すると共に、FET5を実装している。そして、基板10の裏面10bにも、第1及び第2のスロット線路2,3と第3の線路4とDCカットライン21−1,21−2,41−1,41−2等と同形のパターン2′,3′,21′−1,21′−2,41′−1,41′−2等が形成されている。但し、この実施例のミキサ1′′は、完全な対称PDTLではなく、FET5を裏面10bに実装していない。
図10は、この発明の第3実施例に係るミキサの表面側と裏面側とを示す斜視図である。
この実施例のミキサ1′′は、いわゆる「PDTL(Planer Dielectric Transmission Line)」といわれるタイプのミキサであり、基板10の表裏両面にスロット線路等を形成した両面スロット構造タイプのものである。
具体的には、図10に示すように、基板10の表面10a側に、上記第1実施例(又は第2実施例)の第1及び第2のスロット線路2,3と第3の線路4とDCカットライン21−1,21−2,41−1,41−2等のパターンを形成すると共に、FET5を実装している。そして、基板10の裏面10bにも、第1及び第2のスロット線路2,3と第3の線路4とDCカットライン21−1,21−2,41−1,41−2等と同形のパターン2′,3′,21′−1,21′−2,41′−1,41′−2等が形成されている。但し、この実施例のミキサ1′′は、完全な対称PDTLではなく、FET5を裏面10bに実装していない。
このように、PDTL構造にすることで、第1のスロット線路2及び第2のスロット線路3が遮断周波数fcを有する。すなわち、第1のスロット線路2や第2のスロット線路3は、遮断周波数fc以下の周波数の信号を伝搬させない。
ところで、レジティブ型のミキサでは、上記第1及び第2実施例で説明したように、中間周波信号IFを、第2のスロット線路3で分岐した第3の線路4から入力するため、中間周波信号IFが第2のスロット線路3側に伝搬するおそれがある。
しかしながら、この実施例のように、ミキサをPDTL構造にして、第1のスロット線路2や第2のスロット線路3の遮断周波数fcを中間周波信号IFの周波数よりも大きめに設定しておくことで、別体のフィルタ等を用いることなく、第2のスロット線路3への中間周波信号IFの伝搬を阻止することができる。
ところで、レジティブ型のミキサでは、上記第1及び第2実施例で説明したように、中間周波信号IFを、第2のスロット線路3で分岐した第3の線路4から入力するため、中間周波信号IFが第2のスロット線路3側に伝搬するおそれがある。
しかしながら、この実施例のように、ミキサをPDTL構造にして、第1のスロット線路2や第2のスロット線路3の遮断周波数fcを中間周波信号IFの周波数よりも大きめに設定しておくことで、別体のフィルタ等を用いることなく、第2のスロット線路3への中間周波信号IFの伝搬を阻止することができる。
また、この実施例のPDTL構造は、FET5を基板10の表面10aにだけ実装しているので、基板10内の電力を基板10の表面10a側に集中させることが好ましい。かかる場合には、裏面10b側のスロット線路等のパターン2′,3′等の線路幅を広げる。これにより、パターン2′,3′の線路幅方向の容量が小さくなり、裏面10b側のインピーダンスが大きくなる。この結果、インピーダンスの小さな表面10a側の電流が大きくなり、電力が表面10a側に集中することとなる。
その他の構成、作用及び効果は、上記第1及び第2実施例と同様であるので、その記載は省略する。
その他の構成、作用及び効果は、上記第1及び第2実施例と同様であるので、その記載は省略する。
次に、この発明の第4実施例について説明する。
図11は、この発明の第4実施例に係るミキサのブロック図である。
この実施例のミキサは、ドレイン注入型のミキサである。
すなわち、図11に示すように、高周波信号RFを第1のスロット線路2から独立に出力し、中間周波信号IFを第3の線路4から独立に入力すると共に、局部発振信号LOを第2のスロット線路3に独立に入力する構成とした。
その他の構成、作用及び効果は、上記第1ないし第3実施例と同様であるので、その記載は省略する。
図11は、この発明の第4実施例に係るミキサのブロック図である。
この実施例のミキサは、ドレイン注入型のミキサである。
すなわち、図11に示すように、高周波信号RFを第1のスロット線路2から独立に出力し、中間周波信号IFを第3の線路4から独立に入力すると共に、局部発振信号LOを第2のスロット線路3に独立に入力する構成とした。
その他の構成、作用及び効果は、上記第1ないし第3実施例と同様であるので、その記載は省略する。
次に、この発明の第5実施例について説明する。
図12は、この発明の第5実施例に係るミキサのブロック図である。
この実施例のミキサは、ゲート型のミキサである。
すなわち、図12に示すように、中間周波信号IFを第1のスロット線路2から独立に出力し、高周波信号RFを第3の線路4から独立に入力すると共に、局部発振信号LOを第2のスロット線路3に独立に入力する構成とした。
その他の構成、作用及び効果は、上記第1及び第2実施例と同様であるので、その記載は省略する。
図12は、この発明の第5実施例に係るミキサのブロック図である。
この実施例のミキサは、ゲート型のミキサである。
すなわち、図12に示すように、中間周波信号IFを第1のスロット線路2から独立に出力し、高周波信号RFを第3の線路4から独立に入力すると共に、局部発振信号LOを第2のスロット線路3に独立に入力する構成とした。
その他の構成、作用及び効果は、上記第1及び第2実施例と同様であるので、その記載は省略する。
次に、この発明の第6実施例について説明する。
図13は、この発明の第6実施例に係る高周波モジュールを示す分解斜視図であり、図14は、高周波モジュールのブロック図である。
図13に示すように、この実施例の高周波モジュール8は、各回路が形成された分割基板81〜85と、これらの分割基板81〜85を収納するパッケージ86とを有して成る。
図13は、この発明の第6実施例に係る高周波モジュールを示す分解斜視図であり、図14は、高周波モジュールのブロック図である。
図13に示すように、この実施例の高周波モジュール8は、各回路が形成された分割基板81〜85と、これらの分割基板81〜85を収納するパッケージ86とを有して成る。
各分割基板81〜85は、PDTL構造の回路基板であり、各分割基板81〜85には、回路ブロックとして、アンテナ回路81A、共用器回路82A、送信回路83A、受信回路84A、発振回路85Aがそれぞれ形成されている。
図14に示すように、分割基板81に形成されたアンテナ回路81Aは、送信電波を送信し及び受信電波を受信するブロックであり、放射スロット81aによって構成される。また、分割基板82に形成された共用器回路82Aは、アンテナ回路81Aに接続されてアンテナ共用器をなすブロックであり、共振器82a等で構成される。分割基板83に形成された送信回路83Aは、共用器回路82Aに接続されアンテナ回路81Aに向けて高周波信号RFを出力するブロックであり、上記第3実施例のミキサ1′′と、帯域通過フィルタ83bと、電力増幅器83cとで構成されている。分割基板84に形成された受信回路84Aは、共用器回路82Aに接続されアンテナ回路81Aによって受信した高周波信号RFを入力するブロックであり、低雑音増幅器84aと、帯域通過フィルタ84bと、上記第3実施例のミキサ1′′とで構成されている。分割基板85に形成された発振回路85Aは、送信回路83Aと受信回路84Aとに接続され所定周波数の局部発振信号LOを発振するブロックである。
一方、図13において、パッケージ86は、導電性金属材料のメッキ処理(メタライズ)が施された樹脂パッケージであり、上記分割基板81〜85がその内部に収納される。そして、パッケージ86の上に取り付けられる蓋87は、その中央部に開口87aを有し、この開口87a内に、無給電アンテナ88を有した電磁波透過可能な閉塞板89が取り付けられている。これにより、無給電アンテナ88が分割基板81上の放射スロット81aと対向する。
なお、図13及び図14において、符号86aは、送信回路83Aに中間周波信号IFを入力するための入力端子であり、符号86bは、受信回路84Aから中間周波信号IFを出力するための出力端子である。
また、この実施例においては、上記第3実施例のミキサ1′′を送信回路83Aと受信回路84Aとに適用した。これは、高周波モジュールの分割基板81〜85がPDTL構造に成っているためである。したがって、分割基板81〜85がPDTL構造でない高周波モジュールの場合には、ミキサ1(1′)等、上記いずれかの実施例のミキサを適用することができることは勿論である。
その他の構成、作用及び効果は上記第3実施例と同様であるので、その記載は省略する。
なお、図13及び図14において、符号86aは、送信回路83Aに中間周波信号IFを入力するための入力端子であり、符号86bは、受信回路84Aから中間周波信号IFを出力するための出力端子である。
また、この実施例においては、上記第3実施例のミキサ1′′を送信回路83Aと受信回路84Aとに適用した。これは、高周波モジュールの分割基板81〜85がPDTL構造に成っているためである。したがって、分割基板81〜85がPDTL構造でない高周波モジュールの場合には、ミキサ1(1′)等、上記いずれかの実施例のミキサを適用することができることは勿論である。
その他の構成、作用及び効果は上記第3実施例と同様であるので、その記載は省略する。
次に、この発明の第7実施例について説明する。
図15は、この発明の第7実施例に係る通信機の要部を示す斜視図であり、図16は、通信機のブロック図である。
図15において、符号90は基板であり、上記第6実施例の高周波モジュール8とBB(ベースバンド)チップ9とがこの基板90に実装されている。
かかる構成により、BBチップ9がBB部として機能し、BBチップ9で変調されたベースバンドの中間周波信号IFが、出力端子91から入力端子86aを介して高周波モジュール8(RF部として機能する)に入力される。すると、ベースバンドの中間周波信号IFが送信回路83Aで高周波信号RFに変換され、無給電アンテナ88から電波として送信される。また、無給電アンテナ88で受信され、受信回路84Aで周波数変換された中間周波信号IFは、出力端子86bからBBチップ9の入力端子92に出力される。すると、この中間周波信号IFがBBチップ9において所定のベースバンド信号に復調される。
その他の構成、作用及び効果は、上記第6実施例と同様であるので、その記載は省略する。
図15は、この発明の第7実施例に係る通信機の要部を示す斜視図であり、図16は、通信機のブロック図である。
図15において、符号90は基板であり、上記第6実施例の高周波モジュール8とBB(ベースバンド)チップ9とがこの基板90に実装されている。
かかる構成により、BBチップ9がBB部として機能し、BBチップ9で変調されたベースバンドの中間周波信号IFが、出力端子91から入力端子86aを介して高周波モジュール8(RF部として機能する)に入力される。すると、ベースバンドの中間周波信号IFが送信回路83Aで高周波信号RFに変換され、無給電アンテナ88から電波として送信される。また、無給電アンテナ88で受信され、受信回路84Aで周波数変換された中間周波信号IFは、出力端子86bからBBチップ9の入力端子92に出力される。すると、この中間周波信号IFがBBチップ9において所定のベースバンド信号に復調される。
その他の構成、作用及び効果は、上記第6実施例と同様であるので、その記載は省略する。
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
上記第3実施例では、FET5が基板10の裏面10bに実装されていない非対称なPDTL構造のミキサについて例示したが、FET5を基板10の表面10aと裏面10bの双方に実装した完全対称なPDTL構造のミキサも、この発明の範囲に含まれることは勿論である。
また、第4実施例のドレイン注入型のミキサや第5実施例のゲート型のミキサにおいても、PDTL構造とすることができることは勿論である。
また、上記第7実施例では、高周波モジュール8とBBチップ9とで成る携帯電話等の通信機を例にして説明したが、BBチップ9の代わりに信号処理部を用いることにより、ミリ波帯の高周波信号を送受信するレーダ装置にも適用することができることは明らかである。
上記第3実施例では、FET5が基板10の裏面10bに実装されていない非対称なPDTL構造のミキサについて例示したが、FET5を基板10の表面10aと裏面10bの双方に実装した完全対称なPDTL構造のミキサも、この発明の範囲に含まれることは勿論である。
また、第4実施例のドレイン注入型のミキサや第5実施例のゲート型のミキサにおいても、PDTL構造とすることができることは勿論である。
また、上記第7実施例では、高周波モジュール8とBBチップ9とで成る携帯電話等の通信機を例にして説明したが、BBチップ9の代わりに信号処理部を用いることにより、ミリ波帯の高周波信号を送受信するレーダ装置にも適用することができることは明らかである。
1,1′,1′′…ミキサ、 2…第1のスロット線路、 2a,3b,41a…開口端、 2b,3a…先端、 3…第2のスロット線路、 4…第3の線路、 5…FET、 8…高周波モジュール、9…BBチップ、 10…基板、 10a…表面、 10b…裏面、 10c,10d…基板縁、 11,12…DC電極、 11a,12a…パッド部、 12b…インダクタ、 13,14…グランド電極、 15…グランド導体、 21−1,21−2,41−1,41−2…DCカットライン、 22−1,22−1,42−1,42−2…ショートスタブ、 50…バンプ、 2′,3′,21′−1,21′−2,41′−1,41′−2…パターン、 G…ゲート電極、 D…ドレイン電極、 S…ソース電極、 LO…局部発振信号、 RF…高周波信号、 IF…中間周波信号。
Claims (11)
- 基板の表面にパターン形成され且つ一方端が閉じ他方端が開口した第1及び第2のスロット線路と、
上記基板の表面にパターン形成され且つ上記第2のスロット線路から分岐して基板縁で開口した第3の線路と、
上記第1及び第2のスロット線路の間に実装され且つ当該第1のスロット線路内の信号を上記第2のスロット線路であって上記第3の線路の分岐部近傍に出力し又は当該分岐部からの信号を上記第1のスロット線路に出力する能動素子と
を備えるミキサであって、
上記第1又は第2のスロット線路のいずれかが、局部発振信号を独立に入力する線路であり、
上記第1のスロット線路又は第3の線路のいずれかが、中間周波信号を独立に入力又は出力する線路であり、
上記第1のスロット線路,第2のスロット線路又は第3の線路にいずれかが、高周波信号を独立に入力又は出力する線路である、
ことを特徴とするミキサ。 - 請求項1に記載のミキサにおいて、
上記第2のスロット線路から分岐し基板縁で開口する1対の平行なカットラインを形成して、これら1対のカットライン又は1対のカットラインと当該第2のスロット線路とで画成された導体部のいずれかを第3の線路として用い、
上記能動素子として、電界効果型トランジスタを用い、上記第1のスロット線路から分岐して基板縁で開口するカットラインと当該第1のスロット線路とで画成された導体部に当該電界効果型トランジスタのゲート電極を接続すると共に、ドレイン電極を上記1対のカットラインと上記第2のスロット線路とで画成された導体部に接続した、
ことを特徴とするミキサ。 - 請求項1又は請求項2に記載のミキサにおいて、
上記第3の線路は、上記1対の平行なカットラインで成るコプレーナ線路である、
ことを特徴とするミキサ。 - 請求項1又は請求項2に記載のミキサにおいて、
上記第3の線路は、上記1対のカットラインと上記第2のスロット線路とで画成された上記導体部と基板裏面のグランド導体とで成るマイクロストリップ線路である、
ことを特徴とするミキサ。 - 請求項4に記載のミキサにおいて、
上記1対のカットラインと上記第2のスロット線路とで画成された上記導体部に、メアンダ状のインダクタを形成した、
ことを特徴とするミキサ。 - 請求項1ないし請求項5のいずれかに記載のミキサにおいて、
上記第1及び第2のスロット線路と対称的に又は非対称的に、スロット線路を裏面にも形成して、上記基板をPDTL構造にし、当該PDTL構造に因る第1及び第2のスロット線路の遮断周波数を上記中間周波信号の周波数以上に設定した、
ことを特徴とするミキサ。 - 請求項2ないし請求項6のいずれかに記載のミキサにおいて、
上記第1のスロット線路を、局部発振信号を独立に入力する線路として用い、上記第3の線路を、中間周波信号を独立に入力又は出力する線路として用い、上記第2のスロット線路を、高周波信号を独立に入力又は出力する線路として用いるレジティブ型のミキサである、
ことを特徴とするミキサ。 - 請求項2ないし請求項6のいずれかに記載のミキサにおいて、
上記第1のスロット線路を、高周波信号を独立に出力する線路として用い、上記第3の線路を、中間周波信号を独立に入力する線路として用い、上記第2のスロット線路を、局部発振信号を独立に入力する線路として用いるドレイン注入型のミキサである、
ことを特徴とするミキサ。 - 請求項2ないし請求項6のいずれかに記載のミキサにおいて、
上記第1のスロット線路を、中間周波信号を独立に出力する線路として用い、上記第3の線路を、高周波信号を独立に入力する線路として用い、上記第2のスロット線路を、局部発振信号を独立に入力する線路として用いるゲート型のミキサである、
ことを特徴とするミキサ。 - 請求項1ないし請求項9のいずれかに記載のミキサを備えた、
ことを特徴とする高周波モジュール。 - 請求項10に記載の高周波モジュールを備えた、
ことを特徴とする通信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006002893A JP2007184862A (ja) | 2006-01-10 | 2006-01-10 | ミキサ,高周波モジュール及び通信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006002893A JP2007184862A (ja) | 2006-01-10 | 2006-01-10 | ミキサ,高周波モジュール及び通信機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007184862A true JP2007184862A (ja) | 2007-07-19 |
Family
ID=38340546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006002893A Pending JP2007184862A (ja) | 2006-01-10 | 2006-01-10 | ミキサ,高周波モジュール及び通信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007184862A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019167619A1 (ja) * | 2018-03-01 | 2019-09-06 | 日本電信電話株式会社 | ミキサ回路 |
-
2006
- 2006-01-10 JP JP2006002893A patent/JP2007184862A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019167619A1 (ja) * | 2018-03-01 | 2019-09-06 | 日本電信電話株式会社 | ミキサ回路 |
US11101772B2 (en) | 2018-03-01 | 2021-08-24 | Nippon Telegraph And Telephone Corporation | Mixer circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3649111B2 (ja) | 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置 | |
US11476226B2 (en) | Radio-frequency module and communication device | |
JP4677495B2 (ja) | 無線通信装置 | |
CN216389364U (zh) | 高频模块和通信装置 | |
JP2006340257A (ja) | マルチモード高周波回路 | |
EP0676861B1 (en) | Balancing mixer, distributor and band blocking filter used therefor, and method for mixing frequencies | |
US7579929B2 (en) | Transmission circuit, antenna duplexer, and radio-frequency switch circuit | |
JP4949475B2 (ja) | 高周波スイッチ | |
US8131246B2 (en) | High-frequency circuit having filtering function and reception device | |
JP4233451B2 (ja) | フィルタ一体型偶高調波ミキサおよびそれを用いた高周波無線通信装置 | |
JP4681056B2 (ja) | 高周波スイッチ | |
JP4768821B2 (ja) | 高周波スイッチ | |
JP4343374B2 (ja) | シングルバランスミキサ | |
US7079400B2 (en) | High-frequency circuit | |
JP2007184862A (ja) | ミキサ,高周波モジュール及び通信機 | |
US6606000B2 (en) | Radio-frequency amplifier, radio-frequency module and communication device | |
JP2007180971A (ja) | 送信装置とこれを用いた通信機器 | |
JP2007135007A (ja) | 発振回路及びこれを備えた通信装置 | |
CN113131106B (zh) | 太赫兹混频器以及电子组件 | |
JP4356116B2 (ja) | 高周波回路デバイス,高周波モジュール及び通信装置 | |
JP2004140438A (ja) | 周波数変換回路 | |
JP2007028039A (ja) | 高周波能動装置,高周波モジュール及び通信装置 | |
JP2004281844A (ja) | 半導体装置及び半導体装置の製造方法及び無線通信装置 | |
JP2002184899A (ja) | マイクロ波回路 | |
WO2004012351A1 (ja) | 高周波モジュールおよびそれを用いた無線装置 |