JP2002184899A - マイクロ波回路 - Google Patents
マイクロ波回路Info
- Publication number
- JP2002184899A JP2002184899A JP2000383296A JP2000383296A JP2002184899A JP 2002184899 A JP2002184899 A JP 2002184899A JP 2000383296 A JP2000383296 A JP 2000383296A JP 2000383296 A JP2000383296 A JP 2000383296A JP 2002184899 A JP2002184899 A JP 2002184899A
- Authority
- JP
- Japan
- Prior art keywords
- land
- source
- microwave circuit
- microwave
- lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 異常発振を発生させることなくマイクロ波デ
バイスを強固に接合して信頼性を向上させることのでき
るマイクロ波回路を提供する。 【解決手段】 裏面にグランドパターン４を形成した基
板２の表面にスルーホール１０ａ、１０ｂによりグラン
ドパターン４と連結されたランド９ａ、９ｂを設け、ラ
ンド９ａ、９ｂにマイクロ波デバイス５をハンダ付けし
て接地するマイクロ波回路１において、スルーホール１
０ａ、１０ｂをランド内９ａ、９ｂに形成し、スルーホ
ール１０ａ、１０ｂに導電性ペースト１１を充填した。
バイスを強固に接合して信頼性を向上させることのでき
るマイクロ波回路を提供する。 【解決手段】 裏面にグランドパターン４を形成した基
板２の表面にスルーホール１０ａ、１０ｂによりグラン
ドパターン４と連結されたランド９ａ、９ｂを設け、ラ
ンド９ａ、９ｂにマイクロ波デバイス５をハンダ付けし
て接地するマイクロ波回路１において、スルーホール１
０ａ、１０ｂをランド内９ａ、９ｂに形成し、スルーホ
ール１０ａ、１０ｂに導電性ペースト１１を充填した。
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＥＴやＨＥＭＴ
等のマイクロ波デバイスを実装したマイクロ波回路に関
する。
等のマイクロ波デバイスを実装したマイクロ波回路に関
する。
【０００２】
【従来の技術】衛星放送や衛星通信を受信して中間周波
数信号に変換して出力する低雑音ダウンコンバータ（以
下「ＬＮＢ」という）の低雑音高周波増幅部（以下「Ｌ
ＮＡ」という）は、基板上に形成されたマイクロストリ
ップラインに素子が組み込まれたマイクロ波回路から成
っている。
数信号に変換して出力する低雑音ダウンコンバータ（以
下「ＬＮＢ」という）の低雑音高周波増幅部（以下「Ｌ
ＮＡ」という）は、基板上に形成されたマイクロストリ
ップラインに素子が組み込まれたマイクロ波回路から成
っている。
【０００３】ＬＮＡでは、アンテナにより受信された１
２ＧＨｚ帯のＲＦ信号が入力端子から入力される。入力
信号は、マイクロストリップラインに組み込まれた２つ
のアンプにより増幅して出力される。該アンプはＧａＡ
ｓＦＥＴ（ガリウムヒ素電界効果トランジスタ）やＨＥ
ＭＴ（High Electron Mobility Transistor：高電子移
動度トランジスタ)等のマイクロ波デバイスから成って
いる。
２ＧＨｚ帯のＲＦ信号が入力端子から入力される。入力
信号は、マイクロストリップラインに組み込まれた２つ
のアンプにより増幅して出力される。該アンプはＧａＡ
ｓＦＥＴ（ガリウムヒ素電界効果トランジスタ）やＨＥ
ＭＴ（High Electron Mobility Transistor：高電子移
動度トランジスタ)等のマイクロ波デバイスから成って
いる。
【０００４】特に、ＨＥＭＴは、化合物半導体のヘテロ
接合面に蓄積する高移動度の電子をキャリアとした半導
体デバイスであり、高周波増幅、高速演算に適している
ため広く用いられる。
接合面に蓄積する高移動度の電子をキャリアとした半導
体デバイスであり、高周波増幅、高速演算に適している
ため広く用いられる。
【０００５】ＨＥＭＴを実装した従来のマイクロ波回路
を図８に示すと、マイクロ波回路１は、絶縁体から成る
基板２上に、所謂リードレス型のＨＥＭＴ５が配置され
ている。ＨＥＭＴ５の裏面には、ゲート５Ｇ、ドレイン
５Ｄ及び２つのソース５Ｓが露出している。
を図８に示すと、マイクロ波回路１は、絶縁体から成る
基板２上に、所謂リードレス型のＨＥＭＴ５が配置され
ている。ＨＥＭＴ５の裏面には、ゲート５Ｇ、ドレイン
５Ｄ及び２つのソース５Ｓが露出している。
【０００６】基板２に形成されたマイクロストリップラ
イン上にはゲート用ランド７及びドレイン用ランド８が
設けられ、マイクロストリップラインの両側に２つのソ
ース用ランド９ａ、９ｂが設けられている。ソース用ラ
ンド９ａ、９ｂ内には、基板２を貫通するスルーホール
１０ａ、１０ｂが形成され、基板２の裏面の略全面に形
成されたグランドパターン（不図示）に連結されてい
る。
イン上にはゲート用ランド７及びドレイン用ランド８が
設けられ、マイクロストリップラインの両側に２つのソ
ース用ランド９ａ、９ｂが設けられている。ソース用ラ
ンド９ａ、９ｂ内には、基板２を貫通するスルーホール
１０ａ、１０ｂが形成され、基板２の裏面の略全面に形
成されたグランドパターン（不図示）に連結されてい
る。
【０００７】ＨＥＭＴ５のゲート５Ｇ、ドレイン５Ｄ及
び２つのソース５Ｓはそれぞれゲート用ランド７、ドレ
イン用ランド８及びソース用ランド９ａ、９ｂにハンダ
付けされている。この際にスルーホール１０ａ、１０ｂ
にはハンダが充填され、ソース用ランド１０ａ、１０ｂ
とグランドパターンとが導通される。これにより、ＨＥ
ＭＴ５のソース５Ｓが接地されるようになっている。
び２つのソース５Ｓはそれぞれゲート用ランド７、ドレ
イン用ランド８及びソース用ランド９ａ、９ｂにハンダ
付けされている。この際にスルーホール１０ａ、１０ｂ
にはハンダが充填され、ソース用ランド１０ａ、１０ｂ
とグランドパターンとが導通される。これにより、ＨＥ
ＭＴ５のソース５Ｓが接地されるようになっている。
【０００８】そして、ＨＥＭＴ５のゲート５Ｇ及びドレ
イン５Ｄにそれぞれ負電圧、正電圧のバイアス電圧が印
加されると、ゲート５Ｇから入力した信号が増幅されて
ドレイン５Ｄから出力されるようになっている。
イン５Ｄにそれぞれ負電圧、正電圧のバイアス電圧が印
加されると、ゲート５Ｇから入力した信号が増幅されて
ドレイン５Ｄから出力されるようになっている。
【０００９】
【発明が解決しようとする課題】しかしながら、上記の
従来のマイクロ波回路１によると、ソース用ランド９
ａ、９ｂ内にスルーホール１０ａ、１０ｂが設けられて
いるため、ソース用ランド９ａ、９ｂに塗布されたハン
ダがスルーホール１０ａ、１０ｂを介して基板２の裏面
に流出する。このため、ソース５Ｓの接合強度が弱くな
り、マイクロ波回路１の信頼性が低い問題があった。
従来のマイクロ波回路１によると、ソース用ランド９
ａ、９ｂ内にスルーホール１０ａ、１０ｂが設けられて
いるため、ソース用ランド９ａ、９ｂに塗布されたハン
ダがスルーホール１０ａ、１０ｂを介して基板２の裏面
に流出する。このため、ソース５Ｓの接合強度が弱くな
り、マイクロ波回路１の信頼性が低い問題があった。
【００１０】ハンダの流出を抑制するために、図９に示
すようにソース用ランド９ａ、９ｂの外側に接してスル
ーホール１０ａ、１０ｂを設ける方法が考えられる。し
かし、この場合、ＨＥＭＴ５のソース５Ｇとスルーホー
ル１０ａ、１０ｂとの距離Ｌ１、Ｌ２が長くなる。
すようにソース用ランド９ａ、９ｂの外側に接してスル
ーホール１０ａ、１０ｂを設ける方法が考えられる。し
かし、この場合、ＨＥＭＴ５のソース５Ｇとスルーホー
ル１０ａ、１０ｂとの距離Ｌ１、Ｌ２が長くなる。
【００１１】このため、ＨＥＭＴ５の取付位置やソース
用ランド９ａ、９ｂ大きさの違いにより距離Ｌ１、Ｌ２
にばらつきがあると、インダクタンスの違いにより２つ
のソース５Ｓ間に電位差が生じる。その結果、ＨＥＭＴ
５の異常発振を引き起こす問題がある。
用ランド９ａ、９ｂ大きさの違いにより距離Ｌ１、Ｌ２
にばらつきがあると、インダクタンスの違いにより２つ
のソース５Ｓ間に電位差が生じる。その結果、ＨＥＭＴ
５の異常発振を引き起こす問題がある。
【００１２】本発明は、異常発振を発生させることなく
マイクロ波デバイスを強固に接合して信頼性を向上させ
ることのできるマイクロ波回路を提供することを目的と
する。
マイクロ波デバイスを強固に接合して信頼性を向上させ
ることのできるマイクロ波回路を提供することを目的と
する。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明は、裏面にグランドパターンを形成した基板の
表面にスルーホールにより前記グランドパターンと連結
されたランドを設け、前記ランドにマイクロ波デバイス
をハンダ付けして接地するマイクロ波回路において、前
記スルーホールを前記ランド内に形成し、前記スルーホ
ールに導電性ペーストを充填したことを特徴としてい
る。
に本発明は、裏面にグランドパターンを形成した基板の
表面にスルーホールにより前記グランドパターンと連結
されたランドを設け、前記ランドにマイクロ波デバイス
をハンダ付けして接地するマイクロ波回路において、前
記スルーホールを前記ランド内に形成し、前記スルーホ
ールに導電性ペーストを充填したことを特徴としてい
る。
【００１４】この構成によると、マイクロ波デバイスの
端子がランドにハンダ付けされ、ランドと基板の裏面に
形成されたグランドパターンとがランド内に形成された
スルーホール内の導電性ペーストにより導通されてマイ
クロ波デバイスが接地される。ランド上に塗布されたハ
ンダは導電性ペーストによりスルーホールへの流入が遮
られる。
端子がランドにハンダ付けされ、ランドと基板の裏面に
形成されたグランドパターンとがランド内に形成された
スルーホール内の導電性ペーストにより導通されてマイ
クロ波デバイスが接地される。ランド上に塗布されたハ
ンダは導電性ペーストによりスルーホールへの流入が遮
られる。
【００１５】また本発明は、裏面にグランドパターンを
形成した基板の表面にスルーホールにより前記グランド
パターンと連結されたランドを設け、前記ランドにマイ
クロ波デバイスをハンダ付けして接地するマイクロ波回
路において、前記スルーホールを前記ランド内に形成
し、前記グランドパターン上に開口する前記スルーホー
ルの周囲をレジストで囲んだことを特徴としている。
形成した基板の表面にスルーホールにより前記グランド
パターンと連結されたランドを設け、前記ランドにマイ
クロ波デバイスをハンダ付けして接地するマイクロ波回
路において、前記スルーホールを前記ランド内に形成
し、前記グランドパターン上に開口する前記スルーホー
ルの周囲をレジストで囲んだことを特徴としている。
【００１６】この構成によると、マイクロ波デバイスの
端子がランドにハンダ付けされ、ランドと基板の裏面に
形成されたグランドパターンとがランド内に形成された
スルーホール内のハンダにより導通されてマイクロ波デ
バイスが接地される。グランドパターン上に開口したス
ルーホールを通るハンダは、スルーホールの周囲を囲ん
だレジストによりグランドパターン上への流出が遮られ
る。
端子がランドにハンダ付けされ、ランドと基板の裏面に
形成されたグランドパターンとがランド内に形成された
スルーホール内のハンダにより導通されてマイクロ波デ
バイスが接地される。グランドパターン上に開口したス
ルーホールを通るハンダは、スルーホールの周囲を囲ん
だレジストによりグランドパターン上への流出が遮られ
る。
【００１７】また本発明は、裏面にグランドパターンを
形成した基板の表面にスルーホールにより前記グランド
パターンと連結された複数のランドを設け、前記ランド
にマイクロ波デバイスの複数の接地端子をそれぞれハン
ダ付けして接地するマイクロ波回路において、前記スル
ーホールを前記ランドの周囲に接して形成し、複数の前
記ランドを導電性パターンにより連結したことを特徴と
している。
形成した基板の表面にスルーホールにより前記グランド
パターンと連結された複数のランドを設け、前記ランド
にマイクロ波デバイスの複数の接地端子をそれぞれハン
ダ付けして接地するマイクロ波回路において、前記スル
ーホールを前記ランドの周囲に接して形成し、複数の前
記ランドを導電性パターンにより連結したことを特徴と
している。
【００１８】この構成によると、マイクロ波デバイスの
複数の接地端子がそれぞれ別のランドにハンダ付けさ
れ、ランドと基板の裏面に形成されたグランドパターン
とがランドの外側に接して形成されたスルーホール内の
ハンダにより導通されてマイクロ波デバイスが接地され
る。各ランドは導電性パターンにより導通され、各接地
端子が同電位になる。
複数の接地端子がそれぞれ別のランドにハンダ付けさ
れ、ランドと基板の裏面に形成されたグランドパターン
とがランドの外側に接して形成されたスルーホール内の
ハンダにより導通されてマイクロ波デバイスが接地され
る。各ランドは導電性パターンにより導通され、各接地
端子が同電位になる。
【００１９】また本発明は、上記各構成のマイクロ波回
路において、前記マイクロ波デバイスはＦＥＴまたはＨ
ＥＭＴから成り、前記ランドに前記マイクロ波デバイス
のソースをハンダ付けしたことを特徴としている。この
構成によると、ＦＥＴまたはＨＥＭＴのソースがグラン
ドパターンと導通して接地される。
路において、前記マイクロ波デバイスはＦＥＴまたはＨ
ＥＭＴから成り、前記ランドに前記マイクロ波デバイス
のソースをハンダ付けしたことを特徴としている。この
構成によると、ＦＥＴまたはＨＥＭＴのソースがグラン
ドパターンと導通して接地される。
【００２０】また本発明は、裏面にグランドパターンを
形成した基板の表面にＦＥＴまたはＨＥＭＴのソース、
ドレイン及びゲートをそれぞれハンダ付けするためのソ
ース用ランド、ドレイン用ランド、ゲート用ランドを形
成し、前記グランドパターンと連結するスルーホールを
内側に設けた前記ソース用ランドに前記ソースをハンダ
付けして接地するマイクロ波回路において、前記ソース
用ランドの面積を前記ドレイン用ランド及び前記ゲート
用ランドの面積よりも広くしたことを特徴としている。
形成した基板の表面にＦＥＴまたはＨＥＭＴのソース、
ドレイン及びゲートをそれぞれハンダ付けするためのソ
ース用ランド、ドレイン用ランド、ゲート用ランドを形
成し、前記グランドパターンと連結するスルーホールを
内側に設けた前記ソース用ランドに前記ソースをハンダ
付けして接地するマイクロ波回路において、前記ソース
用ランドの面積を前記ドレイン用ランド及び前記ゲート
用ランドの面積よりも広くしたことを特徴としている。
【００２１】この構成によると、例えば、ＨＥＭＴのド
レイン及びゲートがそれぞれドレイン用ランド及びゲー
ト用ランドにハンダ付けされる。ＨＥＭＴのソースはド
レイン用ランド及びゲート用ランドよりも面積が広く塗
布されるハンダ量の多いソース用ランドにハンダ付けさ
れる。そして、ソース用ランドと基板の裏面に形成され
たグランドパターンとがソース用ランド内に形成された
スルーホール内のハンダにより導通されてＨＥＭＴのソ
ースが接地される。
レイン及びゲートがそれぞれドレイン用ランド及びゲー
ト用ランドにハンダ付けされる。ＨＥＭＴのソースはド
レイン用ランド及びゲート用ランドよりも面積が広く塗
布されるハンダ量の多いソース用ランドにハンダ付けさ
れる。そして、ソース用ランドと基板の裏面に形成され
たグランドパターンとがソース用ランド内に形成された
スルーホール内のハンダにより導通されてＨＥＭＴのソ
ースが接地される。
【００２２】
【発明の実施の形態】以下に本発明の実施形態を図面を
参照して説明する。説明の便宜上、従来例の図８、図９
と同一の部分については同一の符号を付している。図１
は第１実施形態のマイクロ波回路を含むＬＮＡを備えた
ＬＮＢを示す構成図である。
参照して説明する。説明の便宜上、従来例の図８、図９
と同一の部分については同一の符号を付している。図１
は第１実施形態のマイクロ波回路を含むＬＮＡを備えた
ＬＮＢを示す構成図である。
【００２３】２１はパラボラアンテナ（不図示）に連結
されたフィードホーン（１次放射器）であり、フィード
ホーン２１から伝送線路３１にＲＦ信号が取り出され
る。ＲＦ信号は１２．２５〜１２．７５ＧＨｚ帯域内の
信号であり、ＬＮＡ２２で増幅された後、バンドパスフ
ィルタ２３に伝送される。
されたフィードホーン（１次放射器）であり、フィード
ホーン２１から伝送線路３１にＲＦ信号が取り出され
る。ＲＦ信号は１２．２５〜１２．７５ＧＨｚ帯域内の
信号であり、ＬＮＡ２２で増幅された後、バンドパスフ
ィルタ２３に伝送される。
【００２４】ＬＮＡ２２はＲＦ信号を増幅するアンプ２
２ａ、２２ｂから成っている。バンドパスフィルタ２３
を通過した信号は、混合増幅部（ＭＭＩＣ）２４のミキ
サ２５へ伝送される。ミキサ２５は局部発信器（ＬＯ：
Local Ocsillator）２７から与えられる１１．３ＧＨｚ
の局部発信信号と入力されたＲＦ信号との周波数差の中
間信号（ＩＦ）を出力する。このため、ミキサ２５から
出力される中間周波信号の周波数帯域は、９５０〜１４
５０ＭＨｚとなる。
２ａ、２２ｂから成っている。バンドパスフィルタ２３
を通過した信号は、混合増幅部（ＭＭＩＣ）２４のミキ
サ２５へ伝送される。ミキサ２５は局部発信器（ＬＯ：
Local Ocsillator）２７から与えられる１１．３ＧＨｚ
の局部発信信号と入力されたＲＦ信号との周波数差の中
間信号（ＩＦ）を出力する。このため、ミキサ２５から
出力される中間周波信号の周波数帯域は、９５０〜１４
５０ＭＨｚとなる。
【００２５】ミキサ２５の中間周波信号出力はアンプか
ら成る中間周波増幅回路２６で増幅された後、結合コン
デンサＣ１を介して出力端子２９へ導出される。出力端
子２９はチューナ（不図示）の入力端子に接続される。
チューナでは入力された中間周波信号の１つを選択する
ことによって選局が行われる。
ら成る中間周波増幅回路２６で増幅された後、結合コン
デンサＣ１を介して出力端子２９へ導出される。出力端
子２９はチューナ（不図示）の入力端子に接続される。
チューナでは入力された中間周波信号の１つを選択する
ことによって選局が行われる。
【００２６】出力端子２９には、チューナから１５Ｖの
直流電圧が印加されるようになっている。出力端子２９
には高周波チョークコイルＬの一端が接続され、他端に
パワーサプライ２８が接続されている。パワーサプライ
２８は印加された直流電圧に基づいてＬＮＡ２２、局部
発信器２７及び混合増幅部２４に電源を供給するように
なっている。
直流電圧が印加されるようになっている。出力端子２９
には高周波チョークコイルＬの一端が接続され、他端に
パワーサプライ２８が接続されている。パワーサプライ
２８は印加された直流電圧に基づいてＬＮＡ２２、局部
発信器２７及び混合増幅部２４に電源を供給するように
なっている。
【００２７】ＬＮＡ２２のアンプ２２ａ、２２ｂはＨＥ
ＭＴから成っている。図２、図３はこのＨＥＭＴを実装
したマイクロ波回路を示す側面断面図及び平面図であ
る。マイクロ波回路１は、絶縁体から成る基板２上に、
所謂リードレス型のＨＥＭＴ５が配置されている。ＨＥ
ＭＴ５は、図４の裏面図に示すように、裏面にゲート５
Ｇ、ドレイン５Ｄ及び２つのソース５Ｓが露出してい
る。
ＭＴから成っている。図２、図３はこのＨＥＭＴを実装
したマイクロ波回路を示す側面断面図及び平面図であ
る。マイクロ波回路１は、絶縁体から成る基板２上に、
所謂リードレス型のＨＥＭＴ５が配置されている。ＨＥ
ＭＴ５は、図４の裏面図に示すように、裏面にゲート５
Ｇ、ドレイン５Ｄ及び２つのソース５Ｓが露出してい
る。
【００２８】基板２に形成されたマイクロストリップラ
イン上にはゲート用ランド７及びドレイン用ランド８が
設けられ、マイクロストリップラインの両側に２つのソ
ース用ランド９ａ、９ｂが設けられている。ソース用ラ
ンド９ａ、９ｂ内には、基板２を貫通するスルーホール
１０ａ、１０ｂが形成され、基板２の裏面の略全面に形
成されたグランドパターン４に連結されている。
イン上にはゲート用ランド７及びドレイン用ランド８が
設けられ、マイクロストリップラインの両側に２つのソ
ース用ランド９ａ、９ｂが設けられている。ソース用ラ
ンド９ａ、９ｂ内には、基板２を貫通するスルーホール
１０ａ、１０ｂが形成され、基板２の裏面の略全面に形
成されたグランドパターン４に連結されている。
【００２９】ＨＥＭＴ５のゲート５Ｇ、ドレイン５Ｄ及
び２つのソース５Ｓはそれぞれゲート用ランド７、ドレ
イン用ランド８及びソース用ランド９ａ、９ｂにハンダ
付けされている。スルーホール１０ａ、１０ｂには導電
性ペースト１１が充填され、ソース用ランド１０ａ、１
０ｂとグランドパターンが導通されている。これによ
り、ＨＥＭＴ５のソース５Ｓが接地されるようになって
いる。
び２つのソース５Ｓはそれぞれゲート用ランド７、ドレ
イン用ランド８及びソース用ランド９ａ、９ｂにハンダ
付けされている。スルーホール１０ａ、１０ｂには導電
性ペースト１１が充填され、ソース用ランド１０ａ、１
０ｂとグランドパターンが導通されている。これによ
り、ＨＥＭＴ５のソース５Ｓが接地されるようになって
いる。
【００３０】そして、ＨＥＭＴ５のゲート５Ｇ及びドレ
イン５Ｄにそれぞれ負電圧、正電圧のバイアス電圧がパ
ワーサプライ２８（図１参照）により印加されると、ゲ
ート５Ｇから入力した信号が増幅されてドレイン５Ｄか
ら出力されるようになっている。
イン５Ｄにそれぞれ負電圧、正電圧のバイアス電圧がパ
ワーサプライ２８（図１参照）により印加されると、ゲ
ート５Ｇから入力した信号が増幅されてドレイン５Ｄか
ら出力されるようになっている。
【００３１】本実施形態によると、スルーホール１０
ａ、１０ｂに導電性ペースト１１が充填されているた
め、ソース用ランド９ａ、９ｂに塗布されたハンダはス
ルーホール１０ａ、１０ｂへの流入が導電性ペースト１
１により遮られる。従って、ハンダ量を十分確保してソ
ース５Ｓを強固にハンダ付けし、マイクロ波回路１の信
頼性を向上させることができる。
ａ、１０ｂに導電性ペースト１１が充填されているた
め、ソース用ランド９ａ、９ｂに塗布されたハンダはス
ルーホール１０ａ、１０ｂへの流入が導電性ペースト１
１により遮られる。従って、ハンダ量を十分確保してソ
ース５Ｓを強固にハンダ付けし、マイクロ波回路１の信
頼性を向上させることができる。
【００３２】次に、図５は第２実施形態のマイクロ波回
路を示す裏面図である。本実施形態は前述の図２、図３
の第１実施形態に対して導電性ペースト１１を省くとと
もに、基板２の裏面の略全面に形成されるグランドパタ
ーン４上に開口したスルーホール１０ａ、１０ｂの周囲
にレジスト１３を塗布している。その他の構成は第１実
施形態と同一である。
路を示す裏面図である。本実施形態は前述の図２、図３
の第１実施形態に対して導電性ペースト１１を省くとと
もに、基板２の裏面の略全面に形成されるグランドパタ
ーン４上に開口したスルーホール１０ａ、１０ｂの周囲
にレジスト１３を塗布している。その他の構成は第１実
施形態と同一である。
【００３３】そして、ソース用ランド９ａ、９ｂ上に塗
布されたハンダによりＨＥＭＴ５のソース５Ｓがハンダ
付けされる。この時、スルーホール１０ａ、１０ｂにハ
ンダが流入するが、基板２の裏面でレジスト１３に遮ら
れてスルーホール１０ａ、１０ｂからの流出を防止する
ことができる。従って、ハンダ量を十分確保してソース
５Ｓを強固にハンダ付けし、マイクロ波回路１の信頼性
を向上させることができる。
布されたハンダによりＨＥＭＴ５のソース５Ｓがハンダ
付けされる。この時、スルーホール１０ａ、１０ｂにハ
ンダが流入するが、基板２の裏面でレジスト１３に遮ら
れてスルーホール１０ａ、１０ｂからの流出を防止する
ことができる。従って、ハンダ量を十分確保してソース
５Ｓを強固にハンダ付けし、マイクロ波回路１の信頼性
を向上させることができる。
【００３４】次に、図６は第３実施形態のマイクロ波回
路を示す平面図である。本実施形態は、前述の図２、図
３の第１実施形態に対して導電性ペースト１１を省くと
ともに、ゲート用ランド７及びドレイン用ランド８より
もソース用ランド９ａ、９ｂの面積を広くしている。そ
の他の構成は第１実施形態と同一である。
路を示す平面図である。本実施形態は、前述の図２、図
３の第１実施形態に対して導電性ペースト１１を省くと
ともに、ゲート用ランド７及びドレイン用ランド８より
もソース用ランド９ａ、９ｂの面積を広くしている。そ
の他の構成は第１実施形態と同一である。
【００３５】そして、ソース用ランド９ａ、９ｂ上に塗
布されたハンダによりＨＥＭＴ５のソース５Ｓがハンダ
付けされる。この時、ソース用ランド９ａ、９ｂの面積
が広いためソース用ランド９ａ、９ｂ上に塗布されたハ
ンダ量が多くなる。これにより、スルーホール１０ａ、
１０ｂを介して基板２の裏面にハンダが流出しても、十
分な量のハンダによりソース５Ｓをハンダ付けすること
ができる。従って、ハンダ量を十分確保してソース５Ｓ
を強固にハンダ付けし、マイクロ波回路１の信頼性を向
上させることができる。
布されたハンダによりＨＥＭＴ５のソース５Ｓがハンダ
付けされる。この時、ソース用ランド９ａ、９ｂの面積
が広いためソース用ランド９ａ、９ｂ上に塗布されたハ
ンダ量が多くなる。これにより、スルーホール１０ａ、
１０ｂを介して基板２の裏面にハンダが流出しても、十
分な量のハンダによりソース５Ｓをハンダ付けすること
ができる。従って、ハンダ量を十分確保してソース５Ｓ
を強固にハンダ付けし、マイクロ波回路１の信頼性を向
上させることができる。
【００３６】次に、図７は第４実施形態のマイクロ波回
路を示す平面図である。本実施形態は前述の図２、図３
の第１実施形態に対して導電性ペースト１１を省くとと
もに、スルーホール１０ａ、１０ｂをソース用ランド９
ａ、９ｂの外周に接して設け、ソース用ランド９ａ、９
ｂを導電性パターンから成る連結部９ｃにより連結して
いる。その他の構成は第１実施形態と同様である。
路を示す平面図である。本実施形態は前述の図２、図３
の第１実施形態に対して導電性ペースト１１を省くとと
もに、スルーホール１０ａ、１０ｂをソース用ランド９
ａ、９ｂの外周に接して設け、ソース用ランド９ａ、９
ｂを導電性パターンから成る連結部９ｃにより連結して
いる。その他の構成は第１実施形態と同様である。
【００３７】スルーホール１０ａ、１０ｂをソース用ラ
ンド９ａ、９ｂの外周に接して設けているので、ソース
用ランド９ａ、９ｂに塗布されたハンダのスルーホール
１０ａ、１０ｂへの流入が抑制される。また、ソース５
Ｓとスルーホール１０ａ、１０ｂとの距離Ｌ１、Ｌ２が
長くなり、ＨＥＭＴ５の取付位置やソース用ランド９
ａ、９ｂ大きさの違いにより距離Ｌ１、Ｌ２にばらつき
があると、距離Ｌ１、Ｌ２の間でインダクタンスの違い
が生じる。
ンド９ａ、９ｂの外周に接して設けているので、ソース
用ランド９ａ、９ｂに塗布されたハンダのスルーホール
１０ａ、１０ｂへの流入が抑制される。また、ソース５
Ｓとスルーホール１０ａ、１０ｂとの距離Ｌ１、Ｌ２が
長くなり、ＨＥＭＴ５の取付位置やソース用ランド９
ａ、９ｂ大きさの違いにより距離Ｌ１、Ｌ２にばらつき
があると、距離Ｌ１、Ｌ２の間でインダクタンスの違い
が生じる。
【００３８】しかし、連結部９ｃにより２つのソース５
Ｓが同電位に維持される。従って、ハンダ量を十分確保
してソース５Ｓを強固にハンダ付けし、マイクロ波回路
１の信頼性を向上させることができるとともに、ＨＥＭ
Ｔ５の異常発振を防止することができる。
Ｓが同電位に維持される。従って、ハンダ量を十分確保
してソース５Ｓを強固にハンダ付けし、マイクロ波回路
１の信頼性を向上させることができるとともに、ＨＥＭ
Ｔ５の異常発振を防止することができる。
【００３９】尚、第１〜第４実施形態において、リード
レス型のＨＥＭＴを実装したマイクロ波回路について説
明したが、ゲート、ドレイン及びソースからリードが延
出されたリード付き型のＨＥＭＴ、ＧａＡｓＦＥＴ等の
他のマイクロ波デバイスを実装したマイクロ波回路にお
いても同様の構成により同様の効果を得ることができ
る。
レス型のＨＥＭＴを実装したマイクロ波回路について説
明したが、ゲート、ドレイン及びソースからリードが延
出されたリード付き型のＨＥＭＴ、ＧａＡｓＦＥＴ等の
他のマイクロ波デバイスを実装したマイクロ波回路にお
いても同様の構成により同様の効果を得ることができ
る。
【００４０】
【発明の効果】本実施形態によると、スルーホールに導
電性ペーストが充填されるため、ランドに塗布されたハ
ンダはスルーホールへの流入が導電性ペーストにより遮
られる。従って、ハンダ量を十分確保してマイクロ波デ
バイスを強固にハンダ付けし、マイクロ波回路の信頼性
を向上させることができる。
電性ペーストが充填されるため、ランドに塗布されたハ
ンダはスルーホールへの流入が導電性ペーストにより遮
られる。従って、ハンダ量を十分確保してマイクロ波デ
バイスを強固にハンダ付けし、マイクロ波回路の信頼性
を向上させることができる。
【００４１】また本発明によると、基板の裏面に形成さ
れたグランドパターン上に開口するスルーホールの周囲
をレジストで覆うため、ランドの塗布されたハンダがス
ルーホールに流入しても、基板の裏面でレジストに遮ら
れてスルーホールからの流出を防止することができる。
従って、ハンダ量を十分確保してマイクロ波デバイスを
強固にハンダ付けし、マイクロ波回路の信頼性を向上さ
せることができる。
れたグランドパターン上に開口するスルーホールの周囲
をレジストで覆うため、ランドの塗布されたハンダがス
ルーホールに流入しても、基板の裏面でレジストに遮ら
れてスルーホールからの流出を防止することができる。
従って、ハンダ量を十分確保してマイクロ波デバイスを
強固にハンダ付けし、マイクロ波回路の信頼性を向上さ
せることができる。
【００４２】また本発明によると、ランドの周囲に接し
てスルーホールを設けるとともに複数のランドを導電性
パターンにより連結することにより、ランドに塗布され
たハンダのスルーホールへの流入が抑制される。また、
接地端子とスルーホールとの距離のばらつきによって各
接地端子とスルーホール間にインダクタンスの差が生じ
ても、導電性パターンにより複数の接地端子が同電位に
維持される。従って、ハンダ量を十分確保してマイクロ
波デバイスの接地端子を強固にハンダ付けし、マイクロ
波回路の信頼性を向上させることができるとともに、マ
イクロ波デバイスの異常発振等を防止することができ
る。
てスルーホールを設けるとともに複数のランドを導電性
パターンにより連結することにより、ランドに塗布され
たハンダのスルーホールへの流入が抑制される。また、
接地端子とスルーホールとの距離のばらつきによって各
接地端子とスルーホール間にインダクタンスの差が生じ
ても、導電性パターンにより複数の接地端子が同電位に
維持される。従って、ハンダ量を十分確保してマイクロ
波デバイスの接地端子を強固にハンダ付けし、マイクロ
波回路の信頼性を向上させることができるとともに、マ
イクロ波デバイスの異常発振等を防止することができ
る。
【００４３】また本発明によると、ゲート用ランド及び
ドレイン用ランドよりもソース用ランドの面積が広いた
め、ソース用ランド上に塗布されたハンダ量が多くな
る。これにより、スルーホールを介して基板の裏面にハ
ンダが流出しても、十分な量のハンダによりＨＥＭＴま
たはＦＥＴのソースをハンダ付けすることができる。従
って、ハンダ量を十分確保してソースを強固にハンダ付
けし、マイクロ波回路の信頼性を向上させることができ
る。
ドレイン用ランドよりもソース用ランドの面積が広いた
め、ソース用ランド上に塗布されたハンダ量が多くな
る。これにより、スルーホールを介して基板の裏面にハ
ンダが流出しても、十分な量のハンダによりＨＥＭＴま
たはＦＥＴのソースをハンダ付けすることができる。従
って、ハンダ量を十分確保してソースを強固にハンダ付
けし、マイクロ波回路の信頼性を向上させることができ
る。
【図面の簡単な説明】
【図１】 本発明の第１実施形態のマイクロ波回路を含
むＬＮＡを備えたＬＮＢを示す構成図である。
むＬＮＡを備えたＬＮＢを示す構成図である。
【図２】 本発明の第１実施形態のマイクロ波回路を示
す側面断面図である。
す側面断面図である。
【図３】 本発明の第１実施形態のマイクロ波回路を示
す平面図である。
す平面図である。
【図４】 本発明の第１実施形態のマイクロ波回路のＨ
ＥＭＴを示す裏面図である。
ＥＭＴを示す裏面図である。
【図５】 本発明の第２実施形態のマイクロ波回路を示
す裏面図である。
す裏面図である。
【図６】 本発明の第３実施形態のマイクロ波回路を示
す平面図である。
す平面図である。
【図７】 本発明の第４実施形態のマイクロ波回路を示
す平面図である。
す平面図である。
【図８】 従来のマイクロ波回路を示す平面図である。
【図９】 従来の他のマイクロ波回路を示す平面図であ
る。
る。
１ マイクロ波回路 ２ 基板 ４ グランドパターン ５ ＨＥＭＴ ５Ｇ ゲート ５Ｄ ドレイン ５Ｓ ソース ７ ゲート用ランド ８ ドレイン用ランド ９ａ、９ｂ ソース用ランド ９ｃ 連結部 １０ａ、１０ｂ スルーホール １１ 導電性ペースト １３ レジスト ２１ フィードホーン ２２ ＬＮＡ ２３ バンドパスフィルタ ２４ 混合増幅部 ２５ ミキサ ２６ 中間周波増幅回路 ２７ 局部発信器 ２８ パワーサプライ ２９ 出力端子
Claims (5)
- 【請求項１】 裏面にグランドパターンを形成した基板
の表面にスルーホールにより前記グランドパターンと連
結されたランドを設け、前記ランドにマイクロ波デバイ
スをハンダ付けして接地するマイクロ波回路において、 前記スルーホールを前記ランド内に形成し、前記スルー
ホールに導電性ペーストを充填したことを特徴とするマ
イクロ波回路。 - 【請求項２】 裏面にグランドパターンを形成した基板
の表面にスルーホールにより前記グランドパターンと連
結されたランドを設け、前記ランドにマイクロ波デバイ
スをハンダ付けして接地するマイクロ波回路において、 前記スルーホールを前記ランド内に形成し、前記グラン
ドパターン上に開口する前記スルーホールの周囲をレジ
ストで囲んだことを特徴とするマイクロ波回路。 - 【請求項３】 裏面にグランドパターンを形成した基板
の表面にスルーホールにより前記グランドパターンと連
結された複数のランドを設け、前記ランドにマイクロ波
デバイスの複数の接地端子をそれぞれハンダ付けして接
地するマイクロ波回路において、 前記スルーホールを前記ランドの周囲に接して形成し、
複数の前記ランドを導電性パターンにより連結したこと
を特徴とするマイクロ波回路。 - 【請求項４】 前記マイクロ波デバイスはＦＥＴまたは
ＨＥＭＴから成り、前記ランドに前記マイクロ波デバイ
スのソースをハンダ付けしたことを特徴とする請求項１
〜請求項３のいずれかに記載のマイクロ波回路。 - 【請求項５】 裏面にグランドパターンを形成した基板
の表面にＦＥＴまたはＨＥＭＴのソース、ドレイン及び
ゲートをそれぞれハンダ付けするためのソース用ラン
ド、ドレイン用ランド、ゲート用ランドを形成し、前記
グランドパターンと連結するスルーホールを内側に設け
た前記ソース用ランドに前記ソースをハンダ付けして接
地するマイクロ波回路において、 前記ソース用ランドの面積を前記ドレイン用ランド及び
前記ゲート用ランドの面積よりも広くしたことを特徴と
するマイクロ波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000383296A JP4183382B2 (ja) | 2000-12-18 | 2000-12-18 | マイクロ波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000383296A JP4183382B2 (ja) | 2000-12-18 | 2000-12-18 | マイクロ波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002184899A true JP2002184899A (ja) | 2002-06-28 |
| JP4183382B2 JP4183382B2 (ja) | 2008-11-19 |
Family
ID=18850977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000383296A Expired - Fee Related JP4183382B2 (ja) | 2000-12-18 | 2000-12-18 | マイクロ波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4183382B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008289510A (ja) * | 2007-05-22 | 2008-12-04 | Daito Giken:Kk | 遊技台 |
| JP2010268296A (ja) * | 2009-05-15 | 2010-11-25 | Sharp Corp | 衛星放送受信用コンバータｉｃ、衛星放送受信用コンバータ、および衛星放送受信用アンテナ |
-
2000
- 2000-12-18 JP JP2000383296A patent/JP4183382B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008289510A (ja) * | 2007-05-22 | 2008-12-04 | Daito Giken:Kk | 遊技台 |
| JP2010268296A (ja) * | 2009-05-15 | 2010-11-25 | Sharp Corp | 衛星放送受信用コンバータｉｃ、衛星放送受信用コンバータ、および衛星放送受信用アンテナ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4183382B2 (ja) | 2008-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805023A (en) | High frequency amplifier, receiver, and transmitter system | |
| US5940750A (en) | Low-cost low noise block down-converter with a self-oscillating mixer for satellite broadcast receivers | |
| US6162697A (en) | High Q inductor realization for use in MMIC circuits | |
| JP2005072671A (ja) | 通信用電子部品および送受信切替え用半導体装置 | |
| US20040263422A1 (en) | Active dielectric resonator antenna | |
| US7130577B2 (en) | Low noise converter employed in satellite broadcast reception system and receiver apparatus | |
| US20070253177A1 (en) | Circuit unit, power supply bias circuit, LNB and transistor capable of suppressing oscillation of a board | |
| US8131246B2 (en) | High-frequency circuit having filtering function and reception device | |
| Hori et al. | GaAs monolithic MIC's for direct broadcast satellite receivers | |
| US7079400B2 (en) | High-frequency circuit | |
| JP2891299B2 (ja) | 半導体マイクロ波増幅器 | |
| US8288845B2 (en) | Package including proximately-positioned lead frame | |
| US20060033207A1 (en) | Microwave-monolithic-integrated-circuit-mounted substrate, transmitter device for transmission only and transceiver device for transmission/reception in microwave-band communication | |
| JP2002184899A (ja) | マイクロ波回路 | |
| US6188296B1 (en) | Local oscillator having improved oscillation characteristic | |
| US6459339B1 (en) | High-frequency circuit | |
| JPH11177206A (ja) | 半導体部品の実装方法およびこの実装方法で作成された半導体回路 | |
| Sekiguchi et al. | Ultra small sized low noise block downconverter module | |
| JPH06140814A (ja) | マイクロ波回路 | |
| JP2004281844A (ja) | 半導体装置及び半導体装置の製造方法及び無線通信装置 | |
| JPH04352505A (ja) | アンテナ一体化マイクロ波回路 | |
| JPH118515A (ja) | 周波数変換装置 | |
| JP2007184862A (ja) | ミキサ，高周波モジュール及び通信機 | |
| JP2004072358A (ja) | アンテナ一体型高周波無線装置 | |
| JPH08186450A (ja) | マイクロ波周波数変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060119 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |