JP2004072358A - アンテナ一体型高周波無線装置 - Google Patents

アンテナ一体型高周波無線装置 Download PDF

Info

Publication number
JP2004072358A
JP2004072358A JP2002228158A JP2002228158A JP2004072358A JP 2004072358 A JP2004072358 A JP 2004072358A JP 2002228158 A JP2002228158 A JP 2002228158A JP 2002228158 A JP2002228158 A JP 2002228158A JP 2004072358 A JP2004072358 A JP 2004072358A
Authority
JP
Japan
Prior art keywords
frequency
antenna
microstrip
ground
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002228158A
Other languages
English (en)
Inventor
Keisuke Sato
佐藤　啓介
Eiji Suematsu
末松　英治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002228158A priority Critical patent/JP2004072358A/ja
Priority to AU2003244124A priority patent/AU2003244124A1/en
Priority to PCT/JP2003/008164 priority patent/WO2004017460A1/ja
Publication of JP2004072358A publication Critical patent/JP2004072358A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
    • H01Q21/0093—Monolithic arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/045—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means
    • H01Q9/0457—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means electromagnetically coupled to the feed line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguide Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

【課題】送信信号及び／又は受信信号がミリ波帯でもグランド電位を均一にできるとともに小型化を図ることができるアンテナ一体型高周波無線装置を提供する。
【解決手段】誘電体基板１〜３よりなる積層基板の一方の表面にマイクロストリップパッチ放射体１１を形成し、他方の表面にマイクロストリップ端子及びコプレーナ端子を有する回路パターンの配線層４が形成され、基板内部の同一面にマイクロストリップパッチ放射体１１のグランド及び配線層４のグランドとなるグランド層５が形成される。そして、配線層４上にマイクロストリップ端子を有する高周波パッケージ８及びコプレーナ端子を有する高周波パッケージ（不図示）が実装され、積層基板と高周波パッケージ各々とのマイクロストリップ端子同士及びコプレーナ端子同士がそれぞれ電気的及び物理的に接続される。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、マイクロ波又はミリ波を利用したアンテナ一体型高周波無線装置に関するものである。
【０００２】
【従来の技術】
特開平９−２３７８６７号公報では、マイクロ波又はミリ波を利用した高周波無線装置の小型化及び量産容易化を図るために、高周波無線装置に用いる高周波用パッケージにおいてアンテナと高周波回路とを一体化している。この特開平９−２３７８６７号公報に開示されている高周波用パッケージの断面図を図１０に示す。
【０００３】
図１０の高周波用パッケージは、アンテナ回路基板Ａと高周波デバイス回路基板Ｂによって構成される。
【０００４】
アンテナ回路基板Ａは、第１の誘電体基板１０１を有し、第１の誘電体基板１０１の一方の表面にアンテナ素子１０２を形成し、第１の誘電体基板１０１の他方の表面にアンテナ素子１０２に給電するための高周波線路１０３を形成し、第１の誘電体基板１０１の内部にグランド層１０４を形成し、アンテナ素子１０２と高周波線路１０３とが対向する位置の一部においてグランド層１０４にスロット１０５を形成している。
【０００５】
一方、高周波デバイス回路基板Ｂは、第２の誘電体基板１０６を有し、第２の誘電体基板１０６の一部にキャビティ１０７を形成し、キャビティ１０７内に高周波デバイス１０８を収納し、キャビティ１０７を蓋体１０９によって気密に封止し、第２の誘電体基板１０６の内部に高周波デバイス１０８に信号を伝達するための伝送線路１１０を形成し、第２の誘電体基板１０６の外部に伝送線路１１０に接続される外部接続端子１１３を形成し、第２の誘電体基板１０６の内部にグランド層１１１を形成し、高周波線路１０３と伝送線路１１０とが対向する位置の一部においてグランド層１１１にスロット１１２を形成している。
【０００６】
アンテナ素子１０２と高周波線路１０３とはスロット１０５を介して電磁結合され、高周波線路１０３と伝送線路１１０とはスロット１１２を介して電磁結合される。アンテナ回路基板Ａと高周波デバイス回路基板Ｂとは積層一体化されており、アンテナ回路基板Ａ及び高周波デバイス回路基板Ｂにおいて、グランド層１０４とグランド層１１１を接続するバイホール１１４が形成される。
【０００７】
【発明が解決しようとする課題】
回路の動作周波数帯域がマイクロ波帯以下である場合には、ビアホール１１４を多数配置することにより、回路特性及びアンテナ特性に対するビアホール１１４のインダクタンスの影響を無視できるほど減少させることが可能である。従って、グランド電位がほぼ均一になり、アンテナ及び高周波回路が正常に動作する。しかしながら、ビアホール１１４を多数配置することにより、高周波用パッケージひいては該高周波用パッケージを搭載する高周波無線装置のコストが上昇してしまっていた。
【０００８】
一方、回路の動作周波数帯域がマイクロ波帯より高い周波数帯域であるミリ波帯である場合には、ビアホール１１４を多数配置しても、回路特性及びアンテナ特性に対するビアホール１１４のインダクタンスの影響を低減するには限界があり、回路特性及びアンテナ特性に対するビアホール１１４のインダクタンスの影響は無視できないほど大きくなる。従って、図１０の高周波用パッケージでは、ミリ波帯においてグランド電位が不均一となり、アンテナ、高周波回路が予期できない動作を引き起こすおそれがあった。
【０００９】
さらに、図１０の高周波用パッケージは、高周波デバイスのみが搭載される構造である。従って、図１０の高周波用パッケージには他の高周波部品やチップ部品等の複数の部品を搭載することが困難であり、その結果高周波無線装置の小型化がさほど図れなかった。
【００１０】
本発明は、上記の問題点に鑑み、グランド電位を均一にできる低廉なアンテナ一体型高周波無線装置を提供することを目的とする。また、送信信号及び／又は受信信号がミリ波帯でもグランド電位を均一にできるアンテナ一体型高周波無線装置を提供することを目的とする。さらに、小型化を図ることができるアンテナ一体型高周波無線装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るアンテナ一体型高周波無線装置においては、一方の表面にアンテナ素子が形成され、他方の表面にマイクロストリップ線路で構成されたマイクロストリップ端子及び／又はコプレーナ線路で構成されたコプレーナ端子を有する回路パターンが形成され、前記アンテナ素子のグランド層と前記回路パターンの一部又は全部をなすマイクロストリップ線路のグランド層とが基板内部の同一面に形成される積層基板を備え、マイクロストリップ端子又はコプレーナ端子を有するパッケージされた状態の高周波部品を少なくとも一つ備え、前記積層基板と前記高周波部品各々とのマイクロストリップ端子同士及び／又はコプレーナ端子同士がそれぞれ電気的及び物理的に接続される構成とする。
【００１２】
このような構成のアンテナ一体型高周波無線装置では、アンテナ素子のグランド層と回路パターンの一部又は全部をなすマイクロストリップ線路のグランド層とが積層基板内部の同一面に形成されるので、アンテナ素子のグランド層と回路パターンの一部又は全部をなすマイクロストリップ線路のグランド層とを別々に設けそれらを多数のビアホールで接続する構成に比べて、グランドインダクタンスを極めて小さくでき、良好で均一なグランド電位を得ることができる。また、多数のビアホールを設ける必要がないので、低コスト化を図ることができる。さらに、回路パターンがマイクロストリップ端子及び／又はコプレーナ端子を有しているので、積層基板と高周波部品との接続における整合損失を極めて低くすることでき、回路特性を良好にすることができる。したがって、複数の高周波部品を積層基板に搭載することができ、アンテナ一体型高周波無線装置の小型化を図ることができる。
【００１３】
また、前記回路パターンの一部又は全部をなすマイクロストリップ線路のグランド層と前記コプレーナ端子のグランド端子とがビアホールによって接続されるようにしてもよい。
【００１４】
このような構成により、回路パターンがコプレーナ端子を有している場合においても、グランドインダクタンスを小さくすることができる。したがって、グランド電位が均一となり、理想に近い回路動作が可能となる。また、コプレーナ端子を有する高周波部品を積層基板に搭載することができる。
【００１５】
また、直流信号領域から高周波信号領域まで動作する部品が前記回路パターン上に実装され、前記直流信号領域から高周波信号領域まで動作する部品のグランド端子と前記回路パターンの一部又は全部をなすマイクロストリップ線路のグランド層とがビアホールによって接続されてもよい。
【００１６】
このような構成により、直流信号領域から高周波信号領域まで動作する部品を積層基板に搭載する場合においても、寄生容量やグランドインダクタンスが極めて少なくなるため、良好で均一なグランド電位を実現でき、理想に近い回路動作が可能となる。
【００１７】
また、ミリ波帯の信号を送信及び／又は受信するようにしてもよい。
【００１８】
これにより、アンテナ素子のグランド層と回路パターンの一部又は全部をなすマイクロストリップ線路のグランド層とを別々に設けそれらを多数のビアホールで接続する構成では不均一になっていたグランド電位を均一にすることができる。
【００１９】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。本発明に係るアンテナ一体型高周波無線装置の断面図を図１に示す。図１のアンテナ一体型高周波無線装置は、誘電体基板１〜３を有している。
【００２０】
誘電体基板１の一方の表面に配線層４が形成され、誘電体基板１の他方の表面にマイクロストリップ線路構造のグランド層５が形成される。配線層４はマイクロストリップ線路やコプレーナ線路によって構成される回路パターンがプリントされたものである。そして、グランド層５と配線層４の中のグランドラインとがビアホール６によって接続される。また、配線層４と後述する給電配線層１２とが対向する位置の一部においてグランド層５にスロット７が形成される。これにより、配線層４と給電配線層１２とがスロット結合される。さらに、配線層４上に高周波パッケージ８や高周波基板モジュール９やチップ部品１０が実装される。
【００２１】
誘電体基板３の一方の表面にマイクロストリップパッチ放射体１１が形成され、誘電体基板２の一方の表面にマイクロストリップパッチ放射体１１に給電するための給電配線層１２が形成される。
【００２２】
誘電体基板１のグランド層５が形成されている面と誘電体基板２の給電配線層１２が形成されていない面とを接合し、誘電体基板２の給電配線層１２が形成されている面と誘電体基板３のマイクロストリップパッチ放射体１１が形成されていない面とを接合することによって、誘電体基板１〜３を積層一体化して一つの積層基板にする。
【００２３】
なお、誘電体基板１〜３には、ガラスセラミック基板、アルミナセラミック基板や、テフロン（Ｒ）基板などの有機系基板等を用いることができる。基板サイズの一例としては、３２ｍｍ×３２ｍｍが挙げられる。
【００２４】
続いて、図１のアンテナ一体型高周波無線装置の動作原理について説明する。グランド層５が、配線層４、高周波パッケージ８、高周波モジュール９、及びチップ部品１０によって構成される高周波回路のグランドとして機能するとともに、マイクロストリップパッチ放射体１１からなるマイクロストリップパッチアンテナのグランドとしても機能する。このように高周波回路のグランド層とマイクロストリップパッチアンテナのグランド層を同一面・同一層のグランド層５に統一することでグランドインダクタンスを低減でき、高周波回路とマイクロストリップパッチアンテナでのグランド電位の差異やばらつきが少なくなる。これにより、高周波回路特性の安定化及びアンテナ特性の向上を図ることができる。
【００２５】
また、配線層４のグランドラインとグランド層５は、ビアホールを介して接続されるので、高周波部品のみならず、直流信号領域から高周波信号領域までの広帯域動作特性が要求されるチップ部品１０のグランドもビアホールを介してグランド層５に接続される。これにより、寄生容量やグランドインダクタンスが極めて少なくなるため、良好で均一なグランド電位を実現でき、理想に近い回路動作が可能となる。
【００２６】
さらに、配線層４の一部を成すコプレーナ端子のグランドもビアホールを介してグランド層５に接続されるため、グランドインダクタンスが小さく、グランド電位が均一となり、理想に近い回路動作が可能となる。
【００２７】
次に、本発明に係るアンテナ一体型高周波無線装置のマイクロストリップパッチ放射体１１側からみた上面図を図２に示す。なお、図２において図１と同一の部分には同一の符号を付す。また、図２中のＡ−Ａ切断線によって得られる断面図が図１となる。マイクロストリップパッチ放射体１１は規則的に配置され、平面パッチアレーアンテナを形成している。なお、マイクロストリップパッチアンテナに限らず他の平面アンテナ例えば平面アンテナであるスロットアンテナを誘電体基板３上に形成しても構わない。
【００２８】
給電配線層１２に形成される給電線路とマイクロストリップパッチ放射体１１パッチアンテナのパターンとを誘電体基板３の表面方向に所望周波数の約１／４波長重ねることによって、給電配線層１２とマイクロストリップパッチ放射体１１とが所望周波数で電磁結合されている。なお、給電配線層１２とマイクロストリップパッチ放射体１１の結合は、電磁結合に限らず、ビアホールによる結合やスロット結合等であっても構わない。
【００２９】
次に、本発明に係るアンテナ一体型高周波無線装置の配線層４側からみた上面図を図３に示す。なお、図３において図１と同一の部分には同一の符号を付す。また、図３中のＡ−Ａ切断線によって得られる断面図が図１となる。
【００３０】
誘電体基板１上にマイクロストリップ線路、マイクロストリップ線路で構成されたマイクロストリップ端子、及びコプレーナ線路で構成されたコプレーナ端子等からなる配線層４の回路パターンがプリントされている。マイクロストリップ線路１３は基準信号用の線路であり、マイクロストリップ線路１４はバイアス電圧用の線路、マイクロストリップ線路１５は伝送信号用の線路である。そして、配線層４の回路パターン上に、高周波パッケージ８及び８’と、高周波基板モジュール９と、チップ部品１０とが表面実装されている。
【００３１】
高周波基板モジュール９は、誘電体基板９ａと、高周波部品９ｂと、チップ部品９ｃとを有している。誘電体基板９ａ上にマイクロストリップ線路や実装パターンなどの回路パターンがプリントされ、その回路パターン上に、高周波部品９ｂやチップ部品９ｃが表面実装されている。高周波部品９ｂは、パッケージ済みのＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）である。高周波部品９ｂは、パッケージ済みのＨＥＭＴに限らず、例えばＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　ＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）や増幅器等のパッケージ済みの高周波デバイスであっても構わない。また、高周波部品９ｂの代わりに高周波パッケージ８又は８’と同一構造の高周波パッケージを実装してもよい。また、誘電体基板９ａには、アルミナセラミック、ガラスセラミック基板、又はテフロン（Ｒ）基板などの有機系基板等を用いることができる。
【００３２】
チップ部品９ｃ及び１０は、例えばコンデンサ、インダクタ、抵抗などの表面実装可能なチップ部品である。チップ部品９ｃは、誘電体基板９ａ上に実装され、高周波モジュール９の一部を成す。また、チップ部品１０は配線層４の一部であるバイアス電圧用のマイクロストリップ線路１４上に実装される。
【００３３】
チップ部品９ｃ及び１０のグランド部は、ビアホールによりグランド層５（図１参照）に接続されている。すなわち、チップ部品９ｃ及び１０のグランド部は、高周波パッケージ８及び８’、高周波基板モジュール９、配線層４（図１参照）等と共通のグランド層５にビアホールを介して結合されている。このように、直流信号領域から高周波信号領域までの広帯域動作特性が要求されるチップ部品９ｃ及び１０が積層基板上に実装され、チップ部品９ｃ及び１０のグランド部がビアホールによりグランド層５に接続されるため、チップ部品９ｃ及び１０を実装することによって生じる寄生容量やインダクタンス成分が極めて少なくでき、良好な均一なグランドをとることができる。これにより、理想に近い回路動作が可能となる。
【００３４】
ここで、高周波パッケージ８の構造について説明する。高周波パッケージ８の断面図を図４（ａ）に、高周波パッケージ８をマイクロストリップ端子側からみた上面図を図４（ｂ）に、それぞれ示す。なお、図４（ｂ）中のＢ−Ｂ切断線によって得られる断面図が図４（ａ）となる。また、高周波パッケージ８が実装される箇所の誘電体基板１に形成される配線層４の回路パターンを図４（ｃ）に示す。
【００３５】
高周波パッケージ８は、誘電体基板１６及び１７を有する。誘電体基板１６の一方の表面にはマイクロストリップ線路１８が形成され、誘電体基板１６の他方の表面にはグランド層１９が形成される。誘電体基板１７の一方の表面にはマイクロストリップ線路２０及びグランドパターン２１が形成されている。誘電体基板１７の他方の表面は誘電体基板１６のグランド層１６が形成されている面と接合され、誘電体基板１６及び１７は積層一体化されて一つの積層基板になる。
【００３６】
誘電体基板１６のマイクロストリップ線路１８が形成されている面上に、例えばＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ　Ｍｉｃｒｏｗａｖｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｓ）増幅器やＭＭＩＣミキサなどの高周波部品２２が実装される。マイクロストリップ線路１８と高周波部品２２とはワイヤ２３により接続される。蓋体２４は、高周波部品２２を封止するように誘電体基板１６の高周波部品が実装される面全体に被せられている。また、マイクロストリップ線路１８とマイクロストリップ線路２０とがビアホール２５を介して接続され、グランド層１９とグランドパターン２１とがビアホール２６を介して接続される。
【００３７】
グランドパターン２１がグランド端子２７（図４（ｂ）参照）に接続される。また、マイクロストリップ線路２０がマイクロストリップ端子２８に接続される。マイクロストリップ端子２８は、高周波パッケージ８全体の入出力端子となる。マイクロストリップ端子２８の入出力インピーダンスは、通過信号の周波数帯域において、例えば５０Ωなどにインピーダンス制御されている。なお、マイクロストリップ線路２０と、グランドパターン２１との間の距離２９は、通過する信号の波長の１／４よりも大きい間隔に配置されている。
【００３８】
図４（ｃ）に示す誘電体基板１に形成される配線層４の一部をなすマイクロストリップ端子３０は、通過信号の周波数帯域において、マイクロストリップ端子２８と同じ値（例えば５０Ω）にインピーダンス制御されている。そして、高周波パッケージ８のマイクロストリップ端子２８と誘電体基板１上に形成されるマイクロストリップ端子３０とが接続される。
【００３９】
続いて、高周波パッケージ８’の構造について説明する。高周波パッケージ８’の断面図を図５（ａ）に、高周波パッケージ８’をコプレーナ端子側からみた上面図を図５（ｂ）に、それぞれ示す。なお、図５（ｂ）中のＣ−Ｃ切断線によって得られる断面図が図５（ａ）となる。また、高周波パッケージ８’が実装される箇所の誘電体基板１に形成される配線層４の回路パターンを図５（ｃ）に示す。図５において図４と同一部分には同一の符号を付す。
【００４０】
高周波パッケージ８’は、誘電体基板１６及び１７を有する。誘電体基板１６の一方の表面にはマイクロストリップ線路１８が形成され、誘電体基板１６の他方の表面にはグランド層１９が形成される。誘電体基板１７の一方の表面にはコプレーナ線路３１及びグランドパターン２１が形成されている。誘電体基板１７の他方の表面は誘電体基板１６のグランド層１６が形成されている面と接合され、誘電体基板１６及び１７は積層一体化されて一つの積層基板になる。
【００４１】
誘電体基板１６のマイクロストリップ線路１８が形成されている面上に、例えばＭＭＩＣ増幅器やＭＭＩＣミキサなどの高周波部品２２が実装される。マイクロストリップライン１８と高周波部品２２とはワイヤ２３により接続される。蓋体２４は、高周波部品２２を封止するように誘電体基板１６の高周波部品が実装される面全体に被せられている。また、マイクロストリップ線路１８とコプレーナ線路３１とがスリット３３によってスリット結合され、グランド層１９とグランドパターン２１とがビアホール２６を介して接続される。
【００４２】
グランドパターン２１がコプレーナ端子３３ａ（図５（ｂ）参照）に接続される。また、コプレーナ線路３１がコプレーナ端子３３ｂに接続される。コプレーナ端子３３ａ及び３３ｂは、高周波パッケージ８’全体の入出力端子となる。コプレーナ端子３３ａ及び３３ｂの入出力インピーダンスが、通過信号の周波数帯域において、例えば５０Ωなどにインピーダンス制御されるように、コプレーナ線路３１と、グランドパターン２１内のビアホール３４との間の距離３５が設定される。
【００４３】
図５（ｃ）に示す誘電体基板１に形成される配線層４の一部をなすコプレーナ端子３６は、通過信号の周波数帯域において、コプレーナ端子３３ａ及び３３ｂと同じ値（例えば５０Ω）にインピーダンス制御されている。そして、高周波パッケージ８’のコプレーナ端子３３ａ及び３３ｂと、誘電体基板１上に形成されるコプレーナ端子３６とが接続される。
【００４４】
本発明に係るアンテナ一体型高周波無線装置では、配線層４にマイクロスプリット端子及びコプレーナ端子が含まれているので、配線層４上に高周波パッケージ８及び８’を実装することができる。配線層４上に高周波パッケージ８及び８’を実装することができることによって生ずる利点が二つある。
【００４５】
まず１つ目の利点は、パッケージが容易になる点である。一般的に、ＭＭＩＣ、ＨＥＭＴチップなどといったディスクリートな高周波部品を、パッケージを施さないで配線層４上に実装した場合は、主に高周波部品へのゴミの付着を防ぐ、外的圧力から高周波部品を守る等の安全性向上を目的として、何らかの方法で実装後の高周波部品にパッケージを施す必要がある。
【００４６】
一方、ミリ波の周波数帯では、高周波部品と配線層との接続部での不整合や接続損失などが原因で、電力損失が非常に大きいため、高周波素子と他の素子との接続は、同一基板上の配線層４により行うことが望ましい。従って、ミリ波帯における回路特性だけを考えれば、複数のディスクリートな高周波部品により回路を構成する場合、同一基板上の配線層４に、複数のディスクリートな高周波部品を直接実装し、その高周波部品全体にまとめて蓋をすることでパッケージを施すことが、高周波部品と配線層との接続部での不整合や接続損失が少なくなり、最も回路特性を良好にすることができる。しかし、パッケージ面積が大きくなるとパッケージが施される部分に該当する誘電体基板の面積及び誘電体基板の反りが大きくなるため、パッケージの蓋をするのが困難という問題があった。
【００４７】
そこで、本発明に係るアンテナ一体型高周波無線装置では、配線層４にマイクロスプリット端子及びコプレーナ端子を設け、これらの端子と高周波パッケージとを接続するので、整合損失を極めて低くすることでき、回路特性を良好にすることができる。従って、高周波部品全体をまとめてパッケージする必要がないため、誘電体基板の反りがパッケージの難易度に影響を与えない。従って、高周波パッケージと他のチップ部品を同一基板上に搭載することも容易となる。
【００４８】
そして、２つ目の利点は、高周波部品をパッケージすることにより、検査工程が容易になり、生産性の高効率化が望め、コストダウンが可能になる点である。パッケージされていない高周波部品の特性をテストするためには、一つ一つ高周波部品上のパターンにプローブを当てて検査する必要がある。ＭＭＩＣやディスクリートなトランジスタ等の高周波部品は、極めてサイズが小さいうえに非常に脆いため、取り扱いが難しく、検査に微妙な操作が要求される。従って、機械による検査の自動化が極めて難しくなり、量産性に劣る。
【００４９】
一方、本発明に係るアンテナ一体型高周波無線装置は、高周波パッケージを配線層４上に実装するため、パッケージ済みの高周波部品を扱うことができる。検査工程では、高周波部品に直接触れること無く、耐久性の高い高周波パッケージの端子にプローブを当てて検査をすることが可能であり、機械的に自動処理することが容易である。また、機械的に高周波パッケージを掴むなどの作業も極めて容易となるため、量産性に非常に優れ、コストダウンに非常に有効である。
【００５０】
次に、スロット結合について説明する。図３の上面図からスロット７（図１参照）に関連する部分を取り出した図を図６（ａ）に示し、図６（ａ）のＤ−Ｄ切断線によって得られる断面図を図６（ｂ）に示す。なお、図６において図１及び図３と同一の部分には同一の符号を付す。
【００５１】
配線層４の一部を成す伝送信号用のマイクロストリップ線路１５と給電配線層１２の一部を成す給電線路１２ａとが例えば５０Ωなどの同一のインピーダンスになるように形成され、それらの端部同士が誘電体基板１の配線層４側から平面的にみて伝送信号の波長の１／４程度の長さで重複している。その重複部分のグランド層５において、幅がマイクロストリップ線路１５の幅とほぼ同一幅で、長さが伝送信号の１／２波長と同一であるスロット７を形成する。このような形状のスロット７を形成することで、マイクロストリップ線路１５と給電線路１２ａが伝送信号の周波数において電気的に結合された状態となる。
【００５２】
本実施形態ではアンテナ一体型高周波無線装置が送受信装置として機能する。なお、本発明に係るアンテナ一体型高周波無線装置は送受信装置に限らず、送信装置又は受信装置として機能しても構わない。ここで、送受信装置の構成について、図７の回路ブロック図を参照して説明する。
【００５３】
まず受信側について説明する。マイクロストリップパッチアンテナ３７によって受信されたミリ波帯の高周波信号が、スイッチ３８を介してローノイズアンプ３９に入力され、ローノイズアンプ３９で増幅されたのち、ミキサ４０で位相同期発振器４５から出力されるミリ波帯の局部発振信号とミキシングされることによってダウンコンバートされたのち、バンドパスフィルタ４１によって不要な周波数成分が除去されて受信信号となる。
【００５４】
続いて送信側について説明する。送信信号が、バンドパスフィルタ４２によって不要な周波数成分が除去されたのち、ミキサ４３で位相同期発振器４５から出力されるミリ波帯の局部発振信号とミキシングされることによって、ミリ波帯の高周波信号にアップコンバートされる。この高周波信号は、パワーアンプ４４で電力増幅されたのち、スイッチ３８を介してマイクロストリップパッチアンテナ３７から出力される。
【００５５】
次に、本発明に係るアンテナ一体型高周波無線装置の適用例について説明する。本発明に係るミリ波帯無線装置を使用するアプリケーションとしては、ミリ波の広帯域性を利用するものが好適である。例えば図８に示すミリ波帯映像伝送システムが挙げられる。図８に示すミリ波帯映像伝送システムの動作を以下に説明する。
【００５６】
アンテナ４６は受信信号を受信し、その受信信号を本発明に係るミリ波帯送信装置４７に送出する。アンテナ４６の形態としては、地上波ＴＶ放送受信アンテナや衛星放送受信アンテナが挙げられる。また、アンテナ４６に換えてＣＡＴＶ放送を受信する入力端子を設けてもよい。
【００５７】
ミリ波帯送信装置４７は入力信号をミリ波帯の局部発振信号とミキシングすることでミリ波帯にアップコンバートしたのちマイクロストリップパッチアンテナから電波として放射する。ミリ波帯受信装置４８は、ミリ波帯送信装置４７から放射されたミリ波帯の電波をマイクロストリップパッチアンテナによって受信し、その受信した信号をミリ波帯の局部発振信号とミキシングすることで、アンテナ４６がミリ波帯送信装置４７に送出した信号と同じ周波数帯にダウンコンバートし、そのダウンコンバートした信号をチューナー４９に送出する。
【００５８】
チューナー４９は、チューナー部と、映像デコーダ部と、音声デコーダ部とを有しており、選局した信号を復調して映像信号及び音声信号を生成し、その映像信号及び音声信号を受像機５０に送出する。
【００５９】
このようなミリ波帯映像伝送システムによって、アンテナ４６とチューナー４９を同軸ケーブル等によって接続する必要がなくなり、チューナー４９及び受像機５０の設置場所の自由度が増す。なお、アンテナ４６の出力信号は映像データを含むので大容量であるが、ミリ波帯送信装置４７及びミリ波帯受信装置４８は広帯域であるミリ波を用いて送受信を行っているので、問題なく映像データを伝送することができる。
【００６０】
また、本発明に係るミリ波帯無線装置を使用するアプリケーションの他の例として図９に示す無線ＬＡＮシステムが挙げられる。図９に示す無線ＬＡＮシステムの動作を以下に説明する。
【００６１】
パソコン、ＡＶ機器、家電等のネットワーク対応電気機器５１から送信されるファイル、映像信号、制御信号等の送信データは、変復調器５２によって変調されたのちミリ波帯送受信装置５３に出力される。ミリ波帯送受信装置５３は、変調された送信データをミリ波帯の局部発振信号とミキシングすることによって、ミリ波帯にアップコンバートしたのちマイクロストリップパッチアンテナから電波として放射する。ミリ波帯送受信装置５４は、ミリ波帯送受信装置５３から放射されたミリ波帯の電波をマイクロストリップパッチアンテナによって受信し、その受信した信号をミリ波帯の局部発振信号とミキシングすることで、複変調器５２がミリ波帯送受信装置５３に送出した信号と同じ周波数帯にダウンコンバートし、そのダウンコンバートした信号を変復調器５５に送出する。変復調器５５は、ミリ波帯送受信装置５４の出力信号を元の送信データに復調したのち、パソコン、ＡＶ機器、家電等のネットワーク対応電気機器５６に送信する。逆にネットワーク対応電気機器５６を送信側、ネットワーク対応電気機器５１を受信側としても全く同様の動作がなされる。
【００６２】
このような無線ＬＡＮシステムは、広帯域であるミリ波帯の無線信号によってデータ伝送を行っているので、高速データ伝送を行うことができる。
【００６３】
【発明の効果】
本発明によると、グランド電位を均一にできる低廉なアンテナ一体型高周波無線装置を実現することができる。また、本発明によると、送信信号及び／又は受信信号がミリ波帯でもグランド電位を均一にできるアンテナ一体型高周波無線装置を実現することができる。さらに、本発明によると、小型化を図ることができるアンテナ一体型高周波無線装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係るアンテナ一体型高周波無線装置の断面図である。
【図２】本発明に係るアンテナ一体型高周波無線装置をマイクロストリップパッチ放射体側からみた上面図である。
【図３】本発明に係るアンテナ一体型高周波無線装置を配線層側からみた上面図である。
【図４】本発明に係るアンテナ一体型高周波無線装置が備える高周波パッケージの構成を示す図である。
【図５】本発明に係るアンテナ一体型高周波無線装置が備える高周波パッケージの他の構成を示す図である。
【図６】本発明に係るアンテナ一体型高周波無線装置が有するスロット結合の構成を示す図である。
【図７】送受信装置の回路ブロック図である。
【図８】本発明に係るアンテナ一体型高周波無線装置を用いたミリ波帯映像伝送システムの構成を示す図である。
【図９】本発明に係るアンテナ一体型高周波無線装置を用いた無線ＬＡＮシステムの構成を示す図である。
【図１０】従来の高周波用パッケージの構成を示す図である。
【符号の説明】
１〜３　　誘電体基板
４　　配線層
５　　グランド層
６　　ビアホール
７　　スロット
８、８’　　高周波パッケージ
９　　高周波モジュール
１０　　チップ部品
１１　　マイクロストリップパッチ放射体
１２　　給電配線層
１３〜１５　　マイクロストリップ線路
２８、２９　　マイクロストリップ端子
３３、３６　　コプレーナ端子
４７　　ミリ波帯送信装置
４８　　ミリ波帯受信装置
５３、５４　　ミリ波帯送受信装置

Claims (4)

  1. 一方の表面にアンテナ素子が形成され、他方の表面にマイクロストリップ線路で構成されたマイクロストリップ端子及び／又はコプレーナ線路で構成されたコプレーナ端子を有する回路パターンが形成され、前記アンテナ素子のグランド層と前記回路パターンの一部又は全部をなすマイクロストリップ線路のグランド層とが基板内部の同一面に形成される積層基板を備え、
    マイクロストリップ端子又はコプレーナ端子を有するパッケージされた状態の高周波部品を少なくとも一つ備え、
    前記積層基板と前記高周波部品各々とのマイクロストリップ端子同士及び／又はコプレーナ端子同士がそれぞれ電気的及び物理的に接続されることを特徴とするアンテナ一体型高周波無線装置。
  2. 前記回路パターンの一部又は全部をなすマイクロストリップ線路のグランド層と前記コプレーナ端子のグランド端子とがビアホールによって接続される請求項１に記載のアンテナ一体型高周波無線装置。
  3. 直流信号領域から高周波信号領域まで動作する部品が前記回路パターン上に実装され、
    前記直流信号領域から高周波信号領域まで動作する部品のグランド端子と前記回路パターンの一部又は全部をなすマイクロストリップ線路のグランド層とがビアホールによって接続される請求項１又は請求項２に記載のアンテナ一体型高周波無線装置。
  4. ミリ波帯の信号を送信及び／又は受信する請求項１〜３のいずれかに記載のアンテナ一体型高周波無線装置。
JP2002228158A 2002-08-06 2002-08-06 アンテナ一体型高周波無線装置 Pending JP2004072358A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002228158A JP2004072358A (ja) 2002-08-06 2002-08-06 アンテナ一体型高周波無線装置
AU2003244124A AU2003244124A1 (en) 2002-08-06 2003-06-26 High-frequency wireless device with integrated antenna
PCT/JP2003/008164 WO2004017460A1 (ja) 2002-08-06 2003-06-26 アンテナ一体型高周波無線装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002228158A JP2004072358A (ja) 2002-08-06 2002-08-06 アンテナ一体型高周波無線装置

Publications (1)

Publication Number Publication Date
JP2004072358A true JP2004072358A (ja) 2004-03-04

Family

ID=31884316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002228158A Pending JP2004072358A (ja) 2002-08-06 2002-08-06 アンテナ一体型高周波無線装置

Country Status (3)

Country Link
JP (1) JP2004072358A (ja)
AU (1) AU2003244124A1 (ja)
WO (1) WO2004017460A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229213A (ja) * 2005-01-20 2006-08-31 Kyocera Corp 高周波デバイス実装基板及び通信機器並びに高周波デバイスの特性評価方法
JP2006253953A (ja) * 2005-03-09 2006-09-21 Fujitsu Ltd 通信用高周波モジュールおよびその製造方法
US7924227B2 (en) 2006-09-15 2011-04-12 Sharp Kabushiki Kaisha Wireless communication device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951210A (ja) * 1995-08-04 1997-02-18 Toshiba Corp アンテナ装置
JP3266491B2 (ja) * 1996-02-29 2002-03-18 京セラ株式会社 高周波用パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229213A (ja) * 2005-01-20 2006-08-31 Kyocera Corp 高周波デバイス実装基板及び通信機器並びに高周波デバイスの特性評価方法
JP2006253953A (ja) * 2005-03-09 2006-09-21 Fujitsu Ltd 通信用高周波モジュールおよびその製造方法
US7436679B2 (en) 2005-03-09 2008-10-14 Fujitsu Limited Radio-frequency module for communication
US7924227B2 (en) 2006-09-15 2011-04-12 Sharp Kabushiki Kaisha Wireless communication device

Also Published As

Publication number Publication date
AU2003244124A1 (en) 2004-03-03
WO2004017460A1 (ja) 2004-02-26

Similar Documents

Publication Publication Date Title
US6809688B2 (en) Radio communication device with integrated antenna, transmitter, and receiver
KR100993277B1 (ko) 반도체장치 및 전자 장치
JP4684730B2 (ja) 高周波半導体装置、送信装置および受信装置
US7102896B2 (en) Electronic component module
JP3496752B2 (ja) マイクロ波・ミリ波装置
Abdo et al. A bi-directional 300-GHz-band phased-array transceiver in 65-nm CMOS with outphasing transmitting mode and LO emission cancellation
JP3556832B2 (ja) フェーズドアレーアンテナ
Hara et al. A 76-Gbit/s 265-GHz CMOS receiver with WR-3.4 waveguide interface
JP2002198852A (ja) アンテナ一体化ミリ波回路
US7130577B2 (en) Low noise converter employed in satellite broadcast reception system and receiver apparatus
US20100295752A1 (en) High-frequency circuit, low noise block down converter and antenna apparatus
KR100993579B1 (ko) 반도체장치 및 전자 장치
US20230096131A1 (en) Heatsink for millimeter wave (mmw) and non-mmw antenna integration
US6914787B2 (en) Electronic component module
JP2004072358A (ja) アンテナ一体型高周波無線装置
US6188296B1 (en) Local oscillator having improved oscillation characteristic
Reynolds et al. Progress toward a low-cost millimeter-wave silicon radio
US11588243B2 (en) Antenna module and communication apparatus equipped with the same
Kopp X-band transmit/receive module overview
KR20060071388A (ko) 패치 안테나를 이용한 밀리미터파 대역용 송수신기 시스템
US6762650B2 (en) High-frequency oscillation circuit, high-frequency module, and communication apparatus
JP3914401B2 (ja) 発振器、送受信モジュール、及びレーダ装置
JP2002084208A (ja) 高周波モジュールおよび高周波無線装置
JP2001326319A (ja) アンテナ素子一体型高周波回路モジュール
Hajimiri mm-wave silicon ICs: An opportunity for holistic design

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070510

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070518

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070608

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070803