JP2007184594A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007184594A
JP2007184594A JP2006347937A JP2006347937A JP2007184594A JP 2007184594 A JP2007184594 A JP 2007184594A JP 2006347937 A JP2006347937 A JP 2006347937A JP 2006347937 A JP2006347937 A JP 2006347937A JP 2007184594 A JP2007184594 A JP 2007184594A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
barrier metal
oxide
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006347937A
Other languages
English (en)
Inventor
Hion-Suck Baik
賢 錫 白
Ginga Ri
銀 河 李
Hyung-Suk Jung
炯 碩 丁
Sung-Kee Han
成 基 韓
Min-Ho Yang
▲ぶん▼ 鎬 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007184594A publication Critical patent/JP2007184594A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ゲート電極の劣化特性及び電流の漏れ現象を防止することのできる半導体装置を提供する。
【解決手段】半導体基板１００と、半導体基板１００上に高誘電性物質で形成されるゲート絶縁膜１２０と、ゲート絶縁膜１２０上にアルミニウム合金で形成されるバリア金属膜１３０と、バリア金属膜１３０上に形成されるゲート電極層１４０と、を含む。バリア金属膜１３０は、タンタルアルミニウム窒化膜又はチタンアルミニウム窒化膜で形成される。従って、バリア金属膜を耐酸化性の大きい物質で形成することで、酸素雰囲気の中で半導体装置の後続熱処理工程中のバリア金属膜の酸化を防止し、ゲート電極の劣化特性及び電流漏れ現象を防止することができる。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に関し、より詳細にはゲート電極の劣化及びゲート電極の電流漏れを防止することのできる半導体装置及びその製造方法に関する。
近年、半導体装置は高速動作及び低電力消耗に対する要求を満足させるために半導体基板の上に順に積層されたゲート絶縁膜及びゲート電極層を備えるモス電界効果トランジスタ（ＭＯＳＦＥＴ）を用いている。
特に、モス電界効果トランジスタ（ＭＯＳＦＥＴ）の構成要素であるゲート絶縁膜は高集積、高性能及び低電圧を有する半導体装置を提供するために薄膜化が進行されている。
一般的に、ゲート絶縁膜を構成する材料としてはＳｉＯ２膜が用いられてきた。しかし、ＳｉＯ２ゲート絶縁膜は薄膜化が進められるとゲート絶縁膜を介して直接トンネリングする電子又は正孔によりトンネル電流が生成され、ゲート漏れ電流が増加するようになる。
従って、ゲート絶縁膜の厚さの減少により、薄膜半導体基板でゲート絶縁膜としてＳｉＯ２を使うことは現在技術的に臨界厚さに近接している。
最近は図１３に示すように、半導体装置のゲート電極を構成するゲート絶縁膜１２として高誘電性物質を使おうとする研究が活発に進められている。
半導体装置のゲート電極は半導体基板１０の上に高誘電性物質で形成されたゲート絶縁膜（以下、Ｈ−ｋ膜）１２を含む。また、ゲート電極は、Ｈ−ｋ膜１２の上部にポリシリコン（ｐｏｌｙ−Ｓｉ）で形成されたゲート電極層１４及びＨ−ｋ膜１２とバリア金属膜１３を含む。バリア金属膜１３は、ゲート電極層１４の間にあるゲート電極層１４のドーパント（ｄｏｐａｎｔ）の移動を防止する。
このようにＨ−ｋ膜１２を用いてゲート電極を構成した場合、ゲート絶縁膜の厚さをＳｉＯ２に比べ更に厚く形成することができるので、ゲート漏れ電流を遮断する特性を持ち、半導体素子の薄膜化を図ることができる。
一般的に、Ｈ−ｋ膜１２の構成物質としては、タンタル酸化膜、チタン酸化膜、ハフニウム酸化膜、ジルコニウム酸化膜、ランタン酸化膜などが注目されており、バリア金属膜１３の構成物質としては、タンタル窒化物（ＴａＮ）、チタン窒化物（ＴｉＮ）などが注目されている。
このような構成を有するゲート電極の場合、高性能化を図るためにはゲート電極層１４のドーパント濃度を一定に維持すべきであり、ゲート電極層１４の一定なドーパント濃度を維持するためにはバリア金属膜１３の構成が必ず求められる。
半導体装置は製造工程、たとえば８００℃程度の高温で行われるＧＰＯＸ（ＧａｔｅＰｏｌｙ Ｏｘｉｄａｔｉｏｎ）工程、８５０℃程度の高温で行われるＣｏ Ｓｉｌｉｃｉｄａｔｉｏｎ工程などの酸素雰囲気の中で一つ以上の高温後続熱処理工程を行うようになる。
この時、図１５に示されたバリア金属膜１３とＨ−ｋ膜１２とが隣接するｂ地点の場合、バリア金属膜１３がタンタル窒化物（ＴａＮ）又はチタン窒化物（ＴｉＮ）のような物質から構成されていると、この物質はＨ−ｋ膜１２と反応する。従って、バリア金属膜１３とＨ−ｋ膜との間で元素置換されたり、酸素雰囲気の中で高温の後続工程が進行されることにより酸化され劣化する問題点が発生する。
本発明は前述の問題点を解決するために提出されたもので、本発明の目的は、ゲート電極の劣化特性及び電流の漏れ現象を防止することのできる半導体装置を提供することにある。本発明の他の目的は前記半導体装置の製造方法を提供することにある。
本発明の目的を達成するための本発明の一実施形態に係る半導体装置は、半導体基板、ゲート絶縁膜、バリア金属膜、及びゲート電極層を含む。ゲート絶縁膜は半導体基板の上に高誘電性物質で形成される。バリア金属膜はゲート絶縁膜の上にアルミニウム合金で形成される。ゲート電極層はバリア金属膜の上に形成される。
特に、バリア金属膜は、ＴａＡｌＮ及びＴｉＡｌＮのうち少なくとも一つの物質を含むことができる。ここで、バリア金属膜は、２０Åないし５０Åの厚さで形成されることができる。
また、半導体装置は、素子分離膜、低濃度不純物領域、ゲートスペーサ、及び高濃度不純物領域を含むことができる。ここで、ゲート絶縁膜、バリア金属膜、及びゲート電極層はゲートを形成し、低濃度及び高濃度不純物領域はドレイン領域及びソース領域を形成する。
ゲート絶縁膜は、酸化タンタル、酸化チタン、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化アルミニウム、酸化イットリウム、酸化ニオブ、酸化セシウム、酸化イリジウム、酸化インジウム、ＢＳＴ、及びＰＺＴのうちいずれか一つの物質を含むことができる。また、ゲート絶縁膜は、２０Åないし４０Åの厚さで形成されることができる。
ゲート電極層はポリシリコンを含むことができる。
本発明の他の目的を達成するための本発明の一実施形態に係る半導体装置の製造方法は、半導体基板の上に高誘電性物質でゲート絶縁膜を形成するステップと、ゲート絶縁膜の上にアルミニウム合金を含むバリア金属膜を形成するステップと、バリア金属膜の上にゲート電極層を形成するステップと、を含む。
バリア金属膜は、金属有機化学気相蒸着及び原子層化学気相蒸着を含む化学気相蒸着法によって形成することができ、スパッタリングを含む物理気相蒸着法によって形成することもできる。
特に、バリア金属膜は、ＴａＡｌＮ及びＴｉＡｌＮのうち少なくとも一つの物質を含むことができる。
この時、バリア金属膜を形成するステップは、Ｔａ又はＴｉとＡｌリガンドとの混合ガスをゲート絶縁膜が形成された半導体基板の上に噴射してＴａＡｌ又はＴｉＡｌ膜を形成するステップ及び混合ガスが噴射された半導体基板の上にアンモニアガスを噴射してＴａＡｌＮ又はＴｉＡｌＮ膜を形成するステップを含むことができる。
また、バリア金属膜を形成するステップは、Ｔａ又はＴｉとアンモニアとの混合ガスをゲート絶縁膜が形成された半導体基板の上に噴射してＴａＮ又はＴｉＮ膜を形成するステップ、ＴａＮ又はＴｉＮ膜の上にＡｌリガンドとアンモニアとの混合ガスを噴射してＡｌＮ膜を形成するステップ、ＡｌＮ膜の上にＴａ又はＴｉとアンモニアとの混合ガスを噴射してＴａＮ又はＴｉＮ膜を形成するステップ及び半導体基板に熱処理工程を行いＴａＡｌＮ膜又はＴｉＡｌＮ膜を形成するステップを含んで形成することもできる。
ここで、バリア金属膜の厚さは、２０Åないし５０Åで形成することができる。
ゲート絶縁膜は、金属有機化学気相蒸着及び原子層化学気相蒸着を含む化学気相蒸着法によって形成することができる。
また、ゲート絶縁膜は、酸化タンタル、酸化チタン、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化アルミニウム、酸化イットリウム、酸化ニオブ、酸化セシウム、酸化イリジウム、酸化インジウム、ＢＳＴ、及びＰＺＴのうち少なくとも一つの物質を含むことができる。
ここで、ゲート絶縁膜の厚さは、２０Åないし４０Åで形成することができる。
また、本発明の一実施形態に係る半導体装置の製造方法は、ゲート絶縁膜、バリア金属膜、及びゲート電極層をパターニングするステップと、パターニングされたゲート絶縁膜、バリア金属膜、及びゲート電極層のうち少なくとも一つの側壁をカバーするようにスペーサ絶縁膜を形成するステップと、スペーサ絶縁膜をエッチングしてゲートスペーサを形成するステップと、を更に含むことができる。
本発明によると、ゲート絶縁膜を高誘電性物質で使い半導体装置の薄型化を図ることができる。
また、ゲート絶縁膜とゲート電極層との反応を抑制するためのバリア金属膜を耐酸化性の大きい物質で構成し酸化のようなゲート電極の劣化を防止することができる。
また、ゲート電極の劣化によって発生するゲート漏れ電流を遮断し、半導体装置の高速動作の速度を保障することができる。
以下、添付の図面に基づいて本発明の好適な実施形態を詳述する。
図１は本発明の一実施形態に係る半導体装置の一部を概略的に示す断面図であり、図２は図１に示されたバリア金属膜の構成物質による半導体装置の電流漏れ現象を説明するためのグラフである。
図１に示すように、本発明の一実施形態に係る半導体装置は、半導体基板１００、素子分離膜１１０、ゲート絶縁膜１２０、バリア金属膜１３０、及びゲート電極層１４０を含む。また、本発明の一実施形態に係る半導体装置は、低濃度不純物領域１５０、ゲートスペーサ１６０、及び高濃度不純物領域１７０を更に含む。
素子分離膜１１０は半導体基板１００の所定領域に形成され、半導体装置の活性領域を区画する。このような活性領域上には素子分離膜１１０を横切るゲートパターン１８０が形成される。
ゲートパターン１８０の側壁にはゲートスペーサ１６０が形成され、素子分離膜１１０によって区画された半導体装置の活性領域のうちゲートパターン１８０に隣接した領域には低濃度不純物領域１５０が形成される。
また、半導体装置の活性領域のうちゲートスペーサ１６０に隣接した領域には高濃度不純物領域１７０が形成される。このような高濃度不純物領域１７０は低濃度不純物領域１５０に比べ相対的に高い濃度及び深い深さで形成され、この半導体装置、たとえばＭＯＳトランジスタのソース領域及びドレイン領域の役割を担う。
ゲートパターン１８０は、この半導体装置、たとえばＭＯＳトランジスタのゲートを構成し、ゲート絶縁膜１２０、バリア金属膜１３０、及びゲート電極層１４０で形成される。
ゲート絶縁膜１２０は、半導体基板１００の上部に隣接して形成され、高誘電性（Ｈ−ｋ）物質で形成されゲートパターン１８０と半導体基板１００とを絶縁させる。
ここで、ゲート絶縁膜１２０は、タンタル酸化膜（Ｔａ２Ｏ５）、チタン酸化膜（ＴｉＯ２）、ハフニウム酸化膜（ＨｆＯ２）、ジルコニウム酸化膜（ＺｒＯ２）、ランタン酸化膜（Ｌａ２Ｏ３）、アルミニウム酸化膜（Ａｌ２Ｏ３）、イットリウム酸化膜（Ｙ２Ｏ３）、ニオブ酸化膜（Ｎｂ２Ｏ５）、セシウム酸化膜（ＣｅＯ２）、イリジウム酸化膜（ＩｒＯ２）、インジウム酸化膜（ＩｎＯ３）、ＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ３）膜、ＰＺＴ（（Ｐｂ，Ｚｒ）ＴｉＯ３）のうち少なくとも一つを含むことができる。この時、ゲート絶縁膜１２０の厚さは２０Åないし４０Åであることが好ましい。
バリア金属膜１３０はゲート絶縁膜１２０の上部に隣接して形成され、耐酸化性物質で形成されゲート電極層１４０のドーパント濃度を一定に維持し、ゲート電極層１４０とゲート絶縁膜１２０との反応を抑制するために形成する。
ここで、バリア金属膜１３０は耐酸化性を極大化させるために金属合金で形成することができる。好ましくは、バリア金属膜１３０はタンタルアルミニウム窒化物（ＴａＡｌＮ）又はチタンアルミニウム窒化物（ＴｉＡｌＮ）などのアルミニウム合金で形成する。これはアルミニウムが含まれた合金の耐酸化性を用いてバリア金属膜１３０を形成した後、酸素雰囲気で後続熱処理工程を行う時の酸化を防止するためである。
このようなタンタルアルミニウム窒化物（ＴａＡｌＮ）又はチタンアルミニウム窒化物（ＴｉＡｌＮ）をバリア金属膜１３０として使うと、従来の技術で説明したバリア金属膜１３０の酸化が防止されバリア金属膜１３０によるゲート電流漏れ現象を防止する。これは図２に示された図面を参照すればより明瞭になる。
図２に示すように、バリア金属膜１３０がタンタル窒化物（ＴａＮ）を含む場合、タンタルアルミニウム窒化物（ＴａＡｌＮ）で形成された場合に比べゲートパターン１８０のキャパシタンス（Ｃｐ）が小さく形成されることが分かる。これは、タンタル窒化物（ＴａＮ）が半導体装置を製造する後続熱処理工程中に酸化され劣化されることを意味する。
従って、地点ａに示すように、同一のゲート電圧（Ｖｇ）がゲート、即ち前記ゲートパターン１８０に印加されてもバリア金属膜１３０の構成物質に応じて、又は構成物質の酸化程度に応じて漏れ電流の大きさが変動され得ることが確認できる。この時、前記バリア金属膜１３０の厚さは２０Åないし５０Åであることが好ましい。
また図１に示すように、ゲート電極層１４０はバリア金属膜１３０の上部に隣接して形成され、一例としてポリシリコン（ｐｏｌｙ−Ｓｉ）で形成されることができる。ゲート電極層１４０はゲート電圧（Ｖｇ）を受けて半導体素子を活性化させる。
図３ないし図６は本発明の一実施形態に係る半導体素子の製造方法を説明するための図面である。
図３に示すように、半導体基板１００の所定領域に活性領域を限定する素子分離膜１１０を形成する。素子分離膜１１０を含む半導体基板１００の全面にＨ−ｋ物質でゲート絶縁膜１２０を形成する。
素子分離膜１１０は半導体装置の高集積化のために通常的なトレンチ素子分離技術を使って形成することが好ましい。また、素子分離膜１１０と半導体基板１００との間には熱酸化膜（（図示せず）及びシリコン窒化膜ライナー（図示せず）を含むこともできる。
ここで、ゲート絶縁膜１２０を構成するＨ−ｋ物質としては、タンタル酸化膜（Ｔａ２Ｏ５）、チタン酸化膜（ＴｉＯ２）、ハフニウム酸化膜（ＨｆＯ２）、ジルコニウム酸化膜（ＺｒＯ２）、ランタン酸化膜（Ｌａ２Ｏ３）、アルミニウム酸化膜（Ａｌ２Ｏ３）、イットリウム酸化膜（Ｙ２Ｏ３）、ニオブ酸化膜（Ｎｂ２Ｏ５）、セシウム酸化膜（ＣｅＯ２）、イリジウム酸化膜（ＩｒＯ２）、インジウム酸化膜（ＩｎＯ３）、ＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ３）膜、ＰＺＴ（（Ｐｂ，Ｚｒ）ＴｉＯ３）のうち少なくとも一つの物質を含むことができる。また、ゲート絶縁膜１２０の厚さは２０Åないし４０Åで形成することができる。
このゲート絶縁膜１２０はＨ−ｋ物質を化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）法によって形成することができる。ここで、化学気相蒸着法は、金属有機化学気相蒸着（ｍｅｔａｌ−ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＭＯＣＶＤ）又は原子層化学気相蒸着（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ、ＡＬＤ）を含む。このような化学気相蒸着法は公知の技術であるので詳細説明は省略する。
図４に示すように、図３に示されたゲート絶縁膜１２０の上部にバリア金属膜１３０及びゲート電極層１４０を順に形成することができる。
バリア金属膜１３０はアルミニウム合金を含むことができる。特に、アルミニウム合金のうちＴａＡｌＮ及びＴｉＡｌＮのうち少なくとも一つの物質で形成することができる。
バリア金属膜１３０は金属有機化学気相蒸着又は原子層化学気相蒸着を含む化学気相蒸着法によって形成されることができる。特に、膜の厚さ及び組成がかなり均質な膜を成長させることのできる原子層化学気相蒸着（ＡＬＤ）を用いて形成することが好ましい。
このバリア金属膜１３０は化学気相蒸着法を用いて次のようなステップを介して形成することができる。
ゲート絶縁膜１２０が形成された半導体基板１００の上にＴａ又はＴｉのような物質とトリメチルアルミニウムのようなアルミニウムリガンド（ｌｉｇａｎｄ）（より詳細には、Ａｌ［（ＣＨ３）３］）の混合ガスを噴射してＴａＡｌ又はＴｉＡｌを形成するステップと、ＴａＡｌ又はＴｉＡｌが形成された半導体基板１００の上にガスアンモニアガス（ＮＨ３）を噴射してＴｉＡｌＮを形成するステップと通じて形成することができる。
更に、バリア金属膜１３０はゲート絶縁膜１２０が形成された半導体基板１００の上にスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）のような物理気相蒸着（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＶＤ）法によって形成することもできる。
このバリア金属膜１３０は化学気相蒸着（ＣＶＤ）法又は物理気相蒸着（ＰＶＤ）法によってゲート絶縁膜１２０の上に２０Åないし５０Åの厚さを有するように形成することができる。
ゲート電極層１４０はバリア金属膜１３０が形成された上部にポリシリコンを化学気相蒸着（ＣＶＤ）法又は物理気相蒸着（ＰＶＤ）法によって形成することができる。
図５に示すように、半導体基板１００の上に順に形成されたゲート絶縁膜１２０、バリア金属膜１３０及びゲート電極層１４０を順にパターニングしてゲートパターン１８０を形成する。
このゲートパターン１８０はエッチング工程によって形成することができる。この時、エッチング工程はフォトレジストパターンをエッチングマスクとして使う異方性エッチング方法を使うことが好ましい。
また、ゲートパターン１８０をイオン注入マスクとして使って低濃度イオン注入工程を実施し、ゲートパターン１８０に隣接した領域の半導体基板１００にに低濃度不純物領域１５０を形成する。
図６に示すように、図５に示されたゲートパターン１８０の側壁にゲートスペーサ１６０を形成する。ゲートスペーサ１６０は低濃度不純物領域１５０を含む半導体基板の全面にスペーサ絶縁膜（図示せず）を形成した後、それを異方性エッチングして形成することができる。
また、ゲートスペーサ１６０をマスクとして使って高濃度イオン注入工程を実施することで、ゲートスペーサ１６０に隣接した領域の半導体基板１００に高濃度不純物領域１７０を形成する。
図７ないし図１１は本発明の他の実施形態に係る半導体装置の製造方法を説明するための図面であり、図１２は図７に示されたバリア金属膜２３０の熱処理工程後の状態を説明するための図面である。
図７に示すように、半導体基板２００の所定領域に活性領域を限定する素子分離膜２１０を形成する。素子分離膜２１０を含む半導体基板２００の全面にＨ−ｋ物質でゲート絶縁膜２２０を形成する。ここで、素子分離膜２１０及びゲート絶縁膜２２０は図３に示された素子分離膜１１０及びゲート絶縁膜１２０と膜の構成物質及び形成方法が実質的に同一であるので、重複する説明は省略する。
図８に示すように、図７に示されたゲート絶縁膜２２０の上部にバリア金属膜２３０を形成する。
バリア金属膜２３０はアルミニウム合金で形成されることができる。特に、アルミニウム合金のうちＴａＡｌＮ及びＴｉＡｌＮのうち選択された少なくとも一つの物質で形成される。
バリア金属膜２３０は金属有機化学気相蒸着又は原子層化学気相蒸着を含む化学気相蒸着方によって形成されることができる。特に、膜の厚さ及び組成がかなり均質な膜を成長させることのできる原子層化学気相蒸着（ＡＬＤ）方を使って形成することが好ましい。
このようなバリア金属膜２３０は化学気相蒸着法を用いて次のようなステップを踏まえて形成されることができる。
ゲート絶縁膜２２０が形成された半導体基板２００の上にＴａ又はＴｉのような物質とアンモニアガス（ＮＨ３）とが混合された混合ガスを噴射してＴａＮ又はＴｉＮ膜２３１を形成するステップと、ＴａＮ又はＴｉＮ膜２３１が形成された半導体基板２００の上にトリメチルアルミニウム（Ａｌ［（ＣＨ３）３］）のようなアルミニウムリガンド（ｌｉｇａｎｄ）とアンモニアガスとが混合された混合ガスを噴射してＡｌＮ膜２３２を形成するステップ及びＡｌＮ膜２３２が形成された半導体基板２００の上にＴａ又はＴｉのような物質とアンモニアガス（ＮＨ３）とが混合された混合ガスを噴射してＴａＮ又はＴｉＮ膜２３３を形成するステップを含んでバリア金属膜２３０を形成することができる。
このように積層構造で形成されたバリア金属膜２３０が高温で行われるポリシリコンの蒸着時、図１２に示されたように原子間の結合が相互置換されＴａＡｌＮ又はＴｉＡｌＮの単一膜で構成されたバリア金属膜２３０で形成される。
ここで、積層構造を有するバリア金属膜２３０の場合、各々のＴａＮ膜又はＴｉＮ膜２３１．２３３及びＡｌＮ膜２３２の形成方法は原子層化学気相蒸着（ＡＬＤ）法によって形成されることが好ましく、その他にもスパッタリングなどのような物理気相蒸着（ＰＶＤ）法などによって多様に形成されることができる。
この時、バリア金属膜２３０は後続高温工程の後、ゲート絶縁膜２２０の上に２０Åないし５０Åの厚さで形成されるように各々のＴａＮ又はＴｉＮ膜２３１、２３３及びＡｌＮ膜２３２の厚さを決定することができる。
図９に示すように、バリア金属膜２３０の上部にポリシリコンを化学気相蒸着（ＣＶＤ）法又は物理気相蒸着（ＰＶＤ）法を用いてゲート電極層２４０を形成する。
図１０ないし図１１に示すように、ゲート絶縁膜２２０、バリア金属膜２３０及びゲート電極層２４０を順にパターニングしてゲートパターン２８０を形成し、ゲートパターン２８０の側壁にゲートスペーサ２６０を形成する。
ゲートパターン２８０及びゲートスペーサ２６０の形成方法については図５ないし図６において各々説明したゲートパターン１８０及びゲートスペーサ１６０と実質的に等しい方法で形成されるので、重複する説明は省略する。
このような方法を通じて半導体素子を形成すると、半導体装置の製造工程による後続熱処理工程の時、バリア金属膜１３０、２３０が酸化されることが防止され、バリア金属膜１３０、２３０の酸化による劣化特性を防止することができる。
以上、本発明の好適な実施形態を図示及び説明してきたが、本発明の技術的範囲は前述の実施形態に限定するものではなく、特許請求の範囲に基づいて定められ、特許請求の範囲において請求する本発明の要旨から外れることなく当該発明が属する技術分野において通常の知識を有する者であれば誰もが多様な変形実施が可能であることは勿論のことであり、該変更した技術は特許請求の範囲に記載された発明の技術的範囲に属するものである。
本発明の一実施形態に係る半導体装置の一部を概略的に示す断面図である。 図１に示されたバリア金属膜の構成物質による半導体装置の電流漏れ現象を説明するためのグラフである。 本発明の一実施形態に係る半導体装置の製造方法を説明するための図面である。 本発明の一実施形態に係る半導体装置の製造方法を説明するための図面である。 本発明の一実施形態に係る半導体装置の製造方法を説明するための図面である。 本発明の一実施形態に係る半導体装置の製造方法を説明するための図面である。 本発明の他の実施形態に係る半導体装置の製造方法を説明するための図面である。 本発明の他の実施形態に係る半導体装置の製造方法を説明するための図面である。 本発明の他の実施形態に係る半導体装置の製造方法を説明するための図面である。 本発明の他の実施形態に係る半導体装置の製造方法を説明するための図面である。 本発明の他の実施形態に係る半導体装置の製造方法を説明するための図面である。 図７に示されたバリア金属膜の熱処理工程後の状態を説明するための図面である。 比較形態に係る半導体装置の一部を概略的に示す断面図である。 図１３のＡの領域を拡大して示す図面である。 図１４のＩ−Ｉ’領域の組成状態を説明するためのグラフである。
符号の説明
１００、２００…半導体基板、
１１０、２１０…素子分離膜、
１２０、２２０…ゲート絶縁膜、
１３０、２３０…バリア金属膜、
２３１、２３３…ＴａＮ（ＴｉＮ）膜、
２３２…ＡｌＮ膜、
１４０、２４０…ゲート電極層、
１５０、２５０…低濃度不純物領域、
１６０、２６０…ゲートスペーサ、
１７０、２７０…高濃度不純物領域。

Claims (23)

  1. 半導体基板と、
    前記半導体基板の上に高誘電性物質で形成されるゲート絶縁膜と、
    前記ゲート絶縁膜の上にアルミニウム合金で形成されるバリア金属膜と、
    前記バリア金属膜の上に形成されるゲート電極層と、
    を含むことを特徴とする半導体装置。
  2. 前記バリア金属膜は、ＴａＡｌＮ及びＴｉＡｌＮのうち少なくとも一つの物質を含むことを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体基板の活性領域を区画する素子分離膜と、
    前記活性領域のうち前記ゲート絶縁膜、バリア金属膜、及びゲート電極層に隣接した領域に形成される低濃度不純物領域と、
    前記ゲート絶縁膜、バリア金属膜、及びゲート電極層の側壁をカバーするゲートスペーサと、
    前記活性領域のうち前記ゲートスペーサに隣接した領域に形成される高濃度不純物領域と、
    を更に含むことを特徴とする請求項１に記載の半導体装置。
  4. 前記ゲート絶縁膜、バリア金属膜、及びゲート電極層はゲートを形成し、前記低濃度及び高濃度不純物領域のうち少なくとも一つはドレイン領域とソース領域を形成することを特徴とする請求項３に記載の半導体装置。
  5. 前記バリア金属膜の厚さは、２０Åないし５０Åであることを特徴とする請求項１に記載の半導体装置。
  6. 前記ゲート絶縁膜は酸化膜を含むことを特徴とする請求項１に記載の半導体装置。
  7. 前記ゲート絶縁膜は、酸化タンタル、酸化チタン、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化アルミニウム、酸化イットリウム、酸化ニオブ、酸化セシウム、酸化イリジウム、酸化インジウム、ＢＳＴ、及びＰＺＴのうち少なくとも一つを含むことを特徴とする請求項６に記載の半導体装置。
  8. 前記ゲート絶縁膜の厚さは、２０Åないし４０Åであることを特徴とする請求項１に記載の半導体装置。
  9. 前記ゲート電極層はポリシリコンを含むことを特徴とする請求項１に記載の半導体装置。
  10. 半導体基板の上に高誘電性物質を含むゲート絶縁膜を形成するステップと、
    前記ゲート絶縁膜の上にアルミニウム合金を含むバリア金属膜を形成するステップと、
    前記バリア金属膜の上にゲート電極層を形成するステップと、
    を含むことを特徴とする半導体装置の製造方法。
  11. 前記バリア金属膜は、金属有機化学気相蒸着及び原子層化学気相蒸着のうち少なくとも一つを含む化学気相蒸着法によって形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記バリア金属膜は、スパッタリングを含む物理気相蒸着法によって形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
  13. 前記バリア金属膜は、ＴａＡｌＮ及びＴｉＡｌＮのうち少なくとも一つの物質を含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
  14. 前記バリア金属膜を形成するステップは、
    前記ゲート絶縁膜が形成された半導体基板の上にＴａＡｌ又はＴｉＡｌを含む膜が形成されるようにＴａ又はＴｉとＡｌリガンドとの混合ガスを噴射するステップと、
    前記混合ガスが噴射された半導体基板の上にＴａＡｌＮ又はＴｉＡｌＮを含む膜が形成されるようにアンモニアガス（ＮＨ３）を噴射するステップと、
    を含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
  15. 前記ＡｌリガンドはＡｌ［（ＣＨ３）３］を含むことを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記バリア金属膜を形成するステップは、
    前記ゲート絶縁膜が形成された半導体基板の上にＴａＮ又はＴｉＮを含む膜が形成されるようにＴａ又はＴｉとアンモニアとの混合ガスを噴射するステップと、
    前記ＴａＮ又はＴｉＮ膜の上にＡｌＮを含む膜が形成されるようにＡｌリガンドとアンモニアとの混合ガスを噴射するステップと、
    前記ＡｌＮを含む膜の上にＴａＮ又はＴｉＮを含む膜が形成されるようにＴａ又はＴｉとアンモニアとの混合ガスを噴射するステップと、
    ＴａＡｌＮ膜又はＴｉＡｌＮを含む膜が形成されるように前記半導体基板に熱処理工程を行うステップと、
    を含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
  17. 前記ＡｌリガンドはＡｌ［（ＣＨ３）３］を含むことを特徴とする請求項１６に記載の半導体装置の製造方法。
  18. 前記バリア金属膜の厚さは、２０Åないし５０Åで形成したことを特徴とする請求項１０に記載の半導体装置の製造方法。
  19. 前記ゲート絶縁膜は、金属有機化学気相蒸着及び原子層化学気相蒸着のうち少なくとも一つを含む化学気相蒸着法によって形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
  20. 前記ゲート絶縁膜は酸化膜を含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
  21. 前記ゲート絶縁膜は、酸化タンタル、酸化チタン、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化アルミニウム、酸化イットリウム、酸化ニオブ、酸化セシウム、酸化イリジウム、酸化インジウム、ＢＳＴ、及びＰＺＴのうち少なくとも一つを含むことを特徴とする請求項２０に記載の半導体装置の製造方法。
  22. 前記ゲート絶縁膜の厚さは、２０Åないし４０Åで形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
  23. 前記ゲート絶縁膜、バリア金属膜、及びゲート電極層をパターニングするステップと、
    前記パターニングされたゲート絶縁膜、バリア金属膜、及びゲート電極層のうち少なくとも一つの側壁をカバーするようにスペーサ絶縁膜を形成するステップと、
    前記スペーサ絶縁膜をエッチングしてゲートスペーサを形成するステップと、
    を更に含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2006347937A 2006-01-03 2006-12-25 半導体装置及びその製造方法 Withdrawn JP2007184594A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060000718A KR100756035B1 (ko) 2006-01-03 2006-01-03 반도체 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
JP2007184594A true JP2007184594A (ja) 2007-07-19

Family

ID=38223487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347937A Withdrawn JP2007184594A (ja) 2006-01-03 2006-12-25 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US20070152283A1 (ja)
JP (1) JP2007184594A (ja)
KR (1) KR100756035B1 (ja)
CN (1) CN1996614A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151356A (ja) * 2009-12-22 2011-08-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2012119432A (ja) * 2010-11-30 2012-06-21 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法、基板処理装置および半導体デバイス
JP2013219311A (ja) * 2012-04-12 2013-10-24 Ps4 Luxco S A R L 半導体装置及びその製造方法
JP2014123605A (ja) * 2012-12-20 2014-07-03 Tokyo Electron Ltd Ｃｕ配線の形成方法
US8994124B2 (en) 2011-04-15 2015-03-31 Hitachi Kokusai Electric Inc. Semiconductor device, method of manufacturing semiconductor device and system of processing substrate

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008725A1 (en) * 2007-07-03 2009-01-08 International Business Machines Corporation Method for deposition of an ultra-thin electropositive metal-containing cap layer
KR100940162B1 (ko) * 2007-12-27 2010-02-03 주식회사 동부하이텍 게이트 전극 형성 방법
JP5513767B2 (ja) * 2008-06-25 2014-06-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置
CN102214609A (zh) * 2010-04-07 2011-10-12 中国科学院微电子研究所 一种半导体器件及其制造方法
CN102344025B (zh) * 2010-08-05 2015-01-21 吴银森 防腐型阻燃防爆材料及防爆填料的制作安装方法
CN102760751B (zh) * 2011-04-27 2016-03-16 中芯国际集成电路制造(上海)有限公司 半导体器件的结构及形成方法
US8841733B2 (en) * 2011-05-17 2014-09-23 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US10854472B2 (en) 2014-03-19 2020-12-01 Globalfoundries Inc. Method for forming a metal gate including de-oxidation of an oxidized surface of the metal gate utilizing a reducing agent

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368311B1 (ko) * 2000-06-27 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
US7563715B2 (en) * 2005-12-05 2009-07-21 Asm International N.V. Method of producing thin films
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
KR100426441B1 (ko) * 2001-11-01 2004-04-14 주식회사 하이닉스반도체 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
US7122414B2 (en) * 2002-12-03 2006-10-17 Asm International, Inc. Method to fabricate dual metal CMOS devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151356A (ja) * 2009-12-22 2011-08-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2012119432A (ja) * 2010-11-30 2012-06-21 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法、基板処理装置および半導体デバイス
US8994124B2 (en) 2011-04-15 2015-03-31 Hitachi Kokusai Electric Inc. Semiconductor device, method of manufacturing semiconductor device and system of processing substrate
JP2013219311A (ja) * 2012-04-12 2013-10-24 Ps4 Luxco S A R L 半導体装置及びその製造方法
JP2014123605A (ja) * 2012-12-20 2014-07-03 Tokyo Electron Ltd Ｃｕ配線の形成方法

Also Published As

Publication number Publication date
KR100756035B1 (ko) 2007-09-07
CN1996614A (zh) 2007-07-11
US20070152283A1 (en) 2007-07-05
KR20070073149A (ko) 2007-07-10

Similar Documents

Publication Publication Date Title
JP2007184594A (ja) 半導体装置及びその製造方法
CN100477224C (zh) 半导体结构及其制造方法
US6762114B1 (en) Methods for transistor gate fabrication and for reducing high-k gate dielectric roughness
US7385265B2 (en) High dielectric constant MOSFET device
US7564114B2 (en) Semiconductor devices and methods of manufacture thereof
US20060125026A1 (en) Semiconductor device with high-k dielectric layer
JP2002329847A (ja) ｈｉｇｈ−ｋ絶縁膜を備えた単一トランジスタ強誘電体トランジスタ構造、およびその製造方法
US20060252281A1 (en) Semiconductor device and gate structure having a composite dielectric layer and methods of manufacturing the same
JP2007208260A (ja) 二重仕事関数金属ゲートスタックを備えるｃｍｏｓ半導体装置
JP2004247736A (ja) 高温度における高ｋゲート誘電体用の界面層成長
US20210280721A1 (en) FeFET TRANSISTOR
US7323419B2 (en) Method of fabricating semiconductor device
US6573197B2 (en) Thermally stable poly-Si/high dielectric constant material interfaces
JP2007208256A (ja) 複数の金属層を積層した半導体素子
JP5127694B2 (ja) 半導体装置及びその製造方法
US20090140322A1 (en) Semiconductor Memory Device and Method of Manufacturing the Same
US9786762B2 (en) Gate electrode of a semiconductor device, and method for producing same
US9048307B2 (en) Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers
TWI389214B (zh) 半導體裝置的製造方法
JP3540234B2 (ja) 半導体装置の製造方法
US8105909B2 (en) Method of fabricating non-volatile memory device
US20090053905A1 (en) Method of forming dielectric layer of semiconductor memory device
US20060234436A1 (en) Method of forming a semiconductor device having a high-k dielectric
JP3779556B2 (ja) 電界効果トランジスタ
US20230138009A1 (en) Method for forming a semiconductor structure

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080916