JP2007180519A - 太陽電池素子の製造方法 - Google Patents

太陽電池素子の製造方法 Download PDF

Info

Publication number
JP2007180519A
JP2007180519A JP2006315439A JP2006315439A JP2007180519A JP 2007180519 A JP2007180519 A JP 2007180519A JP 2006315439 A JP2006315439 A JP 2006315439A JP 2006315439 A JP2006315439 A JP 2006315439A JP 2007180519 A JP2007180519 A JP 2007180519A
Authority
JP
Japan
Prior art keywords
gas
etching
solar cell
semiconductor substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006315439A
Other languages
English (en)
Other versions
JP5064767B2 (ja
Inventor
Hiroto Owada
寛人 大和田
Hajime Ito
元 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006315439A priority Critical patent/JP5064767B2/ja
Priority to US11/564,155 priority patent/US20070128761A1/en
Publication of JP2007180519A publication Critical patent/JP2007180519A/ja
Application granted granted Critical
Publication of JP5064767B2 publication Critical patent/JP5064767B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

【課題】エッチング残渣を除去する際に基体が受けるダメージを抑制した太陽電池素子の製造方法を提供する。
【解決手段】第1のチャンバ内に太陽電池素子用の基体を配置し、第1のガスを供給して前記基体の一主面をエッチングすることで、エッチング残渣を付着させつつ前記一主面を粗面化する粗面化工程と、第2のチャンバの内部に前記基体を配置し、前記第1のガスより低反応性の第2のガスを供給し、前記第2のガスをプラズマ状態とすることによって、前記一主面に残存する前記エッチング残渣を除去する残渣除去工程と、を含むようにした。
【選択図】図1

Description

本発明は太陽電池素子の製造方法に関し、少なくとも基体の一部を粗面化する工程を有する太陽電池素子の製造方法に関する。
太陽電池は表面に入射した太陽光などの光エネルギーを電気エネルギーに変換するものである。この電気エネルギーへの変換効率を向上させるため、従来から様々な試みがなされてきた。そのひとつに基板の表面に照射された光の反射を低減することで電気エネルギーヘの変換効率を高める技術がある。
太陽電池のうち主要なものは使用材料の種類によって結晶系、アモルファス系、化合物系などに分類される。このうち、現在市場で流通しているのはほとんどが結晶系シリコン太陽電池である。この結晶系シリコン太陽電池はさらに単結晶型、多結晶型に分類される。単結晶型シリコン太陽電池は基板の品質がよいため、高変換効率化が容易であるという長を有する反面、基板の製造コストが大きいという短所を有する。それに対し、多結晶型シリコン太陽電池は比較的高変換効率化が難しいという弱点はあるものの、低コストで製造できるというメリットがある。また、最近では多結晶シリコン基板の品質の向上やセル化技術の進歩により、多結晶型シリコン太陽電池でも研究レベルでは18%程度の変換効率が達成されている。
一方、低コストで製造できるものの変換効率の点では研究レベルのものには及ばない量産レベルの多結晶シリコン太陽電池は、従来から市場に流通しているが、近年、環境問題が取りざたされる中でさらに需要が増してきている。また、基板の薄型化とともに、より高い変換効率が求められるようになってきている。
シリコン基板を用いて太陽電池素子を形成する場合に、基板の表面を水酸化ナトリウムなどのアルカリ水溶液でエッチングすると、基板の表面に微細な表面凹凸構造が形成され、基板の表面の反射をある程度低減させることができる。
例えば、面方位が(100)面の単結晶シリコン基板を用いた場合は、このような方法でピラミッド状の表面凹凸構造を基板の表面に均一に形成することができる。しかしながら、アルカリ水溶液によるエッチングでは結晶の面方位に依存することから、多結晶シリコン基板で太陽電池素子を形成する場合、表面凹凸構造を均一には形成できず、全体の反射率も効果的には低減できないという問題がある。
このような問題を解決するために、太陽電池素子を多結晶シリコン基板で形成する場合、反応性イオンエッチング(RIE)法を用いて、基板の一主面に表面凹凸構造を形成することが提案されている(例えば、特許文献1参照)。
ドライエッチングするとシリコンは基本的には気化するが、一部は気化しきれず、シリコン分子同士が吸着して基板の表面にエッチング残渣として残る。このことを利用し、基板の表面を反応性イオンエッチング法および類似のドライエッチング法でエッチングすることで生じる、基板材料を主成分とするエッチング残渣が、基板の表面に再付着する速度を促進させ、このエッチング残渣を該エッチングのマスクとして利用することで、基板の表面を粗面化することができる。
この方法を用いると、多結晶シリコン基板を用いた場合でも、その面方位の影響を受けにくいエッチングが可能となり、その表面に、多数の微細な突起からなる表面凹凸構造を均一に形成することができる。すなわち、多結晶シリコンを用いた太陽電池素子であっても、反射率をより効果的に低減し、変換効率を向上させることができる。
しかしながら、このドライエッチング法で基体(基板)の表面を粗面化する場合、基体の表面に多数のエッチング残渣を分散付着させることになるため、以下の問題が生じていた。例えば、このエッチング残渣が基体に残ったままだと、後工程である反射防止膜の形成時にムラを生じる恐れがあった。また、エッチング残渣が太陽電池素子の受光面を遮光してしまうため、太陽電池の変換効率が低下するという問題もあった。
そこで従来は、このエッチング残渣を除去するために、水中での超音波処理が行われてきた。この方法は、基体を載置したトレイを水中に浸漬し、超音波ホーンで水中に超音波を印加することによりエッチング残渣を除去するものである。例えば、回転するベルトまたはチェーンに固定されたトレイ上に基体を載置して水中に浸漬して超音波ホーン部を連続して通過させることで、エッチング残渣を連続して除去する方法が公知である(例えば、特許文献2参照)。
特開平9−102625号公報 特開2003−273376号公報
図4は、従来の太陽電池素子用の半導体基板の表面に表面凹凸構造を形成した場合の該半導体基板表面の状態の変化を模式的に示す図である。図4(a)は、ドライエッチングにより表面を粗面化した直後の状態を示す図である。図4(b)は超音波処理によるエッチング残渣除去後の状態を示す図である図4(c)は、超音波処理後にフッ酸処理等を行った後の状態を示す図である。図4(a)に示すように、ドライエッチングを行った後の半導体基板表面101には、エッチング残渣121によってマスクされた箇所の下方がエッチングを免れることで、微小な突起部123が形成される。換言すれば、微小な突起部123の上にピラー部122を介してエッチング残渣121が付着しているともいえる。
このような状態の半導体基板表面101に対し、上述したように超音波を用いてエッチング残渣除去を行うと、超音波照射により生じる衝撃力によってエッチング残渣は除去されるものの、その衝撃力によって突起部123を含む半導体表面101もダメージを受けるため、図4(b)に示すように突起部123にマイクロクラック123aが生じたり、図4(c)に示すように、その後のフッ酸処理等の段階で、突起部123に欠け123bが生じたり、あるいはさらに半導体表面101にも割れ・欠け(図示せず)を発生させるなどの問題があった。このことは、太陽電池素子製造工程の歩留まりを低下させることになっていた。
超音波を用いたエッチング残渣除去において、基体にダメージが入る理由のひとつに、エッチング残渣時の衝撃力の大きさが挙げられる。なぜならば、水中に超音波を印加した際にキャビテーション気泡が生成され、このキャビテーション気泡は膨張・圧縮を繰り返すが、そのキャビテーション気泡の崩壊により、局所的に高温高圧の場が形成されるからである。この気泡の崩壊において、数GPaにもおよぶ衝撃力が生じると言われており、この衝撃力によりエッチング残渣は除去されるが、基体にもその衝撃力が与えられるため、基体にかなりのダメージを与えると考えられる。
また、超音波処理は、基体を載置したトレイを水中に浸漬することによって行うが、基体とトレイとの間に介在する微小な気泡が、超音波を照射することによる振動で破壊されてしまうために、処理後は、基体がトレイに隙間なく張り付き、容易には剥離できない状態となることが少なくない。そのため、トレイから剥離する際に基体を破損してしまう、という問題もある。このことは、半導体基板の薄層化が重要な技術課題となっている近年の太陽電池素子開発において、無視できない問題となっている。この点からも、超音波処理に代わるエッチング残渣の除去方法の確立が求められている。
本発明はこのような従来技術の問題点に鑑みてなされたものであり、本発明の目的は、エッチング残渣を除去する際に基体が受けるダメージを抑制した太陽電池素子の製造方法を提供することである。
上記課題を解決するため、本発明の請求項1に係る太陽電池素子の製造方法は、チャンバ内に基体を配置し、前記基体の少なくとも一主面に対して第1のガスを供給することによって、前記基体表面にエッチング残渣を付着させつつ該表面をドライエッチングすることで前記少なくとも一主面を粗面化する粗面化工程と、前記第1のガスと異なる組成を有しかつ低反応性の第2のガスを前記基体の前記少なくとも一主面に対して供給し、前記第2のガスをプラズマ状態とすることによって、該基体に残存する前記エッチング残渣を除去する残渣除去工程と、を含むことを特徴とする。
また、本発明の請求項2に係る太陽電池素子の製造方法は、請求項1に係る太陽電池素子の製造方法であって、前記粗面化工程と前記残渣除去工程とを、同一チャンバ内にて行なうことを特徴とする。
そして、本発明の請求項3に係る太陽電池素子の製造方法は、請求項2に記載の太陽電池素子の製造方法であって、前記粗面化工程と前記残渣除去工程との間に、前記チャンバの内部を真空引きする減圧工程を含むことを特徴とする。
さらに、本発明の請求項4に係る太陽電池素子の製造方法は、請求項1ないし請求項3のいずれかに記載の太陽電池素子の製造方法であって、前記ドライエッチングが、反応性イオンエッチングであることを特徴とする。
また、本発明の請求項5に係る太陽電池素子の製造方法は、請求項1ないし請求項4のいずれかに記載の太陽電池素子の製造方法であって、前記第2のガスが、1族から16族、及び18族に属する元素のうち少なくとも1種類以上の元素からなるガスであることを特徴とする。
そして、本発明の請求項6に係る太陽電池素子の製造方法は、請求項5に記載の太陽電池素子の製造方法であって、前記第2のガスが、不活性ガスを含むことを特徴とする。
さらに、本発明の請求項7に係る太陽電池素子の製造方法は、請求項5に記載の太陽電池素子の製造方法であって、前記第2のガスが、酸素ガスを含むことを特徴とする。
さらに、本発明の請求項8に係る太陽電池素子の製造方法は、太陽電池素子用の基体を準備する工程と、前記基体を第1のチャンバ内に配置する工程と、前記第1のチャンバ内で第1のガスを用いた反応性イオンエッチングにより前記基体の一主面をエッチングする工程と、前記一主面がエッチングされた前記基体を第2のチャンバの内部に配置する工程と、前記第2のチャンバ内に前記第1のガスより低反応性の第2のガスを供給する工程と、前記第2のガスをプラズマ状態として、前記エッチング工程によって前記一主面に残存するエッチング残渣を衝突破壊により除去する工程と、を含むことを特徴とする。
請求項1ないし請求項8の発明によれば、エッチングすることにより基体表面に生じたエッチング残渣を、基体に与えるダメージを低減しつつ好適に除去することができる。すなわち、エッチングで形成された突起部におけるマイクロクラックの発生を抑制しつつ、エッチング残渣を半導体基板などの基体の表面より除去して、表面凹凸構造を形成することができる。これにより、エッチング残渣の除去に伴って基体の表面にクラックや欠けなどを生じることが抑制される。また、エッチング残渣が好適に除去されるので、入射した光が、エッチング残渣によって遮られて受光面に影を作ることによる太陽電池素子の変換効率の劣化を抑制できる。すなわち、基体がダメージを受けることによる太陽電池素子の特性低下を抑制することができるとともに、太陽電池素子の歩留まりを向上させることができる。
以下、本発明の実施の形態に係る太陽電池素子の製造方法を添付図面に基づいて詳細に説明する。ここでは、太陽電池素子の基体として半導体基板を用いた場合について述べるが、基体は半導体基板に限られることはなく、ガラス、金属、プラスチック、又は樹脂の基体を使用しても構わない。また、基体の形状が板状の場合について説明するが、板状に限るものでもない。例えば、球状の基体を用いる態様であってもよい。
<太陽電池素子の構成概要>
図1は本実施の形態に係る太陽電池素子の製造方法を用いて形成される太陽電池素子10の構成を概略的に示す断面模式図である。図1に示すように、太陽電池素子10は、表面側(受光面側)に表面凹凸構造2を有する半導体基板1と、半導体基板1の該表面側に形成されてなる表面側不純物拡散層3と、半導体基板1の裏面側に形成されてなる裏面側不純物拡散層(BSF)4と、反射防止膜5と、表面電極6と、取出電極7aと集電電極7bとからなる裏面電極7とから、主として構成される。
半導体基板1の極性はp型、n型いずれでもよいが、本実施の形態では便宜上ドーピング不純物元素としてB(ホウ素)をSi(シリコン)に含有したp型のシリコン基板を半導体基板1として用いる場合について説明する。
半導体基板1を切り出すインゴットとしては、CZ法・FZ法・EFG法などの方法で作られた単結晶シリコンインゴットや、キャスト法で鋳造された多結晶シリコンインゴットを用いることができる。なお、多結晶シリコンは、大量生産が可能で、製造コスト面で単結晶シリコンよりもきわめて有利である。
上述の方法により形成されたインゴットを10cm×10cmもしくは15cm×15cm程度の大きさに切断し、300μm以下の厚みにワイヤーソーなどを用いてスライスし、半導体基板1とすることができる。
尚、半導体基板1への不純物元素のドーピングは、ドーピングする不純物元素の単体を適量インゴット製造時に半導体基板製造用材料に含ませてもよいし、不純物がドーピングされていない半導体基板製造用の材料中に、既にドープ濃度の分かっている添加用の半導体材料を適量添加して、これを溶融し、所定のドープ濃度を有する半導体インゴットを作製するようにしてもよい。
半導体基板1の表面側には、入射する光を反射させずに有効に取り込むための表面凹凸構造2が形成されてなる。表面凹凸構造2は、例えば、所定のチャンバ内に半導体基板1を載置して真空引きしたうえで、ガスを導入して一定圧力に保持し、該チャンバ内に設けられた電極にRF電力を印加することでプラズマを発生させ、プラズマ中のイオンやラジカルによって半導体基板1の表面をエッチングすることで形成される。
この表面凹凸構造2のアスペクト比(高さ/幅)は0.1〜2の範囲とすることが望ましい。アスペクト比が2を超えると太陽電池素子の製造過程で表面凹凸構造2が破損し、太陽電池素子を形成した場合にリーク電流が多くなって良好な出力特性が得られないという問題がある。アスペクト比が0.1未満では、例えば波長500〜1000nmの光の平均反射率が25%程度となり、半導体基板1の表面での反射率が大きくなるという問題がある。
この表面凹凸構造2の形成については、後で詳細に説明する。
表面側不純物拡散層3は、上述のような表面凹凸構造2が形成された半導体基板1の表面側に形成されてなる。例えばn型不純物を拡散させることによって表面側不純物拡散層3を形成する場合であれば、POCl3を用いた気相拡散法、P25を用いた塗布拡散法、及びp+イオンを直接拡散させるイオン打ち込み法などによって、半導体基板1の表面側に逆導電型半導体不純物を拡散させることで、表面側不純物拡散層3を形成することができる。また、例えば薄膜技術及び条件を用いて、水素化アモルファスシリコン膜や、微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。
この表面側不純物拡散層3は0.2〜0.5μm程度の深さに形成される。その後、例えば、希釈したフッ酸溶液などの薬品に浸漬させることにより、半導体基板1の表面を清浄化したり、表面に形成されたリンガラスを除去することができる。
なお、上述の手法によって半導体基板1に表面側不純物拡散層3以外の拡散層が半導体基板1の裏面側に形成された場合には、表面側不純物拡散層3を残して他の部分を除去した後、純水で洗浄する。この除去方法としては、例えば、半導体基板1の表面側にフッ酸に耐性を有する膜を塗布し、フッ酸と硝酸の混合液を用いてこの半導体基板1の受光面側以外の拡散層をエッチング除去した後、表面側に塗布したフッ酸に耐性を有する膜を除去すれば良い。
半導体基板1の表面側には、さらに、反射防止膜5が形成されている。この反射防止膜5の形成には、プラズマCVD法、蒸着法、スパッタ法などを用いることができる。通常は、プラズマCVD法を用いて形成する。
反射防止膜5の材質としては、Si34膜、TiO2膜、SiO2膜、MgO膜、ITO膜、SnO2膜、ZnO膜などを用いることができる。一般的には、Si34膜がパッシベーション性を有することから好適に用いられる。例えば、原料ガスとしてのシランとアンモニアの混合ガスをRFやマイクロ波などによってプラズマ化し、Si34を生成させることで、反射防止膜5を形成することができる。
半導体基板1の裏面側には、一導電型半導体不純物が高濃度に拡散された裏面側不純物拡散層4を形成することが望ましい。この裏面側不純物拡散層4は、半導体基板1の裏面近くでキャリアの再結合による効率の低下を防ぐために、半導体基板1の裏面側に内部電界を形成するものである。不純物元素としてはB(ボロン)やAl(アルミニウム)を用いることができる。半導体基板1の裏面側の不純物元素濃度を高めてp+型とすることによって、後述する裏面電極7との間にオーミックコンタクトを得ることができる。
裏面側不純物拡散層4は、BBr3(三臭化ボロン)を拡散源として800〜1100℃程度に加熱することでBを拡散させる熱拡散法や、Al粉末と、有機溶剤と、バインダーなどからなるAlペーストを、印刷法で半導体基板1の裏面側に塗布したのち、600〜850℃程度で熱処理(焼成)してAlを半導体基板1に向けて拡散させる方法を用いて形成することができる。
なお、裏面側不純物拡散層4を熱拡散法で形成する場合は、既に形成してある表面側不純物拡散層3には酸化膜などの拡散バリアをあらかじめ形成しておくことが望ましい。またAlペーストを印刷して焼成する方法を用いる場合、印刷面だけに所望の拡散層を形成することができることに加えて、既に述べたように表面側不純物拡散層3の形成時に同時に裏面側にもn型の逆導電型の拡散層が形成されているような場合であっても、これを除去する必要がない、というメリットがある。また、焼成によって形成されたAl層を除去せずに、そのまま裏面電極の集電電極7bとして利用することもできる。
半導体基板1の表面側および裏面側には、表面電極6と裏面電極7とを形成する。これらの電極の製法としては、主にAgなどの金属粉末、ガラスフリット、有機溶剤、バインダーを含んだペーストを用いて印刷法などによって厚膜を形成する成膜プロセスや、スパッタ法、蒸着法などの真空プロセスを用いた成膜プロセスを用いることができる。
表面電極6の材料は、特に限定するものではないが、Ag、Cu、Alといった低抵抗金属を少なくとも1種含む材料を用いることが望ましい。また、裏面電極7の材料についても特に限定するものではないが、シリコンを半導体基板1に用いた場合、シリコンに対して反射率の高いAgを主成分に含む金属を用いることが望ましい。これらの電極材料としては一種類に限るものではなく、目的に応じて複数の材料を混合したり、異なる組成の電極層を積層したりすることも可能である。また、取出電極7aにAgを主成分に含む金属を用い、集電電極7bにAlを主成分に含む金属を用いても構わない。
また、電極材料のパターンは、太陽電池素子から集電するために一般的に用いられるパターンとすればよい。例えば表面電極6の場合であれば、一般的な櫛形パターンとすればよい。さらに、電極を所定形状にするためのマスクには、内部の雰囲気などに大きな影響を及ぼさないものであれば、材質・形状は特に問わず使用可能である。電極パターンにあわせた加工性の面などの観点からは、該マスクは金属で作製するのが簡便である。
<表面凹凸構造の形成>
次に、本実施の形態に係る太陽電池素子の製造方法において特徴的である、表面凹凸構造2の形成について、詳細に説明する。
本実施の形態に係る太陽電池素子の製造方法においては、半導体基板1の表面をエッチングによって粗面化する粗面化工程と、プラズマ化したガスを衝突させることによって該表面に付着したエッチング残渣を除去する残渣除去工程とを順次に行うことによって、上述した表面凹凸構造2の形成を行う。
初めに、半導体基板1の表面をエッチングによって粗面化する粗面化工程は、次のようにして行われる。
図2は、半導体基板1の表面を粗面化する際に使用するドライエッチング装置の一例としての、反応性イオンエッチング装置100を示す図である。また、図3は、粗面化工程と残渣除去工程とを行うことによる半導体基板1の表面の微小部分における構造変化の様子を示す拡大模式図である。
図2に示すように、反応性イオンエッチング装置100は、マスフローコントローラ11と、RF電極12と、圧力調整器13と、真空ポンプ14と、RF電源15と、アース16、チャンバ17とを主として備える。
粗面化工程においては、RF電極12の上部に半導体基板1を設置し、アース16によって接地されたチャンバ17の内部を真空ポンプ14によって十分真空引きした後、チャンバ17内にマスフローコントローラ11によって所定流量のエッチングガス(第1のガス)を導入し、圧力調整器13により所定圧力となるように調整する。その後、RF電源15からRF電力をRF電極12に印加することによって、エッチングガスを励起分解しプラズマ状態を生じさせると、発生したイオンやラジカルによって、半導体基板1の表面がエッチングされる。
なお、エッチングガス(第1のガス)としては、半導体基板1に対するエッチング作用が大きい、特に化学的な反応性が高い、17族の元素を含むガスを用いる。なお、17族の元素とは、族番号に1−18の通し番号を用いる1989年改訂のIUPAC無機化学命名法に基づき17族に分類される元素を指す。
例えば、エッチングガスとして塩素系ガスとフッ素系ガスと酸素ガスとを所定流量で流しながら、反応圧力を5〜15Pa程度とし、RF電力を5〜10kW程度で印加してプラズマを発生させることで、半導体基板1の表面を粗面化することができる。
より具体的にいえば、チャンバ17内に、塩素(Cl2)と酸素(O2)と三フッ化メタン(CHF3)を流量比で1:6:4の割合で導入しながら、反応圧力を7Paとし、プラズマを発生させるRF電力5kWとして、5分間程度のエッチングを行うのが、その好適な一例である。
ただし、第1のガスは、塩素(Cl2)、三フッ化メタン(CHF3)に限定されることはなく、例えば、塩素系ガスとしてHCl、ClF3、フッ素系ガスとしてF2、NF、CF4、C26、C38、ClF3、SF6等の他の気体を組み合わせて使用しても構わない。
図3(a)は、このようにして、半導体基板1の表面を粗面化した直後の状態を示す図である。粗面化工程を経た直後の半導体基板1の表面には、図3(a)に示すような、突起部23の上にピラー部22を介してエッチング残渣21が付着した構造が、微細均一に形成されてなる。
半導体基板1の表面をエッチングすると、該表面の構成成分は基本的には離脱する。しかしながら、該構成成分の一部は離脱しきれずに半導体基板1の表面に残り、離脱した物質の一部は再度、半導体基板の表面に吸着する。これらがエッチング残渣21となることによって、図3(a)のような構造が形成される。すなわち、粗面化工程においては、エッチングされた半導体基板1の材料を主成分とするエッチング残渣21を半導体基板1の表面に意図的に再付着させ、これをエッチングのマスクとして利用することで、ひいては表面凹凸構造2の形成につながる半導体基板1の表面の粗面化を実現している。
このように、ガス条件、反応圧力、RF電力などを適宜に調整し、半導体基板1と同一材料からなるエッチング残渣21が、半導体基板1の表面に再付着するような条件でドライエッチングを行うと、係る半導体基板1の表面を確実に粗面化することができる。逆に半導体基板1の表面に、図3(a)に示すようなエッチング残渣21が残らない、即ちエッチング残渣をエッチングマスクとして利用できないような条件でドライエッチングを行ったとしても、基板表面をエッチングすることで形成された凹部の内底面がフラットになることから、粗面化およびこれに引き続く表面凹凸構造2の形成は困難である。
なお、反応性イオンエッチング(RIE)法では、チャンバ内で発生したイオンの半導体基板1の表面への衝突や同じく発生したラジカルと該表面との反応によってエッチングが進行する。これに代えて、イオンによる上記衝突を行わず、ラジカルと半導体基板1の表面との反応によってエッチングを進行させる方法を用いて粗面化工程を実施してもよい。両方法におけるプラズマの発生原理は基本的に同じであるが、エッチングに寄与する活性種が異なっている。但し、いずれの方法においても、チャンバ構造、電極構造、あるいは発生周波数等によって、半導体基板1に作用する活性種(イオン、ラジカル)の種類の分布は、異なるものとなる。
次に、このような粗面化工程に引き続き、半導体基板1に残存するエッチング残渣21を除去するための残渣除去工程を行う。
残渣除去工程は、粗面化工程で用いた第1のガスとは異なる低反応性の第2のガスを使用して行う。具体的には、所定のチャンバ内に粗面化工程を経た半導体基板1を載置したうえで、該チャンバ内で第2のガスをプラズマ状態とする。これにより生じた、第2のガスを構成する気体分子やイオン、ラジカルの少なくともいずれかが、エッチング残渣21(特に、脆弱なピラー部22)に衝突してこれを破壊することによって、エッチング残渣21の除去が実現されることになる。図3(b)は係る残渣除去工程によりエッチング残渣21を除去した半導体基板1の表面の状態を示す図である。図3(b)に示すように、係る残渣除去工程を行うことで、半導体基板1の表面に、突起部23からなる表面凹凸構造2が形成される。
ここで、第2のガスとしては、主として1族から16族、及び18族に属する元素のうちの少なくとも1種類以上の元素からなるガスを用いる。なお、1族から16族、及び18族の元素とは、族番号に1−18の通し番号を用いる1989年改訂のIUPAC無機化学命名法に基づき1族から16族、及び18族に分類される元素を指す。すなわち、第2のガスは、フッ素系エッチングガス等、主として17族に属する元素からなる反応性ガス以外を主に含むガスである。
なお、低反応性の第2のガスとは、プラズマ状態にした際に生じる活性種による半導体基板1へのエッチング作用が第1のガスよりも小さい、いわば第1のガスよりも実質的に不活性なものを意味する。従って、第1のガスと同種のガスが混合されているような場合であっても、混合比率が異なっているなどの理由によって、エッチング作用を有してはいないものの残渣除去の作用を有するものであれば、第2のガスとして用いることは可能である。
残渣除去工程においては、上述したような、発生したイオンおよびラジカル、あるいはさらに気体分子が衝突することによるエッチング残渣21の破壊消失が起こるものの、プラズマ状態を実現することで生じるイオンやラジカルによる半導体基板1の表面のエッチングが、ほとんど生じることはない。すなわち、残渣除去工程においては、粗面化工程にて形成した突起部23を破壊することや、半導体基板1の表面にダメージを与えることなく、表面凹凸構造2を形成することができる。
これは、イオンやラジカル、気体分子等が有するエネルギーが、エッチング残渣21のピラー部22を破壊するには十分であっても、半導体基板1の表面にダメージを与えるまでには至らないことによるものと推察される。これはすなわち、従来のように超音波処理を用いてエッチング残渣を除去する場合よりも小さい衝撃力で残渣の除去が実現されていることを意味している。
残渣除去工程における、第2のガスをプラズマ状態とする際の条件については、第2のガスの種類およびチャンバの容量に応じて最大の残渣除去効果が得られるように設定すればよい。ただし、使用するチャンバの容量によってガス流量は異なることはもちろん、その他の条件においても処理用ガスのガス種や装置によって条件が異なるため、一義的には規定することは難しい。しかしながら、例えば、第2のガスとして酸素を用いる場合、チャンバ内における半導体基板1との反応圧力としては、10〜40Pa、RF電力としては1000〜2000W、処理時間としては5〜60sec程度を目安とすることができる。
また、図3(c)は、残渣除去工程によりエッチング残渣を除去した後にフッ酸処理等を行った状態を示す図である。上述のように残渣除去工程が施された半導体基板1は表面にダメージをほとんど受けていないので、フッ酸処理などを行った後でも、表面に割れや欠けなどが生じることがない。
すなわち、本実施の形態においては、従来の超音波処理による場合と異なり、表面に割れなどのダメージが生じることを抑制しつつ、エッチング残渣21を除去することができる。
なお、例えば200μm以下に薄型化された半導体基板1の場合であっても、係る残渣除去工程には充分に耐えることができる。
残渣除去工程に用いる装置は、半導体基板1が存在する環境で、第2のガスをプラズマ状態として、そのイオンやラジカル、気体分子などを半導体基板1に衝突させることができる装置であれば、特に限定されるものではない。例えば、粗面化工程に使用する反応性イオンエッチング装置を、残渣除去工程に利用することも可能である。
図2に示した反応性イオンエッチング装置100を用いる場合であれば、チャンバ17内に配置した、粗面化工程を経た半導体基板1に対して、上述したマスフローコントローラ11などを用いて、例えば、酸素(O2)と窒素(N2)を流量比で5:1の割合で供給し、圧力調整器13により所定圧力となるように調節する。
その後、RF電源15からRF電力をRF電極12に印加することによって、少なくとも第2のガスを励起分解し、チャンバ17内でプラズマ状態を生じさせることができる。そして、発生したイオンやラジカルなどを衝突させることで、半導体基板1に残存するエッチング残渣21を除去することができる。
なお、粗面化工程と残渣除去工程とは、同一のチャンバ内にて順次に行なうようにすることが好ましい。工程が終了するごとに半導体基板1を搬送する工程を減らすことは、太陽電池素子の製造コストの抑制に寄与する。また、粗面化工程と残渣除去工程との間で、チャンバ内から半導体基板を取り出す必要がないので、ハンドリングミスによる半導体基板の割れ、欠けを予防することができる。
さらに、粗面化工程と残渣除去工程と同一のチャンバ内にて行なう場合、粗面化工程と残渣除去工程との間に、チャンバ内を真空引きする減圧工程を含むことが好ましい。
こうすることによって、粗面化工程で使用した第1のガスをチャンバ内から除去した後に、チャンバ内を第2のガスで満たすことができる。これにより、残渣除去工程の際にチャンバ内に残存していた第1のガスによって半導体基板1が必要以上にエッチングされることを防止することができる。したがって、一度形成された微細な突起部が破壊されることを抑制することができる。
第2のガスには、不活性ガスを含むことが好適である。
ここで、不活性ガスとは、18族に属する、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)、ラドン(Rn)等の元素からなるガスを指すこととする。
不活性ガスを構成する原子は、化学的に非常に不活性であるため、半導体基板1に対するエッチング作用もなく、また、半導体基板1に対して不純物として作用することもなく、単にエッチング残渣21を除去する作用のみを有するからである。
ここで、不活性ガスのひとつである窒素ガスを第2のガスに使用した場合を例にとって説明する。
粗面化工程の後、一度、チャンバ内の気体を真空引きする減圧工程を経て、チャンバ内に第2のガスとして窒素ガスを供給する。そして、RF電源15からRF電力をRF電極12に印加すると、気体温度に比べて電子温度が高くなったいわゆる非平衡プラズマである窒素プラズマが形成される。このような窒素プラズマの状態を形成し、窒素分子や窒素イオン、窒素ラジカルなどの活性種によって、一定時間プラズマ放電を起こすことにより、エッチング残渣21を除去することができる。
窒素プラズマによるエッチング残渣除去は、フッ素系エッチングガスを用いた場合よりも、半導体基板1との反応性が低いため、半導体基板1に損傷を与えることなく、微細な突起部23を保持しつつエッチング残渣21を除去することができる。
ここで、半導体基板1との反応性が低いということは、窒素には半導体基板1との間で、エッチング作用が働きにくいことを示している。従って、エッチング残渣21は、窒素分子や窒素イオン、窒素ラジカルなどのプラズマ種による衝突などにより、除去されたものだと考えられる。また、不活性ガスは、フッ素系エッチングガスに比べてはるかに安全で安価な安定したガスであり、特別な取り扱いや、安全装置、除害設備を設ける必要もなく、環境にも悪影響を与えない。よって、低コストで、生産性を低下させることなくエッチング残渣除去を行なうことができる。
また、本発明に係る第2のガスには、酸素ガスを含むことが好ましい。
粗面化工程の後、一度、チャンバ内の気体を真空引きする減圧工程を経た場合であっても、半導体基板1をチャンバ内から取り出すと、半導体基板1の突起部23(及びエッチング残渣21)の間に第1のガスが滞留している可能性がある。
第1のガスにはエッチング作用の強いフッ素系、塩素系ガスが用いられるため人体に有害なガスが多く、作業上問題となりえる。しかしながら、粗面化工程の後、残渣除去工程において第2のガスである酸素ガスをプラズマ状態にすることにより、エッチング残渣21を除去するだけでなく、突起部23(及びエッチング残渣21)の間に滞留している第1のガスを除去し、無害化することができる。これは、酸素分子や酸素イオン、酸素ラジカルが、残存ガスである第1のガスを吸着する作用を有しているためだと考えられる。
以上より、本実施の形態に係る太陽電池素子の製造方法によれば、粗面化工程で形成された突起部にマイクロクラックを生じさせることなくエッチング残渣を半導体基板の表面より除去して、表面凹凸構造を形成することができる。これにより、エッチング残渣の除去に伴って半導体基板の表面にクラックや欠けなどを生じることが抑制される。また、エッチング残渣が好適に除去されるので、入射した光が、エッチング残渣によって遮られて受光面に影を作ることによる太陽電池素子の変換効率の劣化を抑制できる。すなわち、本実施の形態に係る太陽電池素子の製造方法によれば、半導体基板がダメージを受けることによる太陽電池素子の特性低下を抑制することができるとともに、太陽電池素子の歩留まりを向上させることができる。
さらに、本実施の形態に係る太陽電池素子の製造方法によれば、半導体基板の表面凹凸構造の上に反射防止膜を形成するときにムラが生じにくくなる。なぜならば、粗面化工程にて生成したエッチング残渣は、残渣除去工程において好適に除去されるので、残渣除去工程後に残存しているとしても、粗面化工程後と比較すれば十分に除去されているからである。
尚、本発明の実施形態は上述の例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることはもちろんである。
例えば、上述のようにして得られた半導体基板1の後工程に、半導体基板1の表面を清浄化するための、洗浄工程を設けても構わない。洗浄工程を設けることによって、さらにその後工程である逆導電型半導体形成工程において、清浄な面に対して半導体接合層を形成することができ、太陽電池素子の特性が向上するため好ましい。
この洗浄工程はフッ酸を含有する溶液、例えば、0.1〜50重量%のフッ酸の水溶液、あるいは、混酸(フッ酸と硝酸とを例えば、1:10の比率で混合したもの)などによるウェットエッチング処理であることが望ましい。このように洗浄工程において、フッ酸を含有する溶液を用いれば、特に残渣除去工程によって除去しきれなかったエッチング残渣も除去することができるため、より好ましい。
上述の説明では、半導体基板1に表面側不純物拡散層3を設けた後、半導体基板1の裏面に裏面側不純物拡散層4(BSF)を設ける例を挙げているが、裏面側不純物拡散層4の形成態様はこれに限るものではない。例えば、プラズマCVD法などによって、水素化アモルファスシリコン膜や微結晶シリコン相を含む結晶質シリコン膜などに不純物を高濃度となるようにドーピングしつつ、基板温度400℃程度以下、膜厚は10〜200nm程度となるように成膜してもよい。このように真空プロセスを用いて成膜する場合、途中で大気開放することなく連続して成膜できるように装置を構成しておくことが望ましい。そのようにした場合、表面凹凸構造2の上に自然酸化膜が形成されたり、途中の工程で意図しない不純物によって半導体基板1が汚染されたりすることがなく、高品質の太陽電池素子を形成することができるという利点がある。
本発明に係る太陽電池素子の製造方法に適用した例を示す図である。 半導体基板1の表面を粗面化する際に使用するドライエッチング装置の一例としての、反応性イオンエッチング装置100を示す図である。 粗面化工程と残渣除去工程とを行うことによる半導体基板1の表面の微小部分における構造変化の様子を示す拡大模式図である。(a)は半導体基板1の表面を粗面化した直後の状態を示す図である。(b)は残渣除去工程によりエッチング残渣21を除去した半導体基板1の表面の状態を示す図である。(c)は残渣除去工程後によりエッチング残渣を除去した後にフッ酸処理等を行った後の状態を示す図である。 従来の太陽電池素子用の半導体基板の表面に表面凹凸構造を形成した場合の該半導体基板表面の状態の変化を模式に示す図である。(a)はドライエッチングにより表面を粗面化した直後の状態を示す図である。(b)は超音波処理によるエッチング残渣除去後の状態を示す図である。(c)は超音波処理後に、フッ酸処理等を行った後の状態を示す図である。
符号の説明
1:半導体基板
2:表面凹凸構造
3:表面不純物拡散層
4:裏面不純物拡散層
5:反射防止膜
6:表面電極
7:裏面電極
7a:取出電極
7b:集電電極
11:マスフローコントローラ
12:RF電極
13:圧力調整器
14:真空ポンプ
15:RF電源
16:アース
17:チャンバ
21:エッチング残渣
22:ピラー部
23:表面凹凸構造の突起部

Claims (8)

  1. 第1のチャンバ内に太陽電池素子用の基体を配置し、第1のガスを供給して前記基体の一主面をエッチングすることで、エッチング残渣を付着させつつ前記一主面を粗面化する粗面化工程と、
    第2のチャンバの内部に前記基体を配置し、前記第1のガスより低反応性の第2のガスを供給し、前記第2のガスをプラズマ状態とすることによって、前記一主面に残存する前記エッチング残渣を除去する残渣除去工程と、
    を含むことを特徴とする太陽電池素子の製造方法。
  2. 前記第1のチャンバと前記第2のチャンバとに、同一のチャンバを用いることを特徴とする請求項1に記載の太陽電池素子の製造方法。
  3. 前記粗面化工程と前記残渣除去工程との間に、前記チャンバの内部を真空引きする減圧工程を含むことを特徴とする請求項2に記載の太陽電池素子の製造方法。
  4. 前記粗面化工程は、反応性イオンエッチングにより行われることを特徴とする請求項1ないし請求項3のいずれかに記載の太陽電池素子の製造方法。
  5. 前記第2のガスが、1族から16族、及び18族に属する元素のうち少なくとも1種類以上の元素からなるガスであることを特徴とする請求項1ないし請求項4のいずれかに記載の太陽電池素子の製造方法。
  6. 前記第2のガスが、不活性ガスを含むことを特徴とする請求項5に記載の太陽電池素子の製造方法。
  7. 前記第2のガスが、酸素を含むことを特徴とする請求項5に記載の太陽電池素子の製造方法。
  8. 太陽電池素子用の基体を準備する工程と、
    前記基体を第1のチャンバ内に配置する工程と、
    前記第1のチャンバ内で第1のガスを用いた反応性イオンエッチングにより前記基体の一主面をエッチングする工程と、
    前記一主面がエッチングされた前記基体を第2のチャンバの内部に配置する工程と、
    前記第2のチャンバ内に前記第1のガスより低反応性の第2のガスを供給する工程と、
    前記第2のガスをプラズマ状態として、前記エッチング工程によって前記一主面に残存するエッチング残渣を衝突破壊により除去する工程と、
    を含むことを特徴とする太陽電池素子の製造方法。
JP2006315439A 2005-11-29 2006-11-22 太陽電池素子の製造方法 Expired - Fee Related JP5064767B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006315439A JP5064767B2 (ja) 2005-11-29 2006-11-22 太陽電池素子の製造方法
US11/564,155 US20070128761A1 (en) 2005-11-29 2006-11-28 Manufacturing Method of Solar Cell Element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005343731 2005-11-29
JP2005343731 2005-11-29
JP2006315439A JP5064767B2 (ja) 2005-11-29 2006-11-22 太陽電池素子の製造方法

Publications (2)

Publication Number Publication Date
JP2007180519A true JP2007180519A (ja) 2007-07-12
JP5064767B2 JP5064767B2 (ja) 2012-10-31

Family

ID=38119291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006315439A Expired - Fee Related JP5064767B2 (ja) 2005-11-29 2006-11-22 太陽電池素子の製造方法

Country Status (2)

Country Link
US (1) US20070128761A1 (ja)
JP (1) JP5064767B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012521078A (ja) * 2009-03-17 2012-09-10 アイメック プラズマテクスチャ方法
KR20130068968A (ko) * 2011-12-16 2013-06-26 엘지전자 주식회사 태양 전지 및 이의 제조 방법
JP2017017331A (ja) * 2008-01-23 2017-01-19 ゾルファイ フルーオル ゲゼルシャフト ミット ベシュレンクテル ハフツングSolvay Fluor GmbH 太陽電池の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI449183B (zh) * 2007-06-13 2014-08-11 Schott Solar Ag 半導體元件及製造金屬半導體接點之方法
KR20110138142A (ko) * 2009-03-17 2011-12-26 로트 운트 라우 악치엔게젤샤프트 기판 처리 장치 및 기판 처리 방법
US20120178262A1 (en) * 2009-09-18 2012-07-12 Solvay Fluor Gmbh Process for the manufacture of wafers for solar cells at ambient pressure
CN101976703B (zh) * 2010-07-28 2011-12-14 常州天合光能有限公司 降低表面复合减反膜电池的工艺
KR101624989B1 (ko) * 2010-09-10 2016-05-27 주식회사 원익아이피에스 태양전지기판의 표면처리방법 및 태양전지 제조방법
KR20120110728A (ko) * 2011-03-30 2012-10-10 한화케미칼 주식회사 태양 전지 및 이의 제조 방법
CN102751380A (zh) * 2012-06-20 2012-10-24 常州天合光能有限公司 一种太阳电池的制绒工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55105382A (en) * 1979-02-05 1980-08-12 Ibm Method of roughening surface of silicon substrate
JP2002076404A (ja) * 2000-08-31 2002-03-15 Kyocera Corp シリコン基板の粗面化法
JP2002111027A (ja) * 2000-09-29 2002-04-12 Kyocera Corp 太陽電池および太陽電池基板の粗面化方法
JP2003101051A (ja) * 2001-09-26 2003-04-04 Kyocera Corp 太陽電池用基板の粗面化方法
JP2005072388A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 太陽電池素子の製造方法
JP2005228953A (ja) * 2004-02-13 2005-08-25 Canon Inc 光起電力素子およびその形成方法と製造装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680085A (en) * 1986-04-14 1987-07-14 Ovonic Imaging Systems, Inc. Method of forming thin film semiconductor devices
US6155909A (en) * 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
US6630406B2 (en) * 2001-05-14 2003-10-07 Axcelis Technologies Plasma ashing process
DE10340147B4 (de) * 2002-08-27 2014-04-10 Kyocera Corp. Trockenätzverfahren und Trockenätzvorrichtung
US7459098B2 (en) * 2002-08-28 2008-12-02 Kyocera Corporation Dry etching apparatus, dry etching method, and plate and tray used therein
JP2004235274A (ja) * 2003-01-28 2004-08-19 Kyocera Corp 多結晶シリコン基板およびその粗面化法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55105382A (en) * 1979-02-05 1980-08-12 Ibm Method of roughening surface of silicon substrate
JP2002076404A (ja) * 2000-08-31 2002-03-15 Kyocera Corp シリコン基板の粗面化法
JP2002111027A (ja) * 2000-09-29 2002-04-12 Kyocera Corp 太陽電池および太陽電池基板の粗面化方法
JP2003101051A (ja) * 2001-09-26 2003-04-04 Kyocera Corp 太陽電池用基板の粗面化方法
JP2005072388A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 太陽電池素子の製造方法
JP2005228953A (ja) * 2004-02-13 2005-08-25 Canon Inc 光起電力素子およびその形成方法と製造装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017331A (ja) * 2008-01-23 2017-01-19 ゾルファイ フルーオル ゲゼルシャフト ミット ベシュレンクテル ハフツングSolvay Fluor GmbH 太陽電池の製造方法
JP2018152615A (ja) * 2008-01-23 2018-09-27 ゾルファイ フルーオル ゲゼルシャフト ミット ベシュレンクテル ハフツングSolvay Fluor GmbH 太陽電池の製造方法
JP2012521078A (ja) * 2009-03-17 2012-09-10 アイメック プラズマテクスチャ方法
KR20130068968A (ko) * 2011-12-16 2013-06-26 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR101860919B1 (ko) * 2011-12-16 2018-06-29 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Also Published As

Publication number Publication date
JP5064767B2 (ja) 2012-10-31
US20070128761A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
JP5064767B2 (ja) 太陽電池素子の製造方法
JP5839628B2 (ja) 光電変換モジュールの作製方法
JP5459901B2 (ja) 光電変換装置モジュールの作製方法
JP5564358B2 (ja) 光電変換装置及びその作製方法
CN101546794B (zh) 光电转换装置及其制造方法
TWI472049B (zh) 太陽能電池的製造方法
US20110272020A1 (en) Solar cell and method for producing a solar cell from a silicon substrate
JPWO2014188773A1 (ja) 太陽電池の製造方法及び太陽電池
JP2012049424A (ja) 太陽電池及びその製造方法
TW201448244A (zh) 光伏電力元件及其製造方法
JP6426486B2 (ja) 太陽電池素子の製造方法
JP2002076404A (ja) シリコン基板の粗面化法
US20130330871A1 (en) Methods for texturing a semiconductor material
JP3602323B2 (ja) 太陽電池の製造方法
JP2007142471A (ja) 太陽電池の製造方法
KR100537757B1 (ko) 중공음극 플라즈마로 전극을 분리한 실리콘 태양전지의 제조방법
JP2011066213A (ja) 光電変換装置及びその製造方法
JP6139466B2 (ja) 太陽電池の製造方法
US7556741B2 (en) Method for producing a solar cell
JP2005209726A (ja) 太陽電池の製造方法
KR101134131B1 (ko) 실리콘 태양전지용 실리콘 기판 표면의 처리 방법
JP4413237B2 (ja) 太陽電池の製造方法
JP3898599B2 (ja) 太陽電池の製造方法
JP4162373B2 (ja) 光起電力装置の製造方法
JP2005072388A (ja) 太陽電池素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090515

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120809

R150 Certificate of patent or registration of utility model

Ref document number: 5064767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees