JP2007173341A - 回路基板の実装構造およびその実装方法 - Google Patents

Abstract

【課題】放熱性能が向上し、温度上昇が急な発熱に対しても、高い放熱効果が得られる回路基板の実装構造およびその実装方法を提供することにある。
【解決手段】搭載面と、搭載面の対向面であり、かつ、裏面の放熱用ランド１５が形成される反搭載面とを備えるプリント回路基板１０の実装構造において、放熱用ランド１５に汎用チップ部品１３を接着剤１２で固定した後、局所フローにより、汎用チップ部品１３の周囲を覆う厚いはんだ盛り１４を形成した。
【選択図】図１

Description

本発明は、車両のエンジンルームに配置される電子制御装置などに使用される回路基板の実装構造およびその実装方法に関する。

従来、車両の制御に用いられる電子制御装置のプリント回路基板においては、大電流を通電させて使用するＦＥＴやパターンなどの発熱体を有している。ＦＥＴやパターンなどの発熱体から発生する熱を放熱するため、電気的に絶縁されているＦＥＴのボディに金属のヒートシンクや金属ケース（製品の筐体）の一部などの放熱体を直接接触させている。また、上記の発熱体と放熱体の接触の密着性を高めるために、発熱体と放熱体との間に熱伝導材（グリース、シートなど）を配置しているものもある（特許文献１参照）。
特開２００３−２８９１９１号公報

しかしながら、上述したＦＥＴに金属のヒートシンクの一部などの放熱体を直接接触させる構造では、一般的なＦＥＴのボディに使用される材質が、金属に比べて熱伝導率の低い樹脂モールドを使用しているため、熱伝導が劣ることから放熱性能が劣るという問題点があった。

また、上述した特許文献１に示すＦＥＴに金属ケース（製品の筐体）の一部などの放熱体を、熱伝導材を介して接触させる構造では、熱伝導材の熱伝導率が金属のそれに比べて低いため、熱伝導が劣ることから放熱性能が劣るといった問題があった。更に、温度上昇が急な発熱に対しては、発熱体から熱容量の大きい放熱体への熱伝導が追いつかなくなり、放熱効果が得られないといった問題があった。

本発明は、上述の課題を解決するためになされたもので、放熱性能が向上し、温度上昇が急な発熱に対しても、高い放熱効果が得られる回路基板の実装構造およびその実装方法を提供することを目的とする。

上記目的達成のため、本発明に係る回路基板の実装構造では、放熱層に実装部品を接着部材で固定することを特徴としている。

本発明により、放熱層の熱抵抗を低下することができる。よって、熱伝導率が高くなり、放熱性能が向上する。更に、温度上昇が急な発熱に対しても、放熱層の熱抵抗が下がることにより熱伝導率が向上することから、高い放熱効果を得ることができる。

本発明の第１の実施形態について、図１および図２を参照して説明する。ここで、図１は、本発明の第１の実施形態に係るプリント回路基板１０の実装構造を示す断面図である。

図１に示すように、第１の実施形態に係るプリント回路基板１０では、絶縁層１８の搭載面である表面上に、金属層である部品ランド１９を形成し、部品ランド１９上に発熱部品であるＦＥＴ１７を実装している。ＦＥＴ１７は熱源であり、ＦＥＴ１７から発生した熱を部品ランド１９に熱伝導させている。また、搭載面の対向面である反搭載面、すなわち、裏面上に、放熱層である放熱用ランド１５を形成している。放熱用ランド１５と部品ランド１９を、プリント回路基板１０に形成したＶＩＡホールであるサーマルＶＩＡ１１で接続している。これにより、ＦＥＴ１７から発生した熱を、部品ランド１９およびサーマルＶＩＡ１１を介して、放熱用ランド１５に熱伝導させている。また、サーマルＶＩＡ１１は、部品ランド１９および放熱用ランド１５を導通している。

また、放熱用ランド１５上に、実装部品である汎用チップ部品１３を実装している。第１の実施形態では、複数の汎用チップ部品１３を放熱用ランド１５上に実装している。汎用チップ部品１３を実装する際、第１の接着部材である接着剤１２と、第２の接着部材である厚いはんだ盛り１４を使用している。具体的には、まず、複数の汎用チップ部品１３を部品ランド１５に接着剤１２で密に固定する。その後、各汎用チップ部品１３間の隙間１６をはんだで埋めるとともに、複数の汎用チップ部品１３の周囲をはんだで覆って、意図的に厚いはんだ盛り１４を形成する。第１の実施形態では、局所フロー（局所噴流によるはんだ付け）により、厚いはんだ盛り１４を形成している。これにより、ＦＥＴ１７から発生した熱を、放熱用ランド１５および厚いはんだ盛り１４から放出している。

図２は、図１に示すプリント回路基板１０の実装方法を示す工程図である。図２（ａ）〜（ｅ）は、各工程における図１相当の断面図である。まず、本発明の第１の実施形態に係る実装方法では、絶縁層１８の両面に形成された銅箔をエッチングして、絶縁層１８の表面に部品ランド１９を形成する。絶縁層１８の裏面に放熱用ランド１５を形成する。次に、部品ランド１９、絶縁層１８および放熱用ランド１５を貫通する孔を形成する。その後、部品ランド１９、放熱用ランド１５および孔内を銅メッキすることで、サーマルＶＩＡ１１を形成する。第１の実施形態では、５本のサーマルＶＩＡ１１を形成している。次に、図２（ａ）に示すように、実装した汎用チップ部品１３が密になるように、放熱用ランド１５の所定の位置に接着剤１２を塗布する。その後、放熱用ランド１５の所定の位置に汎用チップ部品１３を配置（以下、マウントとする。）し、図２（ｂ）に示すように固定する。これにより、汎用チップ部品１３を密に実装できる。また、各汎用チップ部品１３間に所定の隙間１６を形成できる。なお、第１の実施形態では、表面実装部品を配置する装置（以下、マウンタとする。）を使用して、ＦＥＴ１７および汎用チップ部品１３を配置している。

次に、図２（ｃ）に示すように、リフローによって、部品ランド１９にＦＥＴ１７を実装する。すなわち、部品ランド１９にはんだを塗布し、ＦＥＴ１７をマウントする。次に、プリント回路基板１０を加熱し、はんだを溶解した後、冷却することで固定する。次に、図２（ｄ）に示すように、局所フロー（局所噴流によるはんだ付け）を実施する。すなわち、噴流ノズル１０２の先端部にはんだ噴流１０１を形成する。プリント回路基板１０の裏面を噴流ノズル１０２に接近させ、放熱用ランド１５をはんだ噴流１０１と接触させる。その後、プリント回路基板１０を噴流ノズル１０２から遠ざけることで、放熱用ランド１５に付いたはんだを冷却し固定する。これにより、図２（ｅ）に示すように、各汎用チップ部品１３間の隙間１６を埋め、かつ、複数の汎用チップ部品１３の周囲を覆う厚いはんだ盛り１４を形成する。なお、第１の実施形態では、局所フローで厚いはんだ盛り１４を形成したが、フローで形成しても良い。

上記のように、厚いはんだ盛り１４を有する構造とすることで、ＦＥＴ１７が直接金属で接続している放熱系（部品ランド１９、サーマルＶＩＡ１１、放熱用ランド１５および厚いはんだ盛り１４全体）の体積が増加し、熱容量が増加する。すなわち、ＦＥＴ１７から発生した熱による放熱系の温度上昇を抑制することができる。また、本発明のように、厚いはんだ盛り１４を放熱用ランド１５上に形成することで、熱容量の大きい厚いはんだ盛り１４と放熱用ランド１５を高い密着性で直接接続することができる。これから、厚いはんだ盛り１４と放熱用ランド１５間の熱抵抗を減少できるので、厚いはんだ盛り１４と放熱用ランド１５間の熱伝導率が高くなり、放熱性能が向上する。また、放熱面の表面積も増加し、放熱性能が更に向上する。更に、通電経路の電気抵抗が低下し、通電経路から発生する熱量を減少させることもできる。

また、温度上昇が急な発熱、すなわち、単時間当たりの発熱量の大きい熱源に対しても、厚いはんだ盛り１４と放熱用ランド１５間の熱抵抗が減少すること及び放熱面の表面積が増加することから、高い放熱効果を得ることができる。その上、図１に示したように特殊部品を使用することなく、汎用チップ部品１３の周囲および隙間１６に厚いはんだ盛り１４を形成するだけで、上記の効果を獲得できる。また、図２に示したように、厚いはんだ盛り１４を局所フロー（フロー）で形成できるので、特殊な工程を必要とすることなく、上記の効果を獲得できる。これから、低コストで上記の効果を獲得することが可能となる。また、ＦＥＴ１７を実装する前および厚いはんだ盛り１４を形成する前に、汎用チップ部品１３を接着剤１２で放熱用ランド１５に固定している。これにより、ＦＥＴ１７を実装する工程（リフロー）および厚いはんだ盛り１４を形成する工程（局所フローまたはフロー）で、汎用チップ部品１３の落下を防止することができる。

次に、本発明の第２の実施形態について、図３を参照して説明する。なお、第１の実施形態と同様の部分には同じ符号を付し、詳しい説明は省略する。図３は、第２の実施形態に係るプリント回路基板２０の実装構造を示す断面図である。第２の実施形態に係るプリント回路基板２０では、絶縁層１８の表面上に部品ランド１９を形成し、部品ランド１９上に回路素子２２を実装している。更に、熱源である金属層としての発熱するパターン２１を部品ランド１９と接触しない位置に形成している。発熱するパターン２１は熱源であり、回路素子２２は発熱するパターン２１と比較して発生する熱量の低い実装部品である。一方、裏面上には、第１の実施形態と同様に、放熱用ランド１５を形成している。放熱用ランド１５と発熱するパターン２１を、５本のサーマルＶＩＡ１１で接続している。これにより、発熱するパターン２１から発生した熱を、サーマルＶＩＡ１１を介して、放熱用ランド１５に熱伝導させている。また、サーマルＶＩＡ１１は、発熱するパターン２１および放熱用ランド１５を導通している。

また、第１の実施形態と同様に、放熱用ランド１５上に、複数の汎用チップ部品１３を実装し、密に配置した汎用チップ部品１３を接着剤１２で固定している。更に各汎用チップ部品１３間の隙間１６をはんだで埋めるとともに、汎用チップ部品１３の周囲をはんだで覆った厚いはんだ盛り１４を形成している。これにより、発熱するパターン２１から発生した熱を、放熱用ランド１５および厚いはんだ盛り１４から放出している。また、汎用チップ部品１３を実装する工程および厚いはんだ盛り１４を形成する工程は、第１の実施形態と同じである。第２の実施形態が第１の実施形態と異なる点は、上述したように、熱源がＦＥＴ１７ではなく、発熱するパターン２１であることだけである。

よって、厚いはんだ盛り１４を有する構造とすることで、発熱するパターン２１が直接金属で接続している放熱系（発熱するパターン２１、サーマルＶＩＡ１１、放熱用ランド１５および厚いはんだ盛り１４全体）の体積が増加し、熱容量が増加する。すなわち、発熱するパターン２１から発生した熱による放熱系の温度上昇を抑制することができる。また、本発明のように、厚いはんだ盛り１４を放熱用ランド１５上に形成することで、熱容量の大きい厚いはんだ盛り１４と放熱用ランド１５を高い密着性で直接接続することができる。これから、厚いはんだ盛り１４と放熱用ランド１５間の熱抵抗を減少できるので、厚いはんだ盛り１４と放熱用ランド１５間の熱伝導率が高くなり、放熱性能が向上する。また、放熱面の表面積も増加し、放熱性能が更に向上する。更に、通電経路の電気抵抗が低下し、通電経路から発生する熱量を減少させることができる。

また、温度上昇が急な発熱、すなわち、単時間当たりの発熱量の大きい熱源に対しても、厚いはんだ盛り１４と放熱用ランド１５間の熱抵抗が減少すること及び放熱面の表面積が増加することから、高い放熱効果を得ることができる。その上、図３に示したように特殊部品を使用することなく、汎用チップ部品１３の周囲および隙間１６に厚いはんだ盛り１４を形成するだけで、上記の効果を獲得できる。また、第１の実施形態と同様に、厚いはんだ盛り１４を局所フロー（フロー）で形成できるので、特殊な工程を必要とすることなく、上記の効果を獲得できる。これから、低コストで上記の効果を獲得することが可能となる。また、第１の実施形態と同様に、厚いはんだ盛り１４を形成する前に、汎用チップ部品１３を接着剤１２で放熱用ランド１５に固定している。よって、厚いはんだ盛り１４を形成する工程（局所フローまたはフロー）で、汎用チップ部品１３の落下を防止することができる。

次に、本発明の第３の実施形態について、図４を参照して説明する。なお、第１の実施形態および第２の実施形態と同様の部分には同じ符号を付し、詳しい説明は省略する。図４は、第３の実施形態に係るプリント回路基板３０の実装構造を示す断面図である。第３の実施形態に係るプリント回路基板３０では、絶縁層１８の表面上に部品ランド１９を形成し、第２の実施形態と同様に、部品ランド１９上に回路素子２２を実装している。一方、裏面上には、熱源である金属層としての裏面パターン上に放熱層である放熱用ランド３１を形成している。また、回路素子２２は、発熱する裏面パターンと比較して発生する熱量の低い実装部品である。更に、放熱用ランド３１と部品ランド１９を、１本のサーマルＶＩＡ１１で接続している。これにより、回路素子２２から発生した熱を、部品ランド１９およびサーマルＶＩＡ１１を介して、放熱用ランド３１に熱伝導している。また、サーマルＶＩＡ１１は、部品ランド１９および放熱用ランド３１を導通している。

また、放熱用ランド３１上に、複数の汎用チップ部品１３を実装し、密に配置した汎用チップ部品１３を接着剤１２で固定している。更に各汎用チップ部品１３間の隙間１６をはんだで埋めるとともに、汎用チップ部品１３の周囲をはんだで覆った厚いはんだ盛り１４を形成している。これにより、回路素子２２から発生した熱および発熱する裏面パターンから発生した熱を、放熱用ランド３１および厚いはんだ盛り１４から放出している。汎用チップ部品１３を実装する工程および厚いはんだ盛り１４を形成する工程は、第１の実施形態と同じである。第３の実施形態が、第１の実施形態および第２の実施形態と異なる点は、上述したように、熱源である裏面パターン上に放熱用ランド３１を形成したことだけである。

よって、厚いはんだ盛り１４を有する構造とすることで、発熱する裏面パターンが直接金属で接続している放熱系（部品ランド１９、サーマルＶＩＡ１１、放熱用ランド３１および厚いはんだ盛り１４全体）の体積が増加し、熱容量が増加する。すなわち、回路素子２２から発生した熱および発熱する裏面パターンから発生した熱による放熱系の温度上昇を抑制することができる。また、本発明のように、厚いはんだ盛り１４を放熱用ランド３１上に形成することで、熱容量の大きい厚いはんだ盛り１４と放熱用ランド３１を高い密着性で直接接続することができる。これから、厚いはんだ盛り１４と放熱用ランド３１間の熱抵抗を減少できるので、厚いはんだ盛り１４と放熱用ランド３１間の熱伝導率が高くなり、放熱性能が向上する。また、放熱面の表面積も増加し、放熱性能が更に向上する。更に、通電経路の電気抵抗が低下し、通電経路から発生する熱量を減少させることができる。

また、温度上昇が急な発熱、すなわち、単時間当たりの発熱量の大きい熱源に対しても、厚いはんだ盛り１４と放熱用ランド３１間の熱抵抗が減少すること及び放熱面の表面積が増加することから、高い放熱効果を得ることができる。その上、図４に示したように特殊部品を使用することなく、汎用チップ部品１３の周囲および隙間１６に厚いはんだ盛り１４を形成するだけで、上記の効果を獲得できる。また、第１の実施形態と同様に、厚いはんだ盛り１４を局所フロー（フロー）で形成できるので、特殊な工程を必要とすることなく、上記の効果を獲得できる。これから、低コストで上記の効果を獲得することが可能となる。また、第１の実施形態と同様に、厚いはんだ盛り１４を形成する前に、汎用チップ部品１３を接着剤１２で放熱用ランド３１に固定している。よって、厚いはんだ盛り１４を形成する工程（局所フローまたはフロー）で、汎用チップ部品１３の落下を防止することができる。

次に、本発明の第４の実施形態について、図５を参照して説明する。なお、第１の実施形態と同様の部分には同じ符号を付し、詳しい説明は省略する。図５は、第４の実施形態に係るプリント回路基板４０の実装構造を示す断面図である。第４の実施形態に係るプリント回路基板４０では、第１の実施形態と同様に、絶縁層１８の表面上に部品ランド１９を形成し、部品ランド１９上にＦＥＴ１７を実装している。ＦＥＴ１７は熱源であり、ＦＥＴ１７から発生した熱を部品ランド１９に熱伝導させている。一方、裏面上には、第１の実施形態と同様に、放熱用ランド１５を形成している。放熱用ランド１５と部品ランド１９を、５本のサーマルＶＩＡ１１で接続している。これにより、ＦＥＴ１７から発生した熱を、部品ランド１９およびサーマルＶＩＡ１１を介して、放熱用ランド１５に熱伝導させている。また、サーマルＶＩＡ１１は、部品ランド１９および放熱用ランド１５を導通している。

また、放熱用ランド１５上に、第１の実装部品である抵抗４２と第２の実装部品であるコンデンサ４３を実装している。なお、コンデンサ４３は、抵抗４２と比較して、放熱用ランド１５に固定された場合、放熱用ランド１５からの高さが高い部品である。抵抗４２およびコンデンサ４３を、適度な部品間隔を保って、交互に密に配置している。そして、抵抗４２およびコンデンサ４３を放熱用ランド１５に接着剤１２で固定している。更に、抵抗４２およびコンデンサ４３間の隙間１６をはんだで埋めるとともに、抵抗４２およびコンデンサ４３の周囲をはんだで覆うことにより、第２の接着部材としての厚さの異なる波形のはんだ盛り４１を意図的に形成している。これにより、ＦＥＴ１７から発生した熱を、放熱用ランド１５および厚さの異なる波形のはんだ盛り４１から放出している。また、抵抗４２およびコンデンサ４３を実装する工程および厚さの異なる波形のはんだ盛り４１を形成する工程は、第１の実施形態と同じである。第４の実施形態が第１の実施形態と異なる点は、上述したように、放熱用ランド１５に抵抗４２およびコンデンサ４３を交互に実装し、厚さの異なる波形のはんだ盛り４１を形成していることだけである。

よって、厚さの異なる波形のはんだ盛り４１を有する構造とすることで、ＦＥＴ１７が直接金属で接続している放熱系（部品ランド１９、サーマルＶＩＡ１１、放熱用ランド１５および厚さの異なる波形のはんだ盛り４１全体）の体積が増加し、熱容量が増加する。すなわち、ＦＥＴ１７から発生した熱による放熱系の温度上昇を抑制することができる。また、本発明のように、厚さの異なる波形のはんだ盛り４１を放熱用ランド１５上に形成することで、熱容量の大きい厚さの異なる波形のはんだ盛り４１と放熱用ランド１５を高い密着性で直接接続することができる。これから、厚さの異なる波形のはんだ盛り４１と放熱用ランド１５間の熱抵抗を減少できるので、厚さの異なる波形のはんだ盛り４１と放熱用ランド１５間の熱伝導率が高くなり、放熱性能が向上する。また、厚さの異なる波形のはんだ盛り４１を形成することで、上述した厚いはんだ盛り１４よりも放熱面の表面積を広くすることができる。よって、放熱性能が更に向上する。更に、通電経路の電気抵抗が低下し、通電経路から発生する熱量を減少させることができる。

また、温度上昇が急な発熱、すなわち、単時間当たりの発熱量の大きい熱源に対しても、厚さの異なる波形のはんだ盛り４１と放熱用ランド１５間の熱抵抗が減少すること及び放熱面の表面積が増加することから、高い放熱効果を得ることができる。その上、図５に示したように特殊部品を使用することなく、抵抗４２およびコンデンサ４３の周囲および隙間１６に厚さの異なる波形のはんだ盛り４１を形成するだけで、上記の効果を獲得できる。また、第１の実施形態と同様に、厚さの異なる波形のはんだ盛り４１を局所フロー（フロー）で形成できるので、特殊な工程を必要とすることなく、上記の効果を獲得できる。これから、低コストで上記の効果を獲得することが可能となる。また、第１の実施形態と同様に、厚さの異なる波形のはんだ盛り４１を形成する前に、抵抗４２およびコンデンサ４３を接着剤１２で放熱用ランド１５に固定している。よって、厚さの異なる波形のはんだ盛り４１を形成する工程（局所フローまたはフロー）で、抵抗４２およびコンデンサ４３の落下を防止することができる。

次に、本発明の第５の実施形態について、図６を参照して説明する。なお、第１の実施形態と同様の部分には同じ符号を付し、詳しい説明は省略する。図６は、第５の実施形態に係るプリント回路基板５０の実装構造を示す断面図である。
ここで、図６（ａ）は、プリント回路基板５０の図１相当の断面図、図６（ｂ）は、切断面Ｘから左側を見た断面図である。

第５の実施形態に係るプリント回路基板５０では、第１の実施形態と同様に、絶縁層１８の表面上に部品ランド１９を形成し、部品ランド１９上にＦＥＴ１７を実装している。ＦＥＴ１７は熱源であり、ＦＥＴ１７から発生した熱を部品ランド１９に熱伝導させている。一方、裏面上には、第１の実施形態と同様に、放熱用ランド１５を形成している。放熱用ランド１５と部品ランド１９とを導通するスルーホール５３を形成している。第５の実施形態では、８つのスルーホール５３を密に形成している。更に、８つのスルーホール５３全てに導電性部材としての銅リード５２を挿通する。２つのスルーホール５３に対して、１本の銅リード５２を挿通している。挿通後、銅リード５２の両端を折り曲げて固定する。図６（ｂ）に示すように、各銅リード５２と部品ランド１９をはんだで固定する。また、各銅リード５２と放熱用ランド１５をはんだで固定する。更に、各銅リード５２間の隙間５４をはんだで埋めつつ、銅リード５２の周囲をはんだで覆うことで、接着部材としての厚いはんだ盛り５１を意図的に形成する。これにより、ＦＥＴ１７から発生した熱を、部品ランド１９、厚いはんだ盛り５１、銅リード５２およびスルーホール５３を介して、放熱用ランド１５に熱伝導させた後、放熱用ランド１５および厚いはんだ盛り５１から放出している。ここで、銅リード５２を挿通し、両端を折り曲げて固定する工程は、自動機で実施する。また、厚いはんだ盛り５１を形成する工程は、第１の実施形態と同じである。

よって、厚いはんだ盛り５１を有する構造とすることで、ＦＥＴ１７が直接金属で接続している放熱系（部品ランド１９、銅リード５２、放熱用ランド１５および厚いはんだ盛り５１全体）の体積が増加し、熱容量が増加する。すなわち、ＦＥＴ１７から発生した熱による放熱系の温度上昇を抑制することができる。また、本発明のように、厚いはんだ盛り５１を放熱用ランド１５上に形成することで、熱容量の大きい厚いはんだ盛り５１と放熱用ランド１５を高い密着性で直接接続することができる。これから、厚いはんだ盛り５１と放熱用ランド１５間の熱抵抗を減少できるので、厚いはんだ盛り５１と放熱用ランド１５間の熱伝導率が高くなり、放熱性能が向上する。また、厚いはんだ盛り５１を形成することで、放熱面の表面積も増加し、放熱性能が更に向上する。更に、通電経路の電気抵抗が低下し、通電経路から発生する熱量を減少させることができる。

また、温度上昇が急な発熱、すなわち、単時間当たりの発熱量の大きい熱源に対しても、厚いはんだ盛り５１と放熱用ランド１５間の熱抵抗が減少すること及び放熱面の表面積が増加することから、高い放熱効果を得ることができる。その上、図６に示したように特殊部品を使用することなく、銅リード５２の周囲および隙間５４に厚いはんだ盛り５１を形成するだけで、上記の効果を獲得できる。また、第１の実施形態と同様に、厚いはんだ盛り５１を局所フロー（フロー）で形成できるので、特殊な工程を必要とすることなく、上記の効果を獲得できる。これから、低コストで上記の効果を獲得することが可能となる。

次に、本発明の第６の実施形態について、図７を参照して説明する。なお、第１の実施形態と同様の部分には同じ符号を付し、詳しい説明は省略する。図７は、第６の実施形態に係るプリント回路基板６０の実装構造を示す断面図である。
第６の実施形態に係るプリント回路基板６０では、第１の実施形態と同様に、絶縁層１８の表面上に部品ランド１９を形成し、部品ランド１９上にＦＥＴ１７を実装している。ＦＥＴ１７は熱源であり、ＦＥＴ１７から発生した熱を部品ランド１９に熱伝導させている。一方、裏面上には、第１の実施形態と同様に、放熱用ランド１５を形成している。放熱用ランド１５と部品ランド１９を、５本のサーマルＶＩＡ１１で接続している。これにより、ＦＥＴ１７から発生した熱を、部品ランド１９およびサーマルＶＩＡ１１を介して、放熱用ランド１５に熱伝導させている。また、サーマルＶＩＡ１１は、部品ランド１９および放熱用ランド１５を導通している。

また、放熱用ランド１５上に、メッシュ状の部品としての金属網６２を接着剤１２で固定している。更に、金属網６２にはんだを充填し、第２の接着部材としての充填されたはんだ６１を意図的に形成している。これにより、ＦＥＴ１７から発生した熱を、放熱用ランド１５、金属網６２および充填されたはんだ６１から放出している。また、金属網６２を実装する工程および充填されたはんだ６１を形成する工程は、第１の実施形態と同じである。第６の実施形態が第１の実施形態と異なる点は、上述したように、放熱用ランド１５に金属網６２を実装し、充填されたはんだ６１を形成していることである。

よって、充填されたはんだ６１を有する構造とすることで、ＦＥＴ１７が直接金属で接続している放熱系（部品ランド１９、サーマルＶＩＡ１１、放熱用ランド１５、金属網６２および充填されたはんだ６１全体）の体積が増加し、熱容量が増加する。すなわち、ＦＥＴ１７から発生した熱による放熱系の温度上昇を抑制することができる。また、本発明のように、金属網６２および充填されたはんだ６１を放熱用ランド１５上に形成することで、熱容量の大きい充填されたはんだ６１と放熱用ランド１５を高い密着性で直接接続することができる。これから、充填されたはんだ６１と放熱用ランド１５間の熱抵抗を減少できるので、充填されたはんだ６１と放熱用ランド１５間の熱伝導率が高くなり、放熱性能が向上する。また、充填されたはんだ６１を形成することで、放熱面の表面積が増加し、放熱性能が更に向上する。更に、通電経路の電気抵抗が低下し、通電経路から発生する熱量を減少させることができる。

また、温度上昇が急な発熱、すなわち、単時間当たりの発熱量の大きい熱源に対しても、充填されたはんだ６１と放熱用ランド１５間の熱抵抗が減少すること及び放熱面の表面積が増加することから、高い放熱効果を得ることができる。その上、図７に示したように特殊部品を使用することなく、金属網６２にはんだを充填するだけで、上記の効果を獲得できる。また、第１の実施形態と同様に、充填されたはんだ６１を局所フロー（フロー）で形成できるので、特殊な工程を必要とすることなく、上記の効果を獲得できる。これから、低コストで上記の効果を獲得することが可能となる。また、第１の実施形態と同様に、充填されたはんだ６１を形成する前に、金属網６２を接着剤１２で放熱用ランド１５に固定している。よって、充填されたはんだ６１を形成する工程（局所フローまたはフロー）で、金属網６２の落下を防止することができる。

次に、本発明の第７の実施形態について、図８を参照して説明する。なお、第１の実施形態および第２の実施形態と同様の部分には同じ符号を付し、詳しい説明は省略する。図８は、第７の実施形態に係るプリント回路基板７０の実装構造を示す断面図である。第７の実施形態に係るプリント回路基板７０では、第２の実施形態と同様に、絶縁層１８の表面上に部品ランド１９を形成し、部品ランド１９上に回路素子２２を実装している。一方、裏面上には、熱源である放熱層としての電極ランド７２を形成している。電極ランド７２は、大電流を通電させることで発熱する熱源であり、回路素子２２は電極ランド７２と比較して発生する熱量の低い実装部品である。部品ランド１９と電極ランド７２を、５本のサーマルＶＩＡ１１で接続している。これにより、回路素子２２から発生した熱を、部品ランド１９およびサーマルＶＩＡ１１を介して、電極ランド７２に熱伝導させている。また、サーマルＶＩＡ１１は、部品ランド１９および電極ランド７２を導通している。また、電極ランド７２上に、金属片７３をはんだ７１で固定している。これにより、回路素子２２から発生した熱および電極ランド７２から発生した熱を、電極ランド７２および金属片７３から放出している。また、金属片７３は、リフロー、フローまたは局所フローにより実装している。

よって、金属片７３を電極ランド７２に固定した構造とすることで、電極ランド７２が直接金属で接続している放熱系（部品ランド１９、サーマルＶＩＡ１１、電極ランド７２および金属片７３全体）の体積が増加し、熱容量が増加する。すなわち、回路素子２２から発生した熱および電極ランド７２から発生した熱による放熱系の温度上昇を抑制することができる。また、本発明のように、金属片７３を電極ランド７２上に形成することで、熱容量の大きい金属片７３と電極ランド７２を高い密着性で直接接続することができる。これから、金属片７３と電極ランド７２間の熱抵抗を減少できるので、金属片７３と電極ランド７２間の熱伝導率が高くなり、放熱性能が向上する。また、放熱面の表面積も増加し、放熱性能が更に向上する。更に、通電経路の電気抵抗が低下し、通電経路から発生する熱量を減少させることができる。

また、温度上昇が急な発熱、すなわち、単時間当たりの発熱量の大きい熱源に対しても、金属片７３と電極ランド７２間の熱抵抗が減少すること及び放熱面の表面積が増加することから、高い放熱効果を得ることができる。その上、図８に示したように特殊部品を使用することなく、金属片７３を電極ランド７２に実装するだけで、上記の効果を獲得できる。また、第１の実施形態と同様に、金属片７３をマウンタで配置し、リフローによって実装できるので、特殊な工程を必要とすることなく、上記の効果を獲得できる。これから、低コストで上記の効果を獲得することが可能となる。

なお、以上に述べた実施形態は、本発明の実施の一例であり、本発明の範囲はこれらに限定されるものでなく、特許請求の範囲に記載した範囲内で、他の様々な実施形態に適用可能である。例えば、本実施形態では、厚いはんだ盛り１４、厚さの異なる波形のはんだ盛り４１、厚いはんだ盛り５１および充填されたはんだ６１を局所フローで形成しているが、特にこれに限定されるものでなく、フローで形成しても良い。

また、本実施形態では、汎用チップ部品１３を接着剤１２で固定しているが、特にこれに限定されるものでなく、他の部品を固定しても良い。また、接着剤１２に限らず、例えば、はんだで固定しても良い。なお、汎用チップ部品１３の高さが高い程、厚いはんだ盛り１４の表面積が増加する。よって、汎用チップ部品１３の高さが高い程、放熱性能を向上させることができる。

また、第４の実施形態では、第１の実装部品である抵抗４２と第２の実装部品であるコンデンサ４３を交互に配置しているが、特にこれに限定されるものでなく、意図的に厚さの異なる波形のはんだ盛り４１を形成できれば、如何なる配置でも良い。また、第１の実装部品として抵抗４２を、第２の実装部品としてコンデンサ４３を使用しているが、特にこれに限定されるものでなく、他の部品を使用しても良い。しかし、放熱層に固定された場合、第１の実装部品の放熱層からの高さと第２の実装部品の放熱層からの高さの差が大きい程、厚さの異なる波形のはんだ盛り４１の表面積が増加する。よって、第１の実装部品の放熱層からの高さと第２の実装部品の放熱層からの高さの差が大きい程、放熱性能を向上させることができる。

また、第４の実施形態〜第６の実施形態では、ＦＥＴ１７を熱源とするプリント回路基板に本発明を適用したが、特にこれに限定されるものでなく、発熱するパターン２１を熱源とするプリント回路基板や発熱する裏面パターンを熱源とするプリント回路基板にも適用可能である。

また、第５の実施形態では、導電性部材として銅リード５２を使用しているが、特にこれに限定されるものでなく、スルーホール５３に挿通可能な導電性の材質でできた部材であれば、他のいかなる部材であっても使用できる。

また、第６の実施形態では、メッシュ状の部品として金属網６２を使用しているが、特にこれに限定されるものでなく、メッシュ状の部品であれば、他の部品でも使用できる。また、メッシュ状の部品でなくとも、はんだを留めることができ、充填されたはんだ６１を形成可能であれば、他の部品を使用しても良い。また、接着剤１２で金属網６２を固定しているが、特にこれに限定されるものでなく、例えば、はんだで固定しても良い。

本発明の第１の実施形態に係るプリント回路基板の実装構造を示す断面図である。 図１に示すプリント回路基板の実装方法を示す工程図である。 第２の実施形態に係るプリント回路基板の実装構造を示す断面図である。 第３の実施形態に係るプリント回路基板の実装構造を示す断面図である。 第４の実施形態に係るプリント回路基板の実装構造を示す断面図である。 第５の実施形態に係るプリント回路基板の実装構造を示す断面図である。 第６の実施形態に係るプリント回路基板の実装構造を示す断面図である。 第７の実施形態に係るプリント回路基板の実装構造を示す断面図である。

符号の説明

１０ 第１の実施形態に係るプリント回路基板、
１１ ＶＩＡホールとしてのサーマルＶＩＡ、
１２ 第１の接着部材としての接着剤、
１３ 実装部品としての汎用チップ部品、
１４ 第２の接着部材としての厚いはんだ盛り、
１５ 放熱層としての放熱用ランド、１６ 隙間、
１７ 発熱部品としてのＦＥＴ、１８ 絶縁層、
１９ 金属層としての部品ランド、
２０ 第２の実施形態に係るプリント回路基板、
２１ 熱源である金属層としての発熱するパターン、２２ 回路素子、
３０ 第３の実施形態に係るプリント回路基板、
３１ 放熱層としての放熱用ランド、
４０ 第４の実施形態に係るプリント回路基板、
４１ 第２の接着部材としての厚さの異なる波形のはんだ盛り、
４２ 第１の実装部品である抵抗、４３ 第２の実装部品であるコンデンサ、
５０ 第５の実施形態に係るプリント回路基板、
５１ 接着部材としての厚いはんだ盛り、５２ 導電性部材としての銅リード、５３ 貫通孔としてのスルーホール、５４ 隙間、
６０ 第６の実施形態に係るプリント回路基板、
６１ 第２の接着部材としての充填されたはんだ、
６２ メッシュ状の部品としての金属網、
７０ 第７の実施形態に係るプリント回路基板、
７１ はんだ、７２ 熱源である放熱層としての電極ランド、７３ 金属片、
１０１ はんだ噴流、１０２ 噴流ノズル

Claims (15)

1. 搭載面と、前記搭載面の対向面であり、かつ、放熱層が形成される反搭載面とを備える回路基板の実装構造において、
   前記放熱層に実装部品を接着部材で固定することを特徴とする回路基板の実装構造。
2. 前記接着部材は、前記実装部品の周囲を覆うはんだであることを特徴とする請求項１に記載の回路基板の実装構造。
3. 前記接着部材は、第１の接着部材および第２の接着部材を備え、
   前記第１の接着部材は、前記放熱層に前記実装部品を固定し、
   前記第２の接着部材は、前記第１の接着部材で固定された前記実装部品の周囲を覆うはんだであることを特徴とする請求項１に記載の回路基板の実装構造。
4. 前記搭載面上に、熱源である発熱部品が実装される金属層が形成され、
   前記金属層は、前記放熱層とＶＩＡホールで接続され、
   前記放熱層は、前記発熱部品から前記金属層および前記ＶＩＡホールを介して伝導された熱を放出することを特徴とする請求項１乃至３のいずれかに記載の回路基板の実装構造。
5. 前記搭載面上に、熱源である金属層が形成され、
   前記金属層は、前記放熱層とＶＩＡホールで接続され、
   前記放熱層は、前記金属層から発生する熱を放熱することを特徴とする請求項１乃至３のいずれかに記載の回路基板の実装構造。
6. 前記放熱層は、前記反搭載面に形成される金属層上に形成され、
   熱源である前記金属層から発生する熱を前記放熱層で放熱することを特徴とする請求項１乃至３のいずれかに記載の回路基板の実装構造。
7. 前記はんだは、複数の前記実装部品の隙間を埋めることを特徴とする請求項２乃至６のいずれかに記載の回路基板の実装構造。
8. 前記実装部品は、少なくとも、第１の実装部品および第２の実装部品を備え、
   前記第２の実装部品は、前記第１の実装部品と比較して、前記放熱層に固定された場合、前記放熱層からの高さが高い部品であり、
   前記はんだは、各実装部品間の隙間を埋めつつ、意図的に波形に形成されることを特徴とする請求項２乃至７のいずれかに記載の回路基板の実装構造。
9. 前記実装部品は導電性部材であり、
   前記搭載面上に形成される金属層と前記放熱層とを導通するスルーホールを形成し、
   前記導電性部材を前記スルーホールに挿通し、
   前記金属層に、前記導電性部材を前記はんだで固定することを特徴とする請求項２に記載の回路基板の実装構造。
10. 前記はんだは、複数の前記導電性部材の隙間を埋めることを特徴とする請求項９に記載の回路基板の実装構造。
11. 前記実装部品は、メッシュ状の部品であり、
    前記接着部材は、はんだであり、
    前記メッシュ状の部品に、前記はんだを充填することを特徴とする請求項１に記載の回路基板の実装構造。
12. 前記実装部品は、メッシュ状の部品であり、
    前記接着部材は、第１の接着部材および第２の接着部材を備え、
    前記第１の接着部材は、前記放熱層に前記メッシュ状の部品を固定し、
    前記第２の接着部材は、前記第１の接着部材で固定された前記メッシュ状の部品に充填されたはんだであることを特徴とする請求項１に記載の回路基板の実装構造。
13. 前記放熱層は熱源でもあり、
    前記実装部品は金属片であり、
    前記接着部材は、はんだであることを特徴とする請求項１に記載の回路基板の実装構造。
14. 請求項３に記載の回路基板の実装方法において、
    少なくとも、前記反搭載面に前記放熱層を形成する工程と、
    前記放熱層に前記実装部品を前記第１の接着部材で固定する工程と、
    前記第１の接着部材で固定された前記実装部品の周囲をはんだで覆う工程とを含むことを特徴とする回路基板の実装方法。
15. 前記はんだで覆う工程は、噴流ノズルに形成されたはんだ噴流に、前記放熱層を接触させる工程であることを特徴とする請求項１４に記載の回路基板の実装方法。
    

Images