JP2007165427A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007165427A
JP2007165427A JP2005357173A JP2005357173A JP2007165427A JP 2007165427 A JP2007165427 A JP 2007165427A JP 2005357173 A JP2005357173 A JP 2005357173A JP 2005357173 A JP2005357173 A JP 2005357173A JP 2007165427 A JP2007165427 A JP 2007165427A
Authority
JP
Japan
Prior art keywords
insulating sheet
semiconductor device
chip
power
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005357173A
Other languages
English (en)
Other versions
JP4443503B2 (ja
Inventor
Kenichi Hayashi
建一 林
Hiroyuki Ozaki
弘幸 尾崎
Hisashi Kawato
寿 川藤
Shinya Nakagawa
信也 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005357173A priority Critical patent/JP4443503B2/ja
Publication of JP2007165427A publication Critical patent/JP2007165427A/ja
Application granted granted Critical
Publication of JP4443503B2 publication Critical patent/JP4443503B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Abstract

【課題】無駄なスペースを最小限にして半導体装置を小型化することを目的する。
【解決手段】リード端子21を有する金属からなるフレームと、フレームのダイパッドの上面に搭載されたパワーチップと、フレームのICチップ搭載部に搭載されたICチップと、ダイパッドの上面と対向する下面側に設置された絶縁性の絶縁シート7と、リード端子21を突出させ、絶縁シート7の下面を外表面に露出させ、かつ、ICチップ及びパワーチップを封止し、絶縁シート7よりも熱伝導率の小さなモールド樹脂とを含む半導体装置において、絶縁シート7は、一部または全部の角部42が面取りされた部位41を有するものとする。
【選択図】図2

Description

本発明は、半導体装置及びその製造方法に関し、特に、パワーチップを含む電力用等の半導体装置及びその製造方法に関するものである。
電力用等の半導体装置では、高い絶縁性を確保しながら、パワーチップで発生した熱を効率よく外部に放熱することが非常に重要である。放熱性能を高めるには、パワーチップ下の絶縁層を薄くすることが望ましいが、絶縁層を薄くすると絶縁特性が劣化することが懸念される。
また、全体を1種の樹脂でフルモールドする構造では、絶縁層を薄くするほど、絶縁層形成部への樹脂の回り込みが悪くなり、モールド性が極端に劣化するため、絶縁層を薄くすることは極めて困難である。従って、絶縁層はある程度厚くせざるを得ず、そのために放熱性が低下する。
絶縁層をある程度厚くして、放熱性を高めるためには、絶縁層に熱伝導性の良好な樹脂を用いる。熱伝導性の良好な樹脂は高価であり、不必要な部位にまで高価な高性能樹脂を用いるとコストが高くなる。
そこで、特許文献1に開示されているように、絶縁層として、ある程度の厚さで熱伝導性がよい絶縁シートを用いることで、絶縁性確保と高放熱とを容易に両立させる方法が提案されている。この方法は、必要な部位のみにしか、高性能な絶縁シートを用いないので、コスト的にも有利である。
しかしながら、絶縁シートを用いる方法では、絶縁シートの位置ずれに起因する絶縁性の劣化に注意することが必要である。また、絶縁シートの位置ずれを考慮して絶縁シートを十分大きくすることで絶縁性の劣化を防止することはコストが高くなるので、絶縁シートの位置決めを正確に行う必要があり、通常位置決めピンを用いた位置決めが行われる。しかしながら、位置決めピンの設置により、放熱に対し有効に寄与しない無効領域が生じるという問題がある。
すなわち、スペース効率が悪くなり、この無効領域のために、放熱性能が制約され、また装置の小型化も制約されるという問題があった。
特開2005−109100号公報(第4頁−第8頁、図3−図9)
上記特許文献1に開示された半導体装置では、絶縁シートの位置決めを正確に行うための、位置決めピンを設けるスペースに無駄が多く小型化を阻むという問題がある。
本発明は、上記のような問題を解決するものであり、無駄なスペースを最小限にして半導体装置を小型化することを目的する。
本発明に係る半導体装置は、リード端子を有する金属からなるフレームと、
上記フレームのパワーチップ搭載部の第1面に搭載されたパワーチップと、
上記フレームのICチップ搭載部の第1面に搭載されたICチップと、
上記パワーチップ搭載部の第1面と対向する第2面側に設置された矩形状で絶縁性の絶縁シートと、
上記リード端子を突出させ、上記絶縁シートの一面を外表面に露出させ、かつ、少なくとも上記ICチップ及びパワーチップを封止し、絶縁シートよりも熱伝導率の小さな封止樹脂とを含む半導体装置において、
上記絶縁シートの一部または全部の角部を面取りしたものである。
本発明に係る半導体装置の製造方法は、半導体チップが搭載された金属からなるフレームと矩形状で絶縁性の絶縁シートとをモールド金型内に載置し、上記モールド金型内にモールド樹脂を注入して、上記半導体チップが搭載されたフレームと上記絶縁性の絶縁シートとを一体化させるモールド工程において、
上記絶縁シートは少なくとも1つ以上の角部が面取りされており、
上記絶縁シートの位置を決定するための位置決めピンを、上記面取りされた角部に位置するように上記モールド金型に設けたものである。
本発明に係る半導体装置及び半導体装置の製造方法によれば、無駄なスペースを最小限にして半導体装置を小型化することができる。
また、絶縁シートの破損を防止することができ、破損による絶縁性低下による性能劣化や破損により発生する破片による製造不良を低減することができる。
実施の形態1.
本発明では、絶縁シートの角部を面取りし、その部位に位置決めピンを設置するようにして、無効面積を必要最小限にすることによりスペース効率を向上し、装置の高性能化や小型化ができるようにしたものである。
また、絶縁シートの角部を面取りすることにより、角部が鈍角になるので、絶縁シートを損傷させる可能性を低減でき、絶縁シートの取り扱い性が大幅に向上する。
さらに、従来の方法に比べ、位置決めピンの本数が減るという効果がある。
本実施の形態1の具体的な例を図に基づき説明する。
図1は、本発明に係る半導体装置の実施の形態1を示す断面図であり、図2は、本発明に係る半導体装置の実施の形態1を示す平面図、図4は、本発明に係る半導体装置の実施の形態1と比較するための従来の半導体装置を示す断面図である。
本実施の形態1の半導体装置は、銅などの電導性のよい金属からなり、あらかじめ所定の電気回路が形成されたフレーム1と、フレーム1の一部を曲げることにより一段低くなった部位に形成されているダイパッド1aにはんだ(図示せず)で固着された、IGBT、FWDiといったパワーチップ2と、フレーム1の他の部位にはんだ(図示せず)で固着された、IGBTやFWDiを制御するためのICチップ3と、ダイパッド1aの裏面に固着された、封止樹脂よりも熱伝導率が大きい絶縁シート7とを備えている。パワーチップ2の裏面電極とフレーム1とは、はんだによる固着により電気的に接続されている。
パワーチップ2の表面電極とフレーム1、パワーチップ2の表面電極同士、さらには、フレーム1内部の所定部位同士が、アルミワイヤ4により必要に応じ電気的に接続されている。
ICチップの表面電極と、フレーム1とは、アルミワイヤ4よりも線径の小さい金ワイヤ5により接続されている。
絶縁シート7のサイズは、ダイパッド1aよりも大きく、また、絶縁シート7がダイパッド1aと固着された面と反対の面には、銅箔8が設置されており、銅箔8の一面は全体をモールドするモールド樹脂6の外部に露出している。絶縁シート7の角部は、後述のように、面取りされている。
パワーチップ2及びICチップ3を含む半導体装置100は、リード端子21をモールド樹脂6から突出させている。
なお、絶縁シート7とダイパッド1aは、直接固着されていることが望ましい。直接固着することができる絶縁シート7としては、例えば、Bステージ状態のエポキシ樹脂をベースとする樹脂に、熱伝導性の無機フィラー、例えば、Al、BN、AlN、Si、Si等を含むものが挙げられる。
図3は、半導体装置100を冷却用ヒートシンク22に組みつけた状況を示す断面図である。
図3に示したように、フレーム1は曲げフレームであるので、薄い絶縁シート7を用いても、リード端子21と冷却用ヒートシンク22との絶縁距離hの確保が容易であり、コスト的にも放熱的にも有利である。
このように、半導体装置100は、パワーチップ直下の絶縁特性を確保しながら、パワーチップで発生する熱を効率よく外部に放出することができる構造となっている。
図2に示したように、この半導体装置100において、絶縁シート7の角部31が面取りされている。絶縁シートで一番損傷させ易い角部31を除去したことで、絶縁シート7を損傷させてしまう危険性が低減される。角部31に相当する部位のモールド樹脂6の表面には、位置決めピンの痕跡であるくぼみ32が形成されている。
さらに、面取りされた部位41には90度よりも角度の大きい鈍角の角部42が形成されるので、シートを損傷させる危険性は著しく低減される。
このため、シート損傷によるコストアップを低減できるとともに、シート損傷に起因するゴミの発生や異物混入による製品特性低下のリスクを回避できる。
さらに、後述のように、放熱性を向上させることができる効果がある。
面取りされた絶縁シートの角部31は、モールド樹脂6パッケージの外端部に近い側の長辺の両端部に設けられている。
面取りされた絶縁シートの角部31に相当する部位のモールド樹脂6の表面には、製造工程において、絶縁シートの位置決めを正確に行うための位置決めピンが設置されていたことによって生じたくぼみ32が形成されている。
図4に示したように、面取りをしない場合には、位置決めピンを絶縁シートの4辺の周囲に設ける形になるので、比較的大きな無効領域ができてしまう。この無効領域は、絶縁シートよりも熱伝導率が小さなモールド樹脂で形成された部位であるから、放熱への寄与は小さい。そのため、放熱性の向上を妨げる要因となり、ひいては装置小型化を制限する要因ともなる。
一方、図2に示したように、面取りした場合には、位置決めピンを絶縁シートの面取り部に設けることができるので、放熱への寄与が小さい無効領域を著しく小さくできる。
このため、絶縁シートとパッケージ外端部との距離を小さくすることができ、スペース効率が大幅に向上し、装置の小型化が可能となる。
また、パッケージサイズを従来通りとした場合、より大きな絶縁シートの設置が可能となるので、その大きさの絶縁シートに合わせてダイパッドを大きくすることができるので、放熱性が向上することに加え、従来よりも大きなパワーチップの搭載が可能になる。
これは、同じ大きさのパッケージで、より電流容量の大きなチップを搭載した半導体装置を提供できることになり、電力用半導体装置の製品価値が向上する。
パッケージ外端部に近い側の絶縁シート長辺の両端部を面取りしたのは、パッケージ端部に近づくほど、スペース効率が重要となるからである。
また、パワーチップで発生した熱を効率よく放熱するためには、パワーチップに近い側で無効領域を減らして、放熱効率を高めることが重要であり、絶縁シートの面取りは、パワーチップのリード端子側とするのがよい。
なお、モールド工程において、位置決めピンのサイズは、モールド工程による磨耗やピン自体の強度の問題から、あまり細くはできない。少なくとも、直径が1mmのものが必要である。そのため、図4に示したように、シート角部1.5mmのC面取り(頂点から両辺に沿って1.5mmの範囲を切除)を実施すると、面取り部に直径1mmの位置決めピンの半分を収納するスペースを確保できるので、スペース効率が高くなる。
また、C面取りのサイズを3.5mmとすると、直径1mmの位置決めピンのすべてを収納するスペースを確保できるので、スペース効率が極めて高くなる。
以下、半導体装置100の製造法について説明する。
フレーム1にパワーチップ2とICチップ3を、はんだで固着する。
次に、パワーチップ2同士、パワーチップ2とフレーム1、フレーム1同士をアルミワイヤボンディングにより電気的に接続する。また、ICチップ3とフレーム1とは、アルミワイヤよりも線径の小さな金ワイヤボンディングにより接続する。
次に、トランスファモールド工程を実施する。
図5及び図6は、トランスファモールド工程において、モールド金型に絶縁シートをセットした状況を示し、図5は断面図、図6は平面図である。
図5及び図6に示したように、表面に銅箔8が取り付けられた絶縁シート7は、金型200のキャビティー202内に、銅箔8が金型200に接する向きで載置されるが、この際に絶縁シート7は位置決めピン201によって正確に位置決めされる。位置決めピン201は、絶縁シートの面取り部41にも設置されている。
図6に示したように、面取り部41には1本の位置決めピン201を設ければよいので、従来に比べ、位置決めピン201を減らすことができ、金型200内における絶縁シート7の位置決めの際に、位置決めピン201と絶縁シート7との接触箇所も減る。
これにより、絶縁シート7から破片が脱落する可能性を低減することができ、結果として、製品外観上の不具合や、絶縁に関する不具合を低減することができることになる。
さらに、位置決めピン201を含めたモールド金型の製造コストを低減することもできる。
絶縁シート7を金型200のキャビティー202内に設置した後、金ワイヤボンド工程までを完了した実装フレームをキャビティー202内の所定位置にセットし、型締めした後、トランスファモールド成形法により、モールド樹脂を金型内に注入充填させ、モールド樹脂、並びに絶縁シートを硬化させる。
その後、モールド樹脂を完全硬化させるための加熱工程を経た後、タイバーなどのフレーム余分部の切断、リード端子の成形、製品テスト等を経て、製品は完成する。
上記トランスファモールド工程において、プロセス中に、位置決めピン201の長さが短くなるように、金型200内に位置決めピン201を引き込むことにより、製品に形成されるくぼみの深さを調整することができる。
位置決めピン201は、その機能を果たすためには金型から突出していることが必要であるが、位置決めピン201の痕跡である製品のくぼみ32が深すぎると、半導体装置の曲げ耐量が低下し、ヒートシンクへの取り付け時のネジ締め等でモールド樹脂の一部が割れるという不具合が発生し易くなるという問題がある。
この問題に対して、モールド工程の途中で、位置決めピン201を金型200内に収納することにより、正確なシート位置決め性と曲げ耐量の確保の両立が可能となる。
実施の形態2.
図7は、本発明に係る半導体装置の実施の形態2を示す平面図である。図7に示したように、本実施の形態2の半導体装置102では、略長方形の絶縁シート7の4つの角のすべてを面取りしている。
本実施の形態2によれば、絶縁シートの4つの角のすべて面取りした場合、位置決めピン設置のために生じる無効領域を最小限に抑えることができる。さらに、絶縁シートの設置方向の自由度が増す。
実施の形態3.
図8は、本発明に係る半導体装置の実施の形態3を示す断面図である。図8に示したように、本実施の形態3の半導体装置103は、高熱伝導性の絶縁材料71と、金属ブロック81とを一体化した構成である。
本実施の形態3によれば、金属ブロック81を用いると、リード端子21とヒートシンクとの絶縁距離h(図3参照)の確保が容易となるので、曲げフレームを用いる場合でも、曲げ量を低減することができ、フレーム曲げ精度が高くなるとともに、曲げ部として使用されていた箇所を節減することができる。
さらに、フレーム1を平面状とした場合には、曲げが不要になるので、フレーム1のコストが低減される。
なお、上記実施の形態1、2及び3で説明した、パワーチップ、ICチップは、1個に限らず複数個でもよい。
また、固着剤としては、はんだに限らず、銀ペーストでも良い。また、アルミワイヤや金ワイヤは、材料を特定するものではなく、例えば、アルミニウムや金を主成分とする合金や、銅等のアルミニウムや金以外の金属からなるワイヤでも良い。
また、ワイヤボンディングではなく、金属板を用いた電気的接続でもよい。ICチップとパワーチップ間を、直接金属ワイヤや金属板で接続してもよい。
また、絶縁シートの絶縁材料としては、エポキシ樹脂に無機フィラーを混ぜたものを例示したが、これに限られるものではなく、モールド樹脂よりも熱伝導率が高い絶縁材料であって、機能を満足するものであればよい。例えば、絶縁シートの絶縁部が多層構造になっているものでもよい。具体的には、固着層と絶縁確保層との多層構造で、固着層としては接着剤、絶縁確保層としてはCステージ樹脂やセラミック板、あるいはそれらの組み合わせがあげられる。
本発明に係る半導体装置は、例えば、電力用の半導体装置として有効に利用することができる。
本発明に係る半導体装置の実施の形態1を示す断面図である。 本発明に係る半導体装置の実施の形態1を示す平面図である。 半導体装置を冷却用ヒートシンクに組みつけた状況を示す断面図である。 本発明に係る半導体装置の実施の形態1と比較するための従来の半導体装置を示す断面図である。 トランスファモールド工程において、モールド金型に絶縁シートをセットした状況を示す断面図である。 トランスファモールド工程において、モールド金型に絶縁シートをセットした状況を示す平面図である。 本発明に係る半導体装置の実施の形態2を示す平面図である。 本発明に係る半導体装置の実施の形態3を示す断面図である。
符号の説明
1 フレーム、1a ダイパッド、2 パワーチップ、3 ICチップ、
4 アルミワイヤ、5 金ワイヤ、6 モールド樹脂、7 絶縁シート、8 銅箔、
21 リード端子、22 ヒートシンク、31 角部、32 くぼみ、
41 面取りされた部位、42 角部、100,102,103 半導体装置。

Claims (9)

  1. リード端子を有する金属からなるフレームと、
    上記フレームのパワーチップ搭載部の第1面に搭載されたパワーチップと、
    上記フレームのICチップ搭載部の第1面に搭載されたICチップと、
    上記パワーチップ搭載部の第1面と対向する第2面側に設置された矩形状で絶縁性の絶縁シートと、
    上記リード端子を突出させ、上記絶縁シートの一面を外表面に露出させ、かつ、少なくとも上記ICチップ及びパワーチップを封止し、上記絶縁シートよりも熱伝導率の小さな封止樹脂とを含む半導体装置において、
    上記絶縁シートの一部または全部の角部を面取りしたことを特徴とする電力用半導体装置。
  2. 上記面取りは、角部の頂点から両辺に沿って1.5mm以上であることを特徴とする請求項1記載の電力用半導体装置。
  3. 上記面取りは、角部の頂点から両辺に沿って3.5mm以上であることを特徴とする請求項1記載の電力用半導体装置。
  4. 少なくとも上記封止樹脂の外端部に近い側に位置する上記絶縁シートの両端の角部の面取りが行われていることを特徴とする請求項1記載の電力用半導体装置。
  5. 上記面取りが行われている上記封止樹脂の外端部側に、上記パワーチップへの入出力用のリード端子が突出していることを特徴とする請求項3記載の電力用半導体装置。
  6. 請求項1から5の装置において、
    上記ICチップ搭載部が、上記パワーチップ搭載部と略平行に設置されており、かつ、上記パワーチップ搭載部の上記第1面側の上方に位置することを特徴とする請求項1ないし5のいずれかに記載の電力用半導体装置。
  7. 半導体チップが搭載された金属からなるフレームと矩形状で絶縁性の絶縁シートとをモールド金型内に載置し、上記モールド金型内にモールド樹脂を注入して、上記半導体チップが搭載されたフレームと上記絶縁性の絶縁シートとを一体化させるモールド工程において、
    上記絶縁シートは少なくとも1つ以上の角部が面取りされており、
    上記絶縁シートの位置を決定するための位置決めピンを、上記面取りされた角部に位置するように上記モールド金型に設けたことを特徴とする半導体装置の製造方法。
  8. 請求項7で、上記モールド工程中に、上記位置決めピンが上記モールド金型から突出する長さを短くすることを特徴とする請求項7記載の電力用半導体装置の製造方法。
  9. 上記モールド金型内に上記位置決めピンが収納されることにより、短くなることを特徴とする請求項8記載の電力用半導体装置の製造方法。
JP2005357173A 2005-12-12 2005-12-12 半導体装置及びその製造方法 Active JP4443503B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005357173A JP4443503B2 (ja) 2005-12-12 2005-12-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005357173A JP4443503B2 (ja) 2005-12-12 2005-12-12 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007165427A true JP2007165427A (ja) 2007-06-28
JP4443503B2 JP4443503B2 (ja) 2010-03-31

Family

ID=38248032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005357173A Active JP4443503B2 (ja) 2005-12-12 2005-12-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4443503B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147442A (ja) * 2016-02-17 2017-08-24 株式会社有沢製作所 放熱板
JP6752381B1 (ja) * 2019-06-06 2020-09-09 三菱電機株式会社 半導体モジュールおよび電力変換装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091499A (ja) * 1998-09-11 2000-03-31 Hitachi Ltd パワー半導体モジュール並びにそれを用いた電動機駆動システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091499A (ja) * 1998-09-11 2000-03-31 Hitachi Ltd パワー半導体モジュール並びにそれを用いた電動機駆動システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147442A (ja) * 2016-02-17 2017-08-24 株式会社有沢製作所 放熱板
JP6752381B1 (ja) * 2019-06-06 2020-09-09 三菱電機株式会社 半導体モジュールおよび電力変換装置

Also Published As

Publication number Publication date
JP4443503B2 (ja) 2010-03-31

Similar Documents

Publication Publication Date Title
JP4455488B2 (ja) 半導体装置
JP4338620B2 (ja) 半導体装置及びその製造方法
CN108886036B (zh) 功率模块、功率半导体装置及功率模块制造方法
JP3828036B2 (ja) 樹脂モールド型デバイスの製造方法及び製造装置
JP5306171B2 (ja) 半導体装置
KR20040080394A (ko) 반도체장치 및 그 제조방법
JP2007165425A (ja) 半導体装置
KR20030032816A (ko) 반도체장치
JP2008141140A (ja) 半導体装置
CN106298700B (zh) 半导体装置
JP7237647B2 (ja) 回路基板および電子装置
JP4917296B2 (ja) 半導体装置の製造方法
JP2006216641A (ja) 半導体モジュール
JP4614107B2 (ja) 半導体装置
JP2007165426A (ja) 半導体装置
JP4443503B2 (ja) 半導体装置及びその製造方法
JP2009170947A (ja) 半導体装置
JP5009956B2 (ja) 半導体装置
JP2006310609A (ja) 半導体装置
JP4333505B2 (ja) 半導体装置
JP3215254B2 (ja) 大電力用半導体装置
JP2007288044A (ja) 半導体装置
JP2004335493A (ja) 半導体装置の実装構造
WO2019163941A1 (ja) パワーモジュール用基板およびパワーモジュール
JP2010219385A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100112

R150 Certificate of patent or registration of utility model

Ref document number: 4443503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250