JP2007160499A - Electronic part sealing board, electronic part sealing board in multiple part form, electronic device using electronic part sealing board, and electronic device fabricating method - Google Patents

Electronic part sealing board, electronic part sealing board in multiple part form, electronic device using electronic part sealing board, and electronic device fabricating method Download PDF

Info

Publication number
JP2007160499A
JP2007160499A JP2006310519A JP2006310519A JP2007160499A JP 2007160499 A JP2007160499 A JP 2007160499A JP 2006310519 A JP2006310519 A JP 2006310519A JP 2006310519 A JP2006310519 A JP 2006310519A JP 2007160499 A JP2007160499 A JP 2007160499A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
main surface
insulating substrate
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006310519A
Other languages
Japanese (ja)
Other versions
JP5013824B2 (en
Inventor
Toshihiko Maeda
敏彦 前田
Katsuyuki Yoshida
克亨 吉田
Yasuzo Makinouchi
康蔵 牧之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006310519A priority Critical patent/JP5013824B2/en
Publication of JP2007160499A publication Critical patent/JP2007160499A/en
Application granted granted Critical
Publication of JP5013824B2 publication Critical patent/JP5013824B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic part sealing board to realize constitution of an electronic device, in which electromagnetic coupling between an electric connection path and a micro electromechanical system is achieved, and effects of high frequency are restricted. <P>SOLUTION: The electronic part sealing board 4 is for gas-tightly sealing a micro electromechanical system 3 of an electronic part 2 comprising a semiconductor substrate 5, the micro electromechanical system 3 formed on a main surface of the semiconductor substrate 5, and an electrode 6 electrically connected to the micro electromechanical system 3. It is also provided with an insulating board 7 provided with a first major surface to be jointed to the main surface of the semiconductor substrate 5 to gas-tightly seal the micro electromechanical system 3, and a wiring conductor 8, of which one end is introduced to the first major surface of the insulating board 7, with another end electrically connected to the electrode 6 of the electronic part 2. One end of the wiring conductor 8 is positioned outside of a jointed part of the main surface of the semiconductor substrate 5 with the first major surface of the insulating board 7. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電子部品の微小電子機械機構を封止するための電子部品封止用基板及び複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いて電子部品の微小電子機械機構を封止することにより形成される電子装置及び電子装置の製造方法に関する。   The present invention relates to an electronic component sealing substrate for sealing a microelectromechanical mechanism of an electronic component, a plurality of electronic component sealing substrates, and an electronic component sealing substrate using the electronic component sealing substrate. The present invention relates to an electronic device formed by sealing an electronic mechanical mechanism and a method for manufacturing the electronic device.

近年、シリコンウェハ等の半導体基板の主面に、半導体集積回路素子等の微細配線を形成する加工技術を応用して、極めて微小な電子機械機構、いわゆるMEMS(Micro MElectronical Mechanical・System)を形成した電子部品が注目され、実用化に向けて開発が進められている。   In recent years, a very small electromechanical mechanism, a so-called MEMS (Micro Mechanical Mechanical System), has been formed by applying a processing technique for forming fine wiring such as a semiconductor integrated circuit element on the main surface of a semiconductor substrate such as a silicon wafer. Electronic components are attracting attention, and development is progressing toward practical application.

このような微小電子機械機構としては、加速度計,圧力センサ及びアクチュエータ等のセンサ、並びに微細な鏡面体を可動式に形成したマイクロミラーデバイス及び光デバイス等の非常に広い分野にわたるものが試作、開発されている。   Such micro-electromechanical mechanisms have been prototyped and developed in a wide range of fields such as sensors such as accelerometers, pressure sensors, and actuators, and micromirror devices and optical devices that have fine mirrors movably formed. Has been.

図9は、そのような微小電子機械機構を形成した電子部品およびその電子部品を気密封止して構成された従来の電子装置の構成例を示す断面図である。図9に示されるように、微小電子機械機構122が形成された半導体基板121の主面には、微小電子機械機構122に電力を供給したり、微小電子機械機構122から外部電気回路に電気信号を送り出したりするための電極123が微小電子機械機構122と電気的に接続されて形成されている。そして、これら半導体基板121,微小電子機械機構122および電極123により、1つの電子部品124が構成される。   FIG. 9 is a cross-sectional view showing a configuration example of an electronic component in which such a micro-electromechanical mechanism is formed and a conventional electronic device configured by hermetically sealing the electronic component. As shown in FIG. 9, power is supplied to the main surface of the semiconductor substrate 121 on which the micro electro mechanical mechanism 122 is formed, or an electric signal is transmitted from the micro electro mechanical mechanism 122 to an external electric circuit. Are formed so as to be electrically connected to the micro electro mechanical mechanism 122. The semiconductor substrate 121, the microelectromechanical mechanism 122, and the electrode 123 constitute one electronic component 124.

そして、この電子部品124を、電子部品収納用の凹部Aを有する電子部品収納用パッケージ(以下、単に「パッケージ」ともいう。)131の凹部A内に収納するとともに、電子部品124の電極123をパッケージ131の電極パッド132にボンディングワイヤ133等の導電性接続材を介して接続した後、パッケージ131の凹部Aを蓋体134で覆って電子部品124を凹部A内に気密封止することにより、電子装置を形成する。この場合、電子部品124は、微小電子機械機構122の動作を妨げないようにするため、中空状態で気密封止する必要がある。   The electronic component 124 is housed in a recess A of an electronic component housing package (hereinafter also simply referred to as a “package”) 131 having a recess A for housing electronic components, and the electrode 123 of the electronic component 124 is disposed. After connecting to the electrode pad 132 of the package 131 via a conductive connecting material such as a bonding wire 133, the concave portion A of the package 131 is covered with a lid 134, and the electronic component 124 is hermetically sealed in the concave portion A. Form an electronic device. In this case, the electronic component 124 needs to be hermetically sealed in a hollow state so as not to hinder the operation of the micro electro mechanical mechanism 122.

この電子装置について、あらかじめパッケージ131の電極パッド132から外表面に導出するようにして形成しておいた配線導体135を外部電気回路に接続することにより、気密封止された微小電子機械機構122が、電極123,ボンディングワイヤ133,電極パッド132および配線導体135を介して外部電気回路と電気的に接続される。   With respect to this electronic device, a micro electro mechanical mechanism 122 hermetically sealed is formed by connecting a wiring conductor 135 previously formed so as to be led out from the electrode pad 132 of the package 131 to an external electric circuit. The electrode 123, the bonding wire 133, the electrode pad 132, and the wiring conductor 135 are electrically connected to an external electric circuit.

このような電子部品124は、複数個の微小電子機械機構122を広面積の半導体母基板の主面に縦横に配列形成し、この半導体母基板を個片に分割することによって作製されている。しかし、この方法では、微小電子機械機構122をダイシング加工等で分割する際、シリコン等の半導体母基板の切削粉が微小電子機械機構122に付着して微小電子機械機構122が破壊されないように個々の電子部品124を保護してから、切断加工を施す必要があること、個々の電子部品124をパッケージ131内に個別に気密封止する必要があること、などから、電子装置を形成する際の生産性が悪く実用化が難しかった。   Such an electronic component 124 is manufactured by arranging a plurality of micro-electromechanical mechanisms 122 vertically and horizontally on the main surface of a large-area semiconductor mother board and dividing the semiconductor mother board into individual pieces. However, in this method, when the microelectromechanical mechanism 122 is divided by dicing or the like, each of the microelectromechanical mechanisms 122 is prevented from being damaged by the cutting powder of the semiconductor mother substrate such as silicon adhering to the microelectromechanical mechanisms 122. When the electronic device 124 is formed, it is necessary to perform a cutting process after protecting the electronic component 124, and the individual electronic components 124 must be individually hermetically sealed in the package 131. Productivity was poor and practical application was difficult.

これに対して、ウェハレベルパッケージのプロセスを使用してMEMS搭載電子デバイスを製造する方法が開示されている(例えば、特許文献1参照。)。この方法により製造される電子デバイスでは、一方の主面にMEMSが形成されている基板とその微小電子機械機構を覆って基板に接合される蓋体との接合部において、MEMSに接続された電極と蓋体の配線導体とが電気的に接続される。この製造方法を用いれば、効率よく、かつ低コストでMEMSを搭載した電子デバイスを製造することができる。
特開2004−209585号公報
On the other hand, a method of manufacturing a MEMS-mounted electronic device using a wafer level package process has been disclosed (for example, see Patent Document 1). In an electronic device manufactured by this method, an electrode connected to the MEMS at a joint portion between the substrate on which the MEMS is formed on one main surface and the lid body that covers the microelectromechanical mechanism and is joined to the substrate. Are electrically connected to the wiring conductor of the lid. If this manufacturing method is used, an electronic device equipped with MEMS can be manufactured efficiently and at low cost.
JP 2004-209585 A

しかし、近年では、微小電子機械機構を例えば高周波無線(RF)技術等で使用するため、微小電子機械機構を有する電子部品とその微小電子機械機構を封止する電子部品封止用基板とを備えた電子装置に対してより一層の小型化が求められている。   However, in recent years, in order to use a microelectromechanical mechanism in, for example, a high-frequency radio (RF) technology, an electronic component having a microelectromechanical mechanism and an electronic component sealing substrate that seals the microelectromechanical mechanism are provided. There is a demand for further downsizing of electronic devices.

その一方で、上記小型化に伴い、微小電子機械機構に電気的に接続された電極を外部電気回路に導出する電気的な接続経路と微小電子機械機構との間の距離が近くなると、それらの間で電磁的干渉が誘発されやすく、これに起因して、例えば電子装置内で微小電子機械機構の機械的、電気的な作動が不安定になること等により、信頼性の低下が生じやすくなるという問題点があった。   On the other hand, when the distance between the electrical connection path for leading the electrode electrically connected to the microelectromechanical mechanism to the external electric circuit and the microelectromechanical mechanism is reduced along with the miniaturization, those Electromagnetic interference is likely to be induced between them, and due to this, for example, the mechanical and electrical operation of the micro electromechanical mechanism becomes unstable in the electronic device, and the reliability is likely to decrease. There was a problem.

また、微小電子機械機構を駆動する静電気力を発生させるための電界のオン・オフ、又は磁力を発生させるための磁界のオン・オフがノイズとなり、このノイズが上記電気的な接続経路を導通する高周波信号に作用して、信号の伝送の特性を劣化させる場合があるという問題点があった。   Moreover, on / off of an electric field for generating an electrostatic force for driving a microelectromechanical mechanism or on / off of a magnetic field for generating a magnetic force becomes noise, and this noise conducts the electrical connection path. There is a problem in that it may act on a high frequency signal to deteriorate the signal transmission characteristics.

本発明は上記問題点を解決するために案出されたものであり、その目的は、電気的な接続経路と微小電子機械機構との間の電磁気的な結合および高周波ノイズの影響が抑制された電子装置を構成することを可能にする電子部品封止用基板、及び複数個取り形態の電子部品封止用基板、並びにそのような電子部品封止用基板を備えた電子装置、及びそのような電子装置を高い生産性で製造する電子装置の製造方法を提供することにある。   The present invention has been devised in order to solve the above-mentioned problems, and its purpose is to suppress the influence of electromagnetic coupling and high-frequency noise between the electrical connection path and the microelectromechanical mechanism. Electronic component sealing substrate that makes it possible to configure an electronic device, a plurality of electronic component sealing substrates, an electronic device including such an electronic component sealing substrate, and such An object of the present invention is to provide an electronic device manufacturing method for manufacturing an electronic device with high productivity.

本発明による電子部品封止用基板は、半導体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子機械機構に電気的に接続される電極とを有する電子部品の前記の微小電子機械機構を気密封止するための電子部品封止用基板であって、前記の半導体基板の前記の主面に前記の微小機械機構を気密封止するように接合される第1主面を備えた絶縁基板と、一端が前記の絶縁基板の前記の第1主面に導出され、該一端が前記の電子部品の前記の電極に電気的に接続される配線導体とを備え、前記配線導体の前記一端は、前記半導体基板の前記主面と前記絶縁基板の前記第1主面との接合部位よりも外側に位置する。この電子部品封止用基板を「第1の電子部品封止用基板」という。   An electronic component sealing substrate according to the present invention is the electronic component having the semiconductor substrate, the microelectromechanical mechanism formed on the main surface of the semiconductor substrate, and the electrode electrically connected to the microelectromechanical mechanism. An electronic component sealing substrate for hermetically sealing a microelectromechanical mechanism, wherein the first main surface is joined to the main surface of the semiconductor substrate so as to hermetically seal the micromechanical mechanism. An insulating substrate provided with a wiring conductor connected at one end to the first main surface of the insulating substrate and electrically connected to the electrode of the electronic component. The one end of the conductor is located outside a bonding portion between the main surface of the semiconductor substrate and the first main surface of the insulating substrate. This electronic component sealing substrate is referred to as a “first electronic component sealing substrate”.

好ましくは、前記の第1の電子部品封止用基板は、前記の絶縁基板の内部に、基準電位が供給される導体層を備える。この電子部品封止用基板を「第2の電子部品封止用基板」という。   Preferably, the first electronic component sealing substrate includes a conductor layer to which a reference potential is supplied inside the insulating substrate. This electronic component sealing substrate is referred to as a “second electronic component sealing substrate”.

好ましくは、前記の第1の電子部品封止用基板は、前記の絶縁基板の内部に形成され、前記の配線導体に電気的に接続される少なくとも一対の容量形成用電極と、前記の絶縁基板の内部に形成され、前記の容量形成用電極に電気的に接続される抵抗体とを備える。この電子部品封止用基板を「第3の電子部品封止用基板」という。   Preferably, the first electronic component sealing substrate is formed inside the insulating substrate and is electrically connected to the wiring conductor, and the insulating substrate. And a resistor electrically connected to the capacitance forming electrode. This electronic component sealing substrate is referred to as a “third electronic component sealing substrate”.

好ましくは、前記の第3の電子部品封止用基板において、前記の絶縁基板は、前記の容量形成用電極の間の領域において、その他の領域よりも比誘電率が高い。この電子部品封止用基板を「第4の電子部品封止用基板」という。   Preferably, in the third electronic component sealing substrate, the insulating substrate has a higher relative dielectric constant in a region between the capacitance forming electrodes than in other regions. This electronic component sealing substrate is referred to as a “fourth electronic component sealing substrate”.

好ましくは、前記の第3又は第4の電子部品封止用基板は、前記絶縁基板の前記第1主面に形成され、前記配線導体の前記一端と電気的に接続される接続パッドを備え、前記の抵抗体は、前記の接続パッドの直下の前記の絶縁基板の内部に配置されており、前記の容量形成用電極と前記の接続パッドの間の距離は、前記の抵抗体と前記の接続パッドの間の距離よりも長い。この電子部品封止用基板を「第5の電子部品封止用基板」という。   Preferably, the third or fourth electronic component sealing substrate includes a connection pad formed on the first main surface of the insulating substrate and electrically connected to the one end of the wiring conductor, The resistor is disposed inside the insulating substrate immediately below the connection pad, and a distance between the capacitance forming electrode and the connection pad is determined by the connection between the resistor and the connection. Longer than the distance between the pads. This electronic component sealing substrate is referred to as a “fifth electronic component sealing substrate”.

好ましくは、前記の第5の電子部品封止用基板において、前記の抵抗体は、前記の接続パッド、又は前記の接続パッドに隣接する前記の配線導体の一部からなる。この電子部品封止用基板を「第6の電子部品封止用基板」という。   Preferably, in the fifth electronic component sealing substrate, the resistor includes the connection pad or a part of the wiring conductor adjacent to the connection pad. This electronic component sealing substrate is referred to as a “sixth electronic component sealing substrate”.

好ましくは、前記の第3〜第6のいずれかの電子部品封止用基板において、前記の絶縁基板の前記の第1主面と前記の容量形成用電極との間に、基準電位が供給される導体層が設けられている。この電子部品封止用基板を「第7の電子部品封止用基板」という。   Preferably, in any of the third to sixth electronic component sealing substrates, a reference potential is supplied between the first main surface of the insulating substrate and the capacitance forming electrode. A conductor layer is provided. This electronic component sealing substrate is referred to as a “seventh electronic component sealing substrate”.

好ましくは、前記の第1〜第7のいずれかの電子部品封止用基板は、前記の絶縁基板の前記の第1主面に対向する第2主面に形成された複数の実装パッドを備え、前記の実装パッドは、前記の第2の主面における実装領域に配置され、前記の実装領域は、前記の第1主面における前記の半導体基板と前記の絶縁基板との接合部位の内側の領域を該領域の中心を通って4等分する区分直線によって区分される前記の第1主面の4つの区分領域のうち3以下の前記の区分領域に対向する領域である。この電子部品封止用基板を「第8の電子部品封止用基板」という。   Preferably, any of the first to seventh electronic component sealing substrates includes a plurality of mounting pads formed on a second main surface of the insulating substrate facing the first main surface. The mounting pad is disposed in a mounting region on the second main surface, and the mounting region is located inside a bonding portion between the semiconductor substrate and the insulating substrate on the first main surface. The region is opposed to three or less of the four divided regions of the first main surface divided by a straight line that divides the region into four equal parts through the center of the region. This electronic component sealing substrate is referred to as an “eighth electronic component sealing substrate”.

好ましくは、前記の第1〜第7のいずれかの電子部品封止用基板は、前記の絶縁基板の前記の第1主面に対向する第2主面に形成された複数の実装パッドを備え、前記の実装パッドは、前記の第2主面において実装直線に沿って配置され、前記の実装直線は、前記の第1の主面における前記の半導体基板と前記の絶縁基板との接合部位の内側の領域を4等分する、該領域の中心から外周に向かって延びる4つの区分半直線のうち3つ以下の前記の区分半直線に対向する線である。この電子部品封止用基板を「第9の電子部品封止用基板」という。   Preferably, any of the first to seventh electronic component sealing substrates includes a plurality of mounting pads formed on a second main surface of the insulating substrate facing the first main surface. The mounting pad is disposed along a mounting straight line on the second main surface, and the mounting straight line is a joint portion between the semiconductor substrate and the insulating substrate on the first main surface. This is a line that divides the inner region into four equal parts, and that is opposed to three or less of the four segment half-lines extending from the center of the region toward the outer periphery. This electronic component sealing substrate is referred to as a “ninth electronic component sealing substrate”.

本発明による複数個取り形態の電子部品封止用基板は、第1〜第9のいずれかの電子部品封止用基板を構成する領域を複数有してなる。   The electronic component sealing substrate according to the present invention has a plurality of regions constituting one of the first to ninth electronic component sealing substrates.

本発明による電子装置は、第1〜第9のいずれかの電子部品封止用基板と、半導体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子機械機構に電気的に接続される電極とを有する電子部品とを備える。この電子部品を「第1の電子装置」という。   An electronic device according to the present invention includes a first electronic component sealing substrate, a semiconductor substrate, a microelectromechanical mechanism formed on a main surface of the semiconductor substrate, and an electrical connection to the microelectromechanical mechanism. And an electronic component having an electrode connected to the electrode. This electronic component is referred to as a “first electronic device”.

好ましくは、前記の第1の電子装置において、前記の電子部品封止用基板は、前記の絶縁基板の内部に、基準電位が供給される導体層を備え、前記の半導体基板の前記の主面と前記の絶縁基板の前記の第1主面は、前記の微小電子機械機構を気密封止する導電性材料から成る封止材によって接合され、前記の封止材は、前記の導体層に電気的に接続される。この電子部品を「第2の電子部品」という。   Preferably, in the first electronic device, the electronic component sealing substrate includes a conductor layer to which a reference potential is supplied inside the insulating substrate, and the main surface of the semiconductor substrate. And the first main surface of the insulating substrate are joined by a sealing material made of a conductive material that hermetically seals the microelectromechanical mechanism, and the sealing material is electrically connected to the conductor layer. Connected. This electronic component is referred to as a “second electronic component”.

好ましくは、前記の第1又は第2の電子部品は、前記の絶縁基板の前記の第1主面に形成され、前記の配線導体の前記の一端と電気的に接続される接続パッドと、前記の接続パッド上に形成され、前記の電子部品の前記の電極と電気的に接続される導電性接続材とを備える。この電子部品を「第3の電子部品」という。   Preferably, the first or second electronic component is formed on the first main surface of the insulating substrate and electrically connected to the one end of the wiring conductor; And a conductive connection material formed on the connection pad and electrically connected to the electrode of the electronic component. This electronic component is referred to as a “third electronic component”.

好ましくは、前記の第3の電子部品は、前記半導体基板の前記主面と前記絶縁基板の前記第1主面との間に、前記封止材の外方に前記導電性接合材を被覆するようにして充填された樹脂材を備える。   Preferably, the third electronic component covers the conductive bonding material outside the sealing material between the main surface of the semiconductor substrate and the first main surface of the insulating substrate. Thus, the resin material filled is provided.

本発明による電子装置の製造方法は、微小電子機械機構と該微小電子機械機構に対して電気的に接続される電極とが形成されている電子部品領域を半導体基板に複数配列形成してなる複数個取り形態の電子部品基板を準備する工程と、上記複数個取り形態の電子部品封止用基板を準備する工程と、前記の複数個取り形態の電子部品基板の前記の各電極と、対応する前記の各配線導体の前記の一端とを電気的に接続するとともに、前記の半導体基板の前記の主面と前記の絶縁基板の前記の一方主面とを接合して、前記の微小電子機械機構を気密封止する工程と、前記の複数個取り形態の電子部品基板と前記の複数個取り形態の電子部品封止用基板との接合体を前記の電子部品領域ごとに分割する工程とを含む。   A method of manufacturing an electronic device according to the present invention includes a plurality of electronic component regions in which a plurality of electronic component regions in which a microelectromechanical mechanism and electrodes electrically connected to the microelectromechanical mechanism are formed are formed on a semiconductor substrate. Corresponding to the step of preparing the electronic component substrate of the multi-cavity form, the step of preparing the electronic component sealing substrate of the multi-cavity form, and the electrodes of the electronic component substrate of the multi-cavity form Electrically connecting the one end of each of the wiring conductors and joining the main surface of the semiconductor substrate and the one main surface of the insulating substrate; And a step of dividing a joined body of the electronic component substrate having the plurality of molds and the electronic component sealing substrate having the plurality of molds for each electronic component region. .

本発明による電子部品封止用基板によれば、半導体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子機械機構に電気的に接続される電極とを有する電子部品の微小電子機械機構を気密封止するための電子部品封止用基板であって、半導体基板の主面に微小機械機構を気密封止するように接合される第1主面を備えた絶縁基板と、一端が絶縁基板の第1主面に導出され、該一端が電子部品の電極に電気的に接続される配線導体とを備え、配線導体の一端は、半導体基板の主面と絶縁基板の第1主面との接合部位よりも外側に位置することから、電気的な接続経路と微小電子機械機構との間の電磁気的な結合、及び高周波ノイズの影響を抑制することができる。   According to the electronic component sealing substrate of the present invention, an electronic component having a semiconductor substrate, a microelectromechanical mechanism formed on a main surface of the semiconductor substrate, and an electrode electrically connected to the microelectromechanical mechanism. An electronic component sealing substrate for hermetically sealing a microelectromechanical mechanism, the insulating substrate having a first main surface joined to the main surface of the semiconductor substrate so as to hermetically seal the micromechanical mechanism; And one end of the wiring conductor electrically connected to the electrode of the electronic component, the one end of the wiring conductor being connected to the main surface of the semiconductor substrate and the first surface of the insulating substrate. Since it is located on the outer side of the joining portion with one main surface, it is possible to suppress the electromagnetic coupling between the electrical connection path and the microelectromechanical mechanism and the influence of high frequency noise.

本発明による複数個取り形態の電子部品封止用基板によれば、上記電子部品封止用基板を構成する領域を複数有してなることから、電気的な接続経路と微小電子機械機構との間の電磁気的な干渉、及び高周波ノイズの影響が抑制された電子装置を高い生産性で製造することを可能にする。   According to the electronic component sealing substrate of the multi-cavity form according to the present invention, since there are a plurality of regions constituting the electronic component sealing substrate, the electrical connection path and the microelectromechanical mechanism It is possible to manufacture with high productivity an electronic device in which the effects of electromagnetic interference and high frequency noise are suppressed.

本発明による電子装置によれば、上記電子部品封止用基板と電子部品とを備えることから、導電性接合材と微小電子機械機構との間の電磁気的な干渉や、高周波ノイズの影響が抑制された電子装置を提供することができる。   According to the electronic device of the present invention, since the electronic component sealing substrate and the electronic component are provided, electromagnetic interference between the conductive bonding material and the microelectromechanical mechanism and the influence of high frequency noise are suppressed. An electronic device can be provided.

本発明による電子装置の製造方法によれば、微小電子機械機構と該微小電子機械機構に対して電気的に接続される電極とが形成されている電子部品領域を半導体基板に複数配列形成してなる複数個取り形態の電子部品基板を準備する工程と、複数個取り形態の電子部品封止用基板を準備する工程と、複数個取り形態の電子部品基板の各電極と、対応する各配線導体の一端とを電気的に接続するとともに、半導体基板の主面と絶縁基板の一方主面とを接合して、微小電子機械機構を気密封止する工程と、複数個取り形態の電子部品基板と複数個取り形態の電子部品封止用基板との接合体を電子部品領域ごとに分割する工程とを含むことから、電気的な接続経路と微小電子機械機構との間の電磁気的な干渉、及び高周波ノイズの影響が抑制された電子装置を高い生産性で製造することができる。   According to the method for manufacturing an electronic device according to the present invention, a plurality of electronic component regions in which a microelectromechanical mechanism and electrodes electrically connected to the microelectromechanical mechanism are formed are formed on a semiconductor substrate. A step of preparing an electronic component substrate having a plurality of forms, a step of preparing a substrate for sealing an electronic component of a plurality of forms, each electrode of the electronic component substrate having a plurality of forms, and corresponding wiring conductors Electrically connecting one end of the semiconductor substrate, joining the main surface of the semiconductor substrate and one main surface of the insulating substrate, hermetically sealing the microelectromechanical mechanism, And a step of dividing the joined body with the electronic component sealing substrate in a multi-cavity form for each electronic component region, so that electromagnetic interference between the electrical connection path and the microelectromechanical mechanism, and The influence of high frequency noise was suppressed It is possible to manufacture the child device with a high productivity.

以下に、添付の図面を参照して、本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

(第1の実施の形態)
図1(a)は、本発明の第1の実施の形態による電子部品封止用基板を備えた電子装置の構成例を示す平面図であり、図1(b)は、図1(a)に示された電子装置の切断面線I−I線における断面図である。図1(a),(b)に示されるように、本実施の形態による電子装置1は、電子部品2と、電子部品2が有する微小電子機械機構3を封止するための電子部品封止用基板4とを備える。電子部品2は、半導体基板5とその半導体基板5の主面に形成された微小電子機械機構3と微小電子機械機構3に電気的に接続される電極6とを有する。電子部品封止用基板4は、絶縁基板7、絶縁基板7に形成された配線導体8、絶縁基板7の一方主面に形成された接続パッド9及び環状導体パターン10、接続パッド9上に形成された導電性接合材11、並びに環状導体パターン10上に形成された封止材12を備える。
(First embodiment)
FIG. 1A is a plan view showing a configuration example of an electronic device provided with an electronic component sealing substrate according to the first embodiment of the present invention, and FIG. 1B is a plan view of FIG. It is sectional drawing in the cut surface line II of the electronic device shown by FIG. As shown in FIGS. 1A and 1B, an electronic device 1 according to the present embodiment includes an electronic component sealing for sealing an electronic component 2 and a microelectromechanical mechanism 3 included in the electronic component 2. And a substrate 4 for use. The electronic component 2 includes a semiconductor substrate 5, a microelectromechanical mechanism 3 formed on the main surface of the semiconductor substrate 5, and an electrode 6 electrically connected to the microelectromechanical mechanism 3. The electronic component sealing substrate 4 is formed on the insulating substrate 7, the wiring conductor 8 formed on the insulating substrate 7, the connection pad 9 and the annular conductor pattern 10 formed on one main surface of the insulating substrate 7, and the connection pad 9. The conductive bonding material 11 and the sealing material 12 formed on the annular conductor pattern 10 are provided.

絶縁基板7上の接続パッド9は、導電性接合材11を介して、電子部品2の電極6に電気的に接続される。また、絶縁基板7は、環状導体パターン10および封止材12を介して半導体基板5の主面に接合され、微小電子機械機構3の気密封止が行なわれる。   The connection pad 9 on the insulating substrate 7 is electrically connected to the electrode 6 of the electronic component 2 through the conductive bonding material 11. The insulating substrate 7 is bonded to the main surface of the semiconductor substrate 5 via the annular conductor pattern 10 and the sealing material 12, and the micro electro mechanical mechanism 3 is hermetically sealed.

この電子部品封止用基板4を用いて、電子部品2の微小電子機械機構3を封止することにより、微小電子機械機構3が外部接続可能な状態で封止されてなる電子装置1が形成される。   By using the electronic component sealing substrate 4 to seal the micro electronic mechanical mechanism 3 of the electronic component 2, the electronic device 1 is formed in which the micro electronic mechanical mechanism 3 is sealed in an externally connectable state. Is done.

本発明における微小電子機械機構3は、例えば電気スイッチ,インダクタ,キャパシタ,共振器,アンテナ,マイクロリレー,光スイッチ,ハードディスク用磁気ヘッド,マイク,バイオセンサー,DNAチップ,マイクロリアクタ,プリントヘッド,加速度センサおよび圧力センサなどの各種センサ、並びにディスプレイデバイスなどの機能を有する電子素子である。これは、半導体微細加工技術を基本としたいわゆるマイクロマシニング法で作る部品であり、1素子あたり10μm〜数百μm程度の寸法を有する。   The micro electromechanical mechanism 3 in the present invention includes, for example, an electric switch, an inductor, a capacitor, a resonator, an antenna, a micro relay, an optical switch, a magnetic head for a hard disk, a microphone, a biosensor, a DNA chip, a microreactor, a print head, an acceleration sensor, and the like. It is an electronic element having functions of various sensors such as a pressure sensor and a display device. This is a component made by a so-called micromachining method based on a semiconductor microfabrication technique, and has a size of about 10 μm to several hundred μm per element.

絶縁基板7は、微小電子機械機構3を封止するための蓋体として機能するとともに、接続パッド9及び環状導体パターン10を形成するための基体として機能する。   The insulating substrate 7 functions as a lid for sealing the microelectromechanical mechanism 3 and also functions as a base for forming the connection pads 9 and the annular conductor pattern 10.

この絶縁基板7は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ガラスセラミックス焼結体等のセラミックス材料により形成される。   The insulating substrate 7 is made of a ceramic material such as an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body, a silicon carbide sintered body, a silicon nitride sintered body, or a glass ceramic sintered body. It is formed.

絶縁基板7は、例えば、酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウムとガラス粉末等の原料粉末をシート上に成形して成るグリーンシートを積層し、焼成することにより形成される。なお、絶縁基板7は、酸化アルミニウム質焼結体で形成するものに限らず、用途や気密封止する微小電子機械機構3の特性等に応じて適したものを選択することが好ましい。   If the insulating substrate 7 is made of, for example, an aluminum oxide sintered body, the insulating substrate 7 is formed by laminating and firing a green sheet formed by forming a raw material powder such as aluminum oxide and glass powder on the sheet. . The insulating substrate 7 is not limited to being formed of an aluminum oxide sintered body, and it is preferable to select a substrate that is suitable for the application and the characteristics of the microelectromechanical mechanism 3 to be hermetically sealed.

例えば、絶縁基板7は、封止材12を介して半導体基板5と機械的に接合されるので、半導体基板5との接合の信頼性、つまり微小電子機械機構3の封止の気密性を高くするためには、半導体基板7との熱膨張係数の差が小さい材料で形成することが好ましい。このような材料の例としては、ムライト質焼結体が挙げられる。また、他の例として、例えばガラス成分の種類や添加量を調整することにより熱膨張係数を半導体基板5に近似させるようにした酸化アルミニウム−ホウ珪酸ガラス系等のガラスセラミックス焼結体等が挙げられる。   For example, since the insulating substrate 7 is mechanically bonded to the semiconductor substrate 5 via the sealing material 12, the reliability of bonding with the semiconductor substrate 5, that is, the hermeticity of sealing of the microelectromechanical mechanism 3 is increased. In order to achieve this, it is preferable to use a material having a small difference in thermal expansion coefficient from that of the semiconductor substrate 7. An example of such a material is a mullite sintered body. As another example, for example, a glass ceramic sintered body such as an aluminum oxide-borosilicate glass system in which the thermal expansion coefficient is approximated to the semiconductor substrate 5 by adjusting the kind and addition amount of the glass component, etc. It is done.

また、酸化アルミニウムフィラーにホウ珪酸ガラス系を含んだガラスを焼結したガラスセラミック焼結体は、配線導体8に電気抵抗の小さい銅や銀で配線導体が形成できること、及び比誘電率が低く電気信号の遅延を防止することができることから、高周波信号を取り扱う絶縁基板7の材料として好ましい。   Moreover, the glass ceramic sintered body obtained by sintering a glass containing a borosilicate glass system in an aluminum oxide filler can form a wiring conductor on the wiring conductor 8 with copper or silver having a low electric resistance, and has a low relative dielectric constant and electric power. Since the delay of a signal can be prevented, it is preferable as a material for the insulating substrate 7 that handles a high-frequency signal.

絶縁基板7は、微小電子機械機構3を封止するための蓋体としての機能や、接続パッド9及び環状導体パターン10を形成するための基体としての機能を確保できる範囲であれば、その形状は特に限定されるものでない。   The insulating substrate 7 has a shape as long as it has a function as a lid for sealing the micro electro mechanical mechanism 3 and a function as a base for forming the connection pads 9 and the annular conductor pattern 10. Is not particularly limited.

なお、図1に示された絶縁基板7の上面、すなわち絶縁基板7における微小電子機械機構3を封止する側の主面に、電子部品2の微小電子機械機構3を内側に収めるような凹部13を形成しておいてもよい。凹部13内に微小電子機械機構3の一部を収めるようにしておくと、微小電子機械機構3を取り囲むための封止材12の高さを低く抑えることができ、電子装置1の低背化に有利なものとなる。また、絶縁基板7の平面視したときの外寸法は、電子装置1の小型化のため、例えば四角形状で、その四角形の一辺の長さが数mm程度の大きさであることが望ましい。   In addition, a concave portion for accommodating the microelectromechanical mechanism 3 of the electronic component 2 on the upper surface of the insulating substrate 7 shown in FIG. 1, that is, the main surface of the insulating substrate 7 on the side where the microelectromechanical mechanism 3 is sealed. 13 may be formed. If a part of the micro electro mechanical mechanism 3 is accommodated in the recess 13, the height of the sealing material 12 for surrounding the micro electro mechanical mechanism 3 can be kept low, and the electronic device 1 can be reduced in height. It will be advantageous to. Further, the outer dimension of the insulating substrate 7 in plan view is preferably, for example, a quadrangular shape and the length of one side of the quadrilateral is about several mm in order to reduce the size of the electronic device 1.

環状導体パターン10は、絶縁基板7の上面において、内側に微小電子機械機構3を収めることが可能な形状である。環状導体パターン10は、微小電子機械機構3の封止空間を形成する封止材12を接合するためのろう付け用金属層として機能する。   The annular conductor pattern 10 has a shape capable of accommodating the microelectromechanical mechanism 3 inside on the upper surface of the insulating substrate 7. The annular conductor pattern 10 functions as a brazing metal layer for joining the sealing material 12 that forms the sealing space of the micro electro mechanical mechanism 3.

環状導体パターン10は、例えば銅,銀,金,パラジウム,タングステン,モリブデン,及びマンガン等の金属材料により形成される。   The annular conductor pattern 10 is formed of a metal material such as copper, silver, gold, palladium, tungsten, molybdenum, and manganese.

例えば、環状導体パターン10が銅から成る場合、銅粉末とガラス粉末に適当な有機バインダ及び溶剤を添加混合した電極用ペーストを、絶縁基板7となるグリーンシートにスクリーン印刷等により印刷してこれをグリーンシートとともに焼成することにより形成される。   For example, when the annular conductor pattern 10 is made of copper, an electrode paste in which an appropriate organic binder and a solvent are added to and mixed with copper powder and glass powder is printed on a green sheet to be the insulating substrate 7 by screen printing or the like. It is formed by firing together with a green sheet.

封止材12は、その内側に微小電子機械機構3を収めるような寸法で環状導体パターン10上に形成され、半導体基板5と絶縁基板7との間に介在する。   The sealing material 12 is formed on the annular conductor pattern 10 so as to accommodate the micro electromechanical mechanism 3 inside thereof, and is interposed between the semiconductor substrate 5 and the insulating substrate 7.

封止材12は、電子部品2の微小電子機械機構3をその内側に気密封止するための側壁として機能する。ここで、電子部品封止用基板4の上面が平面状の場合、封止材12の厚みが微小電子機械機構3の封止空間の厚みに相当することから、簡易な構造で微小電子機械機構の封止空間を形成することができる。   The sealing material 12 functions as a side wall for hermetically sealing the micro electro mechanical mechanism 3 of the electronic component 2 inside. Here, when the upper surface of the electronic component sealing substrate 4 is planar, the thickness of the sealing material 12 corresponds to the thickness of the sealing space of the micro electro mechanical mechanism 3, and therefore the micro electro mechanical mechanism has a simple structure. The sealing space can be formed.

封止材12は、例えば、錫−銀系及び錫−銀−銅系等の半田、金−錫ろう等の低融点ろう材、及び銀−ゲルマニウム系等の高融点ろう材のような接合部材として知られる金属材料、金属粉末を含有したエポキシ樹脂等の導電性接着材、又はエポキシ樹脂接着材等の樹脂材料で形成される。   The sealing material 12 is, for example, a joining member such as a solder such as tin-silver and tin-silver-copper, a low melting point brazing material such as gold-tin brazing, and a high melting point brazing material such as silver-germanium. It is formed with a metal material known as a conductive adhesive such as an epoxy resin containing metal powder, or a resin material such as an epoxy resin adhesive.

また、封止材12として、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の鉄−ニッケル系合金,無酸素銅,アルミニウム,ステンレス鋼,銅−タングステン合金,銅−モリブデン合金等の金属材料、又は酸化アルミニウム質焼結体及びガラスセラミックス焼結体等の無機系材料にAu,Ag,Cu,Al,Pt,Pd等の金属層をめっき法等を用いて導電性被膜等を形成したものに、錫−銀系,錫−銀−銅系等の半田を塗布したものを使用することができる。なお、封止材12は、導電性材料から成ってもよいし、絶縁性材料から成ってもよい。   In addition, as the sealing material 12, an iron-nickel alloy such as an iron-nickel-cobalt alloy or an iron-nickel alloy, a metal material such as oxygen-free copper, aluminum, stainless steel, a copper-tungsten alloy, a copper-molybdenum alloy, Alternatively, an inorganic material such as an aluminum oxide sintered body and a glass ceramic sintered body is formed by forming a conductive film or the like using a metal layer such as Au, Ag, Cu, Al, Pt, or Pd using a plating method or the like. , Tin-silver-based, tin-silver-copper-based solder and the like can be used. Note that the sealing material 12 may be made of a conductive material or an insulating material.

例えば、封止材12が半田から成る場合であれば、半田のペーストを環状導体パターン10上に塗布し、これを加熱して互いに接合させることにより、環状導体パターン10上に半田による封止材12を形成することができる。   For example, if the sealing material 12 is made of solder, a solder paste is applied onto the annular conductor pattern 10 and heated to be bonded to each other, thereby sealing the annular conductor pattern 10 with solder. 12 can be formed.

図1に示された電子装置1においては、この封止材12を半導体基板5の下面に接合させることにより、封止材12の内側に微小電子機械機構3が気密封止される。   In the electronic device 1 shown in FIG. 1, the micro electro mechanical mechanism 3 is hermetically sealed inside the sealing material 12 by bonding the sealing material 12 to the lower surface of the semiconductor substrate 5.

封止材12を半導体基板5の主面に接合する方法としては、例えば錫−銀系等の半田,金−錫ろう等の低融点ろう材,又は銀−ゲルマニウム系等の高融点ろう材等の接合材を介して接合する方法を用いることができる。   As a method for joining the sealing material 12 to the main surface of the semiconductor substrate 5, for example, a solder such as tin-silver solder, a low melting solder such as gold-tin solder, or a high melting solder such as silver-germanium, etc. It is possible to use a method of bonding via the bonding material.

なお、環状導体パターン10上に塗布された半田で封止材12を形成する場合であれば、半田ペーストを介して絶縁基板7の環状導体パターン10と半導体基板5とを位置合わせし、この半田ペーストをリフロー等の手段を用いて溶融させることにより、封止材12を介して絶縁基板7が半導体基板5に機械的に接合される。封止材12の内側には、微小電子機械機構3を気密封止する封止空間が形成される。   If the sealing material 12 is to be formed with solder applied on the annular conductor pattern 10, the annular conductor pattern 10 of the insulating substrate 7 and the semiconductor substrate 5 are aligned with each other via a solder paste, and this solder The insulating substrate 7 is mechanically bonded to the semiconductor substrate 5 through the sealing material 12 by melting the paste using means such as reflow. Inside the sealing material 12, a sealing space for hermetically sealing the micro electro mechanical mechanism 3 is formed.

絶縁基板7の上面には、電子部品2の電極6に電気的に接続される接続パッド9が形成されている。本実施の形態による電子装置1において、接続パッド9は、絶縁基板7の内部に形成された配線導体8に接続されている。この配線導体8は、例えば絶縁基板7をその厚さ方向に貫通するように形成された貫通導体等であり、絶縁基板7の下面、すなわち絶縁基板7における微小電子機械機構3を封止する主面に対向する主面に導出されている。なお、配線導体8は、絶縁基板7の側面に導出させるようにしてもよい。ここで、配線導体8は、焼成後に絶縁基板7を構成するグリーンシート層に設けられたビアとグリーンシート層の層間に形成された内部導体とによって構成されてもよい。   On the upper surface of the insulating substrate 7, connection pads 9 that are electrically connected to the electrodes 6 of the electronic component 2 are formed. In the electronic device 1 according to the present embodiment, the connection pad 9 is connected to a wiring conductor 8 formed inside the insulating substrate 7. The wiring conductor 8 is, for example, a through conductor formed so as to penetrate the insulating substrate 7 in the thickness direction, and the lower surface of the insulating substrate 7, that is, the main electromechanical mechanism 3 in the insulating substrate 7 is sealed. The main surface is opposed to the surface. The wiring conductor 8 may be led out to the side surface of the insulating substrate 7. Here, the wiring conductor 8 may be constituted by a via provided in the green sheet layer constituting the insulating substrate 7 after firing and an internal conductor formed between the layers of the green sheet layer.

そして、絶縁基板7の下面又は側面に導出された配線導体2の端部には実装パッド(図示せず)が形成され、この実装パッドを外部電気回路に例えば錫−鉛半田等からなる半田バンプなどの外部端子17を介して接合することにより、電子部品2の電極6が外部電気回路と電気的に接続される。   A mounting pad (not shown) is formed on the end portion of the wiring conductor 2 led out to the lower surface or side surface of the insulating substrate 7, and the mounting pad is used as an external electric circuit, for example, a solder bump made of tin-lead solder or the like. The electrode 6 of the electronic component 2 is electrically connected to the external electric circuit by bonding through the external terminal 17 such as.

これらの配線導体8および接続パッド9は、接続パッド9上に形成される導電性接合材11を介して電子部品2の電極6と電気的に接続される。配線導体8および接続パッド9は、上記電極6を、外部電気回路と電気的に接続できるように絶縁基板7の下面や側面に導出する機能を有する。   The wiring conductor 8 and the connection pad 9 are electrically connected to the electrode 6 of the electronic component 2 through a conductive bonding material 11 formed on the connection pad 9. The wiring conductor 8 and the connection pad 9 have a function of leading the electrode 6 to the lower surface or side surface of the insulating substrate 7 so that it can be electrically connected to an external electric circuit.

導電性接合材11は、錫−銀系,錫−銀−銅系等の半田、金−錫ろう等の低融点ろう材、及び銀−ゲルマニウム系等の高融点ろう材のような金属材料、並びに金属粉末を含有したエポキシ樹脂等の導電性接着材等により形成されている。   The conductive bonding material 11 is a metal material such as a solder such as tin-silver, tin-silver-copper, a low-melting-point brazing material such as gold-tin brazing, and a high-melting-point brazing material such as silver-germanium. In addition, it is formed of a conductive adhesive such as an epoxy resin containing metal powder.

導電性接合材11は、封止材12が錫−銀系,錫−銀−銅系等の半田、金−錫ろう等の低融点ろう材、及び銀−ゲルマニウム系等の高融点ろう材のような金属材料等で形成されている場合には、真空蒸着やメッキによって、あるいはろう材ペーストを塗布及び溶融させることによって封止材12と一括して形成することができる。これにより、電子装置1の生産性をより高いものとすることができる。   In the conductive bonding material 11, the sealing material 12 is made of solder such as tin-silver, tin-silver-copper, low melting point solder such as gold-tin solder, and high melting point solder such as silver-germanium. When formed of such a metal material or the like, it can be formed together with the sealing material 12 by vacuum deposition or plating, or by applying and melting a brazing material paste. Thereby, the productivity of the electronic device 1 can be made higher.

導電性接合材11を電子部品2の電極6に接合することにより、電子部品2の電極6が、導電性接合材11、接続パッド9および配線導体8を介して、絶縁基板7の下面又は側面に導出される。そして、絶縁基板7の下面又は側面に導出された配線導体8の端部を外部電気回路に錫−鉛半田等を介して接合することにより、電子部品2の電極6と外部電気回路とが電気的に接続される。   By bonding the conductive bonding material 11 to the electrode 6 of the electronic component 2, the electrode 6 of the electronic component 2 is connected to the lower surface or side surface of the insulating substrate 7 via the conductive bonding material 11, the connection pad 9 and the wiring conductor 8. To be derived. Then, the end of the wiring conductor 8 led to the lower surface or side surface of the insulating substrate 7 is joined to the external electric circuit via tin-lead solder or the like, whereby the electrode 6 of the electronic component 2 and the external electric circuit are electrically connected. Connected.

これらの配線導体8および接続パッド9は、銅,銀,金,パラジウム,タングステン,モリブデン,及びマンガン等の金属材料により形成される。   These wiring conductors 8 and connection pads 9 are formed of a metal material such as copper, silver, gold, palladium, tungsten, molybdenum, and manganese.

例えば、配線導体8が銅から成る場合、銅粉末とガラス粉末に適当な有機バインダ及び溶剤を添加混合した銅ペーストを、絶縁基板7となるグリーンシートにスクリーン印刷等により印刷してこれをグリーンシートとともに焼成することにより形成される。   For example, when the wiring conductor 8 is made of copper, a copper paste obtained by adding and mixing copper powder and glass powder with an appropriate organic binder and solvent is printed on the green sheet to be the insulating substrate 7 by screen printing or the like, and then the green sheet is printed. It is formed by baking together.

以上のように、電子部品封止用基板4を構成する絶縁基板7の上面と、電子部品2を構成する半導体基板9の下面とが対向し、互いに位置合わせされて接合されることにより微小電子機械機構3の封止が行なわれる。すなわち、絶縁基板7と半導体基板5とが、環状導体パターン10および半導体基板5の間に介在する封止材12を介して接合され、封止材12の内側で微小電子機械機構3が気密封止される。微小電子機械機構3に電気的に接続された電極6は、導電性接合材11、接続パッド9、配線導体8を介して封止空間の外側に導出され、外部電気回路と電気的に接続される。これにより、微小電子機械機構3と外部電気回路との間で信号の入出力が行うことが可能になる。これらの信号は、微小電子機械機構3と外部電気回路との間で、電極6、導電性接合材11、接続パッド9および配線導体8に沿って伝送される。   As described above, the upper surface of the insulating substrate 7 that constitutes the electronic component sealing substrate 4 and the lower surface of the semiconductor substrate 9 that constitutes the electronic component 2 face each other, and are aligned and joined to each other to form microelectronics. The mechanical mechanism 3 is sealed. That is, the insulating substrate 7 and the semiconductor substrate 5 are joined via the sealing material 12 interposed between the annular conductor pattern 10 and the semiconductor substrate 5, and the micro electro mechanical mechanism 3 is hermetically sealed inside the sealing material 12. Stopped. The electrode 6 electrically connected to the microelectromechanical mechanism 3 is led out of the sealed space through the conductive bonding material 11, the connection pad 9, and the wiring conductor 8, and is electrically connected to an external electric circuit. The This makes it possible to input and output signals between the micro electromechanical mechanism 3 and the external electric circuit. These signals are transmitted along the electrode 6, the conductive bonding material 11, the connection pad 9, and the wiring conductor 8 between the micro electromechanical mechanism 3 and the external electric circuit.

この電子部品封止用基板4では、接続パッド9は環状導体パターン10の外方に形成される。接続パッド9が、封止材12を被着させるための環状導体パターン10の外方に配置されていることから、接続パッド9と微小電子機械機構3とは環状導体パターン10によって隔たれた分の距離だけ離すことが可能となり、接続パッド9と微小電子機械機構3との間の電磁気的干渉は抑制される。そのため、例えば、導電性接合材11を介して微小電子機械機構3に駆動電圧を印加したとき、この駆動電圧のオン・オフによって発生する電磁気的干渉の影響が微小電子機械機構3の動作に及ぶことを抑制することができる。   In the electronic component sealing substrate 4, the connection pads 9 are formed outside the annular conductor pattern 10. Since the connection pad 9 is disposed outside the annular conductor pattern 10 for depositing the sealing material 12, the connection pad 9 and the minute electromechanical mechanism 3 are separated by the annular conductor pattern 10. The distance can be increased, and electromagnetic interference between the connection pad 9 and the microelectromechanical mechanism 3 is suppressed. Therefore, for example, when a driving voltage is applied to the microelectromechanical mechanism 3 through the conductive bonding material 11, the influence of electromagnetic interference generated by turning on and off the driving voltage affects the operation of the microelectromechanical mechanism 3. This can be suppressed.

また、導電性接合材11に高周波信号を導通させる場合、微小電子機械機構3を駆動するために必要な磁界又は電界のオン・オフがノイズとなって、導電性接合材11を導通する高周波信号の特性が劣化することも抑制することができる。   Further, when conducting a high frequency signal to the conductive bonding material 11, a magnetic field or an electric field necessary for driving the micro electro mechanical mechanism 3 becomes noise, and the high frequency signal that conducts the conductive bonding material 11. It is also possible to suppress the deterioration of the characteristics.

したがって、導電性接合材11と微小電子機械機構3との間の高周波ノイズの影響を抑制することが可能な電子部品封止用基板4を提供することができる。   Therefore, it is possible to provide the electronic component sealing substrate 4 capable of suppressing the influence of high frequency noise between the conductive bonding material 11 and the micro electro mechanical mechanism 3.

ここで、封止材12は、微小電子機械機構3を封止するためのものであり、絶縁基板7には、封止材12を被着させるための環状導体パターン10が形成されている。したがって、上記電子部品封止用基板4は、封止材12を介して微小電子機械機構3を容易かつ確実に封止することができる。   Here, the sealing material 12 is for sealing the microelectromechanical mechanism 3, and the annular conductive pattern 10 for depositing the sealing material 12 is formed on the insulating substrate 7. Therefore, the electronic component sealing substrate 4 can easily and reliably seal the micro electro mechanical mechanism 3 through the sealing material 12.

電子部品封止用基板4は、絶縁基板7の内部に、基準電位が供給される導体層が形成されていてもよい。図1では、絶縁基板7の内部に、接地電位が供給される導体層(以下、「グランド導体層」という。)14が形成されている。グランド導体層14が絶縁基板7の内部に形成された場合、外部からのノイズを遮蔽することが可能である。同様に、半導体基板5の上面にシールド導体層を形成することでさらに外部からのノイズを遮蔽することが可能である。   In the electronic component sealing substrate 4, a conductor layer to which a reference potential is supplied may be formed inside the insulating substrate 7. In FIG. 1, a conductor layer (hereinafter referred to as “ground conductor layer”) 14 to which a ground potential is supplied is formed inside the insulating substrate 7. When the ground conductor layer 14 is formed inside the insulating substrate 7, it is possible to shield noise from the outside. Similarly, by forming a shield conductor layer on the upper surface of the semiconductor substrate 5, it is possible to further shield external noise.

グランド導体層14は、配線導体8及び接続パッド9と同様な材料および方法を用いて形成される。例えば、グランド導体層14が銅から形成される場合、銅粉末とガラス粉末に適当な有機バインダ及び溶剤を添加混合した電極用ペーストを、絶縁基板7となるグリーンシートにスクリーン印刷等により印刷してこれをグリーンシートとともに焼成することにより形成される。   The ground conductor layer 14 is formed using the same material and method as the wiring conductor 8 and the connection pad 9. For example, when the ground conductor layer 14 is formed of copper, an electrode paste in which an appropriate organic binder and solvent are added and mixed with copper powder and glass powder is printed on a green sheet to be the insulating substrate 7 by screen printing or the like. It is formed by firing together with a green sheet.

グランド導体層14を絶縁基体1の内部に配置した場合、電子部品封止用基板4を通って封止材12で封止された領域内に入り込もうとする電磁波は、グランド導体層14によって有効に遮断される。そのため、外部から微小電子機械機構3の封止領域内へ侵入しようとするノイズを遮蔽することができる。その結果、微小電子機械機構3を搭載した電子部品2を一層正常かつ安定的に作動させることできる。   When the ground conductor layer 14 is disposed inside the insulating base 1, electromagnetic waves that try to enter the region sealed with the sealing material 12 through the electronic component sealing substrate 4 are effectively transmitted by the ground conductor layer 14. Blocked. Therefore, it is possible to shield noise that tries to enter the sealed region of the micro electro mechanical mechanism 3 from the outside. As a result, the electronic component 2 on which the micro electromechanical mechanism 3 is mounted can be operated more normally and stably.

そして、半導体基板5の主面(図1において下面)に微小電子機械機構3およびこれに電気的に接続された電極6が形成されて成る電子部品2について、電極6を接続パッド9に接合し、半導体基板5の主面を封止材12に接合させることによって、封止材12の内側に電子部品2の微小電子機械機構3が気密封止された電子装置1が形成される。   Then, for the electronic component 2 in which the microelectromechanical mechanism 3 and the electrode 6 electrically connected thereto are formed on the main surface (lower surface in FIG. 1) of the semiconductor substrate 5, the electrode 6 is bonded to the connection pad 9. By bonding the main surface of the semiconductor substrate 5 to the sealing material 12, the electronic device 1 in which the microelectromechanical mechanism 3 of the electronic component 2 is hermetically sealed inside the sealing material 12 is formed.

本実施の形態による電子装置1は、半導体基板5の下面に形成された電極6と接続パッド9とが、微小電子機械機構3を収容する封止空間の外方で導電性接合材11を介して接続されていることから、導電性接合材11と微小電子機械機構3とは環状導体パターン10によって隔たれた分の距離だけ離すことが可能となる。その結果、導電性接合材11を通って駆動電圧のオン・オフの電圧が供給された時、駆動電圧のオン・オフの電磁気的干渉が微小電子機械機構3の動作に及ぶことを抑制することができる。   In the electronic device 1 according to the present embodiment, the electrode 6 and the connection pad 9 formed on the lower surface of the semiconductor substrate 5 are disposed outside the sealed space that houses the micro electro mechanical mechanism 3 via the conductive bonding material 11. Therefore, the conductive bonding material 11 and the microelectromechanical mechanism 3 can be separated by a distance separated by the annular conductor pattern 10. As a result, when an on / off voltage of the driving voltage is supplied through the conductive bonding material 11, the electromagnetic interference of the on / off of the driving voltage is prevented from affecting the operation of the microelectromechanical mechanism 3. Can do.

また、導電性接合材11に高周波信号が導通している場合は、微小電子機械機構3を駆動するために必要な磁界又は電界のオン・オフがノイズとなり、導電性接合材11を導通する高周波信号の特性が劣化することを抑制することができる。   Further, when a high-frequency signal is conducted to the conductive bonding material 11, on / off of a magnetic field or an electric field necessary for driving the microelectromechanical mechanism 3 becomes noise, and the high frequency that conducts the conductive bonding material 11. It can suppress that the characteristic of a signal deteriorates.

ここで、封止材12を導電性材料により形成するとともに、電子部品封止用基板4のグランド導体層14に電気的に接続するか、又は電子部品封止用基板4に設けられた貫通導体である配線導体8(図1では、配線導体8aとして示される)を介して電子部品封止用基板4が実装されるプリント配線板(図示せず)のグランド配線と接続するのがよい。   Here, the sealing material 12 is formed of a conductive material, and is electrically connected to the ground conductor layer 14 of the electronic component sealing substrate 4, or the through conductor provided on the electronic component sealing substrate 4 The wiring conductor 8 (shown as the wiring conductor 8a in FIG. 1) is preferably connected to the ground wiring of a printed wiring board (not shown) on which the electronic component sealing substrate 4 is mounted.

このように、封止材12を導電性材料とし、これを電子部品封止用基板4のグランド導体層、又は電子部品封止用基板4が実装されたプリント配線板におけるグランド導体層と接合することにより、封止材12とグランド導体層との間で安定したグランドネットワークが形成され、封止材12に良好な電磁シールド性をもたせることができる。その結果、微小電子機械機構3を形成した電子部品2をより一層確実に、正常かつ安定に作動させることができる。   Thus, the sealing material 12 is made of a conductive material, and this is joined to the ground conductor layer of the electronic component sealing substrate 4 or the ground conductor layer in the printed wiring board on which the electronic component sealing substrate 4 is mounted. As a result, a stable ground network is formed between the sealing material 12 and the ground conductor layer, and the sealing material 12 can have good electromagnetic shielding properties. As a result, the electronic component 2 on which the microelectromechanical mechanism 3 is formed can be operated more reliably and normally and stably.

ここで、封止材12は、電子部品封止用基板4内のグランド導体層14及び電子部品封止用基板4が実装されうプリント配線基板のグランド導体層のいずれか一方、あるいは両方に電気的に接続されてよい。   Here, the sealing material 12 is electrically connected to one or both of the ground conductor layer 14 in the electronic component sealing substrate 4 and the ground conductor layer of the printed wiring board on which the electronic component sealing substrate 4 is mounted. May be connected.

封止材12を導電性材料により形成する場合、導電性材料としては錫−銀系及び錫−銀−銅系等の半田、金−錫ろう等の低融点ろう材、並びに銀−ゲルマニウム系等の高融点ろう材のような金属材料等を用いることができる。そして、このような材料で形成した場合、封止材12と導電性接合材11とを同時に形成することができる。   When the sealing material 12 is formed of a conductive material, examples of the conductive material include solder such as tin-silver and tin-silver-copper, low-melting-point solder such as gold-tin, and silver-germanium. A metal material such as a high melting point brazing material can be used. And when it forms with such a material, the sealing material 12 and the electroconductive joining material 11 can be formed simultaneously.

また、封止材12と導電性接合材11を同材質のろう材により形成してもよい。封止材12と導電性接合材11を同材質より形成した場合、真空蒸着やメッキによって、あるいは半田ペーストを塗布及び溶融させることによって、導電性接合材11と封止材12とを一括形成することができる。その結果、生産性をより高いものとすることができる。   Further, the sealing material 12 and the conductive bonding material 11 may be formed of the same brazing material. When the sealing material 12 and the conductive bonding material 11 are formed from the same material, the conductive bonding material 11 and the sealing material 12 are collectively formed by vacuum deposition or plating, or by applying and melting a solder paste. be able to. As a result, productivity can be made higher.

また、封止材12を導電性材料により形成するとともに、封止材12を電子部品封止用基板4に設けられた配線導体8aを介して、外部のプリント配線版のグランド端子に電気的に接続する場合、配線導体8aを絶縁基板7の内部に複数設けるとともに、複数の配線導体8aの隣接間隔を電子部品2で使用される高周波信号(数百MHz〜100GHz程度で特にはGHz帯域の高周波信号)の波長の1/2以下に設定することが好ましい。   Further, the sealing material 12 is formed of a conductive material, and the sealing material 12 is electrically connected to the ground terminal of the external printed wiring board via the wiring conductor 8a provided on the electronic component sealing substrate 4. In the case of connection, a plurality of wiring conductors 8a are provided inside the insulating substrate 7, and the adjacent interval between the plurality of wiring conductors 8a is a high-frequency signal that is used in the electronic component 2 (several hundreds of MHz to 100 GHz, particularly a high frequency in the GHz band). It is preferable to set it to ½ or less of the wavelength of the signal.

このような構成により、配線導体8aで取り囲まれた領域に高周波ノイズが侵入することがなく、高周波グランドの不安定性から誘発される伝播モードのミスマッチが軽減される。また、導電性材料から成る封止材12とグランド導体層14が直接、電気的に接続されているため、グランドネットワーク経路が短くなり、インダクタンス成分の増大を防ぐことができるので安定したグランドとすることができ、良好な電磁シールド性を保持することができる。よって、微小電子機械機構3は、外部から侵入する高周波ノイズの影響を受けにくくなる。   With such a configuration, high-frequency noise does not enter the region surrounded by the wiring conductor 8a, and the propagation mode mismatch induced by the instability of the high-frequency ground is reduced. In addition, since the sealing material 12 made of a conductive material and the ground conductor layer 14 are directly electrically connected, the ground network path is shortened and an increase in inductance component can be prevented, so that a stable ground is obtained. And good electromagnetic shielding properties can be maintained. Therefore, the micro electromechanical mechanism 3 is less susceptible to high frequency noise entering from the outside.

従って、電子部品2には、例えば使用される信号が上記のような高周波信号であったとしても、常に正確な信号が配線導体8を介して伝播されることとなり、高速駆動される電子部品2を、より正常かつ安定に作動させることが可能となる。   Therefore, for example, even if the signal used is a high-frequency signal as described above, an accurate signal is always propagated through the wiring conductor 8, and the electronic component 2 that is driven at high speed is used. Can be operated more normally and stably.

半導体基板5に形成された配線導体15は、電極6と微小電子機械機構3との間の信号を導通する配線として機能する。なお、封止材12を導電性材料で構成する場合、封止材12と配線導体15との間でショートが発生しないように配線導体15上には酸化シリコン膜等の絶縁膜16を形成しておくのがよい。   The wiring conductor 15 formed on the semiconductor substrate 5 functions as a wiring that conducts a signal between the electrode 6 and the microelectromechanical mechanism 3. When the sealing material 12 is made of a conductive material, an insulating film 16 such as a silicon oxide film is formed on the wiring conductor 15 so as not to cause a short circuit between the sealing material 12 and the wiring conductor 15. It is good to keep.

上記の構成の電子装置1では、配線導体8の導出部分を、半田ボール等の外部端子17を介して外部電気回路に接続することにより、微小電子機械機構3が外部電気回路と電気的に接続される。   In the electronic device 1 having the above-described configuration, the micro electro mechanical mechanism 3 is electrically connected to the external electric circuit by connecting the lead-out portion of the wiring conductor 8 to the external electric circuit via the external terminal 17 such as a solder ball. Is done.

外部電気回路と電子装置1との接続を半田ボール等を用いて行なう場合、外部電気回路と電子装置1との接続は、半導体基板5と電子部品封止用基板4との接合温度以下でおこなうことが半導体基板5と電子部品封止用基板8との間の接合における信頼性の観点で望ましい。   When the connection between the external electric circuit and the electronic device 1 is performed using a solder ball or the like, the connection between the external electric circuit and the electronic device 1 is performed at a temperature lower than the bonding temperature between the semiconductor substrate 5 and the electronic component sealing substrate 4. This is desirable from the viewpoint of reliability in bonding between the semiconductor substrate 5 and the electronic component sealing substrate 8.

また、図2に示すように、半導体基板5の下面と電子部品封止基板7の上面との間で、封止材12の外方に、導電性接合材11を被覆するようにして樹脂材18を充填してもよい。樹脂材18を充填した場合、半導体基板5と電子部品封止基板7との間の熱膨張係数の差による熱応力が充填された樹脂で分散し、過度の応力が導電性接合材11及び封止材12にかかることを防止することができる。また、水分の浸入を抑制できる結果、導電性接合材11及び封止材12にクラックが発生したり導電性接合材11及び封止材12が腐食したりすることを効果的に抑制することができる。その結果、電子装置の信頼性をより高くすることが可能である。   In addition, as shown in FIG. 2, a resin material is provided so that the conductive bonding material 11 is covered outside the sealing material 12 between the lower surface of the semiconductor substrate 5 and the upper surface of the electronic component sealing substrate 7. 18 may be filled. When the resin material 18 is filled, the resin is filled with the thermal stress due to the difference in thermal expansion coefficient between the semiconductor substrate 5 and the electronic component sealing substrate 7, and excessive stress is transferred to the conductive bonding material 11 and the sealing material. It is possible to prevent the stopper 12 from being applied. Moreover, as a result of suppressing the intrusion of moisture, it is possible to effectively suppress the occurrence of cracks in the conductive bonding material 11 and the sealing material 12 or the corrosion of the conductive bonding material 11 and the sealing material 12. it can. As a result, the reliability of the electronic device can be further increased.

また、同じく図2に示すように、半導体基板5の上面にシールド導体層19を形成してもよい。この場合、半導体基板5を通って微小電子機械機構3が封止された領域内に入り込もうとする電磁波は、シールド導体層19で有効に遮断される。そのため、外部からのノイズを遮蔽し、微小電子機械機構3を搭載した電子部品2を一層正常かつ安定的に作動させることできる。ここで、シールド導体層19は、半導体基板5上に設けられた金属層であり、例えば半導体基板5上に蒸着等により形成される。   Similarly, as shown in FIG. 2, a shield conductor layer 19 may be formed on the upper surface of the semiconductor substrate 5. In this case, an electromagnetic wave that attempts to enter the region where the micro electro mechanical mechanism 3 is sealed through the semiconductor substrate 5 is effectively blocked by the shield conductor layer 19. Therefore, noise from the outside can be shielded, and the electronic component 2 on which the micro electromechanical mechanism 3 is mounted can be operated more normally and stably. Here, the shield conductor layer 19 is a metal layer provided on the semiconductor substrate 5, and is formed on the semiconductor substrate 5 by vapor deposition or the like, for example.

なお、電子装置1を構成する電子部品封止用基板4は、上述のように、上面に凹部13が設けられており、凹部13内に微小電子機械機構3が収容されていることが好ましい。   As described above, the electronic component sealing substrate 4 constituting the electronic device 1 is preferably provided with the recess 13 on the upper surface, and the micro electromechanical mechanism 3 is accommodated in the recess 13.

この場合、微小電子機械機構3の高さに相当する電子装置1の厚みを小さいものとすることができる。その結果、例えば、携帯市場等で求められる電子装置1の低背化を実現することができる。   In this case, the thickness of the electronic device 1 corresponding to the height of the micro electro mechanical mechanism 3 can be reduced. As a result, for example, a reduction in the height of the electronic device 1 required in the mobile market or the like can be realized.

また、このような電子装置1において、電子部品封止用基板4は、上面が平面状であり、封止空間が封止材12の厚みと対応する厚みに設定されていることが好ましい。   In such an electronic device 1, it is preferable that the electronic component sealing substrate 4 has a planar upper surface and a sealing space set to a thickness corresponding to the thickness of the sealing material 12.

この場合、簡易な構造で微小電子機械機構3の封止空間を形成することが可能である。その結果、電子部品封止用基板4および電子装置1の生産性をより高くすることができる。   In this case, it is possible to form the sealed space of the micro electro mechanical mechanism 3 with a simple structure. As a result, the productivity of the electronic component sealing substrate 4 and the electronic device 1 can be further increased.

図3は、本実施の形態による電子部品封止用基板を複数個取りの形態とした場合の構成例を示す断面図である。図3に示されるように、接続パッド9および封止材12を備える基板領域が、広面積の母基板の一方主面に縦横に配列形成された、配線母基板いわゆる複数個取りの形態としてもよい。   FIG. 3 is a cross-sectional view showing a configuration example when a plurality of electronic component sealing substrates according to the present embodiment are formed. As shown in FIG. 3, the wiring board can be formed in a so-called multiple-chip form in which the board region including the connection pads 9 and the sealing material 12 is arranged vertically and horizontally on one main surface of the large-area mother board. Good.

このような複数個取りの形態としておくと、半導体基板5の主面に微小電子機械機構3及びこれに電気的に接続された電極6が複数個配列形成された、複数個取りの形態で製作される半導体母基板を複数個同時に気密封止することができ、生産性に優れたものとすることができる。   In such a multi-cavity configuration, a multi-electromechanical mechanism 3 and a plurality of electrodes 6 electrically connected to the main surface of the semiconductor substrate 5 are arrayed and manufactured in a multi-cavity configuration. A plurality of semiconductor mother substrates can be hermetically sealed at the same time, and the productivity can be improved.

次に、電子部品封止用基板4を用いた電子装置の製造方法について、図4(a)〜(d)に基づいて説明する。図4(a)〜(d)は本実施の形態による電子装置の製造方法の一例を工程順に示している。なお、図4(a)〜(d)において、図1及び図3と同じ構成には同じ符号を付してある。また、図示を簡単にするために、グランド導体層14等の図1及び図3に示された構成の一部を省略している。   Next, a method for manufacturing an electronic device using the electronic component sealing substrate 4 will be described with reference to FIGS. 4A to 4D show an example of a method of manufacturing an electronic device according to this embodiment in the order of steps. 4A to 4D, the same components as those in FIGS. 1 and 3 are denoted by the same reference numerals. For the sake of simplicity, a part of the configuration shown in FIGS. 1 and 3 such as the ground conductor layer 14 is omitted.

まず、図4(a)に示すように、縦横に配置された複数の微小電子機械機構3を下面に有した半導体母基板21を準備する。半導体母基板21の下面には、各微小電子機械機構3に対応して電極6が設けられている。半導体母基板21は、それぞれが微小電子機械機構3および電極6を備える電子部品領域22が、複数個取りの形態で形成された半導体基板である。   First, as shown in FIG. 4A, a semiconductor mother substrate 21 having a plurality of microelectromechanical mechanisms 3 arranged vertically and horizontally on its lower surface is prepared. Electrodes 6 are provided on the lower surface of the semiconductor mother substrate 21 so as to correspond to the microelectromechanical mechanisms 3. The semiconductor mother substrate 21 is a semiconductor substrate in which a plurality of electronic component regions 22 each having a micro electro mechanical mechanism 3 and an electrode 6 are formed.

次に、図4(b)に示すように、配線母基板23を準備する。配線母基板23は、微小電子機械機構3に対応する複数の基板領域24を有している。   Next, as shown in FIG. 4B, a wiring mother board 23 is prepared. The wiring mother board 23 has a plurality of board regions 24 corresponding to the micro electro mechanical mechanism 3.

基板領域24は、それぞれが電子部品封止用基板4となる領域であり、一方の主面において電子部品封止用基板4となる領域毎に、環状導体パターン10と、環状導体パターン10の外方に位置する接続パッド9とがそれぞれ形成されている。接続パッド9は、絶縁基板7の一方主面から他方主面または側面に導出された配線導体8と電気的に接続されている。   Each of the substrate regions 24 is a region that becomes the electronic component sealing substrate 4. For each region that becomes the electronic component sealing substrate 4 on one main surface, the annular conductor pattern 10 and the outside of the annular conductor pattern 10 are provided. Connection pads 9 located on the opposite sides are respectively formed. The connection pad 9 is electrically connected to the wiring conductor 8 led out from one main surface of the insulating substrate 7 to the other main surface or side surface.

本実施の形態による電子装置において、あらかじめ、環状導体パターン10上には封止材12が形成され、接続パッド9上には導電性接続材11が形成されている。このようにしておくと、封止材12による機械的な接合(封止)と、導電性接合材11による電気的な接続とを同時に行なうことが容易となるので、電子部品の封止の作業性を向上させることができる。   In the electronic device according to the present embodiment, a sealing material 12 is formed on the annular conductor pattern 10 in advance, and a conductive connection material 11 is formed on the connection pad 9. If it does in this way, since it becomes easy to perform mechanical joining (sealing) by the sealing material 12 and electrical connection by the electroconductive joining material 11 simultaneously, the operation | work of sealing of an electronic component Can be improved.

封止材12は、環状導体パターン10上に形成される。また、封止材12は、例えば鉄−ニッケル−コバルト合金から成る場合であれば、鉄−ニッケル−コバルト合金の金属板に圧延加工や金型による打ち抜き加工またはエッチング加工を行ない、環状導体パターン状に成形することにより製作される。   The sealing material 12 is formed on the annular conductor pattern 10. Further, if the sealing material 12 is made of, for example, an iron-nickel-cobalt alloy, the metal plate of the iron-nickel-cobalt alloy is subjected to a rolling process, a punching process using a mold, or an etching process to form an annular conductor pattern. It is manufactured by molding into

封止材12と絶縁基板7との接合は、錫−銀系等の半田,金−錫ろう等の低融点ろう材、又は銀−ゲルマニウム系等の高融点ろう材を介して接合することができる。   The sealing material 12 and the insulating substrate 7 can be joined via a solder such as tin-silver solder, a low-melting solder such as gold-tin solder, or a high-melting solder such as silver-germanium. it can.

また、封止材12は、錫−銀系等の半田,金−錫ろう等の低融点ろう材、及び銀−ゲルマニウム系等の高融点ろう材を用いて形成してもよい。   The sealing material 12 may be formed using a solder such as tin-silver solder, a low melting point solder such as gold-tin solder, and a high melting point solder such as silver-germanium.

導電性接合材11は、接続パッド9上に形成される。導電性接合材11は、例えば錫−銀系等の半田から成る場合であれば、この半田のボールを接続パッド9上に位置決めして加熱、溶融、及び接合させることにより形成される。また、導電性接合材11を封止材12と同一の材料から形成する場合、封止材12とともに導電性接合材11を一括形成してもよい。   The conductive bonding material 11 is formed on the connection pad 9. If the conductive bonding material 11 is made of, for example, a tin-silver solder, the conductive bonding material 11 is formed by positioning, heating, melting, and bonding the solder balls on the connection pads 9. Further, when the conductive bonding material 11 is formed from the same material as the sealing material 12, the conductive bonding material 11 may be formed together with the sealing material 12.

次に、半導体母基板21を、配線母基板23上に、微小電子機械機構3を個々の基板領域24毎に気密封止する封止材12を介して接合することにより、接合体25を形成する。   Next, the bonded body 25 is formed by bonding the semiconductor mother board 21 on the wiring mother board 23 via the sealing material 12 that hermetically seals the micro electro mechanical mechanism 3 for each of the substrate regions 24. To do.

接合体25は、電子装置1が複数個取りの形態で形成されているものであり、この接合体25において、縦横に配置された微小電子機械機構3は、各基板領域24における封止材12の内側の封止空間に気密封止されている。   The joined body 25 is formed in a form in which a plurality of electronic devices 1 are formed. In the joined body 25, the microelectromechanical mechanisms 3 arranged vertically and horizontally include the sealing material 12 in each substrate region 24. Is hermetically sealed in the inner sealing space.

また、各微小電子機械機構3に対応して配置された電極6は、導電性接合材11を介して対応する接続パッド9と電気的に接続されている。   Further, the electrodes 6 arranged corresponding to the respective micro electro mechanical mechanisms 3 are electrically connected to the corresponding connection pads 9 through the conductive bonding material 11.

ここで、電極6と導電性接合材11との接合は、例えば導電性接合材11が錫−銀系半田から成り、導電性接合材11と封止材12の高さが同一のとき、電極6上に導電性接合材11を位置合わせして載せ、これらをリフロー炉中において約250〜300℃程度の温度で熱処理すること等により行なわれる。   Here, the electrode 6 and the conductive bonding material 11 are bonded, for example, when the conductive bonding material 11 is made of tin-silver solder and the height of the conductive bonding material 11 and the sealing material 12 is the same. The conductive bonding material 11 is positioned and placed on 6 and heat-treated at a temperature of about 250 to 300 ° C. in a reflow furnace.

ここで、半導体基板5の主面と封止材12との接合は、例えば接合面に導電性接合材11と同様の錫−銀系の半田を挟んでおき、上述の電極6と導電性接合材11との接合と同時にリフロー炉中で熱処理することにより行なうことができる。また、導電性接合材11が錫−銀系半田から成り、導電性接合材11と封止材12の高さにバラツキがある、あるいは配線母基板23に反り等がある場合には、半導体母基板21と配線母基板23の接続は、220℃〜280℃程度の温度で熱圧着することで接合することができる。   Here, for joining the main surface of the semiconductor substrate 5 and the sealing material 12, for example, the same tin-silver solder as the conductive joint material 11 is sandwiched between the joint surfaces, and the above-described electrode 6 and the conductive joint are joined. It can be performed by heat treatment in a reflow furnace simultaneously with the joining with the material 11. Further, when the conductive bonding material 11 is made of tin-silver solder and the height of the conductive bonding material 11 and the sealing material 12 varies, or the wiring mother board 23 is warped, the semiconductor mother The connection between the substrate 21 and the wiring motherboard 23 can be performed by thermocompression bonding at a temperature of about 220 ° C. to 280 ° C.

このように、本実施の形態による電子装置1の製造方法によれば、電子部品領域22の電極6の外部導出のための接合と、微小電子機械機構3の気密封止のための接合とを同時に行なうことができるため、電子装置1の生産性を非常に高めることができる。   As described above, according to the method for manufacturing the electronic device 1 according to the present embodiment, the bonding for leading out the electrode 6 in the electronic component region 22 and the bonding for hermetic sealing of the microelectromechanical mechanism 3 are performed. Since it can be performed simultaneously, the productivity of the electronic device 1 can be greatly increased.

そして、図4(d)に示すように、接合体25を電子部品封止領域22毎に分割して、電子装置1を得る。   Then, as illustrated in FIG. 4D, the joined body 25 is divided for each electronic component sealing region 22 to obtain the electronic device 1.

このようにして作製された電子装置1は、上記のように、それぞれが電子部品封止用基板4となる基板領域24の上面に環状導体パターン10と環状導体パターン10の外方に位置する接続パッド9とが形成されている配線母基板23を用いて、半導体母基板21の封止を行なっている。また、複数個の電子装置1を同時集約的に得ることができる。したがって、微小電子機械機構10と接続パッド9及び導電性接合材11との間の電磁的な干渉が抑制された電子装置1を、生産性を良好として製造することができる。   As described above, the electronic device 1 manufactured in this way is connected to the annular conductor pattern 10 and the connection located outside the annular conductor pattern 10 on the upper surface of the substrate region 24 to be the electronic component sealing substrate 4 as described above. The semiconductor mother substrate 21 is sealed using the wiring mother substrate 23 on which the pads 9 are formed. In addition, a plurality of electronic devices 1 can be obtained simultaneously and collectively. Therefore, the electronic device 1 in which electromagnetic interference between the microelectromechanical mechanism 10, the connection pad 9, and the conductive bonding material 11 is suppressed can be manufactured with good productivity.

接合体25の切断は、この接合体25に対してダイシング加工等の切断加工を施すことにより行なうことができる。ここで、導電性接合材11が微小電子機械機構3を気密封止する封止材12の外側に形成されている場合、外観検査によって、微小電子機械機構3と電子部品封止用基板4との接合をする導電性接合材11を検査することができる。その結果、封止材12の内部に導電性接合材11を形成した場合のようにX線による接合検査等を行う必要がなくなる。   The joined body 25 can be cut by subjecting the joined body 25 to a cutting process such as dicing. Here, when the conductive bonding material 11 is formed outside the sealing material 12 that hermetically seals the micro electro mechanical mechanism 3, the micro electro mechanical mechanism 3 and the electronic component sealing substrate 4 It is possible to inspect the conductive bonding material 11 for bonding. As a result, it is not necessary to perform an X-ray bonding inspection or the like as in the case where the conductive bonding material 11 is formed inside the sealing material 12.

また、導電性接合材11が半田のボールから成り、溶融した半田が電極6の外側にはみ出る可能性があるような場合でも、その半田は封止材12で遮られるので、微小電子機械機構3に達することは防止される。そのため、半田により微小電子機械機構3の機械的な作動が妨げられるようなことや、電気的な作動の信頼性が低下するようなことは効果的に防止されるため、電子装置1としての信頼性を良好に確保することができる
本実施の形態による電子装置1の製造方法は、上記各工程を具備することから、縦横に配置された複数の微小電子機械機構3について、微小電子機械機構3に対応する複数の基板領域24を有する配線母基板23を用いて同時に気密封止することができる。そのため、互いに接合された半導体母基板21および配線母基板23から成る接合体25を容易に作製することができる。この接合体25は、各基板領域24に沿って分割することにより個々の電子装置1となるので、複数の電子装置1を高い生産性で、確実に製造することができる。
Further, even when the conductive bonding material 11 is composed of solder balls and the molten solder may protrude outside the electrode 6, the solder is blocked by the sealing material 12. Reaching is prevented. Therefore, it is possible to effectively prevent the mechanical operation of the micro electromechanical mechanism 3 from being hindered by the solder and the reliability of the electrical operation from being lowered. Since the manufacturing method of the electronic device 1 according to the present embodiment includes the above-described steps, the micro electro mechanical mechanism 3 is arranged for a plurality of micro electro mechanical mechanisms 3 arranged vertically and horizontally. The wiring mother board 23 having a plurality of board regions 24 corresponding to the above can be simultaneously hermetically sealed. Therefore, the joined body 25 including the semiconductor mother substrate 21 and the wiring mother substrate 23 bonded to each other can be easily manufactured. Since this joined body 25 is divided into individual electronic devices 1 by being divided along each substrate region 24, a plurality of electronic devices 1 can be reliably manufactured with high productivity.

また、導電性接合材11が微小電子機械機構3を気密封止する封止材12の外部に形成されていることから、外観検査によって、電極6と電子部品封止用基板4との間の電気的接続が確実になされているか判断することが可能となる。また、導電性接合材11を形成する接続材が微小電子機械機構3に流れることを防止することができる。   In addition, since the conductive bonding material 11 is formed outside the sealing material 12 that hermetically seals the micro-electromechanical mechanism 3, the appearance inspection is performed between the electrode 6 and the electronic component sealing substrate 4. It is possible to determine whether the electrical connection is reliably made. Further, it is possible to prevent the connecting material forming the conductive bonding material 11 from flowing into the micro electro mechanical mechanism 3.

なお、上述の説明では一つの電子装置1内に一つの微小電子機械機構3を気密封止したが、一つの電子装置1内に複数の微小電子機械機構3を気密封止してもよい。また、図4に示した例では、配線導体8を絶縁基板7の下面側に導出しているが、これを側面に導出したり側面および下面の両方に導出したりしてもよい。また、図4の例では微小電子機械機構3を収容するための凹部(キャビティー)を形成した例を示したが必ずしも凹部を形成する必要はなく、封止材12の高さを適切に設定し微小電子機械機構3が必要とする封止空間を形成してもよい。   In the above description, one micro electro mechanical mechanism 3 is hermetically sealed in one electronic device 1, but a plurality of micro electro mechanical mechanisms 3 may be hermetically sealed in one electronic device 1. In the example shown in FIG. 4, the wiring conductor 8 is led out to the lower surface side of the insulating substrate 7, but it may be led out to the side surface or to both the side surface and the lower surface. In the example of FIG. 4, an example in which a concave portion (cavity) for accommodating the micro electro mechanical mechanism 3 is shown, but the concave portion is not necessarily formed, and the height of the sealing material 12 is set appropriately. However, a sealed space required by the microelectromechanical mechanism 3 may be formed.

また、配線導体8の外部電気回路への電気的な接続は、外部端子17として半田ボールを介して行なうものに限らず、リード端子や導電性接着剤等を介して行なってもよい。   Further, the electrical connection of the wiring conductor 8 to an external electric circuit is not limited to being performed via a solder ball as the external terminal 17 but may be performed via a lead terminal or a conductive adhesive.

また、上述の説明では、絶縁基板7としてセラミックス材料から成る基板を用いたが、樹脂及びガラス等の他の材料から成る基板を用いてもよい。さらに、上述の説明では、微小電子機械機構3を気密封止するために半導体基板5と絶縁基板7とを環状導体パターン10及び封止材12を介して接合したが、半導体基板5と絶縁基板7とを接合することができれば、これに限らない。例えば、ガラスから成る絶縁基板7を用いて、半導体基板5と絶縁基板7とを陽極接合により直接接合してもよい。   In the above description, a substrate made of a ceramic material is used as the insulating substrate 7. However, a substrate made of another material such as resin and glass may be used. Further, in the above description, the semiconductor substrate 5 and the insulating substrate 7 are joined via the annular conductor pattern 10 and the sealing material 12 in order to hermetically seal the micro electro mechanical mechanism 3. If it can join with 7, it will not restrict to this. For example, the semiconductor substrate 5 and the insulating substrate 7 may be directly bonded by anodic bonding using the insulating substrate 7 made of glass.

(第2の実施の形態)
次に、本発明の第2の実施の形態について説明する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described.

発明の第2の実施の形態による電子部品封止用基板が、第1の実施の形態による電子部品封止用装置と異なる点は、絶縁基板7内に発振回路を内蔵している点である。図5は、本発明の第2の実施の形態による電子部品封止用基板を備えた電子装置の構成例を示す断面図である。図5に示された電子装置31では、電子部品封止用基板32を構成する絶縁基板7内に、接続パッド9に電気的に接続された一対の容量形成用電極33と容量形成用電極33に電気的に接続された抵抗体34とがそれぞれ形成されている。各容量形成用電極33は対向して配置されており、各容量形成用電極33とそれらの間に介在する絶縁基板7の一部(以下、「絶縁層35」という。)とは、コンデンサ(キャパシタ成分)を構成する。また、このコンデンサと抵抗体34とは、CR発振回路を構成する。なお、図5において、図1乃至図4に示されたものと同一の構成には同一の符号を付し、説明を省略する。  The electronic component sealing substrate according to the second embodiment of the present invention is different from the electronic component sealing device according to the first embodiment in that an oscillation circuit is built in the insulating substrate 7. . FIG. 5 is a cross-sectional view showing a configuration example of an electronic device including an electronic component sealing substrate according to the second embodiment of the present invention. In the electronic device 31 shown in FIG. 5, a pair of capacitance forming electrodes 33 and capacitance forming electrodes 33 electrically connected to the connection pads 9 are provided in the insulating substrate 7 constituting the electronic component sealing substrate 32. And a resistor 34 electrically connected to each other. The capacitance forming electrodes 33 are arranged to face each other, and each capacitance forming electrode 33 and a part of the insulating substrate 7 interposed between them (hereinafter referred to as “insulating layer 35”) are capacitors ( Capacitor component). The capacitor and the resistor 34 constitute a CR oscillation circuit. In FIG. 5, the same components as those shown in FIGS. 1 to 4 are denoted by the same reference numerals, and description thereof is omitted.

このCR発振回路は、微小電子機械機構3で検知された電気信号を高い周波数の信号に載せて、電波として伝送させる機能を備える。すなわち、このCR発振回路により、例えばセンサである微小電子機械機構3がセンシングした信号を載せて空中を運ぶ役割をする高周波(搬送波)が作られる。この搬送波は、アンテナ等の送信装置(図示せず)を介して外部に電波として伝送される。   This CR oscillation circuit has a function of placing an electric signal detected by the micro electromechanical mechanism 3 on a high frequency signal and transmitting it as a radio wave. That is, this CR oscillation circuit generates a high frequency (carrier wave) that carries the signal carried by the microelectromechanical mechanism 3 as a sensor and carries the air. This carrier wave is transmitted to the outside as a radio wave via a transmitting device (not shown) such as an antenna.

本実施の形態による電子部品封止用基板32によれば、CR発振回路が絶縁基板7内に形成されているので、別途チップ部品としてコンデンサ及び抵抗体を電子部品封止用基板32に搭載するための配線や導電性接合材は不要である。そのため、信号の伝送ロスを小さくすることができ、低消費電力化が可能になる。したがって、微小電子機械機構3の駆動精度の向上、電子装置21の応答精度の向上、駆動時間の長時間化が可能な電子部品封止用基板32および電子装置31を得ることができる。   According to the electronic component sealing substrate 32 according to the present embodiment, since the CR oscillation circuit is formed in the insulating substrate 7, a capacitor and a resistor are separately mounted on the electronic component sealing substrate 32 as chip components. No wiring or conductive bonding material is required. Therefore, signal transmission loss can be reduced, and low power consumption can be achieved. Therefore, it is possible to obtain the electronic component sealing substrate 32 and the electronic device 31 that can improve the driving accuracy of the micro-electromechanical mechanism 3, improve the response accuracy of the electronic device 21, and increase the driving time.

また、外部電気回路基板に必要であったチップ部品を搭載するスペースが不要となるので、より小型のモジュールが形成できる。これは、機器全体の小型化及び低消費電力化に寄与する。また、不要となったスペースに別の回路や部品等を搭載することができるので機器の高機能化及び高密度化も可能になる。   Further, since a space for mounting chip components necessary for the external electric circuit board is not required, a smaller module can be formed. This contributes to downsizing of the entire device and low power consumption. In addition, since it is possible to mount other circuits, components, etc. in the space that is no longer needed, it is possible to increase the functionality and density of the device.

また、発振回路を絶縁基板7内に形成しているため、例えばチップコンデンサ又はチップ抵抗部品の接続端子電極と導電性接合材との接続部のような導電経路の接続不連続部が存在しないため、電磁ノイズの発生を抑制することができる。これにより、微小電子機械機構3や、他の回路基板への電磁的な干渉を極力小さくすることができる。したがって、高精度な微小電子機械機構3を精度良く駆動させることができる、応答精度の良い電子装置31を得ることができる。   Further, since the oscillation circuit is formed in the insulating substrate 7, there is no discontinuous portion of the conductive path such as a connection portion between the connection terminal electrode of the chip capacitor or the chip resistance component and the conductive bonding material. The generation of electromagnetic noise can be suppressed. Thereby, electromagnetic interference to the micro electro mechanical mechanism 3 and other circuit boards can be minimized. Therefore, it is possible to obtain the electronic device 31 with high response accuracy that can drive the high-precision microelectromechanical mechanism 3 with high accuracy.

なお、抵抗体34と容量形成用電極33との電気的な接続は、例えば、抵抗体34と容量形成用電極33との一部同士を直接接触させること等により行なわせることができる。   The electrical connection between the resistor 34 and the capacitance forming electrode 33 can be performed, for example, by bringing parts of the resistor 34 and the capacitance forming electrode 33 into direct contact with each other.

また、抵抗体34は、ビア導体等の配線導体8の一部を介して接続パッド9と電気的に接続させることができ、容量形成用電極33は、配線導体8および抵抗体34を介して接続パッド9と電気的に接続させることができる。   The resistor 34 can be electrically connected to the connection pad 9 via a part of the wiring conductor 8 such as a via conductor, and the capacitance forming electrode 33 is connected via the wiring conductor 8 and the resistor 34. The connection pad 9 can be electrically connected.

この容量形成用電極33は、配線導体8および接続パッド9と同様の材料を用い、同様の手段により作製される。一対の容量形成用電極33としての導体パターンは、例えば四角形状、又は円形状等の導体パターンが上下に重なって構成されている。この場合、一対の導体パターンは、絶縁基板7となるグリーンシート等に積層位置のずれが生じた場合でも対向面積が一定に保たれるように、一方の導体パターンの外周縁が他方の導体パターンの外周縁よりも外側に位置するように設定されてもよい。   The capacitance forming electrode 33 is made of the same material as that of the wiring conductor 8 and the connection pad 9 by the same means. The conductor pattern as the pair of capacitance forming electrodes 33 is configured such that, for example, a rectangular or circular conductor pattern overlaps vertically. In this case, the outer peripheral edge of one conductor pattern is the other conductor pattern so that the opposing area is kept constant even when the stacking position shifts in the green sheet or the like serving as the insulating substrate 7. You may set so that it may be located outside the outer periphery.

また、容量形成用電極33および絶縁層35によって形成されるコンデンサのキャパシタンスは0.5pF〜50nF程度がよい。0.5pFよりも大きい場合には、コンデンサの作製の際に公差の影響を受けにくくなる。一方、50nFよりも小さい場合には、小型化が容易になるとともに作製が容易になる。   The capacitance of the capacitor formed by the capacitance forming electrode 33 and the insulating layer 35 is preferably about 0.5 pF to 50 nF. When it is larger than 0.5 pF, it becomes difficult to be affected by tolerances when the capacitor is manufactured. On the other hand, when it is smaller than 50 nF, it is easy to downsize and manufacture.

一対の容量形成用電極33の間に介在する絶縁層35は、絶縁基板7の一部であり、例えば、絶縁基板7の他の部位を形成する絶縁材料と同様の絶縁材料(誘電体材料)により形成されている。   The insulating layer 35 interposed between the pair of capacitance forming electrodes 33 is a part of the insulating substrate 7. For example, an insulating material (dielectric material) similar to the insulating material forming other portions of the insulating substrate 7 is used. It is formed by.

また、抵抗体34は、容量形成用電極33と電気的に接続されている。抵抗体34は、酸化ルテニウムや銀パラジウムなどにより形成される。この形成の手段としては、メタライズ層形成手段やめっき層形成手段、蒸着膜形成手段等の金属を薄膜層として被着させる手段を用いることができる。例えば、抵抗体34をメタライズ層形成手段により形成する場合であれば、酸化ルテニウムのペーストを絶縁基板7となるグリーンシートに印刷して、積層した後、これをグリーンシートとともに焼成することにより形成される。   The resistor 34 is electrically connected to the capacitor forming electrode 33. The resistor 34 is made of ruthenium oxide, silver palladium, or the like. As this formation means, means for depositing a metal as a thin film layer, such as metallization layer formation means, plating layer formation means, and vapor deposition film formation means, can be used. For example, in the case where the resistor 34 is formed by a metallized layer forming means, it is formed by printing a ruthenium oxide paste on a green sheet to be the insulating substrate 7, laminating it, and firing it together with the green sheet. The

また、抵抗体34の電気抵抗は、10Ω〜100kΩ程度がよい。電気抵抗を10Ωより大きくすると、抵抗体34の作製の際に公差の影響を受け難くなる。電気抵抗を100kΩよりも小さくすると、小型化が容易になるとともに作製が容易になる。   The electrical resistance of the resistor 34 is preferably about 10Ω to 100kΩ. When the electric resistance is larger than 10Ω, it becomes difficult to be affected by tolerance when the resistor 34 is manufactured. When the electric resistance is less than 100 kΩ, the size can be easily reduced and the manufacturing can be facilitated.

上述のように、この電子部品封止用基板32における配線導体8の導出部分を、半田ボール等の外部端子17を介して外部の電気回路に接続することにより、微小電子機械機構3が外部電気回路と電気的に接続される。つまり、微小電子機械機構3で検知され、電気信号に変換された機械的な振動等の外部の情報が、上記容量形成用電極33と抵抗体34とにより構成される発振回路で搬送波とされ、この搬送波が外部電気回路に供給される。外部電気回路には、例えば、アンプ、フィルタ、アンテナ等が配設されており、これらによって搬送波に応じた電波が伝送される。   As described above, by connecting the lead-out portion of the wiring conductor 8 in the electronic component sealing substrate 32 to an external electric circuit via the external terminal 17 such as a solder ball, the microelectromechanical mechanism 3 is connected to the external electric circuit. Electrically connected to the circuit. That is, external information such as mechanical vibration detected by the microelectromechanical mechanism 3 and converted into an electric signal is converted into a carrier wave by an oscillation circuit constituted by the capacitance forming electrode 33 and the resistor 34, This carrier wave is supplied to an external electric circuit. For example, an amplifier, a filter, an antenna, and the like are provided in the external electric circuit, and radio waves corresponding to the carrier wave are transmitted by these.

この電子部品封止用基板32において、一対の容量形成用電極33間に配置された絶縁層35の比誘電率が、他の部位における絶縁基板7の比誘電率よりも高いことが好ましい。   In the electronic component sealing substrate 32, it is preferable that the dielectric constant of the insulating layer 35 disposed between the pair of capacitance forming electrodes 33 is higher than the dielectric constant of the insulating substrate 7 in other portions.

このように、絶縁基板7において、少なくとも一対の容量形成用電極33の間に介在する部位、つまり絶縁層35における比誘電率を、他の部位における比誘電率よりも高いものとすることにより、その比誘電率の差に応じて、容量形成用電極33間に生じる静電容量を大きくすることができる。   In this way, by making the relative dielectric constant in the insulating substrate 7 a portion interposed between at least the pair of capacitance forming electrodes 33, that is, in the insulating layer 35, is higher than the relative dielectric constant in other portions. The capacitance generated between the capacitance forming electrodes 33 can be increased according to the difference in relative dielectric constant.

一般的に、CR発振回路の発振周波数は、C値(静電容量)が大きくなると、発振周波数の帯域を広くすることができるため、大容量のコンデンサを有したCR発振回路を絶縁基板7内に形成することにより、発振効率のよい発振回路を形成することができる。   In general, the oscillation frequency of the CR oscillation circuit can widen the oscillation frequency band when the C value (capacitance) increases. Therefore, the CR oscillation circuit having a large-capacitance capacitor is provided in the insulating substrate 7. Thus, an oscillation circuit with good oscillation efficiency can be formed.

よって、絶縁基板7において絶縁層35の比誘電率を他の部位よりも高くすることにより、同じ面積でもより大容量のコンデンサを有したCR発振回路を絶縁基板7に内蔵することができるので、電子装置32を用いた機器のより一層の小型化、低消費電力化に寄与する。   Therefore, by making the dielectric constant of the insulating layer 35 higher in the insulating substrate 7 than in other portions, a CR oscillation circuit having a larger capacity capacitor can be built in the insulating substrate 7 even in the same area. This contributes to further downsizing and low power consumption of equipment using the electronic device 32.

例えば、絶縁基板7が酸化アルミニウム質から成り、かつ比誘電率を10である場合に、絶縁層35の比誘電率を10にした場合は、発振周波数の帯域が約1kHzであるのに対し、絶縁層35の比誘電率を1000にした場合は、帯域が約3kHzと約3倍になるので、発振効率のよい発振回路を形成することができる。   For example, when the insulating substrate 7 is made of aluminum oxide and the relative dielectric constant is 10, and the relative dielectric constant of the insulating layer 35 is 10, the oscillation frequency band is about 1 kHz. When the dielectric constant of the insulating layer 35 is set to 1000, the band is about 3 times as high as about 3 kHz, so that an oscillation circuit with good oscillation efficiency can be formed.

比誘電率の高い絶縁層35は、例えば、誘電体粉末と焼結助剤と有機樹脂バインダと有機溶剤とからなる誘電体層用ペーストを印刷形成して、絶縁基板7の他の部位を構成する層と同時焼成することにより作製される。誘電体粉末としては、例えば、BaTiOの他に、SrTiO,MgTiO,BaZrOのようなペロブスカイト構造を有するもの等が挙げられる。 The insulating layer 35 having a high relative dielectric constant is formed by, for example, printing and forming a dielectric layer paste composed of dielectric powder, a sintering aid, an organic resin binder, and an organic solvent, thereby forming other portions of the insulating substrate 7. It is produced by cofiring with the layer to be made. Examples of the dielectric powder include those having a perovskite structure such as SrTiO 3 , MgTiO 3 , and BaZrO 3 in addition to BaTiO 3 .

焼結助剤としては、例えばSiO−B系,SiO−B−Al系,SiO−B−Al−MO系(但し、MはCa,Sr,Mg,BaまたはZnを示す)SiO−B−M1O系(但し、M1はLi,NaまたはKを示す),SiO−B−Al−M2O系(但し、M2は上記と同じである),Pb系ガラス,Bi系ガラス等のガラス、またはCuO等の金属酸化物が挙げられる。 Examples of the sintering aid include SiO 2 —B 2 O 3 system, SiO 2 —B 2 O 3 —Al 2 O 3 system, SiO 2 —B 2 O 3 —Al 2 O 3 —MO system (however, M Represents Ca, Sr, Mg, Ba or Zn) SiO 2 —B 2 O 3 —M1 2 O system (where M1 represents Li, Na or K), SiO 2 —B 2 O 3 —Al 2 O Examples thereof include 3- M2 2 O-based (wherein M2 is the same as above), Pb-based glass, Bi-based glass and the like, or metal oxides such as CuO.

誘電体層用ペーストに用いられる有機樹脂バインダおよび有機溶剤としては、絶縁基板7となるセラミックグリーンシートとの同時焼成が可能であれば特に制限されるものではなく、例えばグリーンシートに配合される有機樹脂バインダ,有機溶剤と同様のものが使用可能である。   The organic resin binder and the organic solvent used for the dielectric layer paste are not particularly limited as long as they can be simultaneously fired with the ceramic green sheet serving as the insulating substrate 7. For example, the organic compound mixed in the green sheet The same resin binder and organic solvent can be used.

この場合、容量形成用電極33は、CuまたはAgの粉末を85〜99.5質量部、チタン酸バリウム結晶を析出する結晶化ガラスを0.5〜15質量部含むとともに、有機樹脂バインダおよび有機溶剤を含んで成る電極ペーストを印刷形成して、グリーンシートと同時焼成することにより作製される。   In this case, the capacitance forming electrode 33 includes 85 to 99.5 parts by mass of Cu or Ag powder, 0.5 to 15 parts by mass of crystallized glass for depositing barium titanate crystals, an organic resin binder, and an organic resin. It is produced by printing an electrode paste containing a solvent and co-firing with a green sheet.

チタン酸バリウム結晶を析出する結晶化ガラスの組成比は、焼成時に、絶縁基板7を構成する誘電体層7と配線導体8との界面はがれを生じないように、CuまたはAgの粉末に対して最小の比率であることが好ましい。結晶化ガラスのガラス組成比がCuまたはAgの粉末に対して15質量部未満であると、焼成時に容量形成用電極33のガラス成分が絶縁層35へ多く流入して、絶縁層35の特性を劣化させることを防止することができる。他方、結晶化ガラスのガラス組成比が0.5質量部を超える場合には、結晶化ガラスによって、BaTiO3との濡れ性が良くなり、焼成時に絶縁層35と容量形成用電極33との界面におけるはがれが生じにくくなる。   The composition ratio of the crystallized glass on which the barium titanate crystal is precipitated is such that the interface between the dielectric layer 7 constituting the insulating substrate 7 and the wiring conductor 8 does not peel off during firing, relative to the Cu or Ag powder. A minimum ratio is preferred. When the glass composition ratio of the crystallized glass is less than 15 parts by mass with respect to the Cu or Ag powder, a large amount of the glass component of the capacitance forming electrode 33 flows into the insulating layer 35 during firing, and the characteristics of the insulating layer 35 are improved. Deterioration can be prevented. On the other hand, when the glass composition ratio of the crystallized glass exceeds 0.5 parts by mass, the crystallized glass improves the wettability with BaTiO3, and at the interface between the insulating layer 35 and the capacity forming electrode 33 during firing. Peeling is less likely to occur.

CuまたはAgの粉末は、絶縁基板7用の配線導体8として用いる場合には、同時焼成時の絶縁基板7の成分と絶縁層35の成分との相互拡散を抑えるために、直径5μm以下の粒径の細かいものであることが好ましい。   When the Cu or Ag powder is used as the wiring conductor 8 for the insulating substrate 7, a particle having a diameter of 5 μm or less is used to suppress mutual diffusion between the components of the insulating substrate 7 and the components of the insulating layer 35 during simultaneous firing. It is preferable that the diameter is small.

結晶化ガラスは、その結晶化の際にBaOとTiOが結合してBaTiO結晶を析出するものである。主相としてBaTiO結晶を析出するため、結晶化ガラスが焼成時の拡散により絶縁層35の内部に流入しても絶縁層35の特性を劣化させることがない。 The crystallized glass is one in which BaO and TiO 2 are bonded during the crystallization to precipitate BaTiO 3 crystals. Since BaTiO 3 crystals are precipitated as the main phase, even if the crystallized glass flows into the insulating layer 35 due to diffusion during firing, the characteristics of the insulating layer 35 are not deteriorated.

また、結晶化ガラスの容量形成用電極33への添加により、絶縁層35と容量形成用電極33との濡れ性を向上させ、焼成時の界面はがれの発生を防ぐことが可能となる。   In addition, the addition of crystallized glass to the capacitor forming electrode 33 improves the wettability between the insulating layer 35 and the capacitor forming electrode 33, and prevents the occurrence of peeling at the interface during firing.

その場合の結晶化ガラスは、そのガラス組成比が、BaOを55.1〜59.7質量%、TiOを24.0〜26.0質量%、SiOを7.7〜11.3質量%、Alを6.6〜9.7質量%、SrOを0.7質量%以下、NaOを0.5質量%以下、CaOを0.4質量%以下含むものであり、各成分の合計が100質量%となるように調整する。TiO,SiO,Al,SrO,NaO,CaOは、ガラス化のための網目形成酸化物、中間酸化物、網目修飾酸化物であるため、ガラス化するための最小の比率であることが好ましい。BaOが59.7質量%以下、TiOが26.0質量%以下、SiOが7.7質量%以下、Alが6.6質量%を超える場合、この組成物をガラス化させることが容易となる。また、BaOが55.1質量%を超え、TiOが24.0質量%を超え、SiOが11.3質量%を超え、Alが9.7質量%未満、SrOが0.7質量%未満、NaOが0.5質量%未満、CaOが0.4質量%未満である場合、BaO,TiO以外の成分の絶縁基板7内部への流入量が抑制され、絶縁基板7の特性の劣化を防止することが可能になる。 The crystallized glass in that case has a glass composition ratio of 55.1 to 59.7% by mass of BaO, 24.0 to 26.0% by mass of TiO 2, and 7.7 to 11.3% by mass of SiO 2. %, Al 2 O 3 6.6 to 9.7 mass%, SrO 0.7 mass% or less, Na 2 O 0.5 mass% or less, CaO 0.4 mass% or less, It adjusts so that the sum total of each component may be 100 mass%. Since TiO 2 , SiO 2 , Al 2 O 3 , SrO, Na 2 O, and CaO are network-forming oxides, intermediate oxides, and network-modified oxides for vitrification, the minimum ratio for vitrification It is preferable that When BaO is 59.7% by mass or less, TiO 2 is 26.0% by mass or less, SiO 2 is 7.7% by mass or less, and Al 2 O 3 is more than 6.6% by mass, this composition is vitrified. It becomes easy. Further, BaO exceeds 55.1 wt%, TiO 2 exceeds 24.0 mass%, SiO 2 exceeds 11.3 wt%, Al 2 O 3 is less than 9.7 wt%, SrO 0. When less than 7% by mass, Na 2 O is less than 0.5% by mass, and CaO is less than 0.4% by mass, the inflow amount of components other than BaO and TiO 2 into the insulating substrate 7 is suppressed. 7 can be prevented from being deteriorated.

また、誘電率の高い結晶を析出させるガラスとして、BaTiOを析出するものの他に、NaNbを析出するものもあるが、電極ペースト中に含まれるガラスは、絶縁板1の結晶相と同じ結晶相を析出するものが好ましい。すなわち、絶縁層35の主成分がBaTiOならばBaTiOを析出する結晶化ガラスを、絶縁層35の主成分がNaNbならばNaNbを析出する結晶化ガラスを電極ペースト用の添加物として使用することが好ましい。 Further, as a glass for precipitating a crystal having a high dielectric constant, there is a glass for depositing NaNb 2 O 5 in addition to that for precipitating BaTiO 3 , but the glass contained in the electrode paste is composed of the crystal phase of the insulating plate 1. Those that precipitate the same crystal phase are preferred. That is, if the main component of the insulating layer 35 is BaTiO 3 , crystallized glass that precipitates BaTiO 3, and if the main component of the insulating layer 35 is NaNb 2 O 5 , crystallized glass that precipitates NaNb 2 O 5 is used for the electrode paste. It is preferable to use it as an additive.

そして、絶縁層35の比誘電率は50〜5000程度が好ましい。比誘電率が50以上であると、キャパシタ成分が小さくなりすぎず、比誘電率が5000以下であると、絶縁基板7との同時焼成が容易なものとなる。   The dielectric constant of the insulating layer 35 is preferably about 50 to 5000. When the relative dielectric constant is 50 or more, the capacitor component does not become too small, and when the relative dielectric constant is 5000 or less, simultaneous firing with the insulating substrate 7 becomes easy.

また、抵抗体34は、絶縁基板7の内部において接続パッド9の直下に配置されており、
容量形成用電極33と接続パッド9との間の距離は、抵抗体34と接続パッド9との間の距離よりも長いことが好ましい。なお、この容量形成用電極33と接続パッド9との間の距離とは、容量形成用電極33と接続パッド9とを最短で結ぶ直線距離をいい、抵抗体34と接続パッド9との間の距離とは、抵抗体34と接続パッド9とを最短で結ぶ直線距離をいう。
In addition, the resistor 34 is disposed immediately below the connection pad 9 inside the insulating substrate 7.
The distance between the capacitance forming electrode 33 and the connection pad 9 is preferably longer than the distance between the resistor 34 and the connection pad 9. Note that the distance between the capacitor forming electrode 33 and the connection pad 9 is a straight line distance connecting the capacitor forming electrode 33 and the connection pad 9 in the shortest distance, and between the resistor 34 and the connection pad 9. The distance is a linear distance that connects the resistor 34 and the connection pad 9 in the shortest distance.

抵抗体34を接続パッド9の直下の絶縁基板7の内部に配置することにより、CR発振回路と接続パッド9との間の配線長をより短くすることができる。そのため、抵抗体34と接続パッド9との間の電気的抵抗をより小さくすることができるので、伝送ロスをさらに小さくすることができる。よって、電子装置31の一層の高精度駆動や応答精度の向上、低消費電力化による駆動時間の長期化を行なうことができる。   By disposing the resistor 34 inside the insulating substrate 7 immediately below the connection pad 9, the wiring length between the CR oscillation circuit and the connection pad 9 can be further shortened. Therefore, since the electrical resistance between the resistor 34 and the connection pad 9 can be further reduced, the transmission loss can be further reduced. As a result, the electronic device 31 can be driven with higher accuracy, response accuracy can be improved, and driving time can be extended by reducing power consumption.

また同時に、容量形成用電極33は、この接続パッド9の直下に配置されている抵抗体34に比べて、接続パッド9との間の距離が長いため、接続パッド9及び電極6を介して電気的に接続される微小電子機械機構3との間の距離を離すことができる。   At the same time, the capacitance forming electrode 33 is electrically connected via the connection pad 9 and the electrode 6 because the distance between the capacitance forming electrode 33 and the connection pad 9 is longer than that of the resistor 34 disposed immediately below the connection pad 9. It is possible to increase the distance from the microelectromechanical mechanism 3 to be connected to each other.

そのため、容量形成用電極33により形成されるコンデンサから発生する発振ノイズが、微小電子機械機構3に与える干渉、特に、加速度センサの振動等の機械的な動作の阻害等の機械的な干渉を極力小さくすることができる。その結果、発振ノイズに起因して高精度駆動、応答精度の向上に支障が生じ、微小電子機械機構3の破壊や変形などが起こるのを防止することができる。   For this reason, the oscillation noise generated from the capacitor formed by the capacitance forming electrode 33 causes as much interference as possible to the micro-electromechanical mechanism 3, particularly mechanical interference such as obstruction of mechanical operation such as vibration of the acceleration sensor. Can be small. As a result, it is possible to prevent the micro-electromechanical mechanism 3 from being broken or deformed due to a problem in high accuracy driving and improvement in response accuracy due to oscillation noise.

すなわち、この構成により、特に、機械的な作動をともなう微小電子機械機構3を備える電子部品2について、センシング等の作動の信頼性を極めて高くして封止することができる。   That is, with this configuration, it is possible to seal the electronic component 2 including the microelectromechanical mechanism 3 with mechanical operation with extremely high reliability of operation such as sensing.

なお、容量形成用電極33と接続パッド9との間の距離を、抵抗体34と接続パッド9との間の距離よりも長くする場合、抵抗体34から容量形成用電極33にかけて、接続用の導体(図示せず)を配線導体2と同様の手段で形成すること等により、抵抗体34と容量形成用電極33とを電気的に接続させることができる。   When the distance between the capacitor forming electrode 33 and the connection pad 9 is longer than the distance between the resistor 34 and the connection pad 9, the connection from the resistor 34 to the capacitor forming electrode 33 is performed. By forming a conductor (not shown) by the same means as the wiring conductor 2, the resistor 34 and the capacitance forming electrode 33 can be electrically connected.

微小電子機械機構3の動作、特に振動等の機械的な動作に対する干渉を小さくするためには、容量形成用電極33は、微小電子機械機構3から離れて、つまり、絶縁基板7の他方主面側に近くに配置されることが好ましい。ここで、一対の容量形成用電極33のうち一方が、絶縁基板7の他方主面に露出して形成されていてもよい。   In order to reduce interference with the operation of the micro electro mechanical mechanism 3, particularly mechanical operation such as vibration, the capacitance forming electrode 33 is separated from the micro electro mechanical mechanism 3, that is, the other main surface of the insulating substrate 7. It is preferable to be arranged close to the side. Here, one of the pair of capacitance forming electrodes 33 may be formed to be exposed on the other main surface of the insulating substrate 7.

また、電子装置31において、平面透視して微小電子機械機構3と重なる部位には、容量形成用電極33を形成しないようにして、干渉をより効果的に抑制するようにしてもよい。   Further, in the electronic device 31, interference may be more effectively suppressed by not forming the capacitance forming electrode 33 in a portion that overlaps with the micro electro mechanical mechanism 3 as seen through the plane.

なお、抵抗体34は、酸化ルテニウムや銀パラジウムなどにより形成され、例えば、上述したのと同様の手段により形成することができる。すなわち、メタライズ層形成手段やめっき層形成手段、蒸着膜形成手段等の金属を薄膜層として被着させる手段を用いることができる。例えば、抵抗体34を、メタライズ層形成手段を用いて形成する場合であれば、酸化ルテニウムのペーストを絶縁基板7となるグリーンシートに印刷して、積層した後、これをグリーンシートとともに焼成することにより形成すればよい。   The resistor 34 is formed of ruthenium oxide, silver palladium, or the like, and can be formed by, for example, the same means as described above. That is, means for depositing metal as a thin film layer, such as metallized layer forming means, plating layer forming means, and vapor deposition film forming means, can be used. For example, if the resistor 34 is formed by using a metallized layer forming means, a ruthenium oxide paste is printed on a green sheet to be an insulating substrate 7, laminated, and then fired together with the green sheet. May be formed.

このとき、酸化ルテニウムのペーストの印刷を、絶縁基板7となるグリーンシートのうち、接続パッド9の直下に位置する部位に行なうことにより、抵抗体34を、接続パッド9の直下に配置することができる。   At this time, by printing the ruthenium oxide paste on a portion of the green sheet to be the insulating substrate 7 located immediately below the connection pad 9, the resistor 34 can be disposed immediately below the connection pad 9. it can.

また、抵抗体34は、接続パッド9もしくは接続パッド9に隣接する配線導体2の少なくとも一部であってもよい。すなわち、抵抗体34となる接続パッド9又は配線導体2の少なくとも一部を他の部分よりも抵抗が高くなるように形成してもよい。   The resistor 34 may be at least a part of the connection pad 9 or the wiring conductor 2 adjacent to the connection pad 9. That is, at least a part of the connection pad 9 or the wiring conductor 2 to be the resistor 34 may be formed so as to have a higher resistance than other parts.

この場合、別途抵抗体34を形成する場合に比べて、発振機能を備える電子部品封止用基板32および電子装置31を、より一層小型に形成することができる。すなわち、抵抗体34を、接続パッド9又は配線導体8の少なくとも一部から構成すれば、抵抗体34を別個に設けるよりも、より短い距離でCR発振回路を形成することができるため、より小型で高効率な発振回路が形成できる。   In this case, the electronic component sealing substrate 32 and the electronic device 31 having an oscillating function can be further reduced in size as compared with the case where the resistor 34 is separately formed. That is, if the resistor 34 is configured from at least a part of the connection pad 9 or the wiring conductor 8, a CR oscillation circuit can be formed at a shorter distance than the resistor 34 provided separately, and thus the size of the resistor 34 can be reduced. Thus, a highly efficient oscillation circuit can be formed.

この場合、抵抗体34は、接続パッド9又は接続パッド9に隣接する配線導体8の少なくとも一部を酸化ルテニウムや銀パラジウムなどで形成することにより形成される。   In this case, the resistor 34 is formed by forming at least a part of the connection pad 9 or the wiring conductor 8 adjacent to the connection pad 9 with ruthenium oxide, silver palladium, or the like.

この形成の手段としては、メタライズ層形成手段やめっき層形成手段、蒸着膜形成手段等の金属を薄膜層として被着させる手段を用いることができる。例えば、抵抗体34を、メタライズ層形成手段により形成する場合であれば、絶縁基板7となるグリーンシートに、酸化ルテニウムのペーストを、所定の接続パッド9や、接続パッド9に隣接する配線導体8のパターンで印刷することにより形成される。   As this formation means, means for depositing a metal as a thin film layer, such as metallization layer formation means, plating layer formation means, and vapor deposition film formation means, can be used. For example, when the resistor 34 is formed by a metallized layer forming means, a ruthenium oxide paste is applied to a green sheet to be the insulating substrate 7 and a predetermined connection pad 9 or a wiring conductor 8 adjacent to the connection pad 9. It is formed by printing with this pattern.

また、配線導体8がビア導体を含む場合であれば、上記グリーンシートに機械的な打ち抜き加工法等により貫通穴加工を行なったのち、貫通穴に酸化ルテニウムのペーストを充填して、積層した後、これをグリーンシートとともに焼成することにより形成される。   If the wiring conductor 8 includes a via conductor, the green sheet is subjected to through hole machining by a mechanical punching method or the like, and then filled with a ruthenium oxide paste in the through hole and laminated. This is formed by firing together with a green sheet.

これにより、抵抗体34を別途のパターンで設けるよりも、酸化ルテニウム等のペーストの印刷回数を減らすことができるので、電子部品封止用基板32および電子装置31としての生産性を向上させることができる。   Accordingly, the number of times of printing a paste such as ruthenium oxide can be reduced as compared with the case where the resistor 34 is provided in a separate pattern, so that the productivity as the electronic component sealing substrate 32 and the electronic device 31 can be improved. it can.

また、本実施の形態による電子装置31において、接地導体層14は、図5に示されるように、容量形成用電極33と封止される微小電子機械機構(MEMS)3との間に介在するようにして設けられていることが好ましい。   Further, in the electronic device 31 according to the present embodiment, the ground conductor layer 14 is interposed between the capacitance forming electrode 33 and the sealed micro electromechanical mechanism (MEMS) 3 as shown in FIG. It is preferable to be provided as described above.

この構成によれば、発振回路の容量形成用電極33から発生する発振ノイズを、接地導体層14でシールドすることができるため、発振ノイズに起因して高精度駆動、応答精度の向上に支障が生じ、微小電子機械機構3の破壊や変形などが起こるのをより確実に防止することができる。   According to this configuration, since the oscillation noise generated from the capacitance forming electrode 33 of the oscillation circuit can be shielded by the ground conductor layer 14, there is a hindrance to high accuracy driving and improvement of response accuracy due to the oscillation noise. It is possible to more reliably prevent the occurrence of the micro electro mechanical mechanism 3 from being broken or deformed.

このような接地導体層14は、配線導体2および接続パッド9と同様の材料を用い、同様の手段により作製される。   Such a ground conductor layer 14 is produced by the same means using the same material as that of the wiring conductor 2 and the connection pad 9.

(第3の実施の形態)
次に、本発明の第3の実施の形態について説明する。
(Third embodiment)
Next, a third embodiment of the present invention will be described.

本発明の第3の実施の形態による電子部品封止用基板が、第1の実施の形態による電子部品封止用装置と異なる点は、絶縁基板7の半導体基板5側の主面に対向する主面に設けられる実装パッドを、微小電子機械機構3の封止位置に対応させて配置する点である。図6は、本発明の第3の実施の形態による電子部品封止用基板を備えた電子装置の構成例を示す断面図である。また、図7,図8は、図6に示された電子装置41の平面図であり、絶縁基板7における実装パッド42の配置を模式的に示している。なお、図5において、図1乃至図4に示されたものと同一の構成には同一の符号を付し、説明を省略する。  The electronic component sealing substrate according to the third embodiment of the present invention is different from the electronic component sealing device according to the first embodiment in that it faces the main surface of the insulating substrate 7 on the semiconductor substrate 5 side. The mounting pad provided on the main surface is arranged in correspondence with the sealing position of the micro electro mechanical mechanism 3. FIG. 6 is a cross-sectional view illustrating a configuration example of an electronic device including an electronic component sealing substrate according to the third embodiment of the present invention. FIGS. 7 and 8 are plan views of the electronic device 41 shown in FIG. 6 and schematically show the arrangement of the mounting pads 42 on the insulating substrate 7. In FIG. 5, the same components as those shown in FIGS. 1 to 4 are denoted by the same reference numerals, and description thereof is omitted.

なお、図5において微小電子機械機構3は、一対の柱状の支持部の間で梁状の振動部を支持する両持ち梁構造となっている。この両持ち梁構造の微小電子機械機構3は、振動部に形成された上部電極(図示せず)と半導体基板5に形成された下部電極(図示せず)との間に微小電圧を印加すると、静電現象によって振動部が下部電極に向かって接近し、また電圧の印加を停止すると離間して元の状態に戻る。そして、このような振動部の動作により、上部電極の高さを変えて反射する光の強度を変調して光変調素子として機能させること、及び特定の周波数で振動部を振動させて周波数フィルタとして機能させること等が可能になる。   In FIG. 5, the microelectromechanical mechanism 3 has a double-supported beam structure that supports a beam-like vibrating portion between a pair of columnar support portions. When the microelectromechanical mechanism 3 having the doubly-supported beam structure applies a minute voltage between an upper electrode (not shown) formed on the vibrating portion and a lower electrode (not shown) formed on the semiconductor substrate 5. The vibrating part approaches the lower electrode due to the electrostatic phenomenon, and when the voltage application is stopped, the vibrating part is separated and returns to the original state. And by such an operation of the vibration part, the intensity of the reflected light is modulated by changing the height of the upper electrode to function as a light modulation element, and the vibration part is vibrated at a specific frequency as a frequency filter. It becomes possible to make it function.

図7は、本実施の形態による電子部品封止用基板42の実装パッド43が形成された側の面を示した平面図である。ただし、図7は、実装パッド43の配置をわかりやすくするために簡略化し、封止材12を透視した状態で示している。   FIG. 7 is a plan view showing a surface of the electronic component sealing substrate 42 according to the present embodiment on the side where the mounting pads 43 are formed. However, FIG. 7 is simplified for easy understanding of the arrangement of the mounting pads 43, and the sealing material 12 is seen through.

図7に示すように、本実施の形態の形態による電子部品封止用基板42において、実装パッド43が配置される実装領域は、封止材12の内側の電子部品封止領域の中心を通る2つの区分直線(図7において、一点鎖線で示される)によって絶縁基板7の主面を4等分した4つの区分領域のうち3つ以下の区分領域に対向する領域である。   As shown in FIG. 7, in the electronic component sealing substrate 42 according to the embodiment, the mounting region where the mounting pad 43 is disposed passes through the center of the electronic component sealing region inside the sealing material 12. This is an area facing three or less of the four divided areas obtained by dividing the main surface of the insulating substrate 7 into four equal parts by two divided straight lines (indicated by a one-dot chain line in FIG. 7).

このように、4つの区分領域のうち3つ以下の区分領域に対向する領域に実装パッド43を配置することにより、少なくとも1つの区分領域に対向する領域は、実装パッド43を介して外部電気回路基板と機械的に接続されないので、その領域では応力が生じない。よって、少なくとも1つの区分領域において電子部品封止用基板42に作用する応力を低く抑えることができる。また、このような応力が抑えられた区分領域(以下、「低応力領域」という。)では歪みも小さいので、この区分領域に対向する半導体基板5の領域においても歪みを小さくすることができる。   As described above, by disposing the mounting pad 43 in the region facing three or less of the four partitioned regions, the region facing at least one partitioned region is connected to the external electric circuit via the mounting pad 43. Since it is not mechanically connected to the substrate, no stress is generated in that region. Therefore, the stress acting on the electronic component sealing substrate 42 in at least one divided region can be kept low. In addition, since the strain is reduced in the segmented region where the stress is suppressed (hereinafter referred to as “low stress region”), the strain can be reduced also in the region of the semiconductor substrate 5 facing the segmented region.

詳細には、熱膨張係数の差に起因する応力によって電子部品封止用基板42が変形することにより電子部品2の半導体基板5に発生する応力は、実装領域と対向する電子部品2の領域で高く、実装領域と対向する電子部品2の領域から離れた部位で低くなる。そのため、実装パッド43が配置されない少なくとも1つの区分領域と対向する半導体基板5の領域を低応力領域にすることができる。ここで、この低応力領域に微小電子機械機構3を形成すると、例えば振動部を備える微小電子機械機構3にその応力に起因して歪みが生じることを効果的に防止することができ、微小電子機械機構3の駆動精度を高くすることができる。   Specifically, the stress generated in the semiconductor substrate 5 of the electronic component 2 due to the deformation of the electronic component sealing substrate 42 due to the stress caused by the difference in thermal expansion coefficient is caused in the region of the electronic component 2 facing the mounting region. It is high and becomes low at a part away from the region of the electronic component 2 facing the mounting region. Therefore, the region of the semiconductor substrate 5 facing at least one section region where the mounting pad 43 is not disposed can be a low stress region. Here, when the micro electro mechanical mechanism 3 is formed in this low stress region, for example, it is possible to effectively prevent the micro electro mechanical mechanism 3 including the vibration part from being distorted due to the stress. The driving accuracy of the mechanical mechanism 3 can be increased.

図7は、絶縁基板7の下面のうち、2つの区分領域に対向する領域に、それぞれ実装パッド43を配置した例を示している。この場合、電子部品封止用基板42の下面には、2個の実装パッド43がそれぞれ配置された実装領域に対向する2つの区分領域K1と、実装パッド43が配置されていない2つの区分領域K2とが存在する。この2つの区分領域K2に対向する半導体基板5の領域は、歪みの小さな低応力領域となる。この低応力領域に微小電子機械機構3(図3では図示せず)を形成しておくと、微小電子機械機構3に熱膨張係数の差による応力等に起因する歪みが生じることが効果的に防止され、微小電子機械機構3の駆動精度を高くすることができる。この例であれば、絶縁基板7の主面における約1/2の領域に対向する領域において、半導体基板5に微小電子機械機構3を形成することができる。   FIG. 7 shows an example in which the mounting pads 43 are arranged in regions facing the two divided regions on the lower surface of the insulating substrate 7. In this case, on the lower surface of the electronic component sealing substrate 42, two partitioned regions K1 that face the mounting region where the two mounting pads 43 are respectively disposed, and two partitioned regions where the mounting pads 43 are not disposed. K2 exists. The region of the semiconductor substrate 5 facing the two divided regions K2 is a low stress region with small distortion. If the micro electro mechanical mechanism 3 (not shown in FIG. 3) is formed in this low stress region, it is effective that the micro electro mechanical mechanism 3 is distorted due to stress due to a difference in thermal expansion coefficient. Thus, the driving accuracy of the micro electro mechanical mechanism 3 can be increased. In this example, the microelectromechanical mechanism 3 can be formed on the semiconductor substrate 5 in a region facing about a half of the main surface of the insulating substrate 7.

なお、実装パッド43は、電子装置41を実装するために最低1個は必要であり、区分領域のうち少なくとも1つに対向する領域に実装パッド43が配置されることになる。   Note that at least one mounting pad 43 is necessary for mounting the electronic device 41, and the mounting pad 43 is disposed in a region facing at least one of the divided regions.

4つの区分領域に対向する領域のうちいくつの領域にどのように実装パッド43を配置するかについては、微小電子機械機構3の形状や寸法、機能、および電子部品2の平面寸法や外部電気回路基板に対する傾き等に応じて適宜調整すればよい。   How and how many mounting pads 43 are arranged in the number of areas facing the four divided areas, the shape, dimensions, and functions of the microelectromechanical mechanism 3, the planar dimensions of the electronic component 2, and the external electric circuit What is necessary is just to adjust suitably according to the inclination etc. with respect to a board | substrate.

また、図8に示すように、実装パッド43は、封止材12の内側の電子部品封止領域を4等分する、その電子部品封止領域の中心から外周に向かって延びる4つの区分半直線(図8において、一点鎖線で示す)のうち3つ以下の区分半直線に対向する線に沿って配置されていてもよい。   Further, as shown in FIG. 8, the mounting pad 43 divides the electronic component sealing region inside the sealing material 12 into four equal parts, and is divided into four divided halves extending from the center of the electronic component sealing region toward the outer periphery. You may arrange | position along the line which opposes 3 or less division | segmentation half straight lines among the straight lines (it shows with a dashed-dotted line in FIG. 8).

図8は、電子部品封止用基板42の実装パッド43が形成された側の面を示した平面図である。ただし、図8は、図7と同様に、実装パッド43の配置をわかりやすくするために簡略化し、封止材12を透視した状態で示している。   FIG. 8 is a plan view showing the surface of the electronic component sealing substrate 42 on which the mounting pads 43 are formed. However, as in FIG. 7, FIG. 8 is simplified for easy understanding of the arrangement of the mounting pads 43, and the sealing material 12 is seen through.

このように、4つの区分半直線のうち3つ以下の区分半直線に対向する線に沿って実装パッド43を配置することにより、少なくとも1つの区分半直線に沿って、電子部品封止用基板42に作用する応力を低く抑えることができる。このような区分半直線を含む領域では歪みも小さいので、この区分半直線に対向する半導体基板5の領域においても歪みを小さくすることができる。   In this way, by disposing the mounting pads 43 along the lines that face three or less of the four segment half-lines, the electronic component sealing substrate along at least one segment half-line The stress acting on 42 can be kept low. Since the distortion is small in the region including such a segmented half line, the strain can also be reduced in the region of the semiconductor substrate 5 facing the segmented half line.

このように、少なくとも1つの区分半直線を含む領域と平面視で対向する領域において半導体基板5に低応力領域を形成することができるため、この低応力領域に微小電子機械機構3を形成すると、例えば振動部を備える微小電子機械機構3にその応力に起因して歪みや変形が生じることを効果的に防止することができ、微小電子機械機構3の駆動精度を高くすることができる。   Thus, since the low stress region can be formed in the semiconductor substrate 5 in the region facing the region including at least one section half-line in plan view, when the micro electro mechanical mechanism 3 is formed in the low stress region, For example, it is possible to effectively prevent the microelectromechanical mechanism 3 including the vibration part from being distorted or deformed due to the stress, and the driving accuracy of the microelectromechanical mechanism 3 can be increased.

さらに、微小電子機械機構3が、一対の柱状の支持部の先端間に梁状の振動部を配置したものであるような場合には、次のような効果を得ることもできる。   Further, in the case where the micro electro mechanical mechanism 3 has a beam-like vibrating portion disposed between the tips of a pair of columnar support portions, the following effects can be obtained.

実装パッド43を区分半直線に沿って配置した場合には、この実装パッド43に対向する領域を跨ぐように、すなわち、微小機械電子機構3の支持部を配置することができる。つまり、機械的な破壊が生じやすい支持部を低応力領域に形成することができ、例えば、いわゆる両持ち梁構造(一対の支持部の間で梁状の振動部を支持する構造)の微小電子機械機構3の設計の自由度を高くすることもできる。   When the mounting pad 43 is arranged along the segmented half line, the support portion of the micro mechanical electronic mechanism 3 can be arranged so as to straddle the region facing the mounting pad 43. That is, a support portion that is likely to be mechanically broken can be formed in a low-stress region. For example, a so-called doubly supported beam structure (a structure that supports a beam-like vibration portion between a pair of support portions) The degree of freedom in designing the mechanical mechanism 3 can also be increased.

図8は、4つの区分半直線のうち一直線状に連なる2つの区分半直線に対向する線に沿って一列に実装パッド43が配置されている場合を示す。   FIG. 8 shows a case where the mounting pads 43 are arranged in a line along a line facing two segment half lines that are connected in a straight line among the four segment half lines.

この場合、絶縁基板7の下面には、1個の実装パッド43がそれぞれ配置された、一直線状に連なる2つの区分半直線H1と、それに直交する、実装パッド43が配置されていない2つの区分半直線H2とが存在する。半導体基板5において、この実装パッド43が配置されている2つの区分半直線に対向する線状の領域以外の領域は、歪みの小さな低応力領域となる。したがって、この低応力領域に微小電子機械機構3を形成しておくと、熱膨張係数の差による応力等に起因する微小電子機械機構3に歪みが生じることが効果的に防止され、微小電子機械機構3の駆動精度を高くすることができる。   In this case, on the lower surface of the insulating substrate 7, one section pad 43 is arranged, each of the two section half straight lines H1 connected in a straight line, and two sections perpendicular to the section section where the mount pad 43 is not disposed. There is a half-line H2. In the semiconductor substrate 5, a region other than the linear region facing the two segmented half lines on which the mounting pads 43 are disposed is a low-stress region with small distortion. Therefore, if the micro electro mechanical mechanism 3 is formed in this low stress region, it is possible to effectively prevent the micro electro mechanical mechanism 3 from being distorted due to stress due to a difference in thermal expansion coefficient, and so on. The driving accuracy of the mechanism 3 can be increased.

例えば、図8に示されるように実装パッド43が配置された場合に、半導体基板5に両持ち梁構造の微小電子機械機構3を形成するとき、半導体基板5では、実装パッド43が配置された区分半直線H1に対向する線状の領域を跨ぐように微小電子機械機構3の支持部を配置すればよい。このようにすれば、両持ち梁構造の微小電子機械機構3の支持部を低応力領域にそれぞれ位置させることができる。そのため、支持部に歪みが生じることを効果的に防止することができ、電子装置41が加熱、冷却された際においても駆動精度を高くすることができる。また、上記の実装パッド43が配置されていない区分半直線H2を含む領域に対向する半導体基板5の領域内に2点の支持部を形成することも可能であるため、微小電子機械機構3の配置位置等の設計の自由度が高くなる。なお、実装パッド43の配置は、図7および図8に示した例に限られるものではない。   For example, when the mounting pads 43 are arranged as shown in FIG. 8, when forming the microelectromechanical mechanism 3 having a double-supported beam structure on the semiconductor substrate 5, the mounting pads 43 are arranged on the semiconductor substrate 5. What is necessary is just to arrange | position the support part of the micro electro mechanical mechanism 3 so that the linear area | region which opposes the division | segmentation half straight line H1 may be straddled. If it does in this way, the support part of the microelectromechanical mechanism 3 of a double-supported beam structure can be located in a low stress area | region, respectively. Therefore, it is possible to effectively prevent the support portion from being distorted, and the driving accuracy can be increased even when the electronic device 41 is heated and cooled. In addition, since it is possible to form two support portions in the region of the semiconductor substrate 5 facing the region including the segmented half line H2 where the mounting pads 43 are not disposed, the micro electro mechanical mechanism 3 The degree of freedom in designing the arrangement position and the like is increased. The arrangement of the mounting pads 43 is not limited to the examples shown in FIGS.

なお、図6〜図8には図示していないが、実装パッド43が配置された絶縁基板7の下面には、電子部品封止用基板42と外部電気回路基板の間隔を一定とするための凸部を設けていることが好ましい。凸部は、例えば、電子装置12の実装パッド43を外部電気回路基板に接合する外部端子17と下端面が同じ高さになるようにして絶縁基板7に取着、または絶縁基板7と一体的に形成された部材である。凸部は、例えば、絶縁基板7の下面のうち実装パッド43が配置されない部位に設けられ、絶縁基板7の下面と外部電気回路基板の上面との間の間隔を一定に保持するスペーサとして機能する。このような凸部を設けることで、電子装置41を外部電気回路基板に実装する際に電子装置41と外部電気回路基板との平行を容易に保つことができる。   Although not shown in FIGS. 6 to 8, the lower surface of the insulating substrate 7 on which the mounting pads 43 are arranged is used to make the interval between the electronic component sealing substrate 42 and the external electric circuit substrate constant. It is preferable to provide a convex portion. For example, the protrusion is attached to the insulating substrate 7 so that the lower end surface of the external terminal 17 that joins the mounting pad 43 of the electronic device 12 to the external electric circuit substrate is the same height, or is integrated with the insulating substrate 7. It is the member formed in. For example, the convex portion is provided in a portion of the lower surface of the insulating substrate 7 where the mounting pad 43 is not disposed, and functions as a spacer that maintains a constant distance between the lower surface of the insulating substrate 7 and the upper surface of the external electric circuit substrate. . By providing such a convex portion, the electronic device 41 and the external electric circuit board can be easily kept parallel when the electronic device 41 is mounted on the external electric circuit board.

この場合、実装パッド43が配置されない、実装領域以外の領域に凸部を設けると、凸部で電子装置41を支えることができるので、電子装置41と外部電気回路基板との間の平行を保つ上で効果的である。ただし、実装領域以外において、凸部は、外部電気回路基板に接合されないようにしておく必要がある。凸部が外部電気回路基板に接合されてしまうと、凸部を介して電子装置41の絶縁基板7に熱応力が加わり、微小電子機械機構3の歪み等の不具合を誘発するおそれがある。   In this case, if the projection is provided in a region other than the mounting region where the mounting pad 43 is not disposed, the electronic device 41 can be supported by the projection, so that the parallelism between the electronic device 41 and the external electric circuit board is maintained. Effective above. However, it is necessary to keep the convex portion from being bonded to the external electric circuit board outside the mounting area. If the convex portion is bonded to the external electric circuit board, thermal stress is applied to the insulating substrate 7 of the electronic device 41 through the convex portion, and there is a possibility that problems such as distortion of the micro electro mechanical mechanism 3 are induced.

さらに、例えば、実装パッド43の近くに、外部端子よりも弾性率(ヤング率)の低い材料からなる凸部を設けておくと、外部電気回路基板に実装した後に電子装置41に外力が加わった場合において、凸部と電子装置41の絶縁基板7との界面にも応力が分散されるとともに、その応力を凸部の変形により効果的に緩和することができるので、実装パッド43に応力が集中し、ここを起点として破壊が生じることなどを抑制することができる。   Further, for example, if a convex portion made of a material having a lower elastic modulus (Young's modulus) than the external terminal is provided near the mounting pad 43, an external force is applied to the electronic device 41 after mounting on the external electric circuit board. In some cases, stress is also distributed to the interface between the convex portion and the insulating substrate 7 of the electronic device 41, and the stress can be effectively relieved by deformation of the convex portion, so that the stress is concentrated on the mounting pad 43. Then, it is possible to suppress the occurrence of destruction from this point.

このような凸部は、外部電気回路と接合されず、かつ、半田バンプなどの外部端子17の高さと同じまたは低いものであれば、セラミック材料,金属材料,樹脂材料など種々の部材を用いることができる。例えば、セラミック材料から成る絶縁基板7を形成する際に一括して凸部を形成したり、高融点半田から成る半田ボール等を用いて電子部品封止用基板42に予め凸部となる半田バンプを形成した後に外部端子17となる半田バンプを形成するなどとすれば、凸部を形成するための工程を別途必要とせずに容易に形成することができる。また、シリコーン等の弾性率が低い樹脂材料を用いて凸部を形成した場合には、電子装置41に外力が加わった際に発生する応力を効果的に緩和することができ、機械的信頼性をより高くすることもできる。なお、この凸部は、上述したように実装パッド43の配置等に応じて所望の位置、例えば実装パッド43が配置されていない領域や実装パッド43に隣接する部位等に形成すればよい。例えば、実装パッド43の数が少ない場合に電子装置41と外部電気回路基板との平行を保つことを重視するようなときには、実装領域以外の領域に、外部電気回路基板に対して接合されない凸部を設ければよく、実装パッド43の破壊を防止することを重視するようなときには、実装パッド43の近くに低弾性の実装パッド43を設ければよい。   If such a convex portion is not bonded to an external electric circuit and is the same as or lower than the height of the external terminal 17 such as a solder bump, various members such as a ceramic material, a metal material, and a resin material are used. Can do. For example, when forming the insulating substrate 7 made of a ceramic material, the bumps are formed in a lump, or solder bumps that become the protrusions in advance on the electronic component sealing substrate 42 using solder balls made of high melting point solder or the like. If a solder bump to be the external terminal 17 is formed after forming, a step for forming the convex portion can be easily formed without requiring a separate step. In addition, when the convex portion is formed using a resin material having a low elastic modulus such as silicone, the stress generated when an external force is applied to the electronic device 41 can be effectively relieved, and the mechanical reliability can be reduced. Can be made higher. As described above, the convex portion may be formed at a desired position according to the placement of the mounting pad 43, for example, a region where the mounting pad 43 is not disposed, a portion adjacent to the mounting pad 43, or the like. For example, when importance is placed on keeping the electronic device 41 parallel to the external electric circuit board when the number of mounting pads 43 is small, a convex part that is not bonded to the external electric circuit board in a region other than the mounting region When it is important to prevent destruction of the mounting pad 43, the low-elasticity mounting pad 43 may be provided near the mounting pad 43.

本発明は特定の実施の形態について説明されてきたが、当業者にとっては他の多くの変形例、修正、他の利用が明らかである。よって、本発明は、ここでの特定の開示に限定されず、添付の請求の範囲によってのみ限定され得る。   Although the present invention has been described with respect to particular embodiments, many other variations, modifications, and other uses will be apparent to those skilled in the art. Accordingly, the invention is not limited to the specific disclosure herein, but can be limited only by the scope of the appended claims.

(a)は、本発明の第1の実施の形態による電子部品封止用基板を備えた配線基板および電子装置の実施の形態の一構成例を示す平面図であり、図1(b)は、図1(a)に示された電子装置の切断面線I−I線における断面図である。(A) is a top view which shows one structural example of embodiment of the wiring board provided with the board | substrate for electronic component sealing by the 1st Embodiment of this invention, and an electronic device, FIG.1 (b) FIG. 2 is a cross-sectional view taken along line II of the electronic device shown in FIG. 本発明の第1の実施の形態による電子部品封止用基板を備えた電子装置の他の構成例を示す断面図である。It is sectional drawing which shows the other structural example of the electronic apparatus provided with the electronic component sealing substrate by the 1st Embodiment of this invention. 第1の実施の形態による電子部品封止用基板を複数個取りの形態とした場合の構成例を示す断面図である。It is sectional drawing which shows the structural example at the time of making the form for taking a plurality of electronic component sealing substrates by 1st Embodiment. (a)〜(d)は、第1の実施の形態による電子装置の製造方法の一例を工程順に示す図である。(A)-(d) is a figure which shows an example of the manufacturing method of the electronic device by 1st Embodiment to process order. 本発明の第2の実施の形態による電子部品封止用基板を備えた電子装置の構成例を示す断面図である。It is sectional drawing which shows the structural example of the electronic apparatus provided with the board | substrate for electronic component sealing by the 2nd Embodiment of this invention. 本発明の第3の実施の形態による電子部品封止用基板を備えた電子装置の構成例を示す断面図である。It is sectional drawing which shows the structural example of the electronic apparatus provided with the board | substrate for electronic component sealing by the 3rd Embodiment of this invention. 第3の実施の形態による電子部品封止用基板の実装パッドが形成された側の面を示した平面図である。It is the top view which showed the surface by which the mounting pad of the board | substrate for electronic component sealing by 3rd Embodiment was formed. 第3の実施の形態による電子部品封止用基板の実装パッドが形成された側の面を示した平面図である。It is the top view which showed the surface by which the mounting pad of the board | substrate for electronic component sealing by 3rd Embodiment was formed. 従来の電子部品封止用基板および電子装置の構成例を示す断面図である。It is sectional drawing which shows the structural example of the conventional board | substrate for electronic component sealing, and an electronic apparatus.

符号の説明Explanation of symbols

1:電子装置
2:電子部品
3:微小電子機械機構
4:電子部品封止用基板
5:半導体基板
6:電極
8:配線導体
8a:貫通導体
9:接続パッド
10:環状導体パターン
11:導電性接合材
12:封止材
13:凹部
14:グランド導体層
15:配線導体
16:絶縁膜
17:外部端子
1: Electronic device 2: Electronic component 3: Microelectronic mechanism 4: Electronic component sealing substrate 5: Semiconductor substrate 6: Electrode 8: Wiring conductor 8a: Through conductor 9: Connection pad 10: Annular conductor pattern 11: Conductivity Bonding material 12: Sealing material 13: Recess 14: Ground conductor layer 15: Wiring conductor 16: Insulating film 17: External terminal

Claims (15)

半導体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子機械機構に電気的に接続される電極とを有する電子部品の前記微小電子機械機構を気密封止するための電子部品封止用基板であって、
前記半導体基板の前記主面に前記微小機械機構を気密封止するように接合される第1主面を備えた絶縁基板と、
一端が前記絶縁基板の前記第1主面に導出され、該一端が前記電子部品の前記電極に電気的に接続される配線導体と
を備え、
前記配線導体の前記一端は、前記半導体基板の前記主面と前記絶縁基板の前記第1主面との接合部位よりも外側に位置することを特徴とする電子部品封止用基板。
Electrons for hermetically sealing the microelectromechanical mechanism of an electronic component having a semiconductor substrate, a microelectromechanical mechanism formed on a main surface of the semiconductor substrate, and an electrode electrically connected to the microelectromechanical mechanism A component sealing substrate,
An insulating substrate having a first main surface bonded to the main surface of the semiconductor substrate so as to hermetically seal the micromechanical mechanism;
One end is led to the first main surface of the insulating substrate, and the one end includes a wiring conductor electrically connected to the electrode of the electronic component,
The electronic component sealing substrate, wherein the one end of the wiring conductor is located outside a bonding portion between the main surface of the semiconductor substrate and the first main surface of the insulating substrate.
前記絶縁基板の内部に、基準電位が供給される導体層を備えることを特徴とする請求項1に記載の電子部品封止用基板。   The electronic component sealing substrate according to claim 1, further comprising a conductor layer to which a reference potential is supplied inside the insulating substrate. 前記絶縁基板の内部に形成され、前記配線導体に電気的に接続される少なくとも一対の容量形成用電極と、
前記絶縁基板の内部に形成され、前記容量形成用電極に電気的に接続される抵抗体と
を備えることを特徴とする請求項1に記載の電子部品封止用基板。
At least a pair of capacitance forming electrodes formed inside the insulating substrate and electrically connected to the wiring conductor;
The electronic component sealing substrate according to claim 1, further comprising a resistor formed inside the insulating substrate and electrically connected to the capacitor forming electrode.
前記絶縁基板は、前記容量形成用電極の間の領域において、その他の領域よりも比誘電率が高いことを特徴とする請求項3に記載の電子部品封止用基板。   4. The electronic component sealing substrate according to claim 3, wherein the insulating substrate has a relative dielectric constant higher in a region between the capacitance forming electrodes than in other regions. 前記絶縁基板の前記第1主面に形成され、前記配線導体の前記一端と電気的に接続される接続パッドを備え、
前記抵抗体は、前記接続パッドの直下の前記絶縁基板の内部に配置されており、
前記容量形成用電極と前記接続パッドの間の距離は、前記抵抗体と前記接続パッドの間の距離よりも長いことを特徴とする請求項3又は4に記載の電子部品封止用基板。
A connection pad formed on the first main surface of the insulating substrate and electrically connected to the one end of the wiring conductor;
The resistor is disposed inside the insulating substrate directly below the connection pad,
5. The electronic component sealing substrate according to claim 3, wherein a distance between the capacitor forming electrode and the connection pad is longer than a distance between the resistor and the connection pad.
前記抵抗体は、前記接続パッド、又は前記接続パッドに隣接する前記配線導体の一部からなることを特徴とする請求項5に記載の電子部品封止用基板。   The electronic component sealing substrate according to claim 5, wherein the resistor includes the connection pad or a part of the wiring conductor adjacent to the connection pad. 前記絶縁基板の前記第1主面と前記容量形成用電極との間に、基準電位が供給される導体層が設けられていることを特徴とする請求項3から6のいずれかに記載の電子部品封止用基板。   7. The electron according to claim 3, wherein a conductor layer to which a reference potential is supplied is provided between the first main surface of the insulating substrate and the capacitance forming electrode. Component sealing substrate. 前記絶縁基板の前記第1主面に対向する第2主面に形成された複数の実装パッドを備え、
前記実装パッドは、前記第2の主面における実装領域に配置され、
前記実装領域は、前記第1主面における前記半導体基板と前記絶縁基板との接合部位の内側の領域を該領域の中心を通って4等分する区分直線によって区分される前記第1主面の4つの区分領域のうち3以下の前記区分領域に対向する領域であることを特徴とする請求項1から7のいずれかに記載の電子部品封止用基板。
A plurality of mounting pads formed on a second main surface opposite to the first main surface of the insulating substrate;
The mounting pad is disposed in a mounting region on the second main surface,
The mounting region is defined by a straight line that divides the region inside the bonding portion between the semiconductor substrate and the insulating substrate on the first main surface into four equal parts through the center of the region. The electronic component sealing substrate according to any one of claims 1 to 7, wherein the electronic component sealing substrate is a region facing three or less of the four divided regions.
前記絶縁基板の前記第1主面に対向する第2主面に形成された複数の実装パッドを備え、
前記実装パッドは、前記第2主面において実装直線に沿って配置され、
前記実装直線は、前記第1の主面における前記半導体基板と前記絶縁基板との接合部位の内側の領域を4等分する、該領域の中心から外周に向かって延びる4つの区分半直線のうち3つ以下の前記区分半直線に対向する線であることを特徴とする請求項1から7のいずれかに記載の電子部品封止用基板。
A plurality of mounting pads formed on a second main surface opposite to the first main surface of the insulating substrate;
The mounting pad is disposed along a mounting line on the second main surface,
The mounting straight line divides the region inside the bonding portion between the semiconductor substrate and the insulating substrate on the first main surface into four equal parts, and is composed of four divided half straight lines extending from the center of the region toward the outer periphery. The electronic component sealing substrate according to claim 1, wherein the electronic component sealing substrate is a line opposed to three or less of the divided half straight lines.
請求項1から9のいずれかに記載の電子部品封止用基板を構成する領域を複数有してなることを特徴とする複数個取り形態の電子部品封止用基板。   An electronic component sealing substrate having a plurality of forms, comprising a plurality of regions constituting the electronic component sealing substrate according to claim 1. 請求項1から9のいずれかに記載の電子部品封止用基板と、
半導体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子機械機構に電気的に接続される電極とを有する電子部品と
を備えることを特徴とする電子装置。
An electronic component sealing substrate according to any one of claims 1 to 9,
An electronic apparatus comprising: a semiconductor substrate; an electronic component having a microelectromechanical mechanism formed on a main surface of the semiconductor substrate; and an electrode electrically connected to the microelectromechanical mechanism.
前記電子部品封止用基板は、前記絶縁基板の内部に、基準電位が供給される導体層を備え、
前記半導体基板の前記主面と前記絶縁基板の前記第1主面は、前記微小電子機械機構を気密封止する導電性材料から成る封止材によって接合され、
前記封止材は、前記導体層に電気的に接続されることを特徴とする請求項11に記載の電子装置。
The electronic component sealing substrate includes a conductor layer supplied with a reference potential inside the insulating substrate,
The main surface of the semiconductor substrate and the first main surface of the insulating substrate are joined by a sealing material made of a conductive material that hermetically seals the microelectromechanical mechanism,
The electronic device according to claim 11, wherein the sealing material is electrically connected to the conductor layer.
前記絶縁基板の前記第1主面に形成され、前記配線導体の前記一端と電気的に接続される接続パッドと、
前記接続パッド上に形成され、前記電子部品の前記電極と電気的に接続される導電性接続材と
を備えることを特徴とする請求項11又は12に記載の電子装置。
A connection pad formed on the first main surface of the insulating substrate and electrically connected to the one end of the wiring conductor;
The electronic device according to claim 11, further comprising a conductive connection material formed on the connection pad and electrically connected to the electrode of the electronic component.
前記半導体基板の前記主面と前記絶縁基板の前記第1主面との間に、前記封止材の外方に前記導電性接合材を被覆するようにして充填された樹脂材を備えることを特徴とする請求項13に記載の電子装置。   A resin material filled between the main surface of the semiconductor substrate and the first main surface of the insulating substrate so as to cover the conductive bonding material outside the sealing material is provided. 14. The electronic device according to claim 13, characterized in that 微小電子機械機構と該微小電子機械機構に対して電気的に接続される電極とが形成されている電子部品領域を半導体基板に複数配列形成してなる複数個取り形態の電子部品基板を準備する工程と、
請求項10に記載の複数個取り形態の電子部品封止用基板を準備する工程と、
前記複数個取り形態の電子部品基板の前記各電極と、対応する前記各配線導体の前記一端とを電気的に接続するとともに、前記半導体基板の前記主面と前記絶縁基板の前記一方主面とを接合して、前記微小電子機械機構を気密封止する工程と、
前記複数個取り形態の電子部品基板と前記複数個取り形態の電子部品封止用基板との接合体を前記電子部品領域ごとに分割する工程と
を含むことを特徴とする電子装置の製造方法。
A plurality of electronic component substrates are prepared by arranging a plurality of electronic component regions on a semiconductor substrate in which a micro electro mechanical mechanism and electrodes electrically connected to the micro electro mechanical mechanism are formed. Process,
A step of preparing the electronic component sealing substrate in a plurality of forms according to claim 10;
While electrically connecting each electrode of the electronic component substrate of the plurality of forms and the one end of each corresponding wiring conductor, the main surface of the semiconductor substrate and the one main surface of the insulating substrate A step of hermetically sealing the microelectromechanical mechanism;
A method of manufacturing an electronic device, comprising: a step of dividing a joined body of the electronic component substrate having a plurality of molds and the electronic component sealing substrate having a plurality of molds for each electronic component region.
JP2006310519A 2005-11-16 2006-11-16 Electronic component sealing substrate, plural-shaped electronic component sealing substrate, electronic device using electronic component sealing substrate, and method of manufacturing electronic device Expired - Fee Related JP5013824B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006310519A JP5013824B2 (en) 2005-11-16 2006-11-16 Electronic component sealing substrate, plural-shaped electronic component sealing substrate, electronic device using electronic component sealing substrate, and method of manufacturing electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005331750 2005-11-16
JP2005331750 2005-11-16
JP2006310519A JP5013824B2 (en) 2005-11-16 2006-11-16 Electronic component sealing substrate, plural-shaped electronic component sealing substrate, electronic device using electronic component sealing substrate, and method of manufacturing electronic device

Publications (2)

Publication Number Publication Date
JP2007160499A true JP2007160499A (en) 2007-06-28
JP5013824B2 JP5013824B2 (en) 2012-08-29

Family

ID=38243964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006310519A Expired - Fee Related JP5013824B2 (en) 2005-11-16 2006-11-16 Electronic component sealing substrate, plural-shaped electronic component sealing substrate, electronic device using electronic component sealing substrate, and method of manufacturing electronic device

Country Status (1)

Country Link
JP (1) JP5013824B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214438A (en) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd Sensor package
CN101276950A (en) * 2008-04-23 2008-10-01 哈尔滨工业大学 Phase shifter of millimeter wave microelectromechanical system with rectangle bridge coplanar waveguide structure
JP2010103479A (en) * 2008-09-26 2010-05-06 Seiko Instruments Inc Electronic component and its production method
JP2010158734A (en) * 2009-01-07 2010-07-22 Seiko Epson Corp Mems device and method for manufacturing the same
JP2011522409A (en) * 2008-05-27 2011-07-28 エプコス アクチエンゲゼルシャフト Sealed housing for electronic devices and manufacturing method
JP2012146707A (en) * 2011-01-06 2012-08-02 Tohoku Univ Package and method of manufacturing the same
US11244874B2 (en) 2018-03-16 2022-02-08 Mitsubishi Electric Corporation Substrate bonding structure and substrate bonding method

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172807A (en) * 1983-03-22 1984-09-29 Nec Corp Laminated type phase synchronizing piezoelectric oscillator
JPH0590882A (en) * 1991-09-28 1993-04-09 Murata Mfg Co Ltd Surface acoustic wave device and its preparation
JPH09219423A (en) * 1996-02-13 1997-08-19 Kokusai Electric Co Ltd Micropackage structure
US20030054584A1 (en) * 2001-09-19 2003-03-20 Hinzel David H. Method of intergrating mems device with low-resistivity silicon substrates
JP2004209585A (en) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd Electronic device and method of manufacturing the same
JP2004340730A (en) * 2003-05-15 2004-12-02 Hitachi Ltd Semiconductor device and manufacturing method thereof
US20040264152A1 (en) * 2003-06-25 2004-12-30 Heck John M. MEMS RF switch module including a vertical via
US20050054133A1 (en) * 2003-09-08 2005-03-10 Felton Lawrence E. Wafer level capped sensor
JP2005072420A (en) * 2003-08-27 2005-03-17 Kyocera Corp Substrate for sealing electronic component and method of manufacturing electronic device using it
JP2005093645A (en) * 2003-09-17 2005-04-07 Sony Corp Electronic device and manufacturing method thereof
JP2005153067A (en) * 2003-11-25 2005-06-16 Kyocera Corp Substrate for sealing of electronic part and manufacturing method of electronic device using it
JP2005212017A (en) * 2004-01-28 2005-08-11 Kyocera Corp Electronic component sealing substrate, multiple molding electronic component sealing substrate, and electronic device manufacturing method
WO2005076470A1 (en) * 2004-02-05 2005-08-18 Epcos Ag Electrical component and production method
JP4731291B2 (en) * 2005-11-25 2011-07-20 京セラ株式会社 Electronic component sealing substrate, electronic device using the same, and method of manufacturing electronic device
JP4781098B2 (en) * 2005-12-07 2011-09-28 京セラ株式会社 Electronic equipment

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172807A (en) * 1983-03-22 1984-09-29 Nec Corp Laminated type phase synchronizing piezoelectric oscillator
JPH0590882A (en) * 1991-09-28 1993-04-09 Murata Mfg Co Ltd Surface acoustic wave device and its preparation
JPH09219423A (en) * 1996-02-13 1997-08-19 Kokusai Electric Co Ltd Micropackage structure
US20030054584A1 (en) * 2001-09-19 2003-03-20 Hinzel David H. Method of intergrating mems device with low-resistivity silicon substrates
JP2004209585A (en) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd Electronic device and method of manufacturing the same
JP2004340730A (en) * 2003-05-15 2004-12-02 Hitachi Ltd Semiconductor device and manufacturing method thereof
US20040264152A1 (en) * 2003-06-25 2004-12-30 Heck John M. MEMS RF switch module including a vertical via
JP2005072420A (en) * 2003-08-27 2005-03-17 Kyocera Corp Substrate for sealing electronic component and method of manufacturing electronic device using it
US20050054133A1 (en) * 2003-09-08 2005-03-10 Felton Lawrence E. Wafer level capped sensor
JP2005093645A (en) * 2003-09-17 2005-04-07 Sony Corp Electronic device and manufacturing method thereof
JP2005153067A (en) * 2003-11-25 2005-06-16 Kyocera Corp Substrate for sealing of electronic part and manufacturing method of electronic device using it
JP2005212017A (en) * 2004-01-28 2005-08-11 Kyocera Corp Electronic component sealing substrate, multiple molding electronic component sealing substrate, and electronic device manufacturing method
WO2005076470A1 (en) * 2004-02-05 2005-08-18 Epcos Ag Electrical component and production method
JP4731291B2 (en) * 2005-11-25 2011-07-20 京セラ株式会社 Electronic component sealing substrate, electronic device using the same, and method of manufacturing electronic device
JP4781098B2 (en) * 2005-12-07 2011-09-28 京セラ株式会社 Electronic equipment

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214438A (en) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd Sensor package
CN101276950A (en) * 2008-04-23 2008-10-01 哈尔滨工业大学 Phase shifter of millimeter wave microelectromechanical system with rectangle bridge coplanar waveguide structure
JP2011522409A (en) * 2008-05-27 2011-07-28 エプコス アクチエンゲゼルシャフト Sealed housing for electronic devices and manufacturing method
US8759677B2 (en) 2008-05-27 2014-06-24 Epcos Ag Hermetically sealed housing for electronic components and manufacturing method
JP2010103479A (en) * 2008-09-26 2010-05-06 Seiko Instruments Inc Electronic component and its production method
JP2010158734A (en) * 2009-01-07 2010-07-22 Seiko Epson Corp Mems device and method for manufacturing the same
JP2012146707A (en) * 2011-01-06 2012-08-02 Tohoku Univ Package and method of manufacturing the same
US11244874B2 (en) 2018-03-16 2022-02-08 Mitsubishi Electric Corporation Substrate bonding structure and substrate bonding method

Also Published As

Publication number Publication date
JP5013824B2 (en) 2012-08-29

Similar Documents

Publication Publication Date Title
US7932594B2 (en) Electronic component sealing substrate for hermetically sealing a micro electronic mechanical system of an electronic component
JP4938779B2 (en) Micro-electromechanical mechanism device and manufacturing method thereof
JP4675973B2 (en) Microelectromechanical device, method for manufacturing the same, and wiring board
JP5013824B2 (en) Electronic component sealing substrate, plural-shaped electronic component sealing substrate, electronic device using electronic component sealing substrate, and method of manufacturing electronic device
JP4741621B2 (en) Electronic component sealing substrate, electronic device using the same, and electronic device manufacturing method
WO2008066087A1 (en) Fine structure device, method for manufacturing the fine structure device and substrate for sealing
JP4268480B2 (en) Electronic component sealing substrate and electronic device using the same
JP4126459B2 (en) Electronic component sealing substrate, electronic device using the same, and electronic device manufacturing method
JP4761713B2 (en) Electronic component sealing substrate, multi-component electronic component sealing substrate, and method of manufacturing electronic device
JP2005262382A (en) Electronic device and its manufacturing method
JP4903540B2 (en) Substrate for encapsulating microelectromechanical components, substrate for encapsulating microelectromechanical components in plural shapes, microelectromechanical device, and manufacturing method of microelectronic mechanical device
JP4731291B2 (en) Electronic component sealing substrate, electronic device using the same, and method of manufacturing electronic device
JP4781098B2 (en) Electronic equipment
JP4116954B2 (en) Electronic component sealing substrate and electronic device using the same
JP2005212016A (en) Electronic part sealing substrate, electronic part sealing substrate for installing a large number and method of manufacturing electronic device
JP2005153067A (en) Substrate for sealing of electronic part and manufacturing method of electronic device using it
JP4434870B2 (en) Multi-cavity electronic component sealing substrate, electronic device, and method of manufacturing electronic device
JP2006185968A (en) Electronic device
JP4404647B2 (en) Electronic device and electronic component sealing substrate
JP2017212256A (en) Electronic device package and electronic device
JP2006100446A (en) Composite structure and substrate for sealing electronic component
KR20180062727A (en) Crystal device package and method of manufacturing the same
JP2006295213A (en) Board for sealing electronic component, board of multi-patterned form for sealing electronic component, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees