JP2010103479A - Electronic component and its production method - Google Patents
Electronic component and its production method Download PDFInfo
- Publication number
- JP2010103479A JP2010103479A JP2009166481A JP2009166481A JP2010103479A JP 2010103479 A JP2010103479 A JP 2010103479A JP 2009166481 A JP2009166481 A JP 2009166481A JP 2009166481 A JP2009166481 A JP 2009166481A JP 2010103479 A JP2010103479 A JP 2010103479A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- substrate
- electronic component
- electrode
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000011347 resin Substances 0.000 claims abstract description 214
- 229920005989 resin Polymers 0.000 claims abstract description 214
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 239000011521 glass Substances 0.000 claims abstract description 100
- 239000000463 material Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 49
- 239000013078 crystal Substances 0.000 claims description 26
- 238000007789 sealing Methods 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 238000007650 screen-printing Methods 0.000 claims description 9
- 238000007772 electroless plating Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000003566 sealing material Substances 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 5
- 239000010410 layer Substances 0.000 description 149
- 230000035882 stress Effects 0.000 description 40
- 238000007747 plating Methods 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000007639 printing Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 238000006124 Pilkington process Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000003426 chemical strengthening reaction Methods 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
本発明はガラスなどの脆性材料をパッケージの構成部材としてもつ電子部品とその製造方法に関する。 The present invention relates to an electronic component having a brittle material such as glass as a component of a package and a method for manufacturing the same.
電子部品、例えば水晶振動子は、電子機器の基準発振源や、マイクロコンピュータのクロック源などに用いられている。 Electronic parts such as crystal resonators are used as reference oscillation sources for electronic devices and clock sources for microcomputers.
この水晶振動子は、中空かつ真空の気密封止された小型の表面実装型パッケージに水晶振動片を封入して構成される。 This crystal resonator is configured by enclosing a crystal resonator element in a small surface-mount package that is hermetically sealed in a hollow and vacuum.
従来の気密封止された小型の表面実装型パッケージとして、セラミックスの容器に金属製の蓋を接合したものが製造されている。 As a conventional hermetically sealed small surface-mount package, a ceramic container with a metal lid joined is manufactured.
しかし、このセラミックスを用いたパッケージは高価なため、ガラスを利用したパッケージが考案されている。(特許文献1)
図16に、ガラスのパッケージを用いた水晶振動子の断面図を示す。図16は、回路基板上の水晶振動子を示している。図16では、はんだにより、回路基板と水晶振動子とを接続した状態が示されている。ガラス基板1は、ガラス、または金属製の蓋2と接合材3により接合されている。また、外部電極4と内部電極6とが貫通電極5により接続されている。さらに、内部電極6と水晶振動片8とが接続材7により接続されている。外部電極は、例えば、ガラス・フリットをバインダーとする厚膜導電ペーストや、スパッタ金属膜を下地として、その上にNiとSnのめっきを形成する構造をもっている。この水晶振動子は、はんだ9により回路基板11上のランド10と接続固定される。また、このような表面実装型水晶振動子は、極めて小型化されているため、ガラス基板1の厚みはおよそ0.2mmから0.5mmである。また、フロート法により製造されたソーダガラスの薄板ガラスは、極めて低コストであるため、このような表面実装部品パッケージへの使用に関しては、コスト面で有利である。また、ガラスを使用すると、ガラス基板上に多数の電子部品を一括して形成することができるため、多数の電子部品におけるガラス基板と水晶振動片や蓋との接合を一括して行えるという利点もある。さらに、ガラスをパッケージの部材として利用した水晶振動子は、水晶振動片を気密封止後に、レーザーにより周波数調整が可能であるという大きな利点がある。
However, since a package using this ceramic is expensive, a package using glass has been devised. (Patent Document 1)
FIG. 16 is a cross-sectional view of a crystal resonator using a glass package. FIG. 16 shows a crystal resonator on a circuit board. In FIG. 16, the state which connected the circuit board and the crystal oscillator with the solder is shown. The
しかしながら、このソーダガラスは、ガラスのうちで最も強度が低いという欠点がある。また、このような金属片端子がない表面実装パッケージは、応力の緩和機構をほとんどもたないため、回路基板との熱膨張差による熱応力や、回路基板の変形応力の影響を直接受けることとなる。さらに、回路基板上にはんだ付けされた表面実装パッケージは、基板の変形、落下衝撃、熱衝撃等などの大きな応力を受けることにより、ガラスに亀裂が入り、水晶振動子の発信停止に至ることがある。また、この亀裂発生は、融点やクリープ強度が高く、熱応力緩和が起こりにくいPbフリーはんだで起こりやすい。 However, this soda glass has the disadvantage that it has the lowest strength among the glasses. In addition, such a surface-mount package that does not have a metal piece terminal has almost no stress relaxation mechanism, so it is directly affected by thermal stress due to thermal expansion difference from the circuit board and deformation stress of the circuit board. Become. In addition, surface mount packages soldered onto a circuit board are subject to large stresses such as deformation of the board, drop impact, thermal shock, etc., which can cause cracks in the glass and stop transmission of the crystal unit. is there. In addition, the occurrence of cracks is likely to occur with Pb-free solder that has a high melting point and creep strength and is less susceptible to thermal stress relaxation.
そこで、この欠点を改善する方法として、ガラスを化学強化することが考案されている。(特許文献2)
あるいは、ガラスの代わりにガラス・セラミックス(結晶化ガラス)を利用することが考案されている。(特許文献3)
Therefore, it has been devised to chemically strengthen the glass as a method for improving this defect. (Patent Document 2)
Alternatively, it has been devised to use glass ceramics (crystallized glass) instead of glass. (Patent Document 3)
上述した化学強化したソーダガラスを用いると、強度は向上するが、切断の際に亀裂が発生して、切断部から破壊を生じやすいという欠点を生じる。また、化学強化後、数百℃の熱を受けると、化学強化の効果が損なわれる欠点もある。 When the above-mentioned chemically strengthened soda glass is used, the strength is improved, but there is a drawback that cracks are generated at the time of cutting and breakage tends to occur from the cut portion. Moreover, there is also a drawback that the effect of chemical strengthening is impaired when subjected to heat of several hundred degrees C after chemical strengthening.
また、上述した結晶化ガラスは、高強度ではあるが、極めて高価であるという欠点をもつ。 Further, the above-mentioned crystallized glass has a drawback that it is very expensive although it has high strength.
そこで、本発明は、低コストであるガラスで基板が構成され、電子回路基板に実装しても変形等の応力に強い電子部品を実現することを目的とするものである。 Accordingly, an object of the present invention is to realize an electronic component in which a substrate is made of low-cost glass and is resistant to stress such as deformation even when mounted on an electronic circuit board.
上記課題を解決するために、本発明は以下の手段を提供する。 In order to solve the above problems, the present invention provides the following means.
脆性材料により形成された基板と、基板の1の面に設置され、かつ1の面との間に外気と遮断する空洞部を形成する蓋と、基板と蓋により構成され、かつ空洞部を内部に有するパッケージと、パッケージ内部に設置された内部電極と、内部電極に設置された電子素子と、内部電極と電気的に接続する外部電極と、を備えた電子部品であって、基板は、1の面と反対の面に絶縁樹脂層、導電樹脂層、外部電極の順で積層された積層構造部を備えることを特徴とする電子部品を提供する。 A substrate formed of a brittle material, a lid that is installed on one surface of the substrate and that forms a hollow portion that blocks external air between the surface, and the substrate and the lid. An electronic component including a package, an internal electrode installed in the package, an electronic element installed in the internal electrode, and an external electrode electrically connected to the internal electrode. There is provided an electronic component comprising a laminated structure portion laminated in the order of an insulating resin layer, a conductive resin layer, and an external electrode on a surface opposite to the surface.
また、脆性材料としてはシリコン、ガラスを採用する。これらは、セラミックス、特にパッケージとして頻繁に使用されるアルミナ、プラスチック、金属に比べて、低コストであるという利点がある。 Further, silicon and glass are employed as the brittle material. These have the advantage of being low in cost compared to ceramics, particularly alumina, plastics and metals frequently used as packages.
さらに、本発明は、前記内部電極が、前記基板上に形成された構造を備える。また、内部電極が蓋上に形成された構造にも適用できる。 Furthermore, the present invention includes a structure in which the internal electrode is formed on the substrate. Further, the present invention can be applied to a structure in which the internal electrode is formed on the lid.
また、導電樹脂層が、絶縁樹脂層上で分割された構造を備えるとともに、外部電極が、分割された導電樹脂層とほぼ同じ形状を備える。 The conductive resin layer has a structure divided on the insulating resin layer, and the external electrode has substantially the same shape as the divided conductive resin layer.
また、基板を貫通する貫通電極を介して、内部電極と外部電極を電気的に接続する。 In addition, the internal electrode and the external electrode are electrically connected through a through electrode penetrating the substrate.
また、絶縁樹脂層が貫通電極上に開口部を備え、貫通電極と導電樹脂層とが開口部を介して電気的に接続される。また、開口部が、絶縁樹脂層の側面の一部を開放する構造を採用する。 Further, the insulating resin layer has an opening on the through electrode, and the through electrode and the conductive resin layer are electrically connected through the opening. Further, a structure is adopted in which the opening opens part of the side surface of the insulating resin layer.
また、絶縁樹脂層が、貫通電極上に開口部を有し、かつ前記導電樹脂層の複数の辺のうち、少なくとも基板の中心から最も近い辺と基板との間に形成される。さらに、絶縁樹脂層が、導電樹脂層の複数の辺のうち、基板の中心から最も近い辺に対して平行な辺と基板との間にも形成される。 Further, the insulating resin layer has an opening on the through electrode, and is formed between at least the side closest to the center of the substrate and the substrate among the plurality of sides of the conductive resin layer. Furthermore, the insulating resin layer is also formed between the side parallel to the side closest to the center of the substrate and the substrate among the plurality of sides of the conductive resin layer.
また、脆性材料により形成された基板と、基板の1の面に設置された内部電極と、内部電極に設置され、かつ封止材によって気密封止された電子素子と、基板の前記1の面と反対の面に設置され、かつ前記内部電極と電気的に接続する外部電極と、を備えた電子部品であって、基板が、1の面と反対の面に絶縁樹脂層、導電樹脂層、外部電極の順で積層された積層構造部を備えることを特徴とする電子部品を提供する。 A substrate formed of a brittle material; an internal electrode disposed on one surface of the substrate; an electronic element disposed on the internal electrode and hermetically sealed with a sealing material; and the first surface of the substrate. And an external electrode that is electrically connected to the internal electrode, and the substrate has an insulating resin layer, a conductive resin layer on the surface opposite to the surface of 1, Provided is an electronic component comprising a laminated structure portion laminated in the order of external electrodes.
また、絶縁樹脂層と導電樹脂層とはスクリーン印刷法で形成される。 The insulating resin layer and the conductive resin layer are formed by a screen printing method.
また、外部電極は無電解めっきで形成される。 The external electrode is formed by electroless plating.
また、基板と電子素子を封止する蓋とは、陽極接合で接合する。 Further, the substrate and the lid for sealing the electronic element are joined by anodic bonding.
また、基板に多数の電子素子と多数の外部電極とを一括に形成して、形成された電子部品を個片に分割することができる。 In addition, a large number of electronic elements and a large number of external electrodes can be collectively formed on the substrate, and the formed electronic component can be divided into individual pieces.
本発明によれば、ガラス、またはシリコンよりなる基板に絶縁樹脂層、導電樹脂層、外部電極の順に積層した構造を形成することにより、柔軟性があり優れた応力緩和特性をもたせることができる。また、応力を緩和することによって、電子回路基板にはんだ付けした状態でも、ガラスに亀裂等を発生させないため、製品の信頼性を向上することができる。 According to the present invention, by forming a structure in which an insulating resin layer, a conductive resin layer, and an external electrode are laminated in this order on a substrate made of glass or silicon, flexibility and excellent stress relaxation characteristics can be provided. Further, by relaxing the stress, the glass is not cracked even in a state where it is soldered to the electronic circuit board, so that the reliability of the product can be improved.
以下に、本発明を実施するための形態を詳細に説明する。なお、以下の実施例では、基板としてガラスを用いて説明するが、シリコンでも同様に適用できる。 Hereinafter, embodiments for carrying out the present invention will be described in detail. In the following examples, glass is used as the substrate, but silicon can be similarly applied.
図1に、本発明の電子部品に用いた脆性材料であるガラス基板上の外部電極の断面図を示す。ここで脆性材料とは、パッケージに頻繁に使用されるセラミックなどに比べて安価な材料のことをいい、例えばガラスやシリコンがある。なお、図1は、ガラス基板上の外部電極を示したものである。外部電極以外の基板部分を省略している。以下、図2、図8、図11についても同様である。 FIG. 1 shows a cross-sectional view of an external electrode on a glass substrate which is a brittle material used in the electronic component of the present invention. Here, the brittle material refers to a material that is cheaper than a ceramic or the like that is frequently used for a package, such as glass or silicon. FIG. 1 shows an external electrode on a glass substrate. Substrate portions other than the external electrodes are omitted. The same applies to FIG. 2, FIG. 8, and FIG.
内部電極(図示しない)と接続する取出し電極である貫通電極5を備えたガラス基板1上に、絶縁樹脂層12が形成され、絶縁樹脂層上に導電樹脂層13が形成される。さらに、導電樹脂層上に回路基板とのはんだ付けに用いられる外部電極4が形成される。
An insulating
絶縁樹脂層12には、貫通電極5と導電樹脂層13が直接接続するように開口部15が形成される。なお、貫通電極全体が開口している必要はなく、貫通電極上の一部が開口していればよく、絶縁樹脂層が貫通電極の一部を覆っていてもよい。絶縁樹脂層12には、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリアリルエーテル樹脂、シアネート樹脂、シリコン樹脂、アクリル樹脂、あるいは、それらを変性した絶縁樹脂などが利用できる。また、これら絶縁樹脂には、各種特性改善のため充填材等が混合されてもよい。
導電樹脂層13には、例えば、銀ペーストなどの導電性接着剤を利用することができる。また、導電樹脂は、上記に挙げたような絶縁性樹脂に導電フィラーを混合したものも利用できる。その際、導電フィラーとしてはAg、Ag合金、AgコートCu、Cuなどが利用できる。
An
For the
貫通電極5には、Agや、Ag−Pd系の金属合金、ガラス・フリットで形成した厚膜ペーストを充填して焼成した厚膜電極、Fe−Ni合金、コバール合金、ジュメット線などの金属リードをガラス・フリットで封止した気密封止電極、あるいは、はんだやめっきなどにより金属封止したものなどが利用できる。なお、LEDなどの真空封止を必要としない電子部品の場合は、導電樹脂なども利用できる。 Metal lead such as Ag, Ag-Pd based metal alloy, thick film electrode filled with glass / frit and fired, thick film electrode, Fe-Ni alloy, Kovar alloy, dumet wire, etc. A hermetically sealed electrode sealed with glass frit or a metal sealed with solder or plating can be used. In the case of an electronic component that does not require vacuum sealing such as an LED, a conductive resin can also be used.
絶縁樹脂は、柔軟性があり応力緩和特性を有し、各種応力に対して、ガラス基板部材の破壊を抑制する利点がある。しかし、絶縁樹脂にはめっきで外部電極が形成できないという欠点がある。 The insulating resin has flexibility and stress relaxation characteristics, and has an advantage of suppressing breakage of the glass substrate member against various stresses. However, the insulating resin has a drawback that external electrodes cannot be formed by plating.
一方、導電樹脂はめっきで外部電極が形成できる利点をもつ。しかし、絶縁樹脂より堅く、応力緩和特性が劣るという欠点がある。また、絶縁樹脂に比べ、樹脂含有量が少ないため、ガラスとの密着性も劣る。 On the other hand, the conductive resin has an advantage that an external electrode can be formed by plating. However, it has the disadvantages that it is harder than insulating resin and has poor stress relaxation properties. Moreover, since there is little resin content compared with insulating resin, adhesiveness with glass is also inferior.
本発明では、ガラス基板11上に、絶縁樹脂層12を形成し、絶縁樹脂層12上に導電樹脂層13を形成し、更に導電樹脂層13上に外部電極4を形成する。この構成では、ガラス基板11上に絶縁樹脂層12を形成しているため、絶縁樹脂の高い応力緩和効果とガラスへの密着性が利用できる。さらに、導電樹脂層13上に外部電極4を形成することにより、導電樹脂のめっきで外部電極を容易に形成できる利点も備える。また、絶縁樹脂層12と導電樹脂層13とが強固に密着することができる。以上により、絶縁樹脂と導電樹脂の密着性も利用できて、かつ、応力緩和効果と密着性の優れた構造が得られる。
In the present invention, the insulating
絶縁樹脂と導電樹脂の層の厚さは、各樹脂層をスクリーン印刷で形成する場合は、各々10〜30μmが望ましい。10μm以下では、基板の応力を緩和することが難しくなる。また、各樹脂で30μ以上の厚さを形成することは容易ではなく、生産コストが増加してしまう。以上示したように、この厚さにすることより、それぞれの樹脂層を安価に製造でき、かつ、応力緩和の効果の高い構造が得られる。 When the resin layers are formed by screen printing, the thickness of the insulating resin and conductive resin layers is preferably 10 to 30 μm. If it is 10 μm or less, it becomes difficult to relieve the stress of the substrate. Further, it is not easy to form a thickness of 30 μm or more with each resin, and the production cost increases. As described above, with this thickness, each resin layer can be manufactured at a low cost, and a structure having a high stress relaxation effect can be obtained.
以上説明したように、本発明に示す絶縁樹脂層と導電樹脂層との2層構造を有する電極は、絶縁樹脂単層、または、導電樹脂単層の場合に比べて、応力緩和特性や、ガラス基板との密着性が非常に高い。さらに、導電樹脂を構成する合成樹脂と絶縁樹脂とがさまざまな組み合わせをとり得るため、本発明の2層構造を有する電極をもつパッケージは、高温高湿や温度サイクルなどの信頼性が高い。 As described above, the electrode having the two-layer structure of the insulating resin layer and the conductive resin layer shown in the present invention has a stress relaxation property, glass, or the like compared to the case of the insulating resin single layer or the conductive resin single layer. Adhesion with the substrate is very high. Further, since the synthetic resin and the insulating resin constituting the conductive resin can take various combinations, the package having the electrode having the two-layer structure of the present invention has high reliability such as high temperature and high humidity and temperature cycle.
特に、ガラスとの接着や温度サイクルなどを考慮した場合、導電樹脂に採用できる樹脂には制約がある。しかし、本発明の絶縁樹脂と導電樹脂の2層構造を採用することにより、さまざまな導電樹脂が使用できる。 In particular, there are restrictions on the resins that can be used as the conductive resin when considering adhesion to glass, temperature cycling, and the like. However, various conductive resins can be used by adopting the two-layer structure of the insulating resin and the conductive resin of the present invention.
また、水晶振動子など真空封止が要求される電子部品では、真空封止後に高温工程を経ることは、真空度が低下するおそれがある。そのため、500℃程度の熱処理を必要とするガラス・フリットを使用した厚膜電極では、真空封止前に外部電極を形成する必要があり、製造時間が増加する。しかし、本発明では、導電樹脂を用いることができるため、200℃程度の比較的低い温度まででの熱処理(硬化処理)ですむ。このため、真空封止後に外部電極を形成することが可能となり、製造時間の短縮化が図れる。 In addition, in an electronic component that requires vacuum sealing, such as a crystal resonator, a high temperature process after vacuum sealing may reduce the degree of vacuum. Therefore, in a thick film electrode using glass frit that requires heat treatment at about 500 ° C., it is necessary to form an external electrode before vacuum sealing, which increases manufacturing time. However, in the present invention, since a conductive resin can be used, heat treatment (curing treatment) up to a relatively low temperature of about 200 ° C. is sufficient. For this reason, it becomes possible to form an external electrode after vacuum sealing, and the manufacturing time can be shortened.
図2を用いて、本発明の外部電極形成工程を説明する。 The external electrode forming process of the present invention will be described with reference to FIG.
図2(a)は、ガラス基板1上に絶縁樹脂層12を形成する工程である(印刷工程1)。図2(a)の工程では、内部電極(図示しない)と接続する貫通電極5を備えたガラス基板1上に、絶縁樹脂層12をスクリーン印刷によりパターン印刷する。さらに、絶縁樹脂層12を印刷した後、硬化処理を行う。なお、絶縁樹脂層を形成する際、貫通電極上を開口する開口部15を形成する。なお、貫通電極全体が開口している必要はなく、貫通電極上の一部が開口していればよく、絶縁樹脂層が貫通電極の一部を覆っていてもよい。
FIG. 2A is a process of forming the insulating
図2(b)は、絶縁樹脂層12上に、導電樹脂層13を形成する工程である(印刷工程2)。導電樹脂層13は、スクリーン印刷によりパターン印刷し、硬化処理を行い、形成する。また、導電樹脂層13は、開口部15にも形成され、貫通電極5と直接接続する部分を有している。
FIG. 2B is a process of forming the
図2(c)では、導電樹脂層13上に、無電解めっきを用いて、外部電極4を形成する(めっき工程)。無電解めっきにより形成した外部電極4は、導電樹脂層13との密着性が高い。無電解めっきは、導電樹脂層13上にのみ外部電極4を形成することができるため、スパッタ法による膜形成では必須なマスクが不要となる。また、バッチで処理でき、他の工法に比べて低コストで、量産性がよい。
In FIG.2 (c), the
なお、外部電極を形成する方法は、印刷法、スパッタ法、蒸着法やフォトリソ法などを用いて形成してもよい。 Note that the external electrode may be formed by a printing method, a sputtering method, a vapor deposition method, a photolithography method, or the like.
図3は、本発明の外部電極を搭載したガラス基板の平面図である。 FIG. 3 is a plan view of a glass substrate on which the external electrode of the present invention is mounted.
図3では、ガラス基板1に、2つの絶縁樹脂層12が形成されている。また、絶縁樹脂層12上に導電樹脂層(図示しない)が形成され、導電樹脂層上には外部電極4が形成されている。なお、導電樹脂層と外部電極4はほぼ同じ形状で構成されている。また、外部電極4は、外部電極4aと外部電極4bとに絶縁樹脂層12上で分割される構造となっている。よって、図3では、絶縁樹脂層12上に分割された2つの導電樹脂層が形成され、各導電樹脂層上に外部電極が配置される構造となっている。また、外部電極4a、4bは、めっきなどで形成されている。
In FIG. 3, two insulating resin layers 12 are formed on the
外部電極を絶縁膜全面に形成した場合、ガラス基板にかかる応力は大きくなる。そのため、外部電極を分割することによって、分割しない場合と比べて応力緩和特性が向上する。ただし、本発明の外部電極は、必ずしも分割される必要はない。なお、図3のガラス基板は、例えば、横3mm、縦1.3mmから1.5mmの板状構造のものである。 When the external electrode is formed on the entire surface of the insulating film, the stress applied to the glass substrate increases. Therefore, dividing the external electrode improves the stress relaxation characteristics as compared with the case where the external electrode is not divided. However, the external electrode of the present invention is not necessarily divided. Note that the glass substrate in FIG. 3 has a plate-like structure having a width of 3 mm and a length of 1.3 mm to 1.5 mm, for example.
図4は、図3の外部電極を用いて電子部品を形成した場合の、図3の鎖線A−A′の断面を見た図である。図4では、電子素子は、水晶振動片8である。また、パッケージは基板1と、蓋2と、接合材3などの水晶振動片8を封止するもので構成されている。また、電子部品は、パッケージ、パッケージに内封された電子素子、電極などの回路基板11上に構成されているものを指す。図4では、ガラス基板1の一方の面に、絶縁樹脂層12が形成されている。また、絶縁樹脂層12上には、2つの導電樹脂層13a、13bが形成されている。また、導電樹脂層13a、13b上には、それぞれ外部電極4a、4bを形成している。さらに、外部電極4a、4bは、はんだ9によって1つのランド10に接続されている。また、ガラス基板1の絶縁樹脂層12を形成しない面には、内部電極6が形成されている。この内部電極6は、ガラス基板1に埋め込まれた貫通電極5と接続している。また、絶縁樹脂層12は、貫通電極5部分に開口部15を備えている。開口部15には、導電樹脂層13a、または13bが形成されている。さらに、導電樹脂層13a、または13bと貫通電極5とが、開口部15を介して電気的に接続している。なお、図4は、回路基板11上に形成された電子部品の部分を示したものである。そのため、回路基板の他の部分を波線により省略している。以下、図9についても同様である。
4 is a view of a cross section taken along a chain line AA ′ in FIG. 3 when an electronic component is formed using the external electrode in FIG. In FIG. 4, the electronic element is a
また、外部電極4aと外部電極4bは、回路基板11上の1つのランド10に接続しているため、回路的に同じ機能を備える。例えば、水晶振動子では、アノード電極、またはカソード電極を意味し、各々単一の機能をもつものである。例えば、外部電極の一方は、回路的に意味をもたない捨て電極でもよい。この場合、外部電極と全く同じ形状の捨て電極を基板上の対称となる位置に配置することによって、電子部品の構造のバランスを保つことができる。また、分割された外部電極同士の間隔は、例えば、200μm程度である。
Further, since the external electrode 4a and the
このように、外部電極を分割することにより、一体化された外部電極より面積が縮小し、ガラス基板に発生する応力が緩和される。また、はんだ付けにより発生する応力も緩和される。さらに、熱サイクルにより発生する応力や変形応力等も緩和される。 Thus, by dividing the external electrode, the area is reduced as compared with the integrated external electrode, and the stress generated in the glass substrate is relieved. Moreover, the stress generated by soldering is also alleviated. Furthermore, stress generated by thermal cycling, deformation stress, etc. are alleviated.
図5は、本発明の絶縁樹脂層を備えた基板の平面図である。図5では、絶縁樹脂層12がガラス基板1のほぼ全面を覆う構造となっている。さらに、ガラス基板1に形成した絶縁樹脂層12には、開口部15が形成されている。開口部15の下には、ガラス基板1と同一平面に形成された貫通電極(図示しない)を有している。この開口部15は、絶縁樹脂層12上に形成する導電樹脂層(図示しない)と貫通電極を電気的に接続するために形成されている。また、図5で、例えば、電子部品が水晶振動子の場合、絶縁樹脂層がガラス基板のほぼ全面を覆うと、レーザーによる周波数微調整が困難になる。そのため、絶縁樹脂層が分離されていない場合は、レーザーでの周波数調整のために、開口部15とは別に、絶縁樹脂層の中心部に開口部(図示しない)を形成することが好ましい。
FIG. 5 is a plan view of a substrate provided with the insulating resin layer of the present invention. In FIG. 5, the insulating
図6は、本発明の絶縁樹脂層と導電樹脂層とを備えたガラス基板を示す図である。なお、導電樹脂層13とガラス基板1との間には、導電樹脂層13とほぼ同じ形状の絶縁樹脂層(図示しない)が形成されている。また、絶縁樹脂層には、図5と同様に、開口部が形成されている。開口部の下には、ガラス基板1と同一平面に形成された貫通電極(図示しない)を有している。この開口部は、絶縁樹脂層上に形成する導電樹脂層13と貫通電極を電気的に接続するために形成されている。以上、図6の構成を採用することにより、例えば、水晶振動子の場合、導電樹脂層13を形成しない部分のガラス基板から、レーザーでの周波数調整を行うことができる。
FIG. 6 is a view showing a glass substrate provided with the insulating resin layer and the conductive resin layer of the present invention. An insulating resin layer (not shown) having substantially the same shape as the
図7は、本発明の絶縁樹脂層を備えた基板の平面図である。 FIG. 7 is a plan view of a substrate provided with the insulating resin layer of the present invention.
図7(a)は絶縁樹脂層12に開口部15を設けた基板の平面図である。開口部15の下には、ガラス基板に埋め込まれた貫通電極(図示しない)が形成されている。この絶縁樹脂層12上に導電樹脂層を形成すると、図6に示すガラス基板1上に絶縁樹脂層、導電樹脂層の順に積層された構造になる。これにより、開口部15に導電樹脂層が形成され、貫通電極と導電樹脂層とが電気的に接続される。図7(a)の開口部15の形状は、円形であるが、貫通孔部分が開口していれば、例えば、平方形でもよい。
FIG. 7A is a plan view of a substrate in which an
しかし、絶縁樹脂層をスクリーン印刷法で形成する場合、開口部の径が小さくなると、液ダレなどを起こし、正確に開口しないという欠陥が生じやすい。この欠陥を避けるために、絶縁樹脂層を形成しない領域を広くし、開放構造とするのが効果的ある。 However, when the insulating resin layer is formed by a screen printing method, if the diameter of the opening is reduced, liquid dripping or the like is likely to occur, and a defect that the opening does not occur correctly is likely to occur. In order to avoid this defect, it is effective to widen the region where the insulating resin layer is not formed and to have an open structure.
図7(b)は、絶縁樹脂層12の側面の一部を開放した開口部15を備える。図7(b)の構造により、応力緩和特性をほとんど低下させずに、印刷法による液ダレを防ぐことができる。また、図7(b)では、1対の絶縁樹脂層において、対向部の反対側の側面に開放構造を設けている。ただし、開放構造はどの側面に設けても問題なく、例えば、1対の絶縁樹脂層において、対向部の側面に設けてもよい。
FIG. 7B includes an
また、スクリーン印刷法には、金属マスクに開口部を形成する開口マスク、ステンシル型マスク、感光樹脂などでメッシュ(紗)にパターン形成したメッシュ・マスクがある。本発明では、メッシュ・マスクを用いると精度よく印刷でき、開口マスクでは不可能な浮島パターンも形成可能であるという利点を有する。 The screen printing method includes an opening mask for forming an opening in a metal mask, a stencil mask, a mesh mask formed into a pattern (mesh) with a photosensitive resin or the like. In the present invention, when a mesh mask is used, printing can be performed with high accuracy, and an floating island pattern that cannot be formed with an opening mask can be formed.
また、絶縁樹脂層を印刷する前に、予め貫通電極上に導電樹脂層を印刷する方法もある。図8にその工程を示す。 There is also a method of printing a conductive resin layer on the through electrode in advance before printing the insulating resin layer. FIG. 8 shows the process.
図8は、ガラス基板に本発明の各樹脂層を形成する工程を示す断面図である。 FIG. 8 is a cross-sectional view showing a process of forming each resin layer of the present invention on a glass substrate.
図8(a)は、貫通電極5上に導電樹脂層13を形成する工程である(印刷工程a)。この工程では、絶縁樹脂層12を印刷する前に、開口部にあたる部分に、先に導電樹脂層13を印刷してしまう。これにより、開口部の形成が不要となり、製造工程の単純化が可能となる。ただし、必ずしも導電樹脂層が貫通電極全体を覆う必要はなく、貫通電極の一部を覆う形でもよい。
FIG. 8A shows a process of forming the
図8(b)は、導電樹脂層13の周辺部に絶縁樹脂層を形成する工程である。この工程により、ガラス基板1と外部電極との密着性を向上することができる(印刷工程b)。
FIG. 8B is a process of forming an insulating resin layer around the
図8(c)は、絶縁樹脂層12上に導電樹脂層13を形成する工程である。この工程で、形成した2つの導電樹脂層が一体化する。これにより、導電樹脂層13上に、めっきを用いて外部電極を形成することが容易に行える(めっき工程)。
FIG. 8C is a process of forming the
以上より、図8の構造は、絶縁樹脂層12に開口部を設けたものと同じ構造になり、貫通電極5と導電樹脂層13とを電気的に接続している。さらに、開口部の形成が不要となり、製造工程の単純化を図ることができる。
8 has the same structure as that in which the insulating
図9は、本発明の外部電極を使用した電子部品断面の応力集中部を示した図である。なお、図9の各構成は図4と同様であり、積層構造部14はガラス基板1上に絶縁樹脂層、導電樹脂層、外部電極の順に積層した構造をまとめて示したものである。このとき、積層構造部14は、例えば、カソード電極とアノード電極のような対の電極からなる。積層構造部14を回路基板11にはんだ9で接続した場合、ガラス基板1において、積層構造部14の基板の中心に近い端部の位置に、特に基板の中心に近い導電樹脂層、または外部電極の辺の位置に、曲げ等による応力が集中する応力集中部24が存在する。従って、応力緩和するためには、最低限、応力集中部24に応力緩和のための絶縁樹脂層12を形成すればよい。図10にその構造を示す。
FIG. 9 is a view showing a stress concentration portion of a cross section of an electronic component using the external electrode of the present invention. Each configuration in FIG. 9 is the same as that in FIG. 4, and the
図10は、本発明の絶縁樹脂層を備えた基板の平面図である。 FIG. 10 is a plan view of a substrate provided with the insulating resin layer of the present invention.
図10(a)は、図9に示す応力集中部24のみに絶縁樹脂層12を形成する構造を示す図である。応力が他の部分に対して大きく集中している応力集中部24に、絶縁樹脂層12を形成するだけでも、ガラス基板1に発生する応力を十分に緩和することができる。なお、本実施例は、応力を十分に緩和するために、応力集中部に位置する導電樹脂層の辺が絶縁樹脂層12上に必ず形成される。また、本実施例では、絶縁樹脂層12は、貫通電極5上に形成されていない。これにより、貫通電極5上に開口部を形成する必要がなくなり、製造工程の短縮が可能となる。ただし、貫通電極全体が開口している必要はなく、貫通電極上の一部が開口していればよく、絶縁樹脂層が貫通電極の一部を覆っていてもよい。なお、本実施例において、外部電極は分割された構造でもよい。
FIG. 10A shows a structure in which the insulating
図10(b)は、図9に示す応力集中部24、及び、ガラス基板1の端部に2本の矩形状の絶縁樹脂層12を形成する構造を示す図である。なお、図10(a)と同様に、絶縁樹脂層12は貫通電極5上には形成しないものとする。以上により、図10(b)の構成は、ガラス基板に発生する応力を十分に緩和することができる。また、図10(a)に比べ、応力をさらに緩和でき、また、ガラス基板1と絶縁樹脂層12上に形成する導電樹脂層との密着性を向上することもできる。なお、本実施例の絶縁樹脂層は、特に矩形状である必要はなく、応力集中部、及び外部電極の端部周辺に形成されていればよい。なお、本実施例は、例えば、ICチップなどの端子及び外部電極を1対以上備えるものにも有効である。
FIG. 10B is a view showing a structure in which the stress concentration portion 24 shown in FIG. 9 and two rectangular insulating resin layers 12 are formed at the end of the
図11は本発明の電子部品のガラス基板上の外部電極の断面図を示す。図11では、ガラス基板1上に、引き回し電極と絶縁樹脂層が形成されている。また、引き回し電極16と絶縁樹脂層12上に導電樹脂層13が形成されている。このとき、再配線により内部電極(図示しない)とつながる引き回し電極16と導電樹脂層13は電気的に接続されている。ここでは、層間配線である引き回し電極16をガラス基板と蓋(図示しない)の接合部から取り出している。また、導電樹脂層13上に外部電極4が形成されている。さらに、ガラス基板1の端には、引き回し電極16上に絶縁樹脂層12が形成されている。これにより、外部電極4に接続するはんだなどが、引き回し電極16に固着することを防ぐことができる。この構成により、ガラス基板1に貫通孔を形成する必要がなくなり、ガラス基板1の強度を維持することができる。
FIG. 11 shows a cross-sectional view of the external electrode on the glass substrate of the electronic component of the present invention. In FIG. 11, a lead electrode and an insulating resin layer are formed on the
図12は、図11の構成を備えた電子部品の断面図である。図12では、貫通電極を形成せず、接合部3とガラス基板1との間に、内部電極6と積層構造部14とを接続するための引き回し電極16を形成している点が特徴である。これにより、ガラス基板1に貫通孔を形成する必要がなくなり、電子部品の品質を向上することができる。
12 is a cross-sectional view of an electronic component having the configuration of FIG. FIG. 12 is characterized in that a lead-
また、パッケージの内部から外部への電極取り出し方法として、他にも、例えば、外部電極の領域の外に貫通電極を形成し、再配線で外部電極領域まで接続する方法を用いることができる。 As another method for taking out the electrode from the inside of the package to the outside, for example, a method of forming a through electrode outside the region of the external electrode and connecting to the external electrode region by rewiring can be used.
図13は、図11の構成を備えた別の電子部品の断面図である。図13では、水晶振動片8が、接続材7と内部電極6を介して、蓋2に接合されている。
FIG. 13 is a cross-sectional view of another electronic component having the configuration of FIG. In FIG. 13, the
パッケージには、水晶振動子などのように中空構造で蓋(リッド)を有するものがある。このとき、蓋に金属を用いる場合は、ろう材を挟んでの溶接が可能である。また、蓋にガラスを用いる場合は、基板との接合には陽極接合が有効である。また、接合材にAu−20重量%Snはんだを使用して接合することも可能である。また、有機接着剤の使用、または、ガラスペーストの使用により接合することなども可能である。 Some packages have a hollow structure such as a crystal resonator and have a lid. At this time, when a metal is used for the lid, welding with a brazing material is possible. When glass is used for the lid, anodic bonding is effective for bonding to the substrate. Moreover, it is also possible to join by using Au-20 wt% Sn solder as the bonding material. It is also possible to join by using an organic adhesive or glass paste.
また、空間を形成するためにガラスを凹状に形成するには、ガラスのプレス成形を利用することができる。また、これ以外にも、例えば、エッチングの利用、サンドブラストの利用、厚膜法による側壁の形成、または、ガラスプリフォームの接合による側壁の形成などの方法がある。 Moreover, in order to form glass into a concave shape in order to form a space, glass press molding can be utilized. In addition, there are other methods such as etching, sandblasting, sidewall formation by a thick film method, or sidewall formation by glass preform bonding.
水晶振動片と内部電極との接続には、接合剤として有機導電性接着剤を使用することができる。また、このほかにも、例えば、Au−20重量%Snはんだの使用、その他の高温はんだの使用、Auバンプによる超音波接合の利用、または、前記方法とワイヤボンディングの併用による接続などが可能である。 An organic conductive adhesive can be used as a bonding agent for the connection between the quartz crystal vibrating piece and the internal electrode. In addition, for example, use of Au-20 wt% Sn solder, use of other high-temperature solder, use of ultrasonic bonding with Au bumps, or connection using the above method and wire bonding is possible. is there.
基板、あるいは蓋用の薄板ガラスには、フロート法で製造した薄板のソーダガラスを利用することで、低コスト化が可能となる。また、フロート法では平滑度の良好な薄板ソーダガラスの製造が容易である。さらに、このソーダガラスは、研磨性が良好で、厚さが0.2mmから0.5mmの平滑な薄板ガラスが比較的容易に得られる。また、ソーダガラスは熱膨張率が水晶振動子に近く、振動特性において有利である。特に、パッケージがガラスの蓋を備える場合、蓋と基板の接合を陽極接合で行う方法は、1枚大きなガラス基板、またはシリコン基板などに、多数のパッケージを一括形成する方法に適しており、極めて量産性に富んだ方法である。 By using a thin soda glass manufactured by a float process as a thin glass sheet for a substrate or a lid, the cost can be reduced. In addition, the float method makes it easy to produce a thin soda glass with good smoothness. Furthermore, this soda glass has good polishing properties, and a smooth thin glass plate having a thickness of 0.2 mm to 0.5 mm can be obtained relatively easily. Further, soda glass has a thermal expansion coefficient close to that of a crystal resonator and is advantageous in terms of vibration characteristics. In particular, when the package has a glass lid, the method of joining the lid and the substrate by anodic bonding is suitable for a method of forming a large number of packages on a single large glass substrate or silicon substrate. This method is rich in mass productivity.
抵抗やコンデンサなどの電子部品の外部電極にめっきを形成するには、バレルめっきによる電解めっきが利用される。 Electrolytic plating by barrel plating is used to form plating on external electrodes of electronic components such as resistors and capacitors.
しかし、本発明で用いている基板は、ガラスやシリコンのような脆弱な基板である。この基板上に一括して多数のパッケージ領域を形成し、電子部品を形成して、各デバイスに切断するような方法では、電解めっきの使用は困難である。そこで、本発明では、1枚の大きな基板上に、給電配線せずにめっきを形成するために、無電解めっきを用いている。 However, the substrate used in the present invention is a fragile substrate such as glass or silicon. It is difficult to use electrolytic plating in a method in which a large number of package regions are collectively formed on the substrate, electronic components are formed, and each device is cut. Therefore, in the present invention, electroless plating is used to form a plating on one large substrate without supplying power.
外部電極としては下地に、例えば、Ni、Cu、あるいはNiとCuとを積層したものを用いている。また、外部電極の保護層として、例えばAu、Sn、Ag、Ptや、あるいはAuとPdとを積層したものが利用できる。工程としては、導電樹脂層上にNi−P、またはNi−Bの無電解めっきを形成してから、保護層として、Auを置換めっきで形成する方法がより好ましい。 As the external electrode, for example, Ni, Cu, or a laminate of Ni and Cu is used as a base. As the protective layer of the external electrode, for example, Au, Sn, Ag, Pt, or a laminate of Au and Pd can be used. As the process, a method of forming Au—P or Ni—B electroless plating on the conductive resin layer and then forming Au as a protective layer by displacement plating is more preferable.
なお、上記では、電子素子として、水晶振動片を例に述べたが、SAW(Surface Acoustic Wave)素子にも非常に有効である。また、受・発光デバイスのような半導体、IC(Integrated Circuit)チップ、加速度センサ、圧力センサ、光センサ、その他のMEMSセンサ、光部品、高周波部品、マルチ・チップ・モジュールなどの複数のチップや要素からなる電子素子にも適用できる。よって、例えば基板と蓋とからなるパッケージと、その内部に封止する上記の電子素子とからなる電子部品にも本発明は適用できる。 In the above description, the quartz crystal resonator element is described as an example of the electronic element, but the present invention is also very effective for a SAW (Surface Acoustic Wave) element. Also, multiple chips and elements such as semiconductors such as light receiving and light emitting devices, IC (Integrated Circuit) chips, acceleration sensors, pressure sensors, optical sensors, other MEMS sensors, optical components, high frequency components, multi-chip modules, etc. It is applicable also to the electronic device which consists of. Therefore, for example, the present invention can also be applied to an electronic component including a package including a substrate and a lid and the above-described electronic element sealed therein.
また、シリコンを基板として使用した場合は、MEMS(Micro Electro Mechanical Systems)と称されるエッチングを主体とする微小部品のパッケージ材料として使用される。この場合、パッケージとしてのシリコンは搭載する電子素子、機構素子等と一体化して加工が行われるため、特にプロセス適合性のよいシリコンが利用される。 In addition, when silicon is used as a substrate, it is used as a packaging material for microparts mainly composed of etching called MEMS (Micro Electro Mechanical Systems). In this case, since silicon as a package is processed by being integrated with an electronic element, a mechanism element and the like to be mounted, silicon having particularly good process compatibility is used.
電子素子を封止する方法としては中空封止でなく、LEDなどの半導体を封入し、樹脂、またはガラスを充填したような中実表面実装部品パッケージの構造となる。 The method for sealing the electronic element is not a hollow sealing, but a structure of a solid surface-mounted component package in which a semiconductor such as an LED is sealed and filled with a resin or glass.
また、この構造は、基板に側壁を形成し、樹脂、またはガラスを充填する表面実装部品パッケージにも適用できる。また、この構造は、基板にチップ素子を搭載し、樹脂封止、または樹脂コートするパッケージにも適用できる。あるいは、電池、キャパシターのような電解液を内部に封入するようなパッケージにも、本発明は適用できる。図14にその構造を示す。 This structure can also be applied to a surface mount component package in which a side wall is formed on a substrate and filled with resin or glass. This structure can also be applied to a package in which a chip element is mounted on a substrate and resin-sealed or resin-coated. Alternatively, the present invention can be applied to a package in which an electrolytic solution such as a battery or a capacitor is enclosed. FIG. 14 shows the structure.
図14は、本発明の電子素子を封止した形態の電子部品の断面図である。図14では、例えば、光センサのような電子素子22が、ガラス基板1上の内部電極6にワイヤボンディング17により接続されている。さらに、気密封止は樹脂、ガラスなどの封止剤18によりなされている。光センサなどの場合、例えば、電子素子とパッケージの内部電極との接続は、ワイヤボンディングやバンプ電極なども利用できる。
FIG. 14 is a cross-sectional view of an electronic component in a form in which the electronic device of the present invention is sealed. In FIG. 14, for example, an electronic element 22 such as an optical sensor is connected to the
本発明による電子部品の形成は、多数の電子部品を一括して形成することが可能である。 In the formation of the electronic component according to the present invention, a large number of electronic components can be collectively formed.
図15は、電子部品を基板上で一括形成する工程を示す図である。 FIG. 15 is a diagram illustrating a process of collectively forming electronic components on a substrate.
図15(a)は、ガラス基板上1にパッケージされた電子部品23が一括形成された図である。この電子部品23は、内部配線、電子部品の搭載、封止(蓋の接合)、外部電極形成を行って形成したものである。また、この電子部品23は、本発明の絶縁樹脂層、導電樹脂層、外部電極の積層構造を備えたことを特徴とするものである。
図15(b)は、電子部品を個片化する工程である。具体的には、ガラス基板1を切断して、1個1個の電子部品23に個片化する。
FIG. 15A is a diagram in which the electronic components 23 packaged on the
FIG. 15B is a process of dividing the electronic component into pieces. Specifically, the
1枚の大きなガラス基板で多数の電子部品を一括形成する方法において、スクリーン印刷法は極めて生産性に優れており、量産が容易となる。 In a method for forming a large number of electronic components on a single large glass substrate, the screen printing method is extremely excellent in productivity and facilitates mass production.
さらに、基板と蓋の陽極接合、無電解めっきによる外部電極の形成は、ガラスなどの大きな基板で一括してパッケージングを行う場合に好適である。 Furthermore, anodic bonding of the substrate and lid and formation of the external electrode by electroless plating are suitable when packaging is performed collectively on a large substrate such as glass.
1 ガラス基板
2 蓋
3 接合材
4、4a、4b 外部電極
5 貫通電極
6 内部電極
7 接続材
8 水晶振動片
9 はんだ
10 ランド
11 回路基板
12 絶縁樹脂層
13、13a、13b、23 導電樹脂層
14 積層構造部
15 開口部
16 引き回し電極
17 ワイヤボンディング
18 封止剤
22 電子素子
23 電子部品
24 応力集中部
DESCRIPTION OF
Claims (20)
前記基板は、前記基板の第1の面と反対の面に絶縁樹脂層、導電樹脂層、外部電極の順で積層された積層構造部を備えることを特徴とする電子部品。 A substrate formed of a brittle material; a lid that is installed on the first surface of the substrate and that forms a cavity portion that is blocked from outside air between the first surface; and the substrate and the lid. And a package having the cavity therein, an internal electrode installed inside the package, an electronic element installed inside the package and electrically connected to the internal electrode, And an external electrode to be electrically connected,
The electronic component is provided with a laminated structure portion in which an insulating resin layer, a conductive resin layer, and an external electrode are laminated in this order on a surface opposite to the first surface of the substrate.
前記外部電極が、分割された前記導電樹脂層とほぼ同じ形状であることを特徴とする請求項3に記載の電子部品。 The conductive resin layer has a structure divided on the insulating resin layer,
The electronic component according to claim 3, wherein the external electrode has substantially the same shape as the divided conductive resin layer.
前記貫通電極と前記導電樹脂層とが前記開口部を介して電気的に接続されたことを特徴とする請求項6に記載の電子部品。 The insulating resin layer has an opening on the through electrode;
The electronic component according to claim 6, wherein the through electrode and the conductive resin layer are electrically connected through the opening.
前記基板は、前記基板の第1の面と反対の面に絶縁樹脂層、導電樹脂層、外部電極の順で積層された積層構造部を備えることを特徴とする電子部品。 A substrate formed of a brittle material; an internal electrode disposed on a first surface of the substrate; an electronic element disposed on the internal electrode and hermetically sealed with a sealing material; and a first of the substrate In an electronic component provided with an external electrode that is installed on a surface opposite to the surface and electrically connected to the internal electrode,
The electronic component is provided with a laminated structure portion in which an insulating resin layer, a conductive resin layer, and an external electrode are laminated in this order on a surface opposite to the first surface of the substrate.
前記基板を有するパッケージに電子素子を固定する工程と、
前記外部電極と前記電子素子とを電気的に接続する電子素子接続工程と、
を有する電子部品の製造方法。 An insulating resin layer forming step for forming an insulating resin layer on the substrate; a conductive resin layer forming step for forming a conductive resin layer on the insulating resin layer; an external electrode forming step for forming external electrodes on the conductive resin layer; Forming a laminated structure portion comprising:
Fixing an electronic element to a package having the substrate;
An electronic element connecting step of electrically connecting the external electrode and the electronic element;
The manufacturing method of the electronic component which has this.
前記貫通電極上に第1の導電樹脂層を形成する工程と、
前記第1の導電樹脂層の周辺に前記絶縁樹脂層を形成する工程と、
前記絶縁樹脂層上に第2の導電樹脂層を形成する工程と、
を有することを特徴とする請求項16に記載の電子部品の製造方法。 The step of forming the laminated structure part includes
Forming a first conductive resin layer on the through electrode;
Forming the insulating resin layer around the first conductive resin layer;
Forming a second conductive resin layer on the insulating resin layer;
The method of manufacturing an electronic component according to claim 16, comprising:
前記電子部品を個片に分割する工程と、
を有する請求項14から19のいずれか1項に記載の電子部品の製造方法。 Forming a large number of the electronic elements and a large number of the external electrodes on the substrate to form an electronic component;
Dividing the electronic component into pieces;
The method of manufacturing an electronic component according to claim 14, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009166481A JP5318685B2 (en) | 2008-09-26 | 2009-07-15 | Electronic component and manufacturing method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008247319 | 2008-09-26 | ||
JP2008247319 | 2008-09-26 | ||
JP2009166481A JP5318685B2 (en) | 2008-09-26 | 2009-07-15 | Electronic component and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103479A true JP2010103479A (en) | 2010-05-06 |
JP5318685B2 JP5318685B2 (en) | 2013-10-16 |
Family
ID=42293820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009166481A Expired - Fee Related JP5318685B2 (en) | 2008-09-26 | 2009-07-15 | Electronic component and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5318685B2 (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011228319A (en) * | 2010-04-15 | 2011-11-10 | Sumitomo Metal Electronics Devices Inc | Package for housing electronic component element |
JP2012015363A (en) * | 2010-07-01 | 2012-01-19 | Seiko Instruments Inc | Electronic device, electronic equipment, and method of manufacturing electronic device |
JP2012069582A (en) * | 2010-09-21 | 2012-04-05 | Daishinku Corp | Electronic component package sealing member and electronic component package |
JP2012084681A (en) * | 2010-10-12 | 2012-04-26 | Shinko Electric Ind Co Ltd | Electronic component device, and manufacturing method and wiring substrate for the same |
JP2013143444A (en) * | 2012-01-10 | 2013-07-22 | Seiko Instruments Inc | Method of manufacturing electronic component package |
JP2013143443A (en) * | 2012-01-10 | 2013-07-22 | Seiko Instruments Inc | Method of manufacturing electronic component package and electronic component package |
JP2014143288A (en) * | 2013-01-23 | 2014-08-07 | Seiko Instruments Inc | Electronic device, oscillator and method of manufacturing electronic device |
JP2014165192A (en) * | 2013-02-21 | 2014-09-08 | Seiko Instruments Inc | Electronic component package and method of manufacturing electronic component package |
JP2019186664A (en) * | 2018-04-05 | 2019-10-24 | 日本電波工業株式会社 | Crystal oscillator |
CN111510104A (en) * | 2019-01-31 | 2020-08-07 | 精工爱普生株式会社 | Vibration device, vibration module, and electronic apparatus |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001176909A (en) * | 1999-12-17 | 2001-06-29 | Matsushita Electric Ind Co Ltd | Semiconductor device and mounting body thereof |
JP2002198459A (en) * | 2000-12-27 | 2002-07-12 | Kyocera Corp | Surface-mounting electronic component, and its manufacturing method |
JP2004166006A (en) * | 2002-11-13 | 2004-06-10 | Nippon Dempa Kogyo Co Ltd | Quartz oscillator for surface mount |
JP2007150688A (en) * | 2005-11-28 | 2007-06-14 | Tdk Corp | Piezoelectric component |
JP2007160499A (en) * | 2005-11-16 | 2007-06-28 | Kyocera Corp | Electronic part sealing board, electronic part sealing board in multiple part form, electronic device using electronic part sealing board, and electronic device fabricating method |
JP2009194091A (en) * | 2008-02-13 | 2009-08-27 | Seiko Instruments Inc | Electronic component, electronic equipment, and base member manufacturing method |
JP2010004216A (en) * | 2008-06-19 | 2010-01-07 | Seiko Instruments Inc | Electronic component and electronic circuit board having the same |
-
2009
- 2009-07-15 JP JP2009166481A patent/JP5318685B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001176909A (en) * | 1999-12-17 | 2001-06-29 | Matsushita Electric Ind Co Ltd | Semiconductor device and mounting body thereof |
JP2002198459A (en) * | 2000-12-27 | 2002-07-12 | Kyocera Corp | Surface-mounting electronic component, and its manufacturing method |
JP2004166006A (en) * | 2002-11-13 | 2004-06-10 | Nippon Dempa Kogyo Co Ltd | Quartz oscillator for surface mount |
JP2007160499A (en) * | 2005-11-16 | 2007-06-28 | Kyocera Corp | Electronic part sealing board, electronic part sealing board in multiple part form, electronic device using electronic part sealing board, and electronic device fabricating method |
JP2007150688A (en) * | 2005-11-28 | 2007-06-14 | Tdk Corp | Piezoelectric component |
JP2009194091A (en) * | 2008-02-13 | 2009-08-27 | Seiko Instruments Inc | Electronic component, electronic equipment, and base member manufacturing method |
JP2010004216A (en) * | 2008-06-19 | 2010-01-07 | Seiko Instruments Inc | Electronic component and electronic circuit board having the same |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011228319A (en) * | 2010-04-15 | 2011-11-10 | Sumitomo Metal Electronics Devices Inc | Package for housing electronic component element |
JP2012015363A (en) * | 2010-07-01 | 2012-01-19 | Seiko Instruments Inc | Electronic device, electronic equipment, and method of manufacturing electronic device |
US9000304B2 (en) | 2010-09-21 | 2015-04-07 | Daishinku Corporation | Sealing member for piezoelectric resonator device and pieoelectric resonator device |
JP2012069582A (en) * | 2010-09-21 | 2012-04-05 | Daishinku Corp | Electronic component package sealing member and electronic component package |
CN102420581A (en) * | 2010-09-21 | 2012-04-18 | 株式会社大真空 | Sealing member for electronic component package and electronic component package |
EP2432013A3 (en) * | 2010-09-21 | 2014-12-10 | Daishinku Corporation | Sealing member for electronic component package and electronic component package |
JP2012084681A (en) * | 2010-10-12 | 2012-04-26 | Shinko Electric Ind Co Ltd | Electronic component device, and manufacturing method and wiring substrate for the same |
US8878357B2 (en) | 2010-10-12 | 2014-11-04 | Shinko Electric Industries Co., Ltd. | Electronic component device, method of manufacturing the same and wiring substrate |
JP2013143444A (en) * | 2012-01-10 | 2013-07-22 | Seiko Instruments Inc | Method of manufacturing electronic component package |
JP2013143443A (en) * | 2012-01-10 | 2013-07-22 | Seiko Instruments Inc | Method of manufacturing electronic component package and electronic component package |
JP2014143288A (en) * | 2013-01-23 | 2014-08-07 | Seiko Instruments Inc | Electronic device, oscillator and method of manufacturing electronic device |
JP2014165192A (en) * | 2013-02-21 | 2014-09-08 | Seiko Instruments Inc | Electronic component package and method of manufacturing electronic component package |
JP2019186664A (en) * | 2018-04-05 | 2019-10-24 | 日本電波工業株式会社 | Crystal oscillator |
CN111510104A (en) * | 2019-01-31 | 2020-08-07 | 精工爱普生株式会社 | Vibration device, vibration module, and electronic apparatus |
JP2020123928A (en) * | 2019-01-31 | 2020-08-13 | セイコーエプソン株式会社 | Vibration device, vibration module, electronic apparatus, and method for manufacturing vibration device |
JP7238438B2 (en) | 2019-01-31 | 2023-03-14 | セイコーエプソン株式会社 | Vibration device, vibration module, and method for manufacturing vibration device |
US11699984B2 (en) | 2019-01-31 | 2023-07-11 | Seiko Epson Corporation | Vibrator device, vibrator module, and electronic apparatus |
CN111510104B (en) * | 2019-01-31 | 2023-10-20 | 精工爱普生株式会社 | Vibration device, vibration module, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5318685B2 (en) | 2013-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5318685B2 (en) | Electronic component and manufacturing method thereof | |
TWI447862B (en) | Electronic parts, electronic machines, and base member manufacturing methods | |
US8159059B2 (en) | Microelectromechanical device and method for manufacturing the same | |
JP2012129481A (en) | Electronic component and method for manufacturing the same | |
JP2010166018A (en) | Electronic component, and manufacturing method thereof | |
JP2010004216A (en) | Electronic component and electronic circuit board having the same | |
JP2010045201A (en) | Electronic part module and method for manufacturing the same | |
WO2008066087A1 (en) | Fine structure device, method for manufacturing the fine structure device and substrate for sealing | |
WO2011093456A1 (en) | Piezoelectric vibration device and process for producing same | |
JP6360678B2 (en) | Module and manufacturing method thereof | |
JP4903540B2 (en) | Substrate for encapsulating microelectromechanical components, substrate for encapsulating microelectromechanical components in plural shapes, microelectromechanical device, and manufacturing method of microelectronic mechanical device | |
JP4781098B2 (en) | Electronic equipment | |
JP2009239475A (en) | Surface mounting piezoelectric oscillator | |
JP4493481B2 (en) | Multiple wiring board | |
JP2005072421A (en) | Package for housing electronic component and electronic device | |
JP5695409B2 (en) | Electronic component and manufacturing method thereof | |
JP2004047897A (en) | Electronic part and manufacture thereof | |
JP2012114119A (en) | Electronic component and manufacturing method thereof | |
JP2015106792A (en) | Crystal device | |
JP4511399B2 (en) | Electronic component storage package and electronic device | |
JP2009141234A (en) | Surface mounted component package and manufacturing method thereof | |
JP2011210906A (en) | Electronic component and method of manufacturing the same | |
JP2001308212A (en) | Electronic component storing package and its manufacturing method | |
JP2013058689A (en) | Electronic device and method for manufacturing the same | |
JP2013187253A (en) | Electronic device and electronic device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5318685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |