JP2001176909A - Semiconductor device and mounting body thereof - Google Patents

Semiconductor device and mounting body thereof

Info

Publication number
JP2001176909A
JP2001176909A JP35972199A JP35972199A JP2001176909A JP 2001176909 A JP2001176909 A JP 2001176909A JP 35972199 A JP35972199 A JP 35972199A JP 35972199 A JP35972199 A JP 35972199A JP 2001176909 A JP2001176909 A JP 2001176909A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin layer
circuit board
semiconductor
metal body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35972199A
Other languages
Japanese (ja)
Other versions
JP3320699B2 (en
Inventor
Tsutomu Mitani
力 三谷
Hiroteru Takezawa
弘輝 竹沢
Yukihiro Ishimaru
幸宏 石丸
Koji Kitae
孝司 北江
Katsuhide Tsukamoto
勝秀 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP35972199A priority Critical patent/JP3320699B2/en
Publication of JP2001176909A publication Critical patent/JP2001176909A/en
Application granted granted Critical
Publication of JP3320699B2 publication Critical patent/JP3320699B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide the semiconductor device of structure where stress due to the difference of a thermal expansion coefficient between a semiconductor element and a circuit board and the mechanical deformation of the circuit board can securely be relieved and connection reliability between the semiconductor device and the circuit board is superior. SOLUTION: A semiconductor substrate 5 where the semiconductor element is formed, a pad electrode 8 which is formed on the main face of the semiconductor substrate, a protection resin layer 4 formed on the main face of the semiconductor substrate, a metallic body 6 passing through the protection resin layer, metallic wiring 7 connecting the metallic body and the pad electrode, and a connection electrode 2 which is installed on the surface of the protection resin layer by connecting it to the metallic body and is used for connection with the circuit board, are disposed. The connection electrode has structure including a part constituted of conductive resin 2a.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ウエハレベルで一
括してパッケージ形成するための半導体装置の構造、及
びその半導体装置を用いた実装体に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a semiconductor device for collectively forming a package at a wafer level, and a package using the semiconductor device.

【0002】[0002]

【従来の技術】近年、電子機器およびシステムの小型・
軽量化、高性能化の実現のため、半導体集積回路の高密
度実装が要求されている。それに伴って半導体パッケー
ジに対しても小型化が要求されており、この要求に対応
した半導体パッケージとして、たとえば、半導体チップ
をフリップチップ接続またはワイヤボンディング接続に
よってキャリア基板に実装し、半導体チップとキャリア
基板との間に絶縁性樹脂を充填した、チップサイズパッ
ケージ(CSP)が開発、実用化されている。
2. Description of the Related Art In recent years, electronic devices and systems have become smaller and smaller.
In order to realize weight reduction and high performance, high-density mounting of semiconductor integrated circuits is required. Accordingly, miniaturization of semiconductor packages is also required, and as a semiconductor package corresponding to this demand, for example, a semiconductor chip is mounted on a carrier substrate by flip chip connection or wire bonding connection, and the semiconductor chip and the carrier substrate are mounted. A chip size package (CSP) in which an insulating resin is filled between the two has been developed and put into practical use.

【0003】さらに、近年では、複数の半導体チップを
ウエハレベルで一括してパッケージ形成する、いわゆる
ウエハレベルパッケージ技術が提案されている。ウエハ
レベルで形成可能な半導体パッケージとして、たとえ
ば、特開平10−79362号公報、および「日経マイ
クロデバイス」1998年4月号第164−167頁
に、図4に示すような構造の半導体パッケージが提案さ
れている。
Further, in recent years, a so-called wafer level packaging technique has been proposed in which a plurality of semiconductor chips are packaged at a wafer level in a lump. As a semiconductor package that can be formed at a wafer level, for example, a semiconductor package having a structure as shown in FIG. 4 is proposed in Japanese Patent Application Laid-Open No. Hei 10-79362 and "Nikkei Micro Devices", April 1998, pp. 164-167. Have been.

【0004】図4において、21はシリコン基板であ
り、その上に素子が形成されて半導体装置を構成してい
る。その主面には、図4(b)に示すように、金属配線
22が形成され、金属配線22の一方の端部上には銅の
金属柱からなる金属体19が形成されている。金属配線
22の他方の端部はパッド電極23と接続されている。
金属体19の上面には、ハンダボール18などからなる
回路基板との接続電極が形成されている。また、複数の
金属体19の間には、絶縁性の保護樹脂層20が形成さ
れている。回路基板への実装は、半田ペーストを回路基
板上に印刷などで形成した後、かかる回路基板の所定位
置へ、半導体装置をチップマウンターで位置合わせして
設置し、リフローすることで実施される。
In FIG. 4, reference numeral 21 denotes a silicon substrate, on which elements are formed to constitute a semiconductor device. As shown in FIG. 4B, a metal wiring 22 is formed on the main surface, and a metal body 19 made of a copper metal pillar is formed on one end of the metal wiring 22. The other end of the metal wiring 22 is connected to the pad electrode 23.
On the upper surface of the metal body 19, a connection electrode with a circuit board made of solder balls 18 and the like is formed. An insulating protective resin layer 20 is formed between the plurality of metal bodies 19. The mounting on the circuit board is performed by forming a solder paste on the circuit board by printing or the like, then positioning the semiconductor device at a predetermined position on the circuit board with a chip mounter, and performing reflow.

【0005】この従来例では、金属配線22、および金
属体19には、メッキ法で形成された銅などが使用され
ている。
In this conventional example, the metal wiring 22 and the metal body 19 use copper or the like formed by plating.

【0006】上記の半導体装置は、従来のCSPに比
べ、ウエハレベルでの一括形成が可能であるため、各製
造工程での検査が簡素化できたこと、キャリア基板を必
要としていないことなどの利点を有し、製造および材料
の両面からの低コスト化が可能である。
[0006] The above-described semiconductor device can be formed at a wafer level collectively as compared with the conventional CSP, and thus has advantages such as simplification of inspection in each manufacturing process and no need for a carrier substrate. The cost can be reduced in both production and material.

【0007】[0007]

【発明が解決しようとする課題】半導体装置と回路基板
とを接続する接続部には、半導体装置と回路基板との熱
膨張差に起因した熱応力、及び回路基板の機械的変形に
伴う応力が加わる。図4に示すような半導体装置におい
ては、接続部(金属配線22、および金属体19)が剛
体である金属で構成されているため、上記応力に対する
耐性が乏しかった。従って、半導体装置と回路基板との
熱膨張差、および回路基板の機械的変形に起因する応力
によって接続部が破損するおそれがあり、半導体素子の
パッド電極23と回路基板の電極と間の電気的接続を確
実に担保することは困難であった。また、特開平10−
79362号公報には、金属体19を、たとえば高融点
半田を介在させて設けることが開示されているが、十分
な効果がえられるとは言い難い。
The connection between the semiconductor device and the circuit board has a thermal stress caused by a difference in thermal expansion between the semiconductor device and the circuit board and a stress caused by a mechanical deformation of the circuit board. Join. In the semiconductor device as shown in FIG. 4, since the connection portions (the metal wiring 22 and the metal body 19) are made of a rigid metal, the resistance to the stress is poor. Therefore, there is a possibility that the connection portion may be damaged due to a difference in thermal expansion between the semiconductor device and the circuit board and a stress caused by mechanical deformation of the circuit board, and an electrical connection between the pad electrode 23 of the semiconductor element and the electrode of the circuit board may be caused. It was difficult to ensure the connection. In addition, Japanese Patent Application Laid-Open
No. 79362 discloses that the metal body 19 is provided with, for example, a high melting point solder interposed therebetween, but it cannot be said that a sufficient effect is obtained.

【0008】本発明は、半導体装置の接続電極と回路基
板との接続部分の優れた半導体装置を提供することを目
的する。
An object of the present invention is to provide a semiconductor device having an excellent connection portion between a connection electrode of the semiconductor device and a circuit board.

【0009】[0009]

【課題を解決するための手段】前記課題を解決するた
め、本発明の第一の半導体装置は、半導体素子が形成さ
れた半導体基板と、半導体基板の主面上に形成された複
数個のパッド電極と、半導体基板の主面上にパッド電極
を覆って形成された保護樹脂層と、保護樹脂層を貫通す
る複数個の金属体と、保護樹脂層下に形成され金属体と
パッド電極とを接続する金属配線と、保護樹脂層の表面
部に各金属体と接続して各々設けられた接続電極とを備
える。接続電極は、導電性樹脂で構成された部分を含む
構造である。
In order to solve the above problems, a first semiconductor device according to the present invention comprises a semiconductor substrate on which a semiconductor element is formed, and a plurality of pads formed on a main surface of the semiconductor substrate. An electrode, a protective resin layer formed on the main surface of the semiconductor substrate to cover the pad electrode, a plurality of metal bodies penetrating the protective resin layer, and a metal body and the pad electrode formed below the protective resin layer. A metal wiring to be connected and connection electrodes provided on the surface of the protective resin layer so as to be connected to the respective metal bodies. The connection electrode has a structure including a portion made of a conductive resin.

【0010】この構成によれば、導電性樹脂が変形に対
して追従するフレキシブルな材料であるため、接続電極
に内在した導電性樹脂が半導体と回路基板との熱膨張
差、および回路基板の機械的変形による応力を緩和する
作用を発揮する。
According to this configuration, since the conductive resin is a flexible material that follows the deformation, the conductive resin contained in the connection electrode causes a difference in thermal expansion between the semiconductor and the circuit board and a mechanical expansion of the circuit board. It exerts the effect of relieving stress due to mechanical deformation.

【0011】接続電極の表面は、たとえば金、あるいは
銅などの半田づけが可能な材料で構成されていることが
望ましい。その理由は、半導体装置はウエハのようなレ
ベルでパッケージ形態に形成された後、個片に分割され
て回路基板の所定位置に実装される際、たとえばCS
P、あるいはBGAのようにほとんどのパッケージがは
んだで接続されているため、実用化の際にははんだづけ
が可能な構成が好適であるからである。
The surface of the connection electrode is preferably made of a solderable material such as gold or copper. The reason is that when a semiconductor device is formed in a package form at a level like a wafer, and then divided into individual pieces and mounted at a predetermined position on a circuit board, for example, a CS
This is because most packages such as P or BGA are connected by solder, and therefore, a configuration that can be soldered is suitable for practical use.

【0012】また前記課題を解決するため、本発明の第
二の半導体装置は、半導体素子が形成された半導体基板
と、半導体基板の主面上に形成された複数個のパッド電
極と、半導体基板の主面上にパッド電極を覆って形成さ
れた保護樹脂層と、保護樹脂層を貫通する複数個の金属
体と、保護樹脂層下に形成され金属体とパッド電極とを
接続する金属配線と、保護樹脂層の表面に形成された絶
縁性の接着性樹脂層と、接着性樹脂層の表面の金属体と
対応する位置に各々形成された導電性樹脂からなる接続
電極とを備える。金属体は接続電極とは電気的に絶縁さ
れた構造である。
According to another aspect of the present invention, there is provided a semiconductor device including: a semiconductor substrate having a semiconductor element formed thereon; a plurality of pad electrodes formed on a main surface of the semiconductor substrate; A protective resin layer formed over the main surface of the pad electrode to cover the pad electrode, a plurality of metal bodies penetrating the protective resin layer, and a metal wiring formed under the protective resin layer and connecting the metal body and the pad electrode. An insulating adhesive resin layer formed on the surface of the protective resin layer, and connection electrodes made of a conductive resin formed at positions corresponding to the metal body on the surface of the adhesive resin layer. The metal body has a structure electrically insulated from the connection electrode.

【0013】このような構成の半導体装置も、導電性樹
脂が変形に対して追従するフレキシブルな材料であるた
め、導電性樹脂が半導体と回路基板との熱膨張差、およ
び回路基板の機械的変形による応力を緩和する作用を発
揮する。またこの構成によれば、パッド電極と接続電極
とは電気的に接続されていないため、半導体装置の製造
工程、保管搬送工程、および回路基板への実装工程など
で半導体装置の静電破壊を抑制することができる。本発
明の半導体装置は、応力緩和作用に加えて、電気的な破
壊からも半導体装置を防御する作用を兼ね備えたもので
ある。
In the semiconductor device having such a structure, the conductive resin is also a flexible material that follows the deformation, so that the conductive resin has a thermal expansion difference between the semiconductor and the circuit board and a mechanical deformation of the circuit board. Exerts the effect of alleviating the stress caused by According to this configuration, since the pad electrode and the connection electrode are not electrically connected, electrostatic breakdown of the semiconductor device is suppressed in a semiconductor device manufacturing process, a storage and transport process, and a mounting process on a circuit board. can do. The semiconductor device of the present invention has not only a stress relaxation effect but also an effect of protecting the semiconductor device from electrical breakdown.

【0014】上記構成において、回路基板の所定位置に
実装される際の加圧により、接続電極が接着性樹脂層に
埋没して金属体との電気的接続が形成され得る構造とす
ることが望ましい。
In the above structure, it is desirable that the connection electrode is buried in the adhesive resin layer by pressurization when mounted on a predetermined position of the circuit board, so that an electrical connection with the metal body can be formed. .

【0015】また金属体は、保護樹脂層から突出した構
造、先鋭形状、もしくは金属体表面の表面荒さがRa
0.1以上、30以下、好ましくはRa1以上、10以
下とすることが望ましい。この理由は、本発明の半導体
装置は、加圧によって回路基板の所定位置に実装される
時に金属体と接続電極との間の電気的な接続を達成する
ため、その際の接続を良好に発現させるために好適だか
らである。
The metal body has a structure protruding from the protective resin layer, a sharp shape, or a metal body having a surface roughness Ra.
It is desirably 0.1 or more and 30 or less, preferably Ra1 or more and 10 or less. The reason is that the semiconductor device of the present invention achieves an electrical connection between the metal body and the connection electrode when the semiconductor device is mounted at a predetermined position on the circuit board by applying pressure, so that the connection at that time is well expressed. It is because it is suitable for making it.

【0016】本発明は、以上のいずれかの構成の半導体
装置を複数個形成した半導体ウェハの形態として適用で
きる。
The present invention can be applied in the form of a semiconductor wafer formed with a plurality of semiconductor devices having any one of the above structures.

【0017】また、以上のいすれかの構成の半導体装置
を、回路基板の所定位置に装着し、接続電極と回路基板
の電極とが電気的に接続された半導体装置の実装体とす
る。
Further, the semiconductor device having any one of the above structures is mounted at a predetermined position on a circuit board to form a semiconductor device package in which connection electrodes and electrodes of the circuit board are electrically connected.

【0018】さらに、上記構成の半導体装置の実装体に
おいて、半導体装置と回路基板との間に接着性樹脂層が
存在する構成とすることができる。それにより、半導体
装置と回路基板との機械的な接続が接着性樹脂で確保さ
れるため、強固に回路基板に接続される。その際、接続
電極の導電性樹脂が熱可塑性であれば応力緩和作用にお
いて優れているため好適である。また接着性樹脂層が、
半導体装置、および半導体装置と回路基板の接続部分
を、湿度などの外部環境から保護する作用も兼ね備える
ため信頼性に優れた実装体となる。
Further, in the semiconductor device package having the above structure, an adhesive resin layer may be provided between the semiconductor device and the circuit board. Thereby, the mechanical connection between the semiconductor device and the circuit board is ensured by the adhesive resin, so that the semiconductor device is firmly connected to the circuit board. At this time, it is preferable that the conductive resin of the connection electrode is thermoplastic because it is excellent in stress relaxation action. The adhesive resin layer is
Since the semiconductor device and the connection portion between the semiconductor device and the circuit board are also protected from an external environment such as humidity, a highly reliable package is obtained.

【0019】[0019]

【発明の実施の形態】(実施形態1)図1は、本発明の
実施形態1に関わる半導体装置の構造の一例を示す。図
1(a)はウエハ段階における半導体装置を示す平面
図、図1(b)はウエハから分割された個片の半導体装
置を示す断面図、および図1(c)は接続部の構造を示
す要部の拡大断面図である。
(Embodiment 1) FIG. 1 shows an example of a structure of a semiconductor device according to Embodiment 1 of the present invention. 1A is a plan view showing a semiconductor device at a wafer stage, FIG. 1B is a cross-sectional view showing a semiconductor device divided from a wafer, and FIG. 1C shows a structure of a connection portion. It is an expanded sectional view of an important section.

【0020】拡散工程が終了し、シリコン基板5に素子
が形成された半導体ウエハ1の主面上には、図1(c)
に示すように、パッド電極8から再配線電極として金属
配線7がパッシベーション層(図示せず)表面に形成さ
れる。金属配線7におけるパッド電極8の他端上には、
銅の金属柱からなる金属体6が形成されている。金属体
6の周囲には保護樹脂層4が充填、形成されている。
After the diffusion step is completed, the main surface of the semiconductor wafer 1 having the elements formed on the silicon substrate 5 is placed on the main surface of FIG.
As shown in FIG. 7, a metal wiring 7 is formed on the surface of a passivation layer (not shown) from the pad electrode 8 as a rewiring electrode. On the other end of the pad electrode 8 in the metal wiring 7,
A metal body 6 made of a copper metal column is formed. Around the metal body 6, a protective resin layer 4 is filled and formed.

【0021】以上のようなウエハ主面上への金属配線
7、金属体6、及び保護樹脂層4などの形成は、たとえ
ば特開平10−79362号公報に開示されている方法
を用いることができる。また、金属配線7、金属体6、
及び保護樹脂層4などの材料、形状、寸法に関しても、
たとえば特開平10−79362号公報に開示されてい
る内容を適応することができる。
The formation of the metal wiring 7, the metal body 6, the protective resin layer 4 and the like on the main surface of the wafer as described above can be performed, for example, by the method disclosed in Japanese Patent Application Laid-Open No. 10-79362. . In addition, metal wiring 7, metal body 6,
And the material, shape and dimensions of the protective resin layer 4 and the like,
For example, the content disclosed in JP-A-10-79362 can be applied.

【0022】本実施形態では更に、金属体6の表面に接
続電極2が形成される。接続電極2は、導電性樹脂層2
aとその上に形成された金/ニッケルメッキ層2bから
なる。
In this embodiment, the connection electrode 2 is further formed on the surface of the metal body 6. The connection electrode 2 is a conductive resin layer 2
a and a gold / nickel plating layer 2b formed thereon.

【0023】導電性樹脂層2aは、例えば円形パターン
状に形成される。導電性樹脂層2aの材料としては、熱
硬化性のバインダーに金属フィラーを分散させた熱硬化
型の導電性接着剤を用いる。本実施形態に基づく実施例
では、エポキシ樹脂をバインダーとし、銀フィラーが分
散された熱硬化型の導電性接着剤を用いた。導電性樹脂
層2aの形成に際しては、例えばメタルマスクのスクリ
ーン印刷によりペースト状の導電性接着剤がパターン形
成され、その後このパターン形成された半導体ウエハ1
を例えば150℃の熱風循環炉中に30分間設置して、
パターン形成された導電性接着剤を硬化させる。実施例
では、導電性樹脂層2aの形状は円柱状で、高さは20
0μm、直径は500μm、および隣接間ピッチは80
0μmとした。
The conductive resin layer 2a is formed, for example, in a circular pattern. As a material of the conductive resin layer 2a, a thermosetting conductive adhesive in which a metal filler is dispersed in a thermosetting binder is used. In an example based on this embodiment, a thermosetting conductive adhesive in which an epoxy resin is used as a binder and a silver filler is dispersed is used. When the conductive resin layer 2a is formed, a paste-like conductive adhesive is pattern-formed by, for example, screen printing of a metal mask.
Is placed in a hot air circulating furnace at 150 ° C. for 30 minutes, for example,
The patterned conductive adhesive is cured. In the embodiment, the conductive resin layer 2a has a columnar shape and a height of 20.
0 μm, diameter 500 μm, and pitch between adjacent 80
It was set to 0 μm.

【0024】次に、導電性樹脂層2aの表面に、例えば
ニッケルと金を順次無電解メッキすることにより金/ニ
ッケルメッキ層2bを形成する。このニッケル、金は、
図1(c)に示すように、導電性樹脂層2aの表面には
形成されるが、側面には形成されていないことが望まし
い。ニッケル、金が側面にも形成された場合、回路基板
にハンダで実装する場合にはハンダが導電性樹脂2aの
側面にも接合し、導電性樹脂2aの応力緩和作用が発現
しにくくなるためである。実施例ではニッケルの厚みは
1.0μm、金の厚みは0.05μmとした。
Next, a gold / nickel plating layer 2b is formed on the surface of the conductive resin layer 2a by, for example, electroless plating nickel and gold sequentially. This nickel, gold,
As shown in FIG. 1 (c), it is preferably formed on the surface of the conductive resin layer 2a, but not formed on the side surface. When nickel or gold is also formed on the side surface, when soldering to a circuit board with solder, the solder is also bonded to the side surface of the conductive resin 2a, and the stress relaxation effect of the conductive resin 2a is hardly exhibited. is there. In the example, the thickness of nickel was 1.0 μm, and the thickness of gold was 0.05 μm.

【0025】以上のようにして図1に示すウエハ段階の
半導体素子が完成する。この後、半導体ウエハ1は分割
されて個片3のチップサイズパッケージとなり、半田ペ
ーストが印刷された回路基板の所定位置に配置後、半田
リフロー炉で半田づけによって実装される。
As described above, the semiconductor device at the wafer stage shown in FIG. 1 is completed. Thereafter, the semiconductor wafer 1 is divided into chip-size packages of the individual pieces 3. The semiconductor wafer 1 is placed at a predetermined position on the circuit board on which the solder paste is printed, and is mounted by soldering in a solder reflow furnace.

【0026】本実施形態の半導体装置においては、接続
電極2の一部を構成する導電性樹脂層2aが変形に対し
て追従するフレキシブルな材料であるため、導電性樹脂
層2aが、半導体装置と回路基板との熱膨張差、および
回路基板の機械的変形による応力を緩和する作用を発揮
する。従って、接続信頼性が大幅に向上する。
In the semiconductor device of the present embodiment, since the conductive resin layer 2a constituting a part of the connection electrode 2 is a flexible material that follows deformation, the conductive resin layer 2a is It exerts an effect of alleviating a difference in thermal expansion from the circuit board and a stress due to mechanical deformation of the circuit board. Therefore, connection reliability is greatly improved.

【0027】上記の実施例では、導電性接着材としてエ
ポキシ樹脂バインダーに銀フィラー分散させたものを用
いたが、熱硬化性のバインダーとして、他の樹脂バイン
ダーを用いることもできる。金属フィラーとしては、
銅、ニッケル、および銀コート銅なども使用できる。ま
た、樹脂バインダーとして、熱可塑性のものも使用可能
で、例えばポリイミド、アクリル系、シリコン系などの
樹脂も使用可能である。さらに、熱硬化性樹脂と熱可塑
性樹脂との両方の混合物であっても良い。
In the above embodiment, the conductive adhesive is made of an epoxy resin binder in which a silver filler is dispersed, but another resin binder may be used as the thermosetting binder. As metal filler,
Copper, nickel, and silver coated copper can also be used. In addition, a thermoplastic resin can be used as the resin binder. For example, a resin such as polyimide, acrylic, or silicone can be used. Further, a mixture of both a thermosetting resin and a thermoplastic resin may be used.

【0028】(実施形態2)図2及び図3は、本発明の
実施形態2に関わる半導体装置の構造の一例を示す。図
2(a)は半導体ウエハから分割された個片レベルの半
導体装置の断面図、図2(b)は(a)の半導体装置の
接続部を拡大して示した要部断面図である。図3は図2
の半導体装置を実装した実装体の接続部拡大図である。
(Embodiment 2) FIGS. 2 and 3 show an example of the structure of a semiconductor device according to Embodiment 2 of the present invention. FIG. 2A is a cross-sectional view of a semiconductor device at an individual level divided from a semiconductor wafer, and FIG. 2B is an enlarged cross-sectional view of a main part of a connection portion of the semiconductor device of FIG. FIG. 3 is FIG.
FIG. 4 is an enlarged view of a connection portion of a mounting body on which the semiconductor device of FIG.

【0029】図2(a)において、半導体ウエハのシリ
コン基板12の主面上には、パッド電極15から再配線
電極として金属配線14がパッシヘーション層表面に形
成される。金属配線14におけるパッド電極15の他端
上には、銅の金属柱からなる金属体13が形成されてい
る。金属体13の周囲には保護樹脂層11が充填、形成
されている。
In FIG. 2A, on the main surface of the silicon substrate 12 of the semiconductor wafer, a metal wiring 14 is formed on the surface of the passivation layer from the pad electrode 15 as a rewiring electrode. On the other end of the pad electrode 15 in the metal wiring 14, a metal body 13 formed of a copper metal column is formed. The protective resin layer 11 is filled and formed around the metal body 13.

【0030】以上のようなシリコン基板12の主面上へ
の金属配線14、金属体13、保護樹脂層11などの形
成は、たとえば特開平10−79362号公報に開示さ
れている方法を用いることができる。また、金属配線1
4、金属体13、保護樹脂層11などの材料、形状、寸
法に関しても、たとえば特開平10−79362号公報
に開示されている内容を適応することができる。
The formation of the metal wiring 14, the metal body 13, the protective resin layer 11 and the like on the main surface of the silicon substrate 12 as described above uses, for example, a method disclosed in Japanese Patent Application Laid-Open No. 10-79362. Can be. Also, metal wiring 1
4, the materials, shapes, and dimensions of the metal body 13, the protective resin layer 11, and the like can be the same as those disclosed in, for example, JP-A-10-79362.

【0031】本実施の形態では更に、保護樹脂層11上
に絶縁性の接着性樹脂層10が形成されている。接着性
樹脂層10はとしては、たとえば熱圧着タイプのフィル
ム、あるいは液状樹脂材料を使用できる。本実施形態に
基づく実施例では、厚み20μmの熱圧着タイプのフィ
ルムを用いた。
In this embodiment, an insulating adhesive resin layer 10 is further formed on the protective resin layer 11. As the adhesive resin layer 10, for example, a thermocompression bonding type film or a liquid resin material can be used. In an example based on this embodiment, a thermocompression-bonded film having a thickness of 20 μm was used.

【0032】さらに接着性樹脂層10の表面における金
属体13の直上には、導電性樹脂からなる接続電極9
が、例えば円形パターン状に形成される。接続電極9を
形成する導電性樹脂の材料として、実施例では、アクリ
ル系樹脂をバインダーとし、銀フィラーが分散された熱
可塑性の導電性接着剤を用いた。接続電極9の形成に際
しては、例えば、メタルマスクのスクリーン印刷でペー
スト状の導電性接着剤をパターン形成し、その後このパ
ターン形成された半導体ウエハを例えば120℃の熱風
循環炉中に60分間設置して、パターン形成された導電
性接着剤を硬化させる。実施例では接続電極9の形状は
円柱状で、高さは200μm、直径は500μm、およ
び隣接間ピッチは800μmとした。
Further, on the surface of the adhesive resin layer 10 and immediately above the metal body 13, a connection electrode 9 made of a conductive resin is provided.
Are formed, for example, in a circular pattern. In the example, a thermoplastic conductive adhesive in which an acrylic resin was used as a binder and a silver filler was dispersed was used as a material of the conductive resin forming the connection electrode 9. In forming the connection electrode 9, for example, a paste-like conductive adhesive is patterned by screen printing of a metal mask, and then the semiconductor wafer on which the pattern is formed is placed in, for example, a 120 ° C. hot air circulation furnace for 60 minutes. Then, the patterned conductive adhesive is cured. In the example, the shape of the connection electrode 9 was cylindrical, the height was 200 μm, the diameter was 500 μm, and the pitch between adjacent electrodes was 800 μm.

【0033】以上のようにしてウエハ段階の半導体素子
が完成する。この後、ウエハは分割されて図2(a)に
示す個片のチップサイズパッケージとなる。
As described above, the semiconductor device at the wafer stage is completed. Thereafter, the wafer is divided into individual chip size packages as shown in FIG.

【0034】なお、この状態においては、金属体13と
接続電極9とは、接着性樹脂層10の介在により、電気
的に接続されていない。この構造の目的は、半導体装置
の製造工程、保管搬送工程、および回路基板への実装工
程などで半導体装置の静電破壊を抑制するためである。
半導体装置は静電気などのノイズに対して敏感であり、
半導体装置の接続電極9がパッド電極15と電気的に接
続されている場合、ノイズが接続電極からパッド電極を
通じて半導体装置のトランジスタ回路部分などに入り、
回路を破壊しかねない。本実施形態の半導体装置は、こ
のような電気的な破壊から半導体装置を防御する作用も
兼ね備えたものである。
In this state, the metal body 13 and the connection electrode 9 are not electrically connected due to the interposition of the adhesive resin layer 10. The purpose of this structure is to suppress the electrostatic breakdown of the semiconductor device in the manufacturing process of the semiconductor device, the storage and transport process, the mounting process on the circuit board, and the like.
Semiconductor devices are sensitive to noise such as static electricity.
When the connection electrode 9 of the semiconductor device is electrically connected to the pad electrode 15, noise enters the transistor circuit portion of the semiconductor device from the connection electrode through the pad electrode, and the like.
The circuit may be destroyed. The semiconductor device of the present embodiment also has the function of protecting the semiconductor device from such electrical destruction.

【0035】上記のように個片化された半導体装置を回
路基板に実装した状態を、図3に示す。半導体装置のチ
ップは、図3に示すように、回路基板16の所定位置
に、加熱ヘッドを装着したチップマウンターで実装され
て、半導体装置の実装体となる。その際、接続電極9が
回路基板16上の基板電極17と接続される。また、チ
ップマウンターの加熱・加圧により、接続電極9が接着
性樹脂層10に埋没して金属体13と接続される。それ
により、半導体装置と回路基板16との間の電気的接続
が形成される。さらに、接着性樹脂層10によって、半
導体装置は回路基板17に強固に固着される。実装時の
条件は、一実施例では、加熱ヘッドの設定温度が200
℃、チップマウンターの実装加重は5kgf、実装時間
は10秒とした。
FIG. 3 shows a state in which the semiconductor device singulated as described above is mounted on a circuit board. As shown in FIG. 3, the chip of the semiconductor device is mounted on a predetermined position of the circuit board 16 by a chip mounter having a heating head mounted thereon, thereby forming a semiconductor device mounted body. At this time, the connection electrode 9 is connected to the substrate electrode 17 on the circuit board 16. In addition, the connection electrode 9 is buried in the adhesive resin layer 10 and connected to the metal body 13 by heating and pressing of the chip mounter. Thereby, an electrical connection between the semiconductor device and the circuit board 16 is formed. Further, the semiconductor device is firmly fixed to the circuit board 17 by the adhesive resin layer 10. In one embodiment, the mounting condition is such that the set temperature of the heating head is 200.
° C, the mounting load of the chip mounter was 5 kgf, and the mounting time was 10 seconds.

【0036】また金属体13は、保護樹脂層11から突
出した構造、または先鋭形状とすることが望ましい。あ
るいは、金属体13の表面の表面荒さがRa0.1以
上、30以下、好ましくはRa1以上、10以下とす
る。この理由は、上記のように加圧によって実装される
時に、金属体13と接続電極9との間の電気的接続を良
好に発現するために好適だからである。
It is desirable that the metal body 13 has a structure protruding from the protective resin layer 11 or a sharp shape. Alternatively, the surface roughness of the surface of the metal body 13 is Ra 0.1 or more and 30 or less, preferably Ra 1 or more and 10 or less. The reason for this is that when the package is mounted by pressurization as described above, it is suitable for favorably developing an electrical connection between the metal body 13 and the connection electrode 9.

【0037】本実施形態の半導体装置においても、接続
電極9を形成する導電性樹脂が変形に対して追従するフ
レキシブルな材料であるため、接続電極9が、半導体装
置と回路基板との熱膨張差、および回路基板の機械的変
形による応力を緩和する作用を発揮する。従って、接続
信頼性が大幅に向上する。
Also in the semiconductor device of the present embodiment, since the conductive resin forming the connection electrode 9 is a flexible material that follows the deformation, the connection electrode 9 is formed by a thermal expansion difference between the semiconductor device and the circuit board. , And an effect of alleviating stress due to mechanical deformation of the circuit board. Therefore, connection reliability is greatly improved.

【0038】上記実施例では、導電性接着材としてアク
リル系樹脂バインダーに金属フィラーとして銀フィラー
分散させたものを用いたが、熱硬化性のバインダーとし
て、他の樹脂バインダーを用いることもできる。熱可塑
性のものが応力緩和作用上好ましいが、それに限定され
るものではない。金属フィラーとしては、銅、ニッケ
ル、および銀コート銅なども使用できる。
In the above embodiment, an acrylic resin binder in which a silver filler is dispersed as a metal filler is used as the conductive adhesive. However, another resin binder may be used as the thermosetting binder. Thermoplastic materials are preferred in terms of stress relaxation, but are not limited thereto. Copper, nickel, and silver-coated copper can also be used as the metal filler.

【0039】[0039]

【発明の効果】本発明の半導体装置、および半導体装置
の実装体によれば、半導体素子と回路基板の接続構造に
一部、フレキシブルな導電性樹脂で構成された部分を含
むため、従来例のような金属配線と金属体で構成された
半導体装置において課題であった半導体素子と回路基板
の熱膨張率の相違、および回路基板の機械的変形に起因
した応力を確実に緩和し、接続信頼性が大幅に向上でき
る。
According to the semiconductor device of the present invention and the package of the semiconductor device of the present invention, the connection structure between the semiconductor element and the circuit board includes a portion made of a flexible conductive resin. In the semiconductor device composed of such metal wiring and metal body, the difference in the coefficient of thermal expansion between the semiconductor element and the circuit board, and the stress caused by the mechanical deformation of the circuit board, which were the issues, were reliably reduced, and the connection reliability was improved. Can be greatly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施形態1に係る半導体装置を示
し、(a)はそのウエハ段階における表面形態を示す平
面図、(b)はウエハから個片化された半導体装置を示
す断面図、(c)はその接続部構造を示す要部の拡大断
面図
1A and 1B show a semiconductor device according to a first embodiment of the present invention, wherein FIG. 1A is a plan view showing a surface configuration at a wafer stage, FIG. 1B is a cross-sectional view showing a semiconductor device singulated from a wafer, (C) is an enlarged sectional view of a main part showing the connection part structure.

【図2】 本発明の実施形態2に係る半導体装置を示
し、(a)は断面図、(b)はその接続部構造を示す要
部の拡大断面図
2A and 2B show a semiconductor device according to a second embodiment of the present invention, wherein FIG. 2A is a cross-sectional view, and FIG. 2B is an enlarged cross-sectional view of a main part showing a connection structure thereof.

【図3】 図2の半導体装置を用いた実装体の接続構造
を示す断面図
FIG. 3 is a sectional view showing a connection structure of a package using the semiconductor device of FIG. 2;

【図4】 従来例の半導体装置を示し、(a)は断面
図、(b)はその接続部構造を示す要部の拡大断面図
4A and 4B show a conventional semiconductor device, in which FIG. 4A is a cross-sectional view, and FIG. 4B is an enlarged cross-sectional view of a main part showing a connection structure thereof.

【符号の説明】[Explanation of symbols]

1 半導体ウエハ 2、9 接続電極 4、11 保護樹脂層 5、12 シリコン基板 6、13 金属体 7、14 金属配線 8、15 パッド電極 10 接着性樹脂層 16 回路基板 17 基板電極 Reference Signs List 1 semiconductor wafer 2, 9 connection electrode 4, 11 protective resin layer 5, 12 silicon substrate 6, 13 metal body 7, 14 metal wiring 8, 15 pad electrode 10 adhesive resin layer 16 circuit substrate 17 substrate electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 L (72)発明者 石丸 幸宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 北江 孝司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 塚本 勝秀 大阪府門真市大字門真1006番地 松下電器 産業株式会社内──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification FI FI Theme Court ゛ (Reference) H01L 23/12 L (72) Inventor Yukihiro Ishimaru 1006 Kazuma Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd. ( 72) Inventor Koji Kitae 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Katsuhide Tsukamoto 1006 Kadoma Kadoma Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子が形成された半導体基板と、
前記半導体基板の主面上に形成された複数個のパッド電
極と、前記半導体基板の主面上に前記パッド電極を覆っ
て形成された保護樹脂層と、前記保護樹脂層を貫通する
複数個の金属体と、前記保護樹脂層下に形成され前記金
属体と前記パッド電極とを接続する金属配線と、前記保
護樹脂層の表面部に前記各金属体と接続して各々設けら
れた接続電極とを備えた半導体装置であって、前記接続
電極は、導電性樹脂で構成された部分を含む構造である
ことを特徴とする半導体装置。
A semiconductor substrate on which a semiconductor element is formed;
A plurality of pad electrodes formed on the main surface of the semiconductor substrate, a protective resin layer formed on the main surface of the semiconductor substrate so as to cover the pad electrodes, and a plurality of penetrating the protective resin layer; A metal body, a metal wiring formed under the protection resin layer and connecting the metal body and the pad electrode, and a connection electrode provided on the surface of the protection resin layer so as to be connected to the metal body. Wherein the connection electrode has a structure including a portion made of a conductive resin.
【請求項2】 接続電極の表面は半田づけ可能であるこ
とを特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the surface of the connection electrode is solderable.
【請求項3】 半導体素子が形成された半導体基板と、
前記半導体基板の主面上に形成された複数個のパッド電
極と、前記半導体基板の主面上に前記パッド電極を覆っ
て形成された保護樹脂層と、前記保護樹脂層を貫通する
複数個の金属体と、前記保護樹脂層下に形成され前記金
属体と前記パッド電極とを接続する金属配線と、前記保
護樹脂層の表面に形成された絶縁性の接着性樹脂層と、
前記接着性樹脂層の表面の前記各金属体と対応する位置
に各々形成された導電性樹脂からなる接続電極とを備
え、前記金属体は前記接続電極とは電気的に絶縁された
構造の半導体装置。
3. A semiconductor substrate on which a semiconductor element is formed;
A plurality of pad electrodes formed on the main surface of the semiconductor substrate, a protective resin layer formed on the main surface of the semiconductor substrate so as to cover the pad electrodes, and a plurality of penetrating the protective resin layer; A metal body, a metal wiring formed under the protection resin layer and connecting the metal body and the pad electrode, and an insulating adhesive resin layer formed on a surface of the protection resin layer;
A connection electrode made of a conductive resin formed at a position corresponding to each of the metal members on the surface of the adhesive resin layer, wherein the metal member is electrically insulated from the connection electrode. apparatus.
【請求項4】 回路基板の所定位置に実装される際の加
圧により、接続電極が接着性樹脂層に埋没して金属体と
の電気的接続が形成され得る構造であることを特徴とす
る請求項3記載の半導体装置。
4. A structure in which a connection electrode is buried in an adhesive resin layer by pressurization when mounted on a predetermined position of a circuit board, so that an electrical connection with a metal body can be formed. The semiconductor device according to claim 3.
【請求項5】 導電性樹脂は熱可塑性であることを特徴
とする請求項3記載の半導体装置。
5. The semiconductor device according to claim 3, wherein the conductive resin is thermoplastic.
【請求項6】 金属体は保護樹脂層から突出した構成、
もしくは先鋭形状、もしくは金属体表面の表面荒さがR
a0.1以上、30以下であることを特徴とする請求項
3記載の半導体装置。
6. A structure in which the metal body protrudes from the protective resin layer,
Or, the sharpness or the surface roughness of the metal body surface is R
4. The semiconductor device according to claim 3, wherein a is not less than 0.1 and not more than 30.
【請求項7】 金属体表面の表面荒さがRa1以上、1
0以下であることを特徴とする請求項6記載の半導体装
置。
7. The metal body has a surface roughness of Ra1 or more,
7. The semiconductor device according to claim 6, wherein the value is 0 or less.
【請求項8】 請求項1または3に記載の半導体装置を
複数個形成した半導体ウェハ。
8. A semiconductor wafer on which a plurality of the semiconductor devices according to claim 1 are formed.
【請求項9】 請求項1または請求項3に記載の半導体
装置が、回路基板の所定位置に装着され、前記接続電極
と前記回路基板の電極とが電気的に接続された半導体装
置の実装体。
9. A package of a semiconductor device, wherein the semiconductor device according to claim 1 is mounted at a predetermined position on a circuit board, and wherein the connection electrode is electrically connected to an electrode of the circuit board. .
【請求項10】 請求項3に記載の半導体装置を用い、
前記半導体装置と回路基板との間に接着性樹脂層が存在
する請求項9記載の半導体装置の実装体。
10. A semiconductor device according to claim 3, wherein
The semiconductor device package according to claim 9, wherein an adhesive resin layer exists between the semiconductor device and the circuit board.
JP35972199A 1999-12-17 1999-12-17 Semiconductor device and package of semiconductor device Expired - Fee Related JP3320699B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35972199A JP3320699B2 (en) 1999-12-17 1999-12-17 Semiconductor device and package of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35972199A JP3320699B2 (en) 1999-12-17 1999-12-17 Semiconductor device and package of semiconductor device

Publications (2)

Publication Number Publication Date
JP2001176909A true JP2001176909A (en) 2001-06-29
JP3320699B2 JP3320699B2 (en) 2002-09-03

Family

ID=18465968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35972199A Expired - Fee Related JP3320699B2 (en) 1999-12-17 1999-12-17 Semiconductor device and package of semiconductor device

Country Status (1)

Country Link
JP (1) JP3320699B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296960A (en) * 2003-03-28 2004-10-21 Citizen Watch Co Ltd Thermoelectric element and its manufacturing method
JP2010103479A (en) * 2008-09-26 2010-05-06 Seiko Instruments Inc Electronic component and its production method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296960A (en) * 2003-03-28 2004-10-21 Citizen Watch Co Ltd Thermoelectric element and its manufacturing method
JP2010103479A (en) * 2008-09-26 2010-05-06 Seiko Instruments Inc Electronic component and its production method

Also Published As

Publication number Publication date
JP3320699B2 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
JP3876953B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
TW392262B (en) Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same
JP3633559B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR101255335B1 (en) Semiconductor Package and Method of Fabricating the Same
US7749806B2 (en) Fabricating process of a chip package structure
JP2001338947A (en) Flip chip type semiconductor device and its manufacturing method
WO2000070677A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2000269369A (en) Semiconductor device
JP2001068621A (en) Semiconductor device and its manufacture
JP2001298115A (en) Semiconductor device, manufacturing method for the same, circuit board as well as electronic equipment
JP3654116B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP2001007472A (en) Electronic circuit device and its manufacture
WO2006100738A1 (en) Semiconductor device and method for manufacturing same
JP3116926B2 (en) Package structure and semiconductor device, package manufacturing method, and semiconductor device manufacturing method
US7960214B2 (en) Chip package
JP3339881B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP3320699B2 (en) Semiconductor device and package of semiconductor device
JP4465891B2 (en) Semiconductor device
US20020125568A1 (en) Method Of Fabricating Chip-Scale Packages And Resulting Structures
JP4030220B2 (en) Semiconductor chip mounting structure
JP3623641B2 (en) Semiconductor device
JP4342577B2 (en) Semiconductor chip mounting structure
JP3841135B2 (en) Semiconductor device, circuit board and electronic equipment

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees